JP3265300B2 - Solder material for semiconductor device, semiconductor device using the same, and method of manufacturing the semiconductor device - Google Patents

Solder material for semiconductor device, semiconductor device using the same, and method of manufacturing the semiconductor device

Info

Publication number
JP3265300B2
JP3265300B2 JP2000127367A JP2000127367A JP3265300B2 JP 3265300 B2 JP3265300 B2 JP 3265300B2 JP 2000127367 A JP2000127367 A JP 2000127367A JP 2000127367 A JP2000127367 A JP 2000127367A JP 3265300 B2 JP3265300 B2 JP 3265300B2
Authority
JP
Japan
Prior art keywords
semiconductor device
alloy
weight
heat sink
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000127367A
Other languages
Japanese (ja)
Other versions
JP2001148388A (en
Inventor
眞▲覩▼ 横沢
耕慈 日高
俊典 小柏
孝俊 有川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000127367A priority Critical patent/JP3265300B2/en
Publication of JP2001148388A publication Critical patent/JP2001148388A/en
Application granted granted Critical
Publication of JP3265300B2 publication Critical patent/JP3265300B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device has high heat resistance with low environmental loads using a die bonding material and in which the reliability of the semiconductor device is considered using this material and its manufacturing method, since the material that can be substituted for a lead/tin solder alloy out of consideration for the environment even in the field of a high power semiconductor device, such as a power transistor, is required. SOLUTION: A semiconductor element 1 is bonded to a substrate 2 or a heat sink using an alloy 3 that contains silver and copper and of which the primary component is tin. This alloy 3, for example, has the composition consisting of the silver of 8 to 15 weight percentage, the copper of 0.5 to 3 weight percentage, and the tin of 82 to 91.5 weight percentage, or has the composition consisting of the silver of 1 to 4 weight percentage, the copper of 4 to 6 weight percentage, and the tin of 90 to 95 weight percentage.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する利用分野】本発明は、半導体装置用はん
だ材、これを用いた半導体装置、およびその製造方法に
関し、さらに詳しくは、大電力用半導体装置に適したは
んだ材と、信頼性に優れた大電力用半導体装置およびそ
の製造方法とに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solder material for a semiconductor device, a semiconductor device using the same, and a method of manufacturing the same. More specifically, the present invention relates to a solder material suitable for a high-power semiconductor device and excellent reliability. And a method for manufacturing the same.

【0002】[0002]

【従来の技術】半導体装置のうち、特に、比較的大きい
電力を扱うパワートランジスタのような大電力用半導体
装置は、半導体素子(チップ)を銅などヒートシンクと
なる熱伝導性の良好な基板上にはんだで接合する(ダイ
ボンディング)。はんだ材料としては、融点が比較的低
い低温はんだ(例えば、37重量%のPbと63重量%
のSnとを含む融点が183℃のPb−Sn合金)と融
点が比較的高い高温はんだ(例えば、97重量%のPb
と3重量%のSnとを含む融点が320℃のPb−Sn
合金)とがある。一方、大電力用半導体装置のジャンク
ション温度は、絶対最大定格では150℃であり、上記
の低温はんだの融点では余裕が小さく信頼性に問題が生
じる。このため、大電力用半導体装置では、通常、高温
はんだが用いられる。また、大電力用半導体装置をプリ
ント基板にはんだ実装する際の温度はリフロー実装では
240℃であり、またフロー実装では260℃である。
このような工程温度は低温はんだの融点180℃よりも
高いため、プリント基板へのはんだ実装の処理温度を考
慮しても、ダイボンディングに用いるはんだ材料として
は高温はんだが適当である。
2. Description of the Related Art Among semiconductor devices, in particular, a high power semiconductor device such as a power transistor which handles relatively large power has a semiconductor element (chip) mounted on a substrate having good heat conductivity such as copper as a heat sink. Joining with solder (die bonding). As the solder material, a low-temperature solder having a relatively low melting point (for example, 37% by weight of Pb and 63% by weight)
Pb-Sn alloy having a melting point of 183 ° C. containing Sn and high-temperature solder having a relatively high melting point (eg, 97% by weight of Pb)
And Pb-Sn having a melting point of 320 ° C. containing 3% by weight of Sn
Alloy). On the other hand, the junction temperature of the high-power semiconductor device is 150 ° C. in the absolute maximum rating, and the melting point of the low-temperature solder has a small margin and causes a problem in reliability. For this reason, a high-power semiconductor device usually uses high-temperature solder. The temperature at which the high power semiconductor device is solder-mounted on a printed circuit board is 240 ° C. for reflow mounting and 260 ° C. for flow mounting.
Since such a process temperature is higher than the melting point of the low-temperature solder of 180 ° C., a high-temperature solder is suitable as a solder material used for die bonding even in consideration of the processing temperature of solder mounting on a printed circuit board.

【0003】一方、近年、環境保護の観点から、環境負
荷が大きい鉛、アンチモン、臭素などの物質を低減した
半導体装置が望まれている。将来、大電力用半導体装置
で使われてきた高温用のはんだ合金(例えば、97重量
%のPbと3重量%のSnとを含む合金)には多くの鉛
が含まれており、環境負荷を低減することができない。
[0003] On the other hand, in recent years, from the viewpoint of environmental protection, a semiconductor device in which substances such as lead, antimony, and bromine having a large environmental load are reduced is desired. A high-temperature solder alloy (for example, an alloy containing 97% by weight of Pb and 3% by weight of Sn) used in a high-power semiconductor device in the future contains a lot of lead, and has a low environmental load. It cannot be reduced.

【0004】[0004]

【発明が解決しようとする課題】鉛を含まない高温はん
だとしては、アルミニウムを主体とする合金が挙げられ
る(例えば、5th Symposium on "Microjoining and Ass
embly Technology in Electronics" February 4-5, 199
9, p305-308)。しかしながら、この合金は、半導体素
子および基板との濡れ性が悪いため、ダイボンディング
材料としては実用的ではない。
The lead-free high-temperature solder includes an alloy mainly composed of aluminum (for example, 5th Symposium on "Microjoining and Assembling").
embly Technology in Electronics "February 4-5, 199
9, p305-308). However, this alloy is not practical as a die bonding material because of its poor wettability with semiconductor elements and substrates.

【0005】そこで、本発明は、環境負荷が小さく、半
導体素子と基板との接合部耐熱性にも優れ、信頼性の高
い大電力用半導体装置とその製造方法を提供することを
目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a high-power semiconductor device having a low environmental load, excellent heat resistance at a junction between a semiconductor element and a substrate, and high reliability, and a method of manufacturing the same.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の半導体装置は、銀および銅を含み、
錫を主成分とする合金を用いて、半導体基板に素子を形
成した半導体素子とヒートシンクまたはヒートシンクと
なる基板とを接合したことを特徴とする。この合金は、
実用的な濡れ性を有しながらも、高融点であって耐熱性
にも優れている。したがって、この合金をダイボンディ
ング材料として用いることにより、大電力用半導体装置
の信頼性を向上させることができる。
In order to achieve the above object, a first semiconductor device of the present invention contains silver and copper,
A semiconductor element in which an element is formed on a semiconductor substrate and a heat sink or a substrate to be a heat sink are joined using an alloy containing tin as a main component. This alloy is
While having practical wettability, it has a high melting point and excellent heat resistance. Therefore, the reliability of the high power semiconductor device can be improved by using this alloy as the die bonding material.

【0007】上記半導体装置では、270℃以上に液相
線を有する合金を用いることが好ましい。本発明の半導
体装置をプリント基板に実装するはんだ実装(フロー実
装、リフロー実装)の温度(240〜260℃)に対し
てバラツキと余裕度とを考慮した上での最高の作業温度
としては、上記の事情から、270℃程度を想定するこ
とが望まれる。また、このはんだ実装の作業時間として
は、10秒程度を想定することが適当である。270℃
以上の温度域に液相線を有する上記合金によれば、この
ような条件でのはんだ実装作業における接着不良の発生
を抑制することができる。
In the above semiconductor device, it is preferable to use an alloy having a liquidus at 270 ° C. or higher. The maximum working temperature in consideration of the variability and the margin with respect to the temperature (240 to 260 ° C.) of solder mounting (flow mounting, reflow mounting) for mounting the semiconductor device of the present invention on a printed circuit board is as described above. For this reason, it is desired to assume about 270 ° C. Further, it is appropriate to assume about 10 seconds as the work time of the solder mounting. 270 ° C
According to the alloy having the liquidus in the above temperature range, it is possible to suppress the occurrence of poor adhesion in the solder mounting operation under such conditions.

【0008】また、上記半導体装置は、具体的には、上
記合金が、銀8〜15重量%と銅0.5〜3重量%とを
含み、残部が実質的に錫からなる組成A、および銀1〜
4重量%と銅4〜6重量%とを含み、残部が実質的に錫
からなる組成Bから選ばれるいずれかの組成を有するこ
とが好ましい。本発明は、この好ましい組成と270℃
以上の液相線とを有し、半導体装置内に備えられた半導
体素子と、ヒートシンクまたはヒートシンクとなる基板
との接合に用いられる半導体装置用はんだ材も含む。
[0008] More specifically, in the semiconductor device, specifically, the alloy contains 8 to 15% by weight of silver and 0.5 to 3% by weight of copper, and the balance is substantially composed of tin. Silver 1
It is preferable to have any composition selected from the composition B containing 4% by weight and 4 to 6% by weight of copper, and the balance substantially consisting of tin. The present invention relates to this preferred composition at 270 ° C.
A semiconductor device having the above liquidus and used for bonding a semiconductor element provided in the semiconductor device to a heat sink or a substrate serving as a heat sink is also included.

【0009】ただし、上記組成AおよびBにおいて、錫
の一部を2重量%以下の範囲で他の金属により置換して
も構わない。置換可能な金属としては、本発明の目的が
達成される限り特に制限されないが、Ge、Pdなどが
挙げられる。錫の一部を置換する金属には、不可避的に
混入する他の金属が含まれていてもよい。本明細書で
は、錫の一部が2重量%以下の範囲で他の金属により置
換されていても、残部が実質的に錫からなる場合に相当
するものとする。
However, in the above compositions A and B, a part of tin may be replaced by another metal in a range of 2% by weight or less. The metal that can be substituted is not particularly limited as long as the object of the present invention is achieved, and examples thereof include Ge and Pd. The metal that replaces part of tin may include other metals that are inevitably mixed. In the present specification, even when a part of tin is replaced by another metal in a range of 2% by weight or less, it corresponds to a case where the remainder substantially consists of tin.

【0010】また、上記半導体装置は、少なくとも合金
を覆うように成形され、ガラス転移温度が150℃以上
の熱硬化性樹脂を含むことが好ましい。熱硬化性樹脂
は、成形後に、熱処理、紫外線照射および電子線照射か
ら選ばれる少なくとも一つの処理を施すことにより、そ
のガラス転移温度を150℃未満から150℃以上に上
昇させてもよい。これらの好ましい例によれば、基板と
樹脂との接着力が向上する。このため、一部液化した合
金の移動が抑制され、半導体装置の耐熱性が向上する。
Preferably, the semiconductor device is formed so as to cover at least the alloy and contains a thermosetting resin having a glass transition temperature of 150 ° C. or higher. The glass transition temperature of the thermosetting resin may be raised from less than 150 ° C. to 150 ° C. or more by performing at least one treatment selected from heat treatment, ultraviolet irradiation, and electron beam irradiation after molding. According to these preferred examples, the adhesive strength between the substrate and the resin is improved. Therefore, the movement of the partially liquefied alloy is suppressed, and the heat resistance of the semiconductor device is improved.

【0011】本発明の第2の半導体装置は、半導体基板
に素子を形成した半導体素子と、ヒートシンクと、放熱
板の表面に金属膜を所定のパターンに形成した回路基板
とを備えた半導体装置であって、銀および銅を含み、錫
を主成分とする第1の合金により、上記半導体素子が上
記ヒートシンクに接合され、上記第1の合金よりも融点
の低い第2の合金により上記ヒートシンクが上記金属膜
上に接合されたことを特徴とする。この半導体装置も、
実用的な濡れ性を有しながらも高融点であって耐熱性に
優れた第1の合金を用いることにより、信頼性が高いも
のとなる。
A second semiconductor device according to the present invention is a semiconductor device comprising a semiconductor element having elements formed on a semiconductor substrate, a heat sink, and a circuit board having a metal film formed on a surface of a heat sink in a predetermined pattern. The semiconductor element is joined to the heat sink by a first alloy containing silver and copper and containing tin as a main component, and the heat sink is made of a second alloy having a melting point lower than that of the first alloy. It is characterized by being bonded on a metal film. This semiconductor device also
The use of the first alloy which has a high melting point and excellent heat resistance while having practical wettability enhances reliability.

【0012】上記第2の半導体装置においても、270
℃以上に液相線を有する第1の合金を用いることが好ま
しく、第1の合金が、銀8〜15重量%と銅0.5〜3
重量%とを含み、残部が実質的に錫からなる組成A、お
よび銀1〜4重量%と銅4〜6重量%とを含み、残部が
実質的に錫からなる組成Bから選ばれるいずれかの組成
を有することが好ましい。
In the above second semiconductor device, 270
It is preferable to use a first alloy having a liquidus line at a temperature of at least 0 ° C.
% By weight, with the balance being substantially tin, and composition B comprising 1-4% by weight of silver and 4-6% by weight of copper, with the balance being substantially tin. It is preferable to have the following composition.

【0013】また、上記第2の半導体装置においては、
少なくとも第1の合金を覆うように形成され、ガラス転
移温度が150℃以上の熱硬化性樹脂を含むことが好ま
しい。また、成形後に、熱処理、紫外線照射および電子
線照射から選ばれる少なくとも一つの処理を施すことに
より、熱硬化性樹脂のガラス転移温度を150℃未満か
ら150℃以上に上昇させてもよい。
Further, in the second semiconductor device,
It is preferable to include a thermosetting resin formed so as to cover at least the first alloy and having a glass transition temperature of 150 ° C. or higher. Further, after the molding, the glass transition temperature of the thermosetting resin may be increased from less than 150 ° C. to 150 ° C. or more by performing at least one treatment selected from heat treatment, ultraviolet irradiation, and electron beam irradiation.

【0014】また、本発明の半導体装置の第1の製造方
法は、銀および銅を含み、錫を主成分とする合金を用い
て半導体素子をヒートシンクまたはヒートシンクとなる
基板に接合する工程と、少なくとも上記合金を覆うよう
に熱硬化性樹脂を成形する工程と、熱処理、紫外線照射
および電子線照射から選ばれる少なくとも一つの処理を
施すことにより、熱硬化性樹脂のガラス転移温度を15
0℃未満から150℃以上に上昇させる工程とを含むこ
とを特徴とする。
A first method of manufacturing a semiconductor device according to the present invention includes a step of bonding a semiconductor element to a heat sink or a substrate serving as a heat sink by using an alloy containing silver and copper and containing tin as a main component. A step of molding a thermosetting resin so as to cover the alloy and at least one treatment selected from heat treatment, ultraviolet irradiation, and electron beam irradiation are performed to reduce the glass transition temperature of the thermosetting resin to 15 degrees.
Raising the temperature from less than 0 ° C. to 150 ° C. or more.

【0015】上記製造方法では、200℃以下の熱処理
により、熱硬化性樹脂のガラス転移温度を150℃未満
から150℃以上に上昇させることが好ましい。
In the above manufacturing method, it is preferable to raise the glass transition temperature of the thermosetting resin from less than 150 ° C. to 150 ° C. or more by heat treatment at 200 ° C. or less.

【0016】また、本発明の半導体装置の第2の製造方
法は、半導体基板に素子を形成した半導体素子と、ヒー
トシンクと、放熱板の表面に所定のパターンを形成した
金属膜を設けた回路基板とを備えた半導体装置の製造方
法であって、銀および銅を含み、錫を主成分とする第1
の合金により、上記半導体素子を上記ヒートシンクに接
合した後に、上記第1の合金よりも融点が低い第2の合
金により、上記ヒートシンクを上記金属膜に接合するこ
とを特徴とする。
In a second method of manufacturing a semiconductor device according to the present invention, there is provided a circuit board comprising: a semiconductor element having an element formed on a semiconductor substrate; a heat sink; and a metal film having a predetermined pattern formed on a surface of a heat sink. A method of manufacturing a semiconductor device, comprising: a first material containing silver and copper and containing tin as a main component.
After the semiconductor element is joined to the heat sink by the alloy of the above, the heat sink is joined to the metal film by a second alloy having a melting point lower than that of the first alloy.

【0017】上記第2の製造方法は、ヒートシンクを金
属膜に接着した後に、さらに、少なくとも半導体素子と
第1の合金とヒートシンクとを覆うように熱硬化性樹脂
を成形する工程と、熱処理、紫外線照射および電子線照
射から選ばれる少なくとも一つの処理を施すことによ
り、熱硬化性樹脂のガラス転移温度を150℃未満から
150℃以上に上昇させる工程とを含むことが好まし
い。
In the second manufacturing method, after the heat sink is bonded to the metal film, a thermosetting resin is further formed so as to cover at least the semiconductor element, the first alloy, and the heat sink; It is preferable to include a step of raising the glass transition temperature of the thermosetting resin from less than 150 ° C. to 150 ° C. or more by performing at least one treatment selected from irradiation and electron beam irradiation.

【0018】この場合は、200℃以下の熱処理によ
り、熱硬化性樹脂のガラス転移温度を150℃未満から
150℃以上に上昇させることが好ましい。
In this case, it is preferable to raise the glass transition temperature of the thermosetting resin from less than 150 ° C. to 150 ° C. or more by heat treatment at 200 ° C. or less.

【0019】[0019]

【発明の実施の形態】以下、本発明の大電力用半導体装
置の好ましい形態について説明する。 (第1の実施形態)図1は、本発明の半導体装置の一形
態の断面図である。この半導体装置では、半導体素子
(チップ)1が、ヒートシンクである銅からなる基板2
に合金3を介して接合(ダイボンディング)されてい
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the high power semiconductor device of the present invention will be described below. (First Embodiment) FIG. 1 is a cross-sectional view of one embodiment of the semiconductor device of the present invention. In this semiconductor device, a semiconductor element (chip) 1 is composed of a substrate 2 made of copper as a heat sink.
(Die bonding) via an alloy 3.

【0020】なお、ヒートシンクとなる基板としては、
熱伝導性が高いものであれば、銅以外の金属を用いても
よい。また、半導体素子1を接合できるものであれば、
例えば、アルミナの表面に銅箔を形成したような、熱伝
導性が高い誘電体表面に熱伝導性が高い金属膜を形成し
た多層構造体を基板2として用いてもよい。
The substrate serving as a heat sink is as follows:
Metals other than copper may be used as long as they have high thermal conductivity. Further, if the semiconductor element 1 can be joined,
For example, a multilayer structure in which a metal film having high heat conductivity is formed on a dielectric surface having high heat conductivity, such as a copper foil formed on the surface of alumina, may be used as the substrate 2.

【0021】半導体素子1は、半導体基板に素子を形成
したもの、例えば半導体基板に所定の回路パターンを形
成したものである。半導体素子1は、金属細線5により
外部電極4と電気的に接続されている。さらに、半導体
素子1はその全体が成形樹脂6により封止されている。
図示したように、この樹脂6は、合金3および金属細線
5も覆うように成形されている。こうして、パワートラ
ンジスタのような大電力用半導体装置が構成される。
The semiconductor device 1 is a device in which a device is formed on a semiconductor substrate, for example, a device in which a predetermined circuit pattern is formed on a semiconductor substrate. The semiconductor element 1 is electrically connected to the external electrode 4 by a thin metal wire 5. Further, the entire semiconductor element 1 is sealed with a molding resin 6.
As shown in the figure, the resin 6 is formed so as to cover the alloy 3 and the fine metal wires 5. Thus, a high-power semiconductor device such as a power transistor is configured.

【0022】ダイボンディングに使用される合金は、銀
および銅を含み、錫を主成分とする合金である。この合
金は、上記のように、270℃以上の温度に液相線を有
することが好ましい。また、8〜15重量%の銀および
0.5〜3重量%の銅を含むか、あるいは1〜4重量%
の銀および4〜6重量%の銅を含む錫を主成分とする合
金であることが好ましい。
The alloy used for die bonding is an alloy containing silver and copper and mainly containing tin. As described above, this alloy preferably has a liquidus at a temperature of 270 ° C. or higher. It also contains 8 to 15% by weight of silver and 0.5 to 3% by weight of copper, or 1 to 4% by weight.
Of silver and tin containing 4 to 6% by weight of copper.

【0023】このような合金は、上記のように、微量の
不純物を含有していてもよいが、具体的な組成として
は、8〜15重量%の銀、0.5〜3重量%の銅および
82〜91.5重量%の錫からなる組成a、1〜4重量
%の銀、4〜6重量%の銅、および90〜95重量%の
錫からなる組成bを例示できる。
As described above, such an alloy may contain a small amount of impurities, but the specific composition is 8 to 15% by weight of silver and 0.5 to 3% by weight of copper. And composition b comprising 82 to 91.5% by weight of tin, 1 to 4% by weight of silver, 4 to 6% by weight of copper, and 90 to 95% by weight of tin.

【0024】上記組成範囲に属する合金の固相線および
液相線の温度を表1に例示する。
Table 1 shows the solidus and liquidus temperatures of the alloys belonging to the above composition ranges.

【0025】 (表1) ――――――――――――――――――――――――――――――――― はんだ組成(重量%) 融点図における特性(℃) 組成 銀 銅 錫 固相線 液相線 ――――――――――――――――――――――――――――――――― a1 8.0 0.5 91.5 221 282 a2 8.0 3.0 89.0 221 282 a3 15.0 0.5 84.5 221 341 a4 15.0 3.0 82.0 221 340 b1 1.0 4.0 95.0 227 283 b2 4.0 4.0 92.0 227 282 b3 1.0 6.0 93.0 227 380 b4 4.0 6.0 90.0 227 380 ―――――――――――――――――――――――――――――――――(Table 1) ――――――――――――――――――――――――――――――― Solder composition (% by weight) Characteristics in melting point diagram (℃) silver copper tin composition solidus liquidus --------------------------------- a 1 8. 0 0.5 91.5 221 282 a 2 8.0 3.0 89.0 221 282 a 3 15.0 0.5 84.5 221 341 a 4 15.0 3.0 82.0 221 340 b 1 1.0 4.0 95.0 227 283 b 2 4.0 4.0 92.0 227 282 b 3 1.0 6.0 93.0 227 380 b 4 4.0 6.0 90.0 227 380 ―――――――――――――――――――――――――――――――――

【0026】表1に示した合金の固相線の温度は270
℃未満(220〜230℃)に存在し、液相線の温度は
270℃以上(280〜400℃)に存在する。このよ
うな特性は、ダイボンディング材として好適である。
The solidus temperature of the alloys shown in Table 1 is 270
The liquidus temperature is below 270 ° C (280-400 ° C). Such characteristics are suitable as a die bonding material.

【0027】なお、上記組成a,bを比較すると、組成
aは、銀濃度のバラツキによる融点の変動が小さいた
め、作業性の点で好ましく、組成bは、熱疲労に強い点
で好ましい。
When the compositions a and b are compared, the composition a is preferable in terms of workability because the fluctuation of the melting point due to the variation in silver concentration is small, and the composition b is preferable in terms of resistance to thermal fatigue.

【0028】上記合金は、想定されるはんだ実装作業温
度(270℃)において、液相と固相とが混在した状態
となる。一般に、液化した合金は接着部から流出してボ
イドを残存させ、半導体装置の信頼性を低下させる。し
かし、上記合金は、液相と固相との体積変化が比較的小
さい(すなわち、比重の相違が小さい)ため、一部が液
化しても、その液体の流出自体を抑制することができ
る。
At the assumed solder mounting operation temperature (270 ° C.), the above alloy is in a state where a liquid phase and a solid phase are mixed. In general, the liquefied alloy flows out of the bonding portion and leaves voids, which lowers the reliability of the semiconductor device. However, in the above alloy, since the volume change between the liquid phase and the solid phase is relatively small (that is, the difference in specific gravity is small), even when a part of the alloy liquefies, the outflow of the liquid itself can be suppressed.

【0029】液化した一部の合金の流出をさらに抑制す
るためには、成形樹脂のガラス転移温度(Tg)が高い
ことが好ましい。成形樹脂の熱膨張係数は、Tgを境
に、高温側でより大きくなる。したがって、Tgを高く
することにより、Tgが低い場合に比べてはんだ実装時
の熱膨張量を抑制することができ、これによりはんだ実
装の作業において、成形樹脂とヒートシンクとなる基板
との隙間、および成形樹脂と半導体素子との隙間を小さ
くできる。つまり、Tgを高くすることにより、はんだ
実装時の成形樹脂の封止能力の低下を抑制することがで
きる。
In order to further suppress the outflow of a part of the liquefied alloy, it is preferable that the glass transition temperature (Tg) of the molding resin is high. The thermal expansion coefficient of the molding resin becomes larger on the high temperature side after Tg. Therefore, by increasing the Tg, the amount of thermal expansion during solder mounting can be suppressed as compared with the case where the Tg is low, so that in the solder mounting operation, the gap between the molding resin and the substrate serving as a heat sink, and The gap between the molding resin and the semiconductor element can be reduced. That is, by increasing Tg, it is possible to suppress a decrease in the sealing ability of the molding resin during solder mounting.

【0030】想定される上記はんだ実装作業温度および
時間(10秒間)を考慮すると、成形樹脂の好ましいT
gは150℃以上である。成形樹脂は、一般には熱処理
により、また紫外線照射や電子線照射によっても、Tg
を高くすることができる。
Considering the assumed soldering operation temperature and time (10 seconds), the preferable T
g is 150 ° C. or higher. The molding resin generally has a Tg by heat treatment, or by irradiation with ultraviolet rays or electron beams.
Can be higher.

【0031】例えば、ガラス転移温度が140℃のエポ
キシ樹脂(オルソクレゾールノボラック系)を各種条件
で熱処理したときのガラス転移温度の変化を表2に示
す。この熱処理は、図1に示したように半導体素子が封
止されるように上記エポキシ樹脂を成形した後に実施し
た。なお、熱硬化性樹脂の成形条件は、180℃で、9
0秒間型締めすることにより行った。
For example, Table 2 shows changes in the glass transition temperature when an epoxy resin (orthocresol novolak) having a glass transition temperature of 140 ° C. is heat-treated under various conditions. This heat treatment was performed after molding the epoxy resin so that the semiconductor element was sealed as shown in FIG. The molding conditions of the thermosetting resin were 180 ° C., 9
This was performed by clamping the mold for 0 second.

【0032】 (表2) ――――――――――――――――――――――――――― 熱処理条件 ガラス転移温度(℃) 条件 温度(℃) 時間(時間) ――――――――――――――――――――――――――― h0 − − 140 h1 160 24 155 h2 180 16 175 h3 200 6 190 ――――――――――――――――――――――――――― *h0は熱処理を実施しない場合を示す。(Table 2) Heat treatment conditions Glass transition temperature (° C) Conditions Temperature (° C) Time (hours) ) --------------------------- h 0 - - 140 h 1 160 24 155 h 2 180 16 175 h 3 200 6 190 - ------------------------- * h 0 shows the case is not performed to a heat treatment.

【0033】表2に示したように、160〜200℃の
熱処理により、ガラス転移温度が140℃から15〜5
0℃上昇することが確認された。熱処理時間は6時間以
上が好適である。
As shown in Table 2, the heat treatment at 160 to 200 ° C. changed the glass transition temperature from 140 ° C. to 15 to 5 ° C.
It was confirmed that the temperature rose by 0 ° C. The heat treatment time is preferably at least 6 hours.

【0034】しかし、200℃を超える温度で熱処理を
行うと、ダイボンディング材として用いている合金が酸
化して半導体装置の信頼性が低下するおそれがある。し
たがって、上記熱処理は熱硬化性樹脂のガラス転移温度
が上昇する温度域のうち200℃以下の温度で行うこと
が好ましい。
However, if the heat treatment is performed at a temperature exceeding 200 ° C., the alloy used as the die bonding material may be oxidized and the reliability of the semiconductor device may be reduced. Therefore, the heat treatment is preferably performed at a temperature of 200 ° C. or lower in a temperature range in which the glass transition temperature of the thermosetting resin increases.

【0035】次に、表1に示した合金を用い、表2に示
した熱処理条件を適用して、図1に示したと同様の構成
を備えた半導体装置を作製した。具体的には、表1に示
した合金からなる直径1mmのはんだ線を300℃に加
熱した基板(銅製リードフレーム)2に押しつけて溶融
させ、その溶融した合金に3mm角の半導体素子1を押
しつけた後に合金を固化させた。この後、金属細線5を
外部電極4と接続し、さらに成形樹脂6により半導体素
子1全体を封止して、図1に示した半導体装置を完成さ
せた。
Next, a semiconductor device having a configuration similar to that shown in FIG. 1 was manufactured using the alloys shown in Table 1 and applying the heat treatment conditions shown in Table 2. Specifically, a 1 mm diameter solder wire made of an alloy shown in Table 1 is pressed and melted on a substrate (copper lead frame) 2 heated to 300 ° C., and a 3 mm square semiconductor element 1 is pressed on the melted alloy. After that, the alloy was solidified. Thereafter, the thin metal wire 5 was connected to the external electrode 4 and the entire semiconductor element 1 was sealed with the molding resin 6 to complete the semiconductor device shown in FIG.

【0036】得られた各半導体装置について、耐熱試験
および溶出試験を実施した。ここで、耐熱試験は、27
0℃に保持した鉛/錫合金(37重量%のPbと63重
量%のSnとを含む合金)中に10秒間浸漬した後の熱
抵抗値(ΔVbe)を測定し、抵抗値が初期値の30%
以上高くなったものを不良と判定した。耐熱試験は各1
0個の半導体装置について実施した。
Each of the obtained semiconductor devices was subjected to a heat resistance test and a dissolution test. Here, the heat resistance test is 27
The thermal resistance (ΔVbe) after immersion in a lead / tin alloy (an alloy containing 37% by weight of Pb and 63% by weight of Sn) held at 0 ° C. for 10 seconds was measured. 30%
Those which were higher than the above were judged to be defective. Heat resistance test is 1 for each
The test was performed on 0 semiconductor devices.

【0037】また、溶出試験は、環境庁告示13号に基
づく溶出試験を適用した。この溶出試験は、pHが6の
硝酸水溶液に浸漬し、鉛の濃度を、原子吸光法などで測
定するものである(ただし、測定限界は0.05ppm
である)。
The dissolution test used was a dissolution test based on the notification of the Environment Agency No. 13. In this dissolution test, the lead is immersed in a nitric acid aqueous solution having a pH of 6 and the lead concentration is measured by an atomic absorption method or the like (however, the measurement limit is 0.05 ppm).
Is).

【0038】結果を表3に示す。なお、表3には、合金
c(4.0重量%銀、0.5重量%銅、95.5重量%
錫)、合金d(96.5重量%錫、3.5重量%銀)、
合金e(97重量%鉛、3%錫)を用いた結果も併せて
示す。
The results are shown in Table 3. Table 3 shows alloy c (4.0% by weight silver, 0.5% by weight copper, 95.5% by weight).
Tin), alloy d (96.5 wt% tin, 3.5 wt% silver),
The results using alloy e (97% by weight lead, 3% tin) are also shown.

【0039】 (表3) ―――――――――――――――――――――――――――――― サンフ゜ル 合金 熱処理条件 耐熱試験不良数 溶出試験 (個) (ppm) ―――――――――――――――――――――――――――――― 1 a10 8 <0.05 2 a11 0 <0.05 3 a21 0 <0.05 4 a3 3 0 <0.05 5 a40 6 <0.05 6 a43 0 <0.05 7 b10 4 <0.05 8 b11 0 <0.05 9 b21 0 <0.05 10 b31 0 <0.05 11 b40 3 <0.05 12 b43 0 <0.05 13 c h0 9 <0.05 14 c h1 7 <0.05 15 d h0 <0.05 16 e h1 0 33 ――――――――――――――――――――――――――――――(Table 3) ―――――――――――――――――――――――――――― Sample alloy Heat treatment condition No. of heat-resistant test failure Elution test (pieces) (ppm) ------------------------------ 1 a 1 h 0 8 <0.05 2 a 1 h 1 0 < 0.05 3 a 2 h 1 0 < 0.05 4 a 3 h 3 0 <0.05 5 a 4 h 0 6 <0.05 6 a 4 h 3 0 <0.05 7 b 1 h 0 4 < 0.05 8 b 1 h 1 0 < 0.05 9 b 2 h 1 0 <0.05 10 b 3 h 1 0 <0.05 11 b 4 h 0 3 <0.05 12 b 4 h 3 0 < 0.05 13 c h 0 9 <0.05 14 c h 1 7 <0.05 15 d h 0 8 <0.05 16 eh 10 33 ――――――――――――――――――――――――――――――

【0040】さらに、銀の濃度を5〜20重量%の範囲
で、銅の濃度を0〜7重量%の範囲で変化させた銀/銅
/錫3成分系の合金を用いて、上記と同様に半導体装置
を作製し、耐熱試験を実施した。試験数は、上記と同
様、各10個であり、熱処理条件としては、表2のh2
を適用した。結果を表4に示す。
Further, using a silver / copper / tin ternary alloy in which the concentration of silver is changed in the range of 5 to 20% by weight and the concentration of copper is changed in the range of 0 to 7% by weight, A semiconductor device was manufactured and a heat resistance test was performed. The number of tests was 10 for each as described above, and the heat treatment conditions were h 2 in Table 2.
Was applied. Table 4 shows the results.

【0041】 (表4) (不良個数) ―――――――――――――――――――――――――――― 銅含有量(重量%) 銀含有量 (重量%) 0 0.5 1 3 5 7 ―――――――――――――――――――――――――――― 5 4 − 2 − − − 8 3 0 0 0 0 0 10 1 0 0 0 0 0 15 3 0 0 0 0 0 20 2 0 0 − − − ―――――――――――――――――――――――――――― *残部は実質的に錫からなる。(Table 4) (Number of defectives) ―――――――――――――――――――――――――― Copper content (% by weight) Silver content ( 0 0.5 1 3 5 7 ―――――――――――――――――――――――――― 5 4 -2---8 3 0 0 0 0 0 10 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 ... ... --- The balance consists essentially of tin.

【0042】表4に示したように、銀を8重量%以上、
銅を0.5重量%以上含む範囲で良好な結果が得られ
た。しかし、銀を15重量%を超えて含有させるとダイ
ボンディング作業を高温で行う必要が生じ、また製品歩
留まりも低下する場合がある。一方、銅を過度に含有さ
せると極端に加工性が悪くなる。したがって、上記組成
aの範囲が好ましい。また、価格が高い銀の使用量は少
ないほうがよい。かかる観点から、組成aにおいて、銀
の含有量を10重量%未満に制限してもよい。
As shown in Table 4, the silver content was 8% by weight or more,
Good results were obtained in the range containing 0.5% by weight or more of copper. However, when silver is contained in an amount exceeding 15% by weight, it is necessary to perform a die bonding operation at a high temperature, and the product yield may be reduced. On the other hand, when copper is excessively contained, workability extremely deteriorates. Therefore, the range of the composition a is preferable. It is better to use less expensive silver. From such a viewpoint, in the composition a, the silver content may be limited to less than 10% by weight.

【0043】表4に示した試験例のうち、銀を10重量
%、銅を1重量%、錫を89重量%含む合金を用いて作
製した半導体装置の接着部分を、耐熱試験の前後に、X
線透視像を撮影した。結果を図2に示す。
Of the test examples shown in Table 4, the bonding portion of a semiconductor device manufactured using an alloy containing 10% by weight of silver, 1% by weight of copper, and 89% by weight of tin was bonded before and after the heat resistance test. X
A fluoroscopic image was taken. The results are shown in FIG.

【0044】一方、表3におけるサンプル15(銀を
3.5重量%、錫を96.5重量%含む合金を使用)の
半導体装置についても、同様に接着部分のX線透視像を
撮影した。結果を図3に示す。
On the other hand, for the semiconductor device of Sample 15 in Table 3 (using an alloy containing 3.5% by weight of silver and 96.5% by weight of tin), an X-ray fluoroscopic image of the bonded portion was similarly taken. The results are shown in FIG.

【0045】銀を10重量%、銅を1重量%、錫を89
重量%含む合金を使用した場合、耐熱試験の前後で接着
部分の断面状態にほとんど差異は認められないが(図
2)、銀を3.5重量%、錫を96.5重量%含む合金
を使用した場合には、接着部分に存在するボイドの形状
が大きく変化している(図3)。これは、耐熱試験中
に、銀を3.5重量%、錫を96.5重量%含む合金が
溶融し、流動化したことを示している。
10% by weight of silver, 1% by weight of copper and 89% of tin
In the case of using an alloy containing 3.5% by weight, there is almost no difference in the cross-sectional state of the bonded portion before and after the heat resistance test (FIG. 2). When used, the shape of the voids present in the bonded portion has changed significantly (FIG. 3). This indicates that the alloy containing 3.5% by weight of silver and 96.5% by weight of tin melted and fluidized during the heat resistance test.

【0046】さらに、銀を0〜5重量%の範囲で、銅を
3〜7重量%の範囲で変化させた銀/銅/錫3成分系の
合金を用いて、上記と同様にして、基板(銅製リードフ
レーム)を用いて半導体装置を作製し、上記と同様、2
70℃、10秒の耐熱試験を実施した後に、さらに熱サ
イクル試験を行った。
Further, using a silver / copper / tin ternary alloy in which silver is changed in the range of 0 to 5% by weight and copper in the range of 3 to 7% by weight, the substrate is formed in the same manner as described above. (Copper lead frame) to fabricate a semiconductor device.
After performing a heat resistance test at 70 ° C. for 10 seconds, a heat cycle test was further performed.

【0047】熱サイクル試験は、液相で−65℃と15
0℃とを順次5分ずつ繰り返す試験であり、所定のサイ
クル数経過後に試料を取り出し、上記と同様、軟X線を
照射して透過像を作成した。そして、この透過像の濃淡
を画像解析して平面で見た淡色部分の比率を測定し、ク
ラック発生率とした。また、クラック発生率が40%に
至るまでのサイクル数を測定して、熱サイクル寿命とし
た。ここでも、試験数は各10個であり、封止樹脂の熱
処理条件としては、表2のh2を適用した。試験結果を
表5に示す。
The heat cycle test was conducted at -65 ° C. and 15 ° C. in the liquid phase.
The test was repeated at 0 ° C. for 5 minutes each time. After a predetermined number of cycles, the sample was taken out and irradiated with soft X-rays to form a transmission image in the same manner as described above. Then, the density of the transmitted image was image-analyzed, and the ratio of the light-colored portion viewed in a plane was measured to obtain the crack occurrence rate. Further, the number of cycles until the crack occurrence rate reached 40% was measured and defined as a heat cycle life. Here, the number of tests was 10 each, and h2 in Table 2 was applied as the heat treatment condition of the sealing resin. Table 5 shows the test results.

【0048】(表5) (熱サイクル寿命;回) ―――――――――――――――――――――――――――― 銅含有量(重量%) 銀含有量 (重量%) 3.0 4.0 5.0 6.0 7.0 ―――――――――――――――――――――――――――― 0 − − 700 − − 1.0 − 1000 1000 800 − 1.5 − 1000 1000 1000 − 2.0 − 1200 1200 1200 − 3.0 700 1500 1500 1500 700 4.0 − 1200 1500 1200 − 5.0 − − 700 − − ―――――――――――――――――――――――――――― *残部は実質的に錫からなる。(Table 5) (Thermal cycle life; times) ―――――――――――――――――――――――――― Copper content (% by weight) Silver Content (% by weight) 3.0 4.0 5.0 6.0 7.0 ―――――――――――――――――――――――――― 0 − − 700 − − 1.0 − 1000 1000 800 − 1.5 − 1000 1000 1000 − 2.0 − 1200 1200 1200 − 3.0 700 1500 1500 1500 700 700 4.0 − 1200 1500 1200 − 5.0 − − 700 − − ―――――――――――――――――――――――――― * The balance consists essentially of tin.

【0049】表5に示したように、銀1〜4重量%およ
び銅4〜6重量%を含み、残部が実質的に錫からなる組
成では、熱サイクル数が800〜1500と良好であっ
た。その中でも、銀2〜4重量%および銅4〜6重量%
を含み、残部が実質的に錫からなる組成では、熱サイク
ル数が1200〜1500とさらに良好であった。一
方、上記範囲から外れる組成では、熱サイクル数が10
00以下となった。
As shown in Table 5, the composition containing 1 to 4% by weight of silver and 4 to 6% by weight of copper, and the balance substantially consisting of tin, had a good thermal cycle number of 800 to 1500. . Among them, silver 2-4% by weight and copper 4-6% by weight
And the balance substantially consisting of tin, the number of thermal cycles was even better, from 1200 to 1500. On the other hand, when the composition is out of the above range, the number of heat cycles is 10
00 or less.

【0050】熱膨張係数が大きく異なるICチップなど
の素子と、銅リードフレームなどの基板とがはんだ材で
接合された半導体装置では、特に素子からの発熱が顕著
である場合には、大きな温度サイクルに繰り返し曝され
るため、上記のような良好な熱サイクル特性を有するこ
とが望まれている。
In a semiconductor device in which an element such as an IC chip having a significantly different coefficient of thermal expansion and a substrate such as a copper lead frame are joined by a solder material, a large temperature cycle is required particularly when heat is generated from the element. Therefore, it is desired to have good thermal cycle characteristics as described above.

【0051】(第2の実施形態)第1の実施形態では、
半導体素子(チップ)1がヒートシンクである基板2に
接着された(図1)、パワートランジスタのような大電
力半導体装置の一形態について説明した。本実施形態で
は、パワーモジュールのように、パターン配線を設けた
回路基板上に、半導体素子(チップ)と、抵抗、コンデ
ンサのような受動素子とを搭載し、少なくとも半導体素
子を樹脂封止した大電力用半導体装置の一形態について
説明する。
(Second Embodiment) In the first embodiment,
One embodiment of a high-power semiconductor device such as a power transistor in which a semiconductor element (chip) 1 is bonded to a substrate 2 serving as a heat sink (FIG. 1) has been described. In the present embodiment, a semiconductor element (chip) and passive elements such as resistors and capacitors are mounted on a circuit board provided with pattern wiring like a power module, and at least the semiconductor element is sealed with a resin. One embodiment of a power semiconductor device is described.

【0052】図4に示したように、本実施形態の半導体
装置に用いる回路基板17では、放熱板となるアルミニ
ウムからなる基板11上に、第1の銅箔12が所定のパ
ターンに形成されている。そして、第1の銅箔12をほ
ぼ覆うように、基板11上に第1の絶縁膜13が形成さ
れている。ただし、第1の絶縁膜13の一部には開口部
14が設けられ、この開口部14から第1の銅箔12の
一部が露出している。また、第1の絶縁膜13上には、
第2の銅箔15が所定のパターンに形成されている。第
2の銅箔15上には、電子部品22を搭載する領域とワ
イヤーボンディングする領域とを除いて、第2の絶縁膜
16が形成されている。このように、基板11上に、第
1の銅箔12、第1の絶縁膜13、第2の銅箔15、第
2の絶縁膜16を順次形成して回路基板17が形成され
ている。この回路基板17において、第1の銅箔12は
この上に搭載される半導体素子20などで発生する熱を
基板11側へ放熱するためのものである。第2の銅箔1
5は、回路配線となる。
As shown in FIG. 4, in a circuit board 17 used in the semiconductor device of the present embodiment, a first copper foil 12 is formed in a predetermined pattern on a substrate 11 made of aluminum serving as a heat sink. I have. Then, a first insulating film 13 is formed on the substrate 11 so as to substantially cover the first copper foil 12. However, an opening 14 is provided in a part of the first insulating film 13, and a part of the first copper foil 12 is exposed from the opening 14. Further, on the first insulating film 13,
The second copper foil 15 is formed in a predetermined pattern. A second insulating film 16 is formed on the second copper foil 15 except for a region where the electronic component 22 is mounted and a region where wire bonding is performed. Thus, the circuit board 17 is formed by sequentially forming the first copper foil 12, the first insulating film 13, the second copper foil 15, and the second insulating film 16 on the substrate 11. In this circuit board 17, the first copper foil 12 is for dissipating heat generated in the semiconductor element 20 and the like mounted thereon to the board 11 side. Second copper foil 1
5 is a circuit wiring.

【0053】上記回路基板17を用いた半導体装置の製
造方法の例を以下に説明する。まず、別途準備した銅か
らなるヒートシンク19上に、半導体基板にパワートラ
ンジスタなどの素子を形成した半導体素子(チップ)2
0を第1の合金21によって接合(ダイボンディング)
する。第1の実施形態と同様、ヒートシンク19として
は、熱伝導率が高いものであれば他の金属を用いてもよ
い。また、半導体素子20を接合できるものであれば、
例えばアルミナの表面に銅箔を形成したような、熱伝導
率が高い誘電体の表面に熱伝導率が高い金属膜を形成し
た多層構造体をヒートシンク19として用いてもよい。
An example of a method for manufacturing a semiconductor device using the circuit board 17 will be described below. First, a semiconductor element (chip) 2 in which elements such as power transistors are formed on a semiconductor substrate on a heat sink 19 made of copper prepared separately.
0 by the first alloy 21 (die bonding)
I do. As in the first embodiment, another metal may be used as the heat sink 19 as long as it has a high thermal conductivity. Further, if the semiconductor element 20 can be joined,
For example, a multilayer structure in which a metal film having a high thermal conductivity is formed on the surface of a dielectric having a high thermal conductivity, such as a copper foil formed on the surface of alumina, may be used as the heat sink 19.

【0054】第1の合金21としては、第1の実施形態
で説明した高温はんだを用いる。具体的には、第1の合
金21として、銀および銅を含み、錫を主成分とする合
金が挙げられる。この合金は、270℃以上の温度に液
相線を有することが好ましい。
As the first alloy 21, the high-temperature solder described in the first embodiment is used. Specifically, examples of the first alloy 21 include an alloy containing silver and copper and containing tin as a main component. This alloy preferably has a liquidus at a temperature of 270 ° C. or higher.

【0055】このような合金としては、上記と同様の合
金、例えば、8〜15重量%の銀、0.5〜3重量%の
銅および82〜91.5重量%の錫からなる組成aを有
する合金、または1〜4重量%の銅、および90〜95
重量%の錫からなる組成bを有する合金を使用できる。
As such an alloy, the same alloy as described above, for example, a composition a comprising 8 to 15% by weight of silver, 0.5 to 3% by weight of copper and 82 to 91.5% by weight of tin is used. Alloy, or 1-4 wt% copper, and 90-95
Alloys having a composition b consisting of wt.% Tin can be used.

【0056】次に、開口部14の第1の銅箔12が露出
したところに、低温はんだ(例えば、37重量%のPb
と63重量%のSnとを含む融点が183℃のPb−S
n合金)からなる第2の合金18によって、ヒートシン
ク19を接合する。このとき、同時に、電子部品22
を、第2の銅箔15に低温はんだからなる第2の合金1
8によって接合する。第2の合金として、第1の合金よ
りも融点が低い材料を用いるのは、ヒートシンク19と
半導体素子20とを接着する第2の合金18を溶融させ
ないためである。
Next, low-temperature solder (for example, Pb of 37% by weight) is applied to the opening 14 where the first copper foil 12 is exposed.
And Pb-S having a melting point of 183 ° C. containing 63% by weight of Sn
The heat sink 19 is joined by the second alloy 18 made of n alloy). At this time, at the same time, the electronic component 22
And a second alloy 1 made of a low-temperature solder on the second copper foil 15.
8 to join. The reason why a material having a lower melting point than the first alloy is used as the second alloy is to prevent the second alloy 18 that bonds the heat sink 19 and the semiconductor element 20 from being melted.

【0057】引き続き、半導体素子20を、アルミニウ
ムワイヤからなる金属細線23により回路配線である第
2の銅箔15と電気的に接続した後、ヒートシンク1
9、半導体素子20、金属細線23の周りを覆うよう
に、エポキシ樹脂(オルソクレゾールノボラック系)か
らなる成形樹脂25を回路基板17上に設ける。成形樹
脂25は、予め180℃で90秒間の型締めにより成形
されたものを用いる。その後、ヒートシンク19,半導
体素子20、金属細線23を覆うように、成形樹脂25
と回路基板17との隙間にゲル24を注入して流し込
む。半導体素子20と金属細線23を保護するゲル24
としては、例えばシリコーンゲルを使用できる。
Subsequently, the semiconductor element 20 is electrically connected to the second copper foil 15 which is a circuit wiring by a thin metal wire 23 made of an aluminum wire.
9, a molding resin 25 made of an epoxy resin (orthocresol novolak) is provided on the circuit board 17 so as to cover the semiconductor element 20 and the thin metal wires 23. As the molding resin 25, a resin molded in advance by clamping at 180 ° C. for 90 seconds is used. Thereafter, the molding resin 25 is formed so as to cover the heat sink 19, the semiconductor element 20, and the fine metal wire 23.
The gel 24 is injected and poured into the gap between the substrate and the circuit board 17. Gel 24 for protecting semiconductor element 20 and fine metal wire 23
For example, a silicone gel can be used.

【0058】このエポキシ樹脂のガラス転移温度は14
0℃である。この後、160〜180℃(上限は低温は
んだが溶融しない温度)の範囲から選択した温度で熱処
理を行うことによって、エポキシ樹脂のガラス転移温度
を高めると同時に、シリコーンゲルを脱水縮合してシリ
コン系硬化樹脂とする。これによって、シリコン系硬化
樹脂と成形樹脂25とにより、半導体素子20およびヒ
ートシンク19とを封止する。熱処理としては、上記と
同様の条件、例えば160℃、10時間を適用すればよ
い。こうして、図4に示した半導体装置を完成する。
The glass transition temperature of this epoxy resin is 14
0 ° C. Thereafter, heat treatment is performed at a temperature selected from the range of 160 to 180 ° C. (the upper limit is a temperature at which the low-temperature solder does not melt), thereby increasing the glass transition temperature of the epoxy resin and dehydrating and condensing the silicone gel to form a silicon-based resin. It is a cured resin. Thus, the semiconductor element 20 and the heat sink 19 are sealed with the silicone-based cured resin and the molding resin 25. As the heat treatment, conditions similar to those described above, for example, 160 ° C. for 10 hours may be applied. Thus, the semiconductor device shown in FIG. 4 is completed.

【0059】第2の実施形態では、基板11上に2層の
銅箔を設けて、1層目の銅箔には半導体素子を搭載した
ヒートシンクを接着し、2層目の銅箔を回路配線とした
が、この形態に限ることなく、2層目の銅箔を直接基板
11に接触させて、1層目にも2層目にもヒートシンク
を接着してもよい。また、2層目のみにヒートシンクを
接着してもよい。さらに、銅箔を3層以上としてもよ
い。また、基板としては、アルミニウムを用いたが、放
熱性のよいものであれば金属に限らず、アルミナ、ジル
コニア、サファイアのような誘電体を用いても構わな
い。
In the second embodiment, two layers of copper foil are provided on the substrate 11, a heat sink on which a semiconductor element is mounted is bonded to the first layer of copper foil, and the second layer of copper foil is connected to the circuit wiring. However, the present invention is not limited to this mode, and the heat sink may be bonded to the first and second layers by directly contacting the second-layer copper foil with the substrate 11. Further, a heat sink may be bonded only to the second layer. Further, three or more layers of copper foil may be used. Although aluminum is used as the substrate, the substrate is not limited to metal as long as it has good heat dissipation, and a dielectric such as alumina, zirconia, or sapphire may be used.

【0060】[0060]

【発明の効果】以上説明したように、本発明によれば、
銀および銅を含み、錫を主成分とする合金を用いて半導
体素子を基板に接着することにより、環境負荷が小さ
く、かつ耐熱性にも優れ、信頼性の高い大電力用半導体
装置を提供することができる。
As described above, according to the present invention,
By bonding a semiconductor element to a substrate using an alloy containing silver and copper and containing tin as a main component, a high-power semiconductor device with low environmental load, excellent heat resistance, and high reliability is provided. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の半導体装置の一形態を示す断面図で
ある。
FIG. 1 is a cross-sectional view illustrating one embodiment of a semiconductor device of the present invention.

【図2】 本発明の半導体装置の一例について、耐熱試
験を実施する前(a)と後(b)とを観察したX線透過
写真を代用する図面である。
FIG. 2 is a drawing substituting an X-ray transmission photograph obtained by observing an example of a semiconductor device of the present invention before (a) and after (b) a heat resistance test is performed.

【図3】 従来の半導体装置について、耐熱試験を実施
する前(a)と後(b)とを観察したX線透過写真を代
用する図面である。
FIG. 3 is a drawing substituting an X-ray transmission photograph obtained by observing a conventional semiconductor device before (a) and after (b) a heat resistance test is performed.

【図4】 本発明の半導体装置の別の一形態を示す断面
図である。
FIG. 4 is a cross-sectional view illustrating another embodiment of the semiconductor device of the present invention.

【符号の説明】[Explanation of symbols]

1,20 半導体素子 2,11 基板 3 合金 4 外部電極 5,23 金属細線 6,25 成形樹脂 12,15 銅箔 13,16 絶縁膜 17 回路基板 18 第2の合金 19 ヒートシンク 21 第1の合金 22 電子部品 24 (液状)ゲル DESCRIPTION OF SYMBOLS 1,20 Semiconductor element 2,11 Substrate 3 Alloy 4 External electrode 5,23 Fine metal wire 6,25 Molding resin 12,15 Copper foil 13,16 Insulating film 17 Circuit board 18 Second alloy 19 Heat sink 21 First alloy 22 Electronic components 24 (liquid) gel

───────────────────────────────────────────────────── フロントページの続き (72)発明者 有川 孝俊 東京都三鷹市下連雀八丁目5番1号 田 中電子工業株式会社 三鷹工場内 (56)参考文献 特開 昭52−6468(JP,A) 特開 昭59−149041(JP,A) 特開 昭61−181135(JP,A) 特開 平11−354687(JP,A) 特開 平8−148647(JP,A) 特開 平9−232340(JP,A) 特開 平11−347785(JP,A) 特開2000−151095(JP,A) 特開2001−35978(JP,A) 特開2001−121285(JP,A) 特開2001−138088(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/52 H01L 23/40 H01L 23/48 B23K 35/26 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Takatoshi Arikawa 8-5-1 Shimorenzaku, Mitaka-shi, Tokyo Tanaka Denshi Kogyo Co., Ltd. Mitaka factory (56) References JP-A-52-6468 (JP, A) JP-A-59-149041 (JP, A) JP-A-61-181135 (JP, A) JP-A-11-354687 (JP, A) JP-A-8-148647 (JP, A) JP-A-9-232340 (JP, A) JP-A-11-347785 (JP, A) JP-A-2000-151095 (JP, A) JP-A-2001-35978 (JP, A) JP-A-2001-121285 (JP, A) JP-A 2001- 138088 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H01L 21/52 H01L 23/40 H01L 23/48 B23K 35/26

Claims (16)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 銀8〜15重量%と銅0.5〜3重量%
とを含み、残部が実質的に錫からなる組成A、および銀
1〜4重量%と銅4〜6重量%とを含み、残部が実質的
に錫からなる組成Bから選ばれるいずれかの組成を有
し、270℃以上の液相線を有する合金からなり、半導
体装置内に備えられた半導体素子とヒートシンクまたは
ヒートシンクとなる基板との接合に用いることを特徴と
する半導体装置用はんだ材。
1 to 8% by weight of silver and 0.5 to 3% by weight of copper
Any composition selected from the composition A containing 1 to 4% by weight of silver and 4 to 6% by weight of copper and the balance being substantially composed of tin. A solder material for a semiconductor device, comprising an alloy having a liquidus of 270 ° C. or higher and used for joining a semiconductor element provided in the semiconductor device to a heat sink or a substrate serving as a heat sink.
【請求項2】 銀および銅を含み、錫を主成分とする合
金を用いて、半導体基板に素子を形成した半導体素子
と、ヒートシンクまたはヒートシンクとなる基板とを接
合したことを特徴とする半導体装置。
2. A semiconductor device wherein a semiconductor element having an element formed on a semiconductor substrate and a heat sink or a substrate serving as a heat sink are joined by using an alloy containing silver and copper and containing tin as a main component. .
【請求項3】 270℃以上に液相線を有する合金を用
いた請求項2に記載の半導体装置。
3. The semiconductor device according to claim 2, wherein an alloy having a liquidus at 270 ° C. or higher is used.
【請求項4】 合金が、銀8〜15重量%と銅0.5〜
3重量%とを含み、残部が実質的に錫からなる組成A、
および銀1〜4重量%と銅4〜6重量%とを含み、残部
が実質的に錫からなる組成Bから選ばれるいずれかの組
成を有する請求項2または3に記載の半導体装置。
4. An alloy comprising 8 to 15% by weight of silver and 0.5 to 0.5% by weight of copper.
3% by weight, with the balance being substantially tin.
4. The semiconductor device according to claim 2, wherein the semiconductor device has any composition selected from the composition B containing 1 to 4% by weight of silver and 4 to 6% by weight of copper, and the balance substantially consisting of tin. 5.
【請求項5】 少なくとも合金を覆うように成形され、
ガラス転移温度が150℃以上の熱硬化性樹脂を含む請
求項2〜4のいずれかに記載の半導体装置。
5. Molded so as to cover at least the alloy,
The semiconductor device according to claim 2, further comprising a thermosetting resin having a glass transition temperature of 150 ° C. or higher.
【請求項6】 成形後に、熱処理、紫外線照射および電
子線照射から選ばれる少なくとも一つの処理を施すこと
により、熱硬化性樹脂のガラス転移温度を150℃未満
から150℃以上に上昇させた請求項5に記載の半導体
装置。
6. The glass transition temperature of a thermosetting resin is increased from less than 150 ° C. to 150 ° C. or more by performing at least one treatment selected from heat treatment, ultraviolet irradiation, and electron beam irradiation after molding. 6. The semiconductor device according to 5.
【請求項7】 半導体基板に素子を形成した半導体素子
と、ヒートシンクと、放熱板の表面に金属膜を所定のパ
ターンに形成した回路基板とを備えた半導体装置であっ
て、銀および銅を含み、錫を主成分とする第1の合金に
より、前記半導体素子が前記ヒートシンクに接合され、
前記第1の合金よりも融点の低い第2の合金により、前
記ヒートシンクが前記金属膜に接合されたことを特徴と
する半導体装置。
7. A semiconductor device comprising: a semiconductor element in which an element is formed on a semiconductor substrate; a heat sink; and a circuit board in which a metal film is formed in a predetermined pattern on a surface of a heat sink, comprising silver and copper. The semiconductor element is joined to the heat sink by a first alloy mainly containing tin,
A semiconductor device, wherein the heat sink is joined to the metal film by a second alloy having a lower melting point than the first alloy.
【請求項8】 270℃以上に液相線を有する第1の合
金を用いた請求項7に記載の半導体装置。
8. The semiconductor device according to claim 7, wherein a first alloy having a liquidus at 270 ° C. or higher is used.
【請求項9】 第1の合金が、銀8〜15重量%と銅
0.5〜3重量%とを含み、残部が実質的に錫からなる
組成A、および銀1〜4重量%と銅4〜6重量%とを含
み、残部が実質的に錫からなる組成Bから選ばれるいず
れかの組成を有する請求項7または8に記載の半導体装
置。
9. A composition A wherein the first alloy comprises 8 to 15% by weight of silver and 0.5 to 3% by weight of copper, the balance being substantially tin, and 1 to 4% by weight of silver and copper 9. The semiconductor device according to claim 7, wherein the semiconductor device has any composition selected from the composition B containing 4 to 6% by weight, and the balance substantially consisting of tin.
【請求項10】 少なくとも第1の合金を覆うように形
成され、ガラス転移温度が150℃以上の熱硬化性樹脂
を含む請求項7〜9のいずれかに記載の半導体装置。
10. The semiconductor device according to claim 7, further comprising a thermosetting resin formed so as to cover at least the first alloy and having a glass transition temperature of 150 ° C. or higher.
【請求項11】 成形後に、熱処理、紫外線照射および
電子線照射から選ばれる少なくとも一つの処理を施すこ
とにより、熱硬化性樹脂のガラス転移温度を150℃未
満から150℃以上に上昇させた請求項10に記載の半
導体装置。
11. The glass transition temperature of the thermosetting resin is increased from less than 150 ° C. to 150 ° C. or more by performing at least one treatment selected from heat treatment, ultraviolet irradiation, and electron beam irradiation after molding. The semiconductor device according to claim 10.
【請求項12】 銀および銅を含み、錫を主成分とする
合金により、半導体基板に素子を形成した半導体素子を
ヒートシンクまたはヒートシンクとなる基板に接合する
工程と、 少なくとも前記合金を覆うように熱硬化性樹脂を成形す
る工程と、 熱処理、紫外線照射および電子線照射から選ばれる少な
くとも一つの処理を施すことにより、熱硬化性樹脂のガ
ラス転移温度を150℃未満から150℃以上に上昇さ
せる工程とを含むことを特徴とする半導体装置の製造方
法。
12. A step of joining a semiconductor element having an element formed on a semiconductor substrate to a heat sink or a substrate serving as a heat sink using an alloy containing silver and copper and containing tin as a main component, and a heat treatment so as to cover at least the alloy. A step of forming a curable resin, and a step of raising the glass transition temperature of the thermosetting resin from less than 150 ° C. to 150 ° C. or more by performing at least one treatment selected from heat treatment, ultraviolet irradiation, and electron beam irradiation. A method for manufacturing a semiconductor device, comprising:
【請求項13】 200℃以下の熱処理により、熱硬化
性樹脂のガラス転移温度を150℃未満から150℃以
上に上昇させる請求項12に記載の半導体装置の製造方
法。
13. The method according to claim 12, wherein the glass transition temperature of the thermosetting resin is increased from less than 150 ° C. to 150 ° C. or more by heat treatment at 200 ° C. or less.
【請求項14】 半導体基板に素子を形成した半導体素
子と、ヒートシンクと、放熱板の表面に所定のパターン
を形成した金属膜を設けた回路基板とを備えた半導体装
置の製造方法であって、 銀および銅を含み、錫を主成分とする第1の合金によ
り、前記半導体素子を前記ヒートシンクに接合した後
に、前記第1の合金よりも融点が低い第2の合金によ
り、前記ヒートシンクを前記金属膜に接合することを特
徴とする半導体装置の製造方法。
14. A method of manufacturing a semiconductor device comprising: a semiconductor element having an element formed on a semiconductor substrate; a heat sink; and a circuit board having a metal film having a predetermined pattern formed on a surface of a heat sink, After joining the semiconductor element to the heat sink with a first alloy containing silver and copper and containing tin as a main component, the heat sink is made of the metal with a second alloy having a melting point lower than that of the first alloy. A method for manufacturing a semiconductor device, comprising bonding to a film.
【請求項15】 ヒートシンクを金属膜に接合した後
に、 少なくとも半導体素子と第1の合金とヒートシンクとを
覆うように熱硬化性樹脂を成形する工程と、熱処理、紫
外線照射および電子線照射から選ばれる少なくとも一つ
の処理を施すことにより、熱硬化性樹脂のガラス転移温
度を150℃未満から150℃以上に上昇させる工程と
をさらに含む請求項14に記載の半導体装置の製造方
法。
15. A step of forming a thermosetting resin so as to cover at least the semiconductor element, the first alloy, and the heat sink after joining the heat sink to the metal film, and selecting from a heat treatment, an ultraviolet irradiation, and an electron beam irradiation. The method of manufacturing a semiconductor device according to claim 14, further comprising: increasing a glass transition temperature of the thermosetting resin from less than 150 ° C. to 150 ° C. or more by performing at least one treatment.
【請求項16】 200℃以下の熱処理により、熱硬化
性樹脂のガラス転移温度を150℃未満から150℃以
上に上昇させる請求項15に記載の半導体装置の製造方
法。
16. The method according to claim 15, wherein the glass transition temperature of the thermosetting resin is increased from less than 150 ° C. to 150 ° C. or more by heat treatment at 200 ° C. or less.
JP2000127367A 1999-04-27 2000-04-27 Solder material for semiconductor device, semiconductor device using the same, and method of manufacturing the semiconductor device Expired - Fee Related JP3265300B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000127367A JP3265300B2 (en) 1999-04-27 2000-04-27 Solder material for semiconductor device, semiconductor device using the same, and method of manufacturing the semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP11939299 1999-04-27
JP11-257764 1999-09-10
JP11-119392 1999-09-10
JP25776499 1999-09-10
JP2000127367A JP3265300B2 (en) 1999-04-27 2000-04-27 Solder material for semiconductor device, semiconductor device using the same, and method of manufacturing the semiconductor device

Publications (2)

Publication Number Publication Date
JP2001148388A JP2001148388A (en) 2001-05-29
JP3265300B2 true JP3265300B2 (en) 2002-03-11

Family

ID=27313810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000127367A Expired - Fee Related JP3265300B2 (en) 1999-04-27 2000-04-27 Solder material for semiconductor device, semiconductor device using the same, and method of manufacturing the semiconductor device

Country Status (1)

Country Link
JP (1) JP3265300B2 (en)

Also Published As

Publication number Publication date
JP2001148388A (en) 2001-05-29

Similar Documents

Publication Publication Date Title
EP1112803B1 (en) Use of a solder material and process for manufacturing an electric or electronic device
US5328087A (en) Thermally and electrically conductive adhesive material and method of bonding with same
EP2312622B1 (en) Power semiconductor device with a power semiconductor element bonded to a substrate by a Sn-Sb-Cu solder and with a terminal bonded to the substrate by a Sn-Ag-based or Sn-Ag-Cu-based solder and manufacturing method therefor
JP4817418B2 (en) Circuit device manufacturing method
US7224066B2 (en) Bonding material and circuit device using the same
JP2002307188A (en) PRODUCT USING Zn-Al BASED SOLDER
JP2004261863A (en) Lead-free solder
JPWO2006011204A1 (en) Lead-free solder alloy
CN103972115A (en) Semiconductor device and method of manufacturing the semiconductor device
JP2951102B2 (en) Hybrid integrated circuit
JP3356649B2 (en) Semiconductor device and manufacturing method thereof
US8071472B2 (en) Semiconductor device with solder balls having high reliability
JP2005340268A (en) Transistor package
JP2005129886A (en) Semiconductor device and its manufacturing method
JP2004106027A (en) Brazing filler metal, semi-conductor device assembling method and semi-conductor device using the same
JP3265300B2 (en) Solder material for semiconductor device, semiconductor device using the same, and method of manufacturing the semiconductor device
EP0074378A4 (en) Semiconductor device including plateless package.
JP3444832B2 (en) Method for manufacturing semiconductor device
JP2006041363A (en) Resin-sealed semiconductor device
JP2001244622A (en) Electronic circuit device
JP3446829B2 (en) Semiconductor device
JP2005177842A (en) Brazing material, manufacturing method of semiconductor device using the same and semiconductor device
Zakel et al. Fluxless flip chip assembly on rigid and flexible polymer substrates using the Au-Sn metallurgy
JP3705779B2 (en) Power device, manufacturing method thereof, and tin-based solder material
JP2894172B2 (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071228

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081228

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091228

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091228

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees