JP3264451B2 - 瞬時電流制御型ｐｗｍインバータ - Google Patents
瞬時電流制御型ｐｗｍインバータInfo
- Publication number
- JP3264451B2 JP3264451B2 JP19161592A JP19161592A JP3264451B2 JP 3264451 B2 JP3264451 B2 JP 3264451B2 JP 19161592 A JP19161592 A JP 19161592A JP 19161592 A JP19161592 A JP 19161592A JP 3264451 B2 JP3264451 B2 JP 3264451B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- pwm
- switching
- control type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、３相電動機を駆動す
るためのインバータに係り、特に電力逆変換器を構成す
る半導体スイッチング素子のスイッチング損失を低減さ
せた瞬時電流制御型ＰＷＭインバータに関する。
るためのインバータに係り、特に電力逆変換器を構成す
る半導体スイッチング素子のスイッチング損失を低減さ
せた瞬時電流制御型ＰＷＭインバータに関する。
【０００２】
【従来の技術】図７は従来の瞬時電流制御型ＰＷＭイン
バータのブロック構成図である。図７に示した瞬時電流
制御型ＰＷＭインバータ１０１は、電圧形ＰＷＭインバ
ータに電流制御系を設けたもので、各相の電流指令ＩＵ
＊，ＩＶ＊，ＩＷ＊と電流検出器１０２Ｕ，１０２Ｖ，
１０３Ｗで検出した各相の電流ｉｕ，ｉｖ，ｉｗとの差
を演算回路１０３Ｕ，１０３Ｖ，１０３Ｗで求め、求め
た差をスイッチング制御手段１０４内の各ヒステリシス
・コンパレータ１０４Ｕ，１０４Ｖ，１０４Ｗへ供給し
て、各ヒステリシス・コンパレータ１０４Ｕ，１０４
Ｖ，１０４Ｗの出力に基づいて電力逆変換器１０５内の
各相のトランジスタをスイッチング駆動することで、３
相電動機１０６の各巻線へ供給される電流が指令値に追
従するよう制御するものである。符号１０７は直流電源
である。
バータのブロック構成図である。図７に示した瞬時電流
制御型ＰＷＭインバータ１０１は、電圧形ＰＷＭインバ
ータに電流制御系を設けたもので、各相の電流指令ＩＵ
＊，ＩＶ＊，ＩＷ＊と電流検出器１０２Ｕ，１０２Ｖ，
１０３Ｗで検出した各相の電流ｉｕ，ｉｖ，ｉｗとの差
を演算回路１０３Ｕ，１０３Ｖ，１０３Ｗで求め、求め
た差をスイッチング制御手段１０４内の各ヒステリシス
・コンパレータ１０４Ｕ，１０４Ｖ，１０４Ｗへ供給し
て、各ヒステリシス・コンパレータ１０４Ｕ，１０４
Ｖ，１０４Ｗの出力に基づいて電力逆変換器１０５内の
各相のトランジスタをスイッチング駆動することで、３
相電動機１０６の各巻線へ供給される電流が指令値に追
従するよう制御するものである。符号１０７は直流電源
である。
【０００３】
【発明が解決しようとする課題】従来の瞬時電流制御型
ＰＷＭインバータ１０１では、各相の電流指令ＩＵ＊，
ＩＶ＊，ＩＷ＊と電動機１０６へ実際に供給されている
電流との差を監視して、電力逆変換器１０５内の各相の
トランジスタを独立にオン・オフ制御しているため、不
必要なスイッチングが生ずる可能性がある。実際には２
つの相の電流値が決まれば他の１相の電流は決定される
ので、同時にスイッチングするのは２相で充分である。
このように従来の瞬時電流制御型ＰＷＭインバータ１０
１では、３相交流電圧の全周期に亘ってスイッチングを
行なう構成であるから、電力逆変換器１０５内の各相の
スイッチング素子のスイッチング損失が継続的に発生し
ている。
ＰＷＭインバータ１０１では、各相の電流指令ＩＵ＊，
ＩＶ＊，ＩＷ＊と電動機１０６へ実際に供給されている
電流との差を監視して、電力逆変換器１０５内の各相の
トランジスタを独立にオン・オフ制御しているため、不
必要なスイッチングが生ずる可能性がある。実際には２
つの相の電流値が決まれば他の１相の電流は決定される
ので、同時にスイッチングするのは２相で充分である。
このように従来の瞬時電流制御型ＰＷＭインバータ１０
１では、３相交流電圧の全周期に亘ってスイッチングを
行なう構成であるから、電力逆変換器１０５内の各相の
スイッチング素子のスイッチング損失が継続的に発生し
ている。
【０００４】この発明はこのような課題を解決するため
なされたもので、その目的は電力逆変換器を構成するス
イッチング素子のスイッチング損失を低減させることの
できる瞬時電流制御型ＰＷＭインバータを提供すること
にある。
なされたもので、その目的は電力逆変換器を構成するス
イッチング素子のスイッチング損失を低減させることの
できる瞬時電流制御型ＰＷＭインバータを提供すること
にある。
【０００５】
【課題を解決するための手段】前記課題を解決するため
請求項１に係る瞬時電流制御型ＰＷＭインバータは、Ｐ
ＷＭ変調によって脈動が生じている電圧信号から該脈動
分を除去した電圧信号を生成するフィルタ手段を備え、
各相の供給電圧を検出する電圧検出手段と、各相の電圧
検出出力に基づいて最も電圧が低い相を選択する相電圧
比較手段と、選択された相の電圧が最も低いと検出され
る期間の両端からフィルタ手段における入出力信号遅延
時間分をそれぞれ除いた期間だけ選択された相に対応す
る正極側のスイッチング素子を非導通状態に、選択され
た相の負極側のスイッチング素子を導通状態へ保持する
ＰＷＭスイッチング停止手段と、を備えたことを特徴と
する。
請求項１に係る瞬時電流制御型ＰＷＭインバータは、Ｐ
ＷＭ変調によって脈動が生じている電圧信号から該脈動
分を除去した電圧信号を生成するフィルタ手段を備え、
各相の供給電圧を検出する電圧検出手段と、各相の電圧
検出出力に基づいて最も電圧が低い相を選択する相電圧
比較手段と、選択された相の電圧が最も低いと検出され
る期間の両端からフィルタ手段における入出力信号遅延
時間分をそれぞれ除いた期間だけ選択された相に対応す
る正極側のスイッチング素子を非導通状態に、選択され
た相の負極側のスイッチング素子を導通状態へ保持する
ＰＷＭスイッチング停止手段と、を備えたことを特徴と
する。
【０００６】請求項２に係る瞬時電流制御型ＰＷＭイン
バータは、選択された相の電圧が最も高いと検出される
期間の両端からフィルタ手段における入出力信号遅延時
間分をそれぞれ除いた期間だけ選択された相に対応する
正極側のスイッチング素子を導通状態に、選択された相
の負極側のスイッチング素子を非導通状態へそれぞれ保
持するＰＷＭスイッチング停止手段を備えたことを特徴
とする。
バータは、選択された相の電圧が最も高いと検出される
期間の両端からフィルタ手段における入出力信号遅延時
間分をそれぞれ除いた期間だけ選択された相に対応する
正極側のスイッチング素子を導通状態に、選択された相
の負極側のスイッチング素子を非導通状態へそれぞれ保
持するＰＷＭスイッチング停止手段を備えたことを特徴
とする。
【０００７】 なお 、電圧検出手段は、速度指令または３
相電動機の実際の回転速度に応じてＰＷＭスイッチング
停止の期間を異ならしめるよう構成するのが望ましい。
相電動機の実際の回転速度に応じてＰＷＭスイッチング
停止の期間を異ならしめるよう構成するのが望ましい。
【０００８】
【作用】請求項１および２に係る瞬時電流制御型ＰＷＭ
インバータは、３相電動機の各相に供給される電圧を検
出し、最も低い相または最も高い相に対応する正極側お
よび負極側のスイッチング素子のＰＷＭスイッチング動
作を停止させるので、この期間はスイッチング素子のス
イッチング損失が発生しない。１相のＰＷＭスイッチン
グを停止させても他の２相がＰＷＭスイッチング制御さ
れていれば、３相電動機へ指令電流に対応する電流を供
給することができる。
インバータは、３相電動機の各相に供給される電圧を検
出し、最も低い相または最も高い相に対応する正極側お
よび負極側のスイッチング素子のＰＷＭスイッチング動
作を停止させるので、この期間はスイッチング素子のス
イッチング損失が発生しない。１相のＰＷＭスイッチン
グを停止させても他の２相がＰＷＭスイッチング制御さ
れていれば、３相電動機へ指令電流に対応する電流を供
給することができる。
【０００９】 なお、３相電動機の各相に供給される電圧
は脈動しているので、フィルタ手段を用いて脈動線分を
除去した電圧信号を抽出して、各相の電圧比較を行な
う。フィルタ手段は入出力遅延時間を有するので、３相
電動機に実際に供給されている電圧と相電圧比較手段に
入力される電圧とが異なりる。このため、電圧検出手段
の出力を単に比較しただけでは、電圧の最も高いまたは
低い相の選択期間にずれを生じる。スイッチング動作を
停止させるタイミングがずれると、３相電動機へ供給さ
れる電流波形が歪んでしまう。そこで、フィルタ手段の
遅延時間に応じた電圧を補正して判定することで、選択
期間のずれをなくすことができる。
は脈動しているので、フィルタ手段を用いて脈動線分を
除去した電圧信号を抽出して、各相の電圧比較を行な
う。フィルタ手段は入出力遅延時間を有するので、３相
電動機に実際に供給されている電圧と相電圧比較手段に
入力される電圧とが異なりる。このため、電圧検出手段
の出力を単に比較しただけでは、電圧の最も高いまたは
低い相の選択期間にずれを生じる。スイッチング動作を
停止させるタイミングがずれると、３相電動機へ供給さ
れる電流波形が歪んでしまう。そこで、フィルタ手段の
遅延時間に応じた電圧を補正して判定することで、選択
期間のずれをなくすことができる。
【００１０】 また、フィルタ手段の遅延時間が一定であ
っても、３相交流の周波数が変化すれば補正すべき電圧
が異なってくる。そこで、速度指令または３相電動機の
実際の回転速度に基づいて補正量を調節することで、選
択期間のずれをなくすことができる。
っても、３相交流の周波数が変化すれば補正すべき電圧
が異なってくる。そこで、速度指令または３相電動機の
実際の回転速度に基づいて補正量を調節することで、選
択期間のずれをなくすことができる。
【００１１】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図１は請求項１に係る瞬時電流制御型ＰＷ
Ｍインバータのブロック構成図である。請求項１に係る
瞬時電流制御型ＰＷＭインバータ１は、各相の電流指令
ＩＵ＊，ＩＶ＊，ＩＷ＊と電流検出器２Ｕ，２Ｖ，２Ｗ
で検出した電流値との偏差を求める演算手段３Ｕ，３
Ｖ，３Ｗと、各相の偏差出力ΔＵ，ΔＶ，ΔＷに基づい
てスイッチング制御信号ＵＰ，ＵＮ，ＶＰ，ＶＮ，Ｗ
Ｐ，ＷＮを生成して出力するスイッチング制御手段４
と、電力逆変換器５と、直流電源６と、３相電動機Ｍの
各相に供給されている電圧を検出する電圧検出手段７
と、各相間の電圧を比較して電圧が最も低い相を選択す
るための相電圧比較手段８と、３相電動機Ｍの出力軸の
回転位置もしくは回転数を検出するためのエンコーダ９
と、エンコーダ９の出力９ａに基づいて３相電動機Ｍの
回転速度を検出する回転速度検出手段１０とからなる。
て説明する。図１は請求項１に係る瞬時電流制御型ＰＷ
Ｍインバータのブロック構成図である。請求項１に係る
瞬時電流制御型ＰＷＭインバータ１は、各相の電流指令
ＩＵ＊，ＩＶ＊，ＩＷ＊と電流検出器２Ｕ，２Ｖ，２Ｗ
で検出した電流値との偏差を求める演算手段３Ｕ，３
Ｖ，３Ｗと、各相の偏差出力ΔＵ，ΔＶ，ΔＷに基づい
てスイッチング制御信号ＵＰ，ＵＮ，ＶＰ，ＶＮ，Ｗ
Ｐ，ＷＮを生成して出力するスイッチング制御手段４
と、電力逆変換器５と、直流電源６と、３相電動機Ｍの
各相に供給されている電圧を検出する電圧検出手段７
と、各相間の電圧を比較して電圧が最も低い相を選択す
るための相電圧比較手段８と、３相電動機Ｍの出力軸の
回転位置もしくは回転数を検出するためのエンコーダ９
と、エンコーダ９の出力９ａに基づいて３相電動機Ｍの
回転速度を検出する回転速度検出手段１０とからなる。
【００１２】 スイッチング制御手段４は、各相毎に設け
られたヒステリシス・コンパレータＨＵ，ＨＶ，ＨＷ
と、同じく各相毎に設けられたＰＷＭスイッチング停止
手段４１，４２，４３とを備える。
られたヒステリシス・コンパレータＨＵ，ＨＶ，ＨＷ
と、同じく各相毎に設けられたＰＷＭスイッチング停止
手段４１，４２，４３とを備える。
【００１３】 各ヒステリシス・コンパレータＨＵ，Ｈ
Ｖ，ＨＷは、各偏差出力ΔＵ，ΔＶ，ΔＷが予め設定さ
れた第１のしきい値を超えると電力逆変換器５内の正極
側の各スイッチング素子５ａ，５ｃ，５ｅのオン・オフ
を制御するための各信号ｕｐ，ｖｐ，ｗｐをＨレベル、
負極側の各スイッチング素子５ｂ，５ｄ，５ｆのオン・
オフを制御するための各信号ｕｎ，ｖｎ，ｗｎをＬレベ
ルにする。また、各偏差出力ΔＵ，ΔＶ，ΔＷが予め設
定された第２のしきい値（第１のしきい値よりも小さな
値）以下になると各信号の論理レベルを反転するよう構
成している。
Ｖ，ＨＷは、各偏差出力ΔＵ，ΔＶ，ΔＷが予め設定さ
れた第１のしきい値を超えると電力逆変換器５内の正極
側の各スイッチング素子５ａ，５ｃ，５ｅのオン・オフ
を制御するための各信号ｕｐ，ｖｐ，ｗｐをＨレベル、
負極側の各スイッチング素子５ｂ，５ｄ，５ｆのオン・
オフを制御するための各信号ｕｎ，ｖｎ，ｗｎをＬレベ
ルにする。また、各偏差出力ΔＵ，ΔＶ，ΔＷが予め設
定された第２のしきい値（第１のしきい値よりも小さな
値）以下になると各信号の論理レベルを反転するよう構
成している。
【００１４】 ＰＷＭスイッチング停止手段４１，４２，
４３は、相電圧比較手段８の各比較出力ＵＬ，ＶＬ，Ｗ
ＬがＬレベルの場合、ヒステリシス・コンパレータＨ
Ｕ，ＨＶ，ＨＷの出力信号ｕｐ，ｕｎ，ｖｐ，ｖｎ，ｗ
ｐ，ｗｎの論理レベルをそのままスイッチング制御信号
ＵＰ，ＵＮ，ＶＰ，ＶＮ，ＷＰ，ＷＮとして出力する
が、相電圧比較手段８の各比較出力ＵＬ，ＶＬ，ＷＬが
Ｈレベルの場合、正極側のスイッチング素子を駆動する
ための信号ＵＰ，ＶＰ，ＷＰをＬレベルに保持し、負極
側のスイッチング素子を駆動するための信号ＵＮ，Ｖ
Ｎ，ＷＮをＨレベルに保持するよう構成している。な
お、図１では各ＰＷＭスイッチング停止手段４１，４
２，４３を、論理和回路、論理積回路、論理反転回路を
用いて構成した例を示している。
４３は、相電圧比較手段８の各比較出力ＵＬ，ＶＬ，Ｗ
ＬがＬレベルの場合、ヒステリシス・コンパレータＨ
Ｕ，ＨＶ，ＨＷの出力信号ｕｐ，ｕｎ，ｖｐ，ｖｎ，ｗ
ｐ，ｗｎの論理レベルをそのままスイッチング制御信号
ＵＰ，ＵＮ，ＶＰ，ＶＮ，ＷＰ，ＷＮとして出力する
が、相電圧比較手段８の各比較出力ＵＬ，ＶＬ，ＷＬが
Ｈレベルの場合、正極側のスイッチング素子を駆動する
ための信号ＵＰ，ＶＰ，ＷＰをＬレベルに保持し、負極
側のスイッチング素子を駆動するための信号ＵＮ，Ｖ
Ｎ，ＷＮをＨレベルに保持するよう構成している。な
お、図１では各ＰＷＭスイッチング停止手段４１，４
２，４３を、論理和回路、論理積回路、論理反転回路を
用いて構成した例を示している。
【００１５】 図２は電圧検出手段の一具体例を示すブロ
ック構成図である。電圧検出手段７は、３相電動機Ｍに
供給されている各相の電圧ＶＵ，ＶＶ，ＶＷを電子回路
で取り扱いやすい電圧に減衰される減衰器７１Ｕ，７１
Ｖ，７１Ｗと、各相に供給されている電圧ＶＵ，ＶＶ，
ＶＷの脈動成分を除去するためのフィルタ手段７２Ｕ，
７２Ｖ，７２Ｗと、３相電動機Ｍへ供給している３相交
流電圧の平均値を検出する平均電圧検出手段７３とを備
える。減衰器７１Ｕ，７１Ｖ，７１Ｗは、演算増幅器Ｏ
Ｐを用いて、各相の印加電圧ＶＵ，ＶＶ，ＶＷと３相電
動機Ｍの中点電圧または直流電源６の中点電圧ＶＮとの
差電圧を入力抵抗ＲＩと帰還抵抗ＲＦとの比で減衰させ
た電圧ＶＶＮ，ＶＵＮ，ＶＷＮをそれぞれ出力する。
ック構成図である。電圧検出手段７は、３相電動機Ｍに
供給されている各相の電圧ＶＵ，ＶＶ，ＶＷを電子回路
で取り扱いやすい電圧に減衰される減衰器７１Ｕ，７１
Ｖ，７１Ｗと、各相に供給されている電圧ＶＵ，ＶＶ，
ＶＷの脈動成分を除去するためのフィルタ手段７２Ｕ，
７２Ｖ，７２Ｗと、３相電動機Ｍへ供給している３相交
流電圧の平均値を検出する平均電圧検出手段７３とを備
える。減衰器７１Ｕ，７１Ｖ，７１Ｗは、演算増幅器Ｏ
Ｐを用いて、各相の印加電圧ＶＵ，ＶＶ，ＶＷと３相電
動機Ｍの中点電圧または直流電源６の中点電圧ＶＮとの
差電圧を入力抵抗ＲＩと帰還抵抗ＲＦとの比で減衰させ
た電圧ＶＶＮ，ＶＵＮ，ＶＷＮをそれぞれ出力する。
【００１６】 フィルタ手段７２Ｕ，７２Ｖ，７２Ｗは、
演算増幅器ＯＰと２組の抵抗，コンデンサを用いた２次
ローパスフィルタで構成しており、脈動成分を除去した
電圧検出出力ＶＶＡ，ＶＵＡ，ＶＷＡをそれぞれ出力す
る。
演算増幅器ＯＰと２組の抵抗，コンデンサを用いた２次
ローパスフィルタで構成しており、脈動成分を除去した
電圧検出出力ＶＶＡ，ＶＵＡ，ＶＷＡをそれぞれ出力す
る。
【００１７】 平均電圧検出手段７３は、各相へ供給電圧
ＶＵ，ＶＶ，ＶＷを全波整流し、平滑化して得た平均電
圧出力ＶＥを出力するよう構成している。
ＶＵ，ＶＶ，ＶＷを全波整流し、平滑化して得た平均電
圧出力ＶＥを出力するよう構成している。
【００１８】 図３は相電圧比較手段の一具体例を示すブ
ロック構成図である。相電圧比較手段８は、各相の電圧
差を求める相間電圧差演算手段８ａ，８ｂ，８ｃと、各
相間電圧差演算手段８ａ，８ｂ，８ｃから出力されるＵ
相とＶ相の差電圧信号８ｄ，Ｖ相とＷ相の差電圧信号８
ｅ，Ｗ相とＵ相の差電圧信号８ｆとに基づいて最も電圧
の低い相を判定する判定手段８ｇと、この判定手段８ｇ
へ２種類の判定基準電圧ＶＴＨ１，ＶＴＨ２を供給する
判定基準電圧生成手段８ｈとを備える。
ロック構成図である。相電圧比較手段８は、各相の電圧
差を求める相間電圧差演算手段８ａ，８ｂ，８ｃと、各
相間電圧差演算手段８ａ，８ｂ，８ｃから出力されるＵ
相とＶ相の差電圧信号８ｄ，Ｖ相とＷ相の差電圧信号８
ｅ，Ｗ相とＵ相の差電圧信号８ｆとに基づいて最も電圧
の低い相を判定する判定手段８ｇと、この判定手段８ｇ
へ２種類の判定基準電圧ＶＴＨ１，ＶＴＨ２を供給する
判定基準電圧生成手段８ｈとを備える。
【００１９】 判定手段８ｇは６個の電圧比較器ＣＰ１〜
ＣＰ６と、３個のノア回路で構成している。判定基準電
圧生成手段８ｈは、平均電圧出力ＶＥならびに３相電動
機Ｍの回転数に係る信号ＭＳをそれぞれ対応するデジタ
ル信号へ変換するＤ／Ａ変換器と、Ｄ／Ａ変換された平
均電圧信号ならびに回転数信号をアドレスとして予め登
録した２種類の判定基準電圧ＶＴＨ１，ＶＴＨ２を出力
する変換テーブル等を備える。
ＣＰ６と、３個のノア回路で構成している。判定基準電
圧生成手段８ｈは、平均電圧出力ＶＥならびに３相電動
機Ｍの回転数に係る信号ＭＳをそれぞれ対応するデジタ
ル信号へ変換するＤ／Ａ変換器と、Ｄ／Ａ変換された平
均電圧信号ならびに回転数信号をアドレスとして予め登
録した２種類の判定基準電圧ＶＴＨ１，ＶＴＨ２を出力
する変換テーブル等を備える。
【００２０】 図４はフィルタ手段の信号遅延時間による
影響を示す説明図である。図４（ａ）は３相電動機Ｍの
各相へ実際に供給されている電圧波形を、図４（ｂ）は
フィルタ手段７２Ｕ，７２Ｖ，７２Ｗの出力波形を示
す。図４に示すようにフィルタ手段を７２Ｕ，７２Ｖ，
７２Ｗ介して脈動成分を除去した電圧信号ＶＵＡ，ＶＶ
Ａ，ＶＷＡに基づいて電圧の最も低い相を検出すると、
検出期間にずれを生ずる。
影響を示す説明図である。図４（ａ）は３相電動機Ｍの
各相へ実際に供給されている電圧波形を、図４（ｂ）は
フィルタ手段７２Ｕ，７２Ｖ，７２Ｗの出力波形を示
す。図４に示すようにフィルタ手段を７２Ｕ，７２Ｖ，
７２Ｗ介して脈動成分を除去した電圧信号ＶＵＡ，ＶＶ
Ａ，ＶＷＡに基づいて電圧の最も低い相を検出すると、
検出期間にずれを生ずる。
【００２１】 図５はフィルタ手段の信号遅延の影響を補
正する手法の説明図である。図５はＵ相が最も低い電圧
となる期間について示したもので、（ａ）は３相電動機
Ｍの各相へ実際に供給されている電圧波形を、（ｂ）は
フィルタ手段の出力波形を示す。フィルタ手段の遅延時
間に応じた電圧Ｖｔｄだけ他の相の電圧を補正しておい
て比較することで、最も低い区間でないのに最も低いと
判断するのを防止することができる。例えばＵ相が最も
低い区間を切り出すには、ＶＵ＜ＶＶ−Ｖｔｄ，ＶＵ＜
ＶＷ−Ｖｔｄの期間を検出すればよい。
正する手法の説明図である。図５はＵ相が最も低い電圧
となる期間について示したもので、（ａ）は３相電動機
Ｍの各相へ実際に供給されている電圧波形を、（ｂ）は
フィルタ手段の出力波形を示す。フィルタ手段の遅延時
間に応じた電圧Ｖｔｄだけ他の相の電圧を補正しておい
て比較することで、最も低い区間でないのに最も低いと
判断するのを防止することができる。例えばＵ相が最も
低い区間を切り出すには、ＶＵ＜ＶＶ−Ｖｔｄ，ＶＵ＜
ＶＷ−Ｖｔｄの期間を検出すればよい。
【００２２】 単純にフィルタ手段の出力で判断すると、
図４（ｂ）に示す期間Ａは実際にはＵ相が最も低い電圧
であるが、Ｕ相が最も低い期間と判断できない。期間Ｂ
はＵ相が最も低くそれを正しく判断できる。期間ＣはＵ
相が最も低い電圧ではないのにＵ相が最も低いと判断し
てしまう。ここで、期間Ｃが存在すると波形が歪むた
め、このような期間を除く必要がある。そこで、最も簡
単な方法としてフィルタ手段を介した電圧検出出力で最
も低いと検出される期間をフィルタの遅延時間ｔｄ分だ
けけずってしまう方法をとる。具体的には、図４（ｂ）
の期間Ｂの始りから期間Ｄを考える。そして、点線と電
圧検出出力ＶＷＡが交わる点とＶＵＡとの差（期間Ｂと
期間Ｃとの境界線での差）の電圧Ｖｔｄ分だけ補正した
状態でＵ相が最も低い期間を検出する。したがって、こ
の方法では実際にスイッチングが停止する期間が２×ｔ
ｄだけ短くなる。
図４（ｂ）に示す期間Ａは実際にはＵ相が最も低い電圧
であるが、Ｕ相が最も低い期間と判断できない。期間Ｂ
はＵ相が最も低くそれを正しく判断できる。期間ＣはＵ
相が最も低い電圧ではないのにＵ相が最も低いと判断し
てしまう。ここで、期間Ｃが存在すると波形が歪むた
め、このような期間を除く必要がある。そこで、最も簡
単な方法としてフィルタ手段を介した電圧検出出力で最
も低いと検出される期間をフィルタの遅延時間ｔｄ分だ
けけずってしまう方法をとる。具体的には、図４（ｂ）
の期間Ｂの始りから期間Ｄを考える。そして、点線と電
圧検出出力ＶＷＡが交わる点とＶＵＡとの差（期間Ｂと
期間Ｃとの境界線での差）の電圧Ｖｔｄ分だけ補正した
状態でＵ相が最も低い期間を検出する。したがって、こ
の方法では実際にスイッチングが停止する期間が２×ｔ
ｄだけ短くなる。
【００２３】 フィルタの遅延時間が一定であっても、３
相電動機Ｍへ供給している交流電圧の電圧値や周波数が
異なると補正すべき電圧Ｖｔｄが変化する。そこで、各
種の運転条件における補正電圧Ｖｔｄを予め測定し、そ
の測定結果をＲＯＭテーブルとして格納したものを判定
基準電圧生成手段８ｈ内に設けることで、正確な期間検
出を行なうようにしている。なお、２種類の判定基準電
圧ＶＴＨ１，ＶＴＨ２を設けたのは、検出動作の安定化
を図るための不感帯を設けるためである。
相電動機Ｍへ供給している交流電圧の電圧値や周波数が
異なると補正すべき電圧Ｖｔｄが変化する。そこで、各
種の運転条件における補正電圧Ｖｔｄを予め測定し、そ
の測定結果をＲＯＭテーブルとして格納したものを判定
基準電圧生成手段８ｈ内に設けることで、正確な期間検
出を行なうようにしている。なお、２種類の判定基準電
圧ＶＴＨ１，ＶＴＨ２を設けたのは、検出動作の安定化
を図るための不感帯を設けるためである。
【００２４】 なお、この実施例では２相間の差電圧を求
め、その差電圧と各判定基準電圧ＶＴＨ１，ＶＴＨ２と
を比較する構成を示したが、対象とする相（例えばＵ
相）の電圧を先に補正しておいて（例えばＶＵＡ−Ｖｔ
ｄ）、他の相の電圧（例えばＶＶＡ，ＶＶＷ）との大小
比較を行なう構成としてもよい。
め、その差電圧と各判定基準電圧ＶＴＨ１，ＶＴＨ２と
を比較する構成を示したが、対象とする相（例えばＵ
相）の電圧を先に補正しておいて（例えばＶＵＡ−Ｖｔ
ｄ）、他の相の電圧（例えばＶＶＡ，ＶＶＷ）との大小
比較を行なう構成としてもよい。
【００２５】 以上の構成であるから請求項１に係る瞬時
電流制御型インバータ１は、３相電動機Ｍへ供給される
各相の電圧を電圧検出手段７で検出し、相電圧比較手段
８は電圧が最も低い相を選択しその相に対応する比較出
力ＵＬ，ＶＬ，ＷＬをＨレベルにするので、この比較出
力ＵＬ，ＶＬ，ＷＬに基づいてＰＷＭスイッチング停止
手段４１，４２，４３は電圧が最も低い相のＰＷＭスイ
ッチングを停止し、電圧が他の相よりも低くなっている
間は、その相に対応する正極側のスイッチング素子５
ａ，５ｃ，５ｅをオフ状態、負極側のスイッチング素子
５ｂ，５ｄ，５ｆをオン状態に保持する。
電流制御型インバータ１は、３相電動機Ｍへ供給される
各相の電圧を電圧検出手段７で検出し、相電圧比較手段
８は電圧が最も低い相を選択しその相に対応する比較出
力ＵＬ，ＶＬ，ＷＬをＨレベルにするので、この比較出
力ＵＬ，ＶＬ，ＷＬに基づいてＰＷＭスイッチング停止
手段４１，４２，４３は電圧が最も低い相のＰＷＭスイ
ッチングを停止し、電圧が他の相よりも低くなっている
間は、その相に対応する正極側のスイッチング素子５
ａ，５ｃ，５ｅをオフ状態、負極側のスイッチング素子
５ｂ，５ｄ，５ｆをオン状態に保持する。
【００２６】 したがって、電圧が他の相よりも低くなる
期間はその相のスイッチング素子のＰＷＭスイッチング
が停止され、他の２つの相のＰＷＭスイッチングによっ
て、各相の電流指令ＩＵ＊，ＩＶ＊，ＩＷ＊に応じた電
流制御がなされる。従来のインバータでは１周期の全期
間に亘ってスイッチングを繰り返しているが、この発明
に係るインバータでは１周期の内約１／３の期間はスイ
ッチングを停止するので、スイッチングに伴うスイッチ
ング損失を低減させることができる。
期間はその相のスイッチング素子のＰＷＭスイッチング
が停止され、他の２つの相のＰＷＭスイッチングによっ
て、各相の電流指令ＩＵ＊，ＩＶ＊，ＩＷ＊に応じた電
流制御がなされる。従来のインバータでは１周期の全期
間に亘ってスイッチングを繰り返しているが、この発明
に係るインバータでは１周期の内約１／３の期間はスイ
ッチングを停止するので、スイッチングに伴うスイッチ
ング損失を低減させることができる。
【００２７】 図６は請求項２に係る瞬時電流制御型ＰＷ
Ｍインバータのブロック構成図である。請求項２に係る
瞬時電流制御型ＰＷＭインバータ１１は、電圧検出手段
７の電圧検出出力ＶＵＡ，ＶＶＡ，ＶＷＡに基づいて電
圧の最も高い相を検出する相電圧比較手段１８を備える
とともに、相電圧比較手段１８の出力ＵＨ，ＶＨ，ＷＨ
に基づいて電圧が最も高い相のＰＷＭスイッチングを停
止させ、その相の正極側のスイッチング素子５ａ，５
ｃ，５ｅをオン状態に、負極側のスイッチング素子５
ｂ，５ｄ，５ｆをオフ状態へ保持するＰＷＭスイッチン
グ停止手段５１，５２，５３を備えたものである。
Ｍインバータのブロック構成図である。請求項２に係る
瞬時電流制御型ＰＷＭインバータ１１は、電圧検出手段
７の電圧検出出力ＶＵＡ，ＶＶＡ，ＶＷＡに基づいて電
圧の最も高い相を検出する相電圧比較手段１８を備える
とともに、相電圧比較手段１８の出力ＵＨ，ＶＨ，ＷＨ
に基づいて電圧が最も高い相のＰＷＭスイッチングを停
止させ、その相の正極側のスイッチング素子５ａ，５
ｃ，５ｅをオン状態に、負極側のスイッチング素子５
ｂ，５ｄ，５ｆをオフ状態へ保持するＰＷＭスイッチン
グ停止手段５１，５２，５３を備えたものである。
【００２８】
【発明の効果】以上説明したように請求項１および２に
係る瞬時電流制御型ＰＷＭインバータは、１相の電圧が
他の相の電圧よりも低いまたは高い期間は、その相のス
イッチング素子のスイッチング動作を停止させる構成と
したので、ＰＷＭ変調信号に基づいて電力逆変換器を構
成するスイッチング素子を全周期に亘ってスイッチング
制御する従来のものと比較して、スイッチング素子のス
イッチング損失を略１／３低減することができる。
係る瞬時電流制御型ＰＷＭインバータは、１相の電圧が
他の相の電圧よりも低いまたは高い期間は、その相のス
イッチング素子のスイッチング動作を停止させる構成と
したので、ＰＷＭ変調信号に基づいて電力逆変換器を構
成するスイッチング素子を全周期に亘ってスイッチング
制御する従来のものと比較して、スイッチング素子のス
イッチング損失を略１／３低減することができる。
【００２９】 また、 ＰＷＭ変調によって脈動が生じてい
る電圧信号を入力とし脈動分を除去した電圧信号を生成
するためのフィルタ手段の入出力信号遅延時間によって
生ずる検出電圧の実際値とのずれ分の補正を含めて最も
電圧の低い相または最も電圧の高い相を選択する構成と
したので、電圧の最も低いまたは高い期間を正確に検出
することができる。
る電圧信号を入力とし脈動分を除去した電圧信号を生成
するためのフィルタ手段の入出力信号遅延時間によって
生ずる検出電圧の実際値とのずれ分の補正を含めて最も
電圧の低い相または最も電圧の高い相を選択する構成と
したので、電圧の最も低いまたは高い期間を正確に検出
することができる。
【００３０】 請求項３に係る瞬時電流制御型ＰＷＭイン
バータは、速度指令または３相電動機の実際の回転速度
に基づいてフィルタ手段の入出力信号遅延時間によって
生ずる検出電圧の実際値とのずれ分の補正量を異ならし
める構成としたので、電圧の最も低いまたは高い期間を
各種の運転状態において正確に検出することができる。
バータは、速度指令または３相電動機の実際の回転速度
に基づいてフィルタ手段の入出力信号遅延時間によって
生ずる検出電圧の実際値とのずれ分の補正量を異ならし
める構成としたので、電圧の最も低いまたは高い期間を
各種の運転状態において正確に検出することができる。
【図１】請求項１に係る瞬時電流制御型ＰＷＭインバー
タのブロック構成図
タのブロック構成図
【図２】電圧検出手段の一具体例を示すブロック構成図
【図３】相電圧比較手段の一具体例を示すブロック構成
図
図
【図４】フィルタ手段の信号遅延時間による影響を示す
説明図
説明図
【図５】フィルタ手段の信号遅延の影響を補正する手法
の説明図
の説明図
【図６】請求項２に係る瞬時電流制御型ＰＷＭインバー
タのブロック構成図
タのブロック構成図
【図７】従来の瞬時電流制御型ＰＷＭインバータのブロ
ック構成図
ック構成図
１，１１ 瞬時電流制御型ＰＷＭインバータ ２ 電流検出器 ４ スイッチング制御手段 ５ 電力逆変換器 ５ａ〜５ｆ スイッチング素子 ６ 直流電源 ７ 電圧検出手段 ８，１８ 相電圧比較手段 ９ エンコーダ １０ 回転速度検出手段 ４１，４２，４３，５１，５２，５３ ＰＷＭスイッチ
ング停止手段 Ｍ 電動機
ング停止手段 Ｍ 電動機
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02P 5/408 - 5/412 H02P 7/628 - 7/632 H02P 21/00 H02M 7/42 - 7/98
Claims (3)
- 【請求項１】 ３相電動機の各相へ実際に供給される電
流と指令電流とを比較し、その比較出力に基づいて３相
ブリッジ接続された各スイッチング素子を導通・非導通
をＰＷＭ制御する瞬時電流制御型ＰＷＭインバータにお
いて、ＰＷＭ変調によって脈動が生じている電圧信号から該脈
動分を除去した電圧信号を生成するフィルタ手段を備え
た、 各相の供給電圧を検出する電圧検出手段と、 前記
各相の電圧検出出力に基づいて最も電圧が低い相を選択
する相電圧比較手段と、前記選択された相の電圧が最も低いと検出される期間の
両端から前記フィルタ手段における入出力信号遅延時間
分をそれぞれ除いた期間だけ前記 選択された相に対応す
る正極側のスイッチング素子を非導通状態に、前記選択
された相の負極側のスイッチング素子を導通状態へ保持
するＰＷＭスイッチング停止手段と、 を備えたことを特徴とする瞬時電流制御型ＰＷＭインバ
ータ。 - 【請求項２】 ３相電動機の各相へ実際に供給される電
流と指令電流とを比較し、その比較出力に基づいて３相
ブリッジ接続された各スイッチング素子を導通・非導通
をＰＷＭ制御する瞬時電流制御型ＰＷＭインバータにお
いて、ＰＷＭ変調によって脈動が生じている電圧信号から該脈
動分を除去した電圧信号を生成するフィルタ手段を備え
た、 各相の供給電圧を検出する電圧検出手段と、 前記
各相の電圧検出出力に基づいて最も電圧が高い相を選択
する相電圧比較手段と、前記選択された相の電圧が最も高いと検出される期間の
両端から前記フィルタ手段における入出力信号遅延時間
分をそれぞれ除いた期間だけ前記 選択された相に対応す
る正極側のスイッチング素子を導通状態に、前記選択さ
れた相の負極側のスイッチング素子を非導通状態へ保持
するＰＷＭスイッチング停止手段と、 を備えたことを特徴とする瞬時電流制御型ＰＷＭインバ
ータ。 - 【請求項３】 前記電圧検出手段は、速度指令または３
相電動機の実際の回転速度に応じて前記ＰＷＭスイッチ
ング停止の期間を異ならしめるよう構成したことを特徴
とする請求項１又は２記載の瞬時電流制御型ＰＷＭイン
バータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19161592A JP3264451B2 (ja) | 1992-06-25 | 1992-06-25 | 瞬時電流制御型ｐｗｍインバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19161592A JP3264451B2 (ja) | 1992-06-25 | 1992-06-25 | 瞬時電流制御型ｐｗｍインバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0614577A JPH0614577A (ja) | 1994-01-21 |
| JP3264451B2 true JP3264451B2 (ja) | 2002-03-11 |
Family
ID=16277585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19161592A Expired - Fee Related JP3264451B2 (ja) | 1992-06-25 | 1992-06-25 | 瞬時電流制御型ｐｗｍインバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3264451B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4573859B2 (ja) * | 2007-08-08 | 2010-11-04 | 三菱電機株式会社 | インバータの故障検出装置 |
| JP6053706B2 (ja) * | 2014-02-19 | 2016-12-27 | 三菱電機株式会社 | 電力変換装置 |
-
1992
- 1992-06-25 JP JP19161592A patent/JP3264451B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0614577A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428522A (en) | Four quadrant unipolar pulse width modulated inverter | |
| US6002226A (en) | Brushless DC motor control method and apparatus for reduced commutation noise | |
| US4597037A (en) | Control system for a voltage-type inverter | |
| JP4762824B2 (ja) | 電力変換回路 | |
| US7772797B2 (en) | Motor controller | |
| EP0116706A1 (en) | Control system for a voltage-type inverter | |
| JP4492397B2 (ja) | 三相電圧型インバータ装置 | |
| US5099408A (en) | System for controlling a PWM inverter having delay time compensation | |
| US6005784A (en) | Voltage type inverter device and method of controlling the same | |
| US11984816B2 (en) | Power conversion device and press apparatus | |
| US11515826B2 (en) | Motor drive control device, motor system, and air blowing device | |
| JP3264451B2 (ja) | 瞬時電流制御型ｐｗｍインバータ | |
| JPH0759384A (ja) | インバータ装置 | |
| JP3590541B2 (ja) | 直流ブラシレスモータの駆動装置 | |
| JPH09261974A (ja) | インバータの制御装置 | |
| KR100691223B1 (ko) | 브러시리스 직류 모터의 제어 장치 및 방법 | |
| JP2004007929A (ja) | 交流／交流直接形電力変換装置の出力電圧補償装置 | |
| JP2003079159A (ja) | パルス幅変調型電力変換装置 | |
| CN114128130A (zh) | 马达控制装置以及马达系统 | |
| JP2778388B2 (ja) | 並列接続インバータにおける電流バランス制御方法およびその方法を使用したインバータ装置 | |
| JP2922941B2 (ja) | パルス幅変調形インバータの制御方法 | |
| WO2023032195A1 (ja) | 電力変換器の制御部および電力変換装置 | |
| JPH06351264A (ja) | 交流電動機電流制御方式 | |
| CN113302830B (zh) | 电力转换装置 | |
| JP4375506B2 (ja) | インバータ装置およびその電流制限方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011214 |
|
| LAPS | Cancellation because of no payment of annual fees |