JP3260309B2 - Probe card - Google Patents

Probe card

Info

Publication number
JP3260309B2
JP3260309B2 JP30718297A JP30718297A JP3260309B2 JP 3260309 B2 JP3260309 B2 JP 3260309B2 JP 30718297 A JP30718297 A JP 30718297A JP 30718297 A JP30718297 A JP 30718297A JP 3260309 B2 JP3260309 B2 JP 3260309B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
probe
card
card body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30718297A
Other languages
Japanese (ja)
Other versions
JPH11145214A (en
Inventor
知之 中山
和彦 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP30718297A priority Critical patent/JP3260309B2/en
Publication of JPH11145214A publication Critical patent/JPH11145214A/en
Application granted granted Critical
Publication of JP3260309B2 publication Critical patent/JP3260309B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体ウェハ上に
形成された複数のチップの集積回路をウェハ状態で同時
に検査するために用いられるプローブカードに関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a probe card used for simultaneously inspecting an integrated circuit of a plurality of chips formed on a semiconductor wafer in a wafer state.

【0002】[0002]

【従来の技術】近年、半導体集積回路装置を搭載した電
子機器の小型化及び低価格化の進歩は目ざましく、これ
に伴って、半導体集積回路装置に対する小型化及び低価
格化の要求が強くなっている。
2. Description of the Related Art In recent years, there has been remarkable progress in miniaturization and price reduction of electronic equipment equipped with a semiconductor integrated circuit device, and accordingly, demands for miniaturization and price reduction of the semiconductor integrated circuit device have increased. ing.

【0003】通常、半導体集積回路装置は、半導体チッ
プとリードフレームとがボンディングワイヤによって電
気的に接続された後、半導体チップが樹脂又はセラミク
スにより封止された状態で供給され、プリント基板に実
装される。ところが、電子機器の小型化の要求から、半
導体集積回路装置を半導体ウェハから切り出したままの
状態(以後、この状態の半導体集積回路装置をベアチッ
プ又は単にチップと呼ぶ。)で直接回路基板に実装する
方法が開発され、品質が保証されたベアチップを低価格
で供給することが望まれている。
Normally, in a semiconductor integrated circuit device, after a semiconductor chip and a lead frame are electrically connected by bonding wires, the semiconductor chip is supplied in a state of being sealed with resin or ceramics, and is mounted on a printed circuit board. You. However, due to a demand for miniaturization of electronic equipment, a semiconductor integrated circuit device is directly mounted on a circuit board in a state of being cut out from a semiconductor wafer (hereinafter, the semiconductor integrated circuit device in this state is referred to as a bare chip or simply a chip). It is desired to supply a bare chip of which quality is guaranteed and a method is developed at a low price.

【0004】ベアチップに対して品質保証を行なうため
には、半導体集積回路装置をベアチップ状態でバーンイ
ンする必要がある。
In order to perform quality assurance on bare chips, it is necessary to burn in the semiconductor integrated circuit device in a bare chip state.

【0005】しかしながら、ベアチップに対して行なう
バーンインは、ベアチップの取り扱いが非常に複雑にな
るので、低価格化の要求に応えられない。また、1枚の
半導体ウェハ上に形成されている複数のベアチップを1
個又は数個ずつ何度にも分けてバーンインを行なうの
は、多くの時間を要するので、時間的にもコスト的にも
現実的でないので、すべてのベアチップを切り出す前の
ウェハ状態で一括して同時にバーンインを行なうことが
要求される。
However, in the burn-in performed on the bare chip, the handling of the bare chip becomes very complicated, so that it cannot meet the demand for lowering the price. In addition, a plurality of bare chips formed on one semiconductor wafer are
Performing the burn-in individually or several times repeatedly requires a lot of time, so it is not realistic in terms of time and cost.Therefore, it is necessary to collectively carry out the wafer state before cutting out all the bare chips. Simultaneous burn-in is required.

【0006】そこで、日経マイクロデバイス(1997
年7月号129ページ)に開示されているような、ウェ
ハ状態で一括して同時にバーンインを行なえる従来のプ
ローブカードを図面を用いて説明する。
Therefore, Nikkei Microdevice (1997)
A conventional probe card that can simultaneously perform burn-in simultaneously in a wafer state, as disclosed in the July issue, p. 129, will be described with reference to the drawings.

【0007】図4は従来の一括バーンイン(以下、ウェ
ハ・バーンインと呼ぶ。)用のプローブカードの断面構
成を示している。図4に示すように、周縁部がセラミク
ス等よりなる剛性リング101に保持され、ポリイミド
薄膜よりなるプローブカード102には、その主面に半
導体ウェハ103上の集積回路素子の検査用の各電極と
対応する位置に設けられたプローブ端子となる複数のバ
ンプ104が形成されている。このバンプ104は、プ
ローブカード102の主面と反対側の面(裏面)に貫通
するコンタクトを介して配線基板(図示せず)と電気的
に接続されている。
FIG. 4 shows a cross-sectional structure of a conventional probe card for batch burn-in (hereinafter, referred to as wafer burn-in). As shown in FIG. 4, the periphery is held by a rigid ring 101 made of ceramics or the like, and a probe card 102 made of a polyimide thin film has, on its main surface, electrodes for testing integrated circuit elements on a semiconductor wafer 103. A plurality of bumps 104 serving as probe terminals provided at corresponding positions are formed. The bump 104 is electrically connected to a wiring board (not shown) via a contact penetrating a surface (back surface) opposite to the main surface of the probe card 102.

【0008】このプローブカード102を用いてウェハ
・バーンインを行なうには、該プローブカード102の
各バンプ104と半導体ウェハ103上に形成された集
積回路素子の各電極とを完全に接触させる必要がある。
そのための治具として、アルミニウム等の金属よりな
り、半導体ウェハ103を保持するウェハトレイ111
が必要となる。
In order to perform wafer burn-in using the probe card 102, it is necessary to completely contact each bump 104 of the probe card 102 with each electrode of an integrated circuit element formed on the semiconductor wafer 103. .
As a jig for this, a wafer tray 111 made of a metal such as aluminum and holding the semiconductor wafer 103 is used.
Is required.

【0009】ウェハトレイ111におけるプローブカー
ド102の主面と対向する面(=主面)の周縁部には、
プローブカード102の主面とウェハトレイ111の主
面と共に密閉空間を形成するためのシリコンゴム等から
なるシールリング112が設けられ、また、側部に密閉
空間と外部とを導通させ且つ減圧状態を維持する真空バ
ルブ113が設けられている。
A peripheral portion of a surface (= main surface) of the wafer tray 111 facing the main surface of the probe card 102 is
A seal ring 112 made of silicon rubber or the like for forming a sealed space is provided along with the main surface of the probe card 102 and the main surface of the wafer tray 111. Vacuum valve 113 is provided.

【0010】この真空バルブ113から密閉空間の空気
を排気して該密閉空間を減圧すると、プローブカード1
02の裏面とウェハトレイ111の裏面とが互いに大気
圧に押圧されるため、プローブカード102の主面に形
成された各バンプ104と半導体ウェハ103に形成さ
れた各電極とが接近してさらに圧着されることになる。
これにより、プローブカード102、半導体ウェハ10
3及びウェハトレイ111が一体化された状態で、プロ
ーブカード102の裏面と配線基板とを接触させ、該配
線基板をバーンイン装置と接続すれば、ウェハ・バーン
インを行なうことができる。
When the air in the closed space is exhausted from the vacuum valve 113 to reduce the pressure in the closed space, the probe card 1
02 and the back surface of the wafer tray 111 are pressed against each other by the atmospheric pressure, so that each bump 104 formed on the main surface of the probe card 102 and each electrode formed on the semiconductor wafer 103 are closely pressed and further pressed. Will be.
Thereby, the probe card 102, the semiconductor wafer 10
When the back surface of the probe card 102 is brought into contact with the wiring substrate in a state where the wafer 3 and the wafer tray 111 are integrated, and the wiring substrate is connected to a burn-in device, wafer burn-in can be performed.

【0011】[0011]

【発明が解決しようとする課題】ウェハ・バーンイン時
には検査対象の半導体ウェハ103の温度を所定温度に
保つ必要があり、半導体ウェハ103に対する温度上昇
又は温度降下を行なうことが望ましい。しかしながら、
前記従来のウェハ・バーンイン用のプローブカードは、
半導体ウェハ103を支持する治具に熱容量が大きい金
属よりなるウェハトレイ111を用いているため、バー
ンイン中の半導体ウェハ103に対する速やかな温度制
御が困難であるという問題を有している。
At the time of wafer burn-in, it is necessary to keep the temperature of the semiconductor wafer 103 to be inspected at a predetermined temperature, and it is desirable to raise or lower the temperature of the semiconductor wafer 103. However,
The conventional wafer burn-in probe card,
Since the jig supporting the semiconductor wafer 103 uses the wafer tray 111 made of metal having a large heat capacity, there is a problem that it is difficult to quickly control the temperature of the semiconductor wafer 103 during burn-in.

【0012】本発明は、前記従来の問題を解決し、バー
ンイン中の半導体ウェハに対する温度制御を容易に行な
えるようにすることを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned conventional problems and to easily control the temperature of a semiconductor wafer during burn-in.

【0013】[0013]

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、半導体ウェハを支持する治具をプローブ
カードに一体に設ける構成とするものである。
In order to achieve the above object, the present invention has a structure in which a jig for supporting a semiconductor wafer is provided integrally with a probe card.

【0014】本発明に係る第1のプローブカードは、半
導体ウェハ上に形成されている複数の半導体集積回路素
子の各電極に電圧を印加して、複数の半導体集積回路素
子の電気的特性をウェハレベルで一括に検査するための
プローブカードであって、カード本体と、カード本体の
主面における半導体集積回路素子の各電極と対応する位
置にそれぞれ設けられた複数のプローブ端子と、カード
本体の主面における複数のプローブ端子の周辺部に設け
られており、半導体ウェハの周端部と密着して該半導体
ウェハを保持する環状の弾性体よりなるウェハ保持手段
と、カード本体に設けられており、半導体ウェハの素子
形成面とカード本体の主面とウェハ保持手段とにより形
成される密閉空間を減圧して、複数の半導体集積回路素
子の各電極とカード本体の各プローブ端子とを電気的に
接続させる減圧手段とを備えている。
In a first probe card according to the present invention, a voltage is applied to each electrode of a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer, and electrical characteristics of the plurality of semiconductor integrated circuit elements are measured on the wafer. A probe card for collectively testing at a level, comprising: a card body; a plurality of probe terminals provided at positions corresponding to respective electrodes of the semiconductor integrated circuit element on a main surface of the card body; A peripheral surface of the plurality of probe terminals on the surface, a wafer holding means made of an annular elastic body that holds the semiconductor wafer in close contact with a peripheral end of the semiconductor wafer, and is provided on the card body; The pressure in the sealed space formed by the element formation surface of the semiconductor wafer, the main surface of the card body, and the wafer holding means is reduced, and each electrode of the plurality of semiconductor integrated circuit elements is And a decompression means for electrically connecting each probe pin of the body.

【0015】第1のプローブカードによると、カード本
体の主面における複数のプローブ端子の周辺部に設けら
れており、半導体ウェハの周端部と密着して該半導体ウ
ェハを保持する環状の弾性体よりなるウェハ保持手段を
備えているため、従来のように半導体ウェハを収納する
収納器を用いることなく、カード本体に半導体ウェハを
保持できるので、半導体ウェハの素子形成面と反対側の
面が露出することになる。
According to the first probe card, a ring-shaped elastic body is provided around the plurality of probe terminals on the main surface of the card body and is in close contact with the peripheral end of the semiconductor wafer to hold the semiconductor wafer. The semiconductor wafer can be held on the card body without using a container for housing the semiconductor wafer as in the related art, so that the surface of the semiconductor wafer opposite to the element forming surface is exposed. Will do.

【0016】第1のプローブカードにおいて、ウェハ保
持手段が、内面に半導体ウェハを挟持する凹状面を有す
る中空のリング状部材と、該リング状部材に設けられ、
該リング状部材の内部に対する流体の流出入の通路を開
閉するバルブとを有していることが好ましい。
In the first probe card, the wafer holding means is provided on a hollow ring-shaped member having a concave surface for holding a semiconductor wafer on an inner surface thereof, and provided on the ring-shaped member;
The valve preferably has a valve for opening and closing a passage for inflow and outflow of the fluid to and from the inside of the ring-shaped member.

【0017】 本発明に係る第2のプローブカードは、
半導体ウェハ上に形成されている複数の半導体集積回路
素子の各電極に電圧を印加して、複数の半導体集積回路
素子の電気的特性をウェハレベルで一括に検査するため
のプローブカードであって、カード本体と、カード本体
の主面における半導体集積回路素子の各電極と対応する
位置にそれぞれ設けられた複数のプローブ端子と、カー
ド本体の主面における複数のプローブ端子の周辺部に、
半導体ウェハにおける素子形成面の周縁部と密着するよ
うに設けられた環状のシール部材と、カード本体に設け
られており、半導体ウェハの素子形成面とカード本体の
主面とシール部材とにより形成される密閉空間を減圧す
ることにより、半導体ウェハを保持すると共に、複数の
半導体集積回路素子の各電極とカード本体の各プローブ
端子とを電気的に接続させる減圧手段とを備え、密閉空
間の減圧時には、半導体ウェハにおける素子形成面の反
対側の面はその全面が露出している。
[0017] The second probe card according to the present invention comprises:
A probe card for applying a voltage to each electrode of a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer to collectively inspect electrical characteristics of the plurality of semiconductor integrated circuit elements at a wafer level, A card body, a plurality of probe terminals provided at positions corresponding to the respective electrodes of the semiconductor integrated circuit element on the main surface of the card body, and a plurality of probe terminals on the main surface of the card body at peripheral portions thereof.
An annular seal member provided in close contact with the peripheral edge of the element formation surface of the semiconductor wafer; and an annular seal member provided on the card body and formed by the element formation surface of the semiconductor wafer, the main surface of the card body, and the seal member. that by a closed space under a reduced pressure, while holding the semiconductor wafer, and a pressure reducing means for electrically connecting each probe terminals of the electrodes and the card body of a plurality of semiconductor integrated circuit devices, sealed empty
During the pressure reduction during the process, the surface of the
The opposite side is entirely exposed .

【0018】 第2のプローブカードによると、カード
本体の主面における複数のプローブ端子の周辺部に、半
導体ウェハにおける素子形成面の周縁部と密着するよう
に設けられた環状のシール部材と、カード本体に設けら
れており、半導体ウェハの素子形成面とカード本体の主
面とシール部材とにより形成される密閉空間を減圧する
ことにより、半導体ウェハを保持すると共に、複数の半
導体集積回路素子の各電極とカード本体の各プローブ端
子とを電気的に接続させる減圧手段とを備えているた
め、従来のように半導体ウェハを収納する収納器を用い
ることなく、カード本体に半導体ウェハを保持できるの
で、シール部材と密着して保持される半導体ウェハの素
子形成面の反対側の面が露出することになる。
According to the second probe card, an annular seal member is provided on the main surface of the card body around the plurality of probe terminals so as to be in close contact with the peripheral edge of the element formation surface of the semiconductor wafer; It is provided in the main body, and by reducing the pressure of a sealed space formed by the element forming surface of the semiconductor wafer, the main surface of the card main body, and the sealing member , the semiconductor wafer is held, and each of the plurality of semiconductor integrated circuit elements Since there is provided a pressure reducing means for electrically connecting the electrodes and the respective probe terminals of the card body, the semiconductor wafer can be held in the card body without using a container for housing the semiconductor wafer as in the related art. The surface on the side opposite to the element forming surface of the semiconductor wafer held in close contact with the seal member is exposed.

【0019】[0019]

【発明の実施の形態】(第1の実施形態)本発明の第1
の実施形態について図面を参照しながら説明する。
(First Embodiment) A first embodiment of the present invention.
An embodiment will be described with reference to the drawings.

【0020】図1は本発明の第1の実施形態に係るウェ
ハ・バーンイン用のプローブカードの断面構成を示して
いる。図1に示すように、周縁部がセラミクス等よりな
る剛性リング11に保持され、例えば、ポリイミド等の
絶縁性薄膜よりなるカード本体12には、その主面にお
ける、半導体ウェハ13上の集積回路素子の検査用の各
電極14と対応する位置に設けられたプローブ端子とし
ての複数のバンプ15が形成されている。このバンプ1
5は、カード本体12の主面と反対側の面(裏面)に貫
通して入出力端子19が形成されており、該入出力端子
19は配線基板(図示せず)と電気的に接続される。
FIG. 1 shows a cross-sectional configuration of a probe card for wafer burn-in according to a first embodiment of the present invention. As shown in FIG. 1, a peripheral portion is held by a rigid ring 11 made of ceramics or the like. For example, a card body 12 made of an insulating thin film of polyimide or the like has an integrated circuit element on a semiconductor wafer 13 on its main surface. A plurality of bumps 15 are formed as probe terminals provided at positions corresponding to the respective electrodes 14 for inspection. This bump 1
5 has an input / output terminal 19 formed through a surface (rear surface) opposite to the main surface of the card body 12, and the input / output terminal 19 is electrically connected to a wiring board (not shown). You.

【0021】剛性リング11の内周面には、シリコンゴ
ムよりなるウェハ保持手段としての中空ゴムリング16
が固着されている。
A hollow rubber ring 16 as a wafer holding means made of silicon rubber is provided on the inner peripheral surface of the rigid ring 11.
Is fixed.

【0022】中空ゴムリング16は、内面に凹状面を形
成するくびれ部を有しており、該くびれ部に半導体ウェ
ハ13の周端部を挟持することにより、半導体ウェハ1
3の周端部と密着するため、カード本体12の主面と半
導体ウェハ13の素子形成面との間に形成される密閉空
間17が減圧されていない場合であっても、半導体ウェ
ハ13を確実に保持することができる。中空ゴムリング
16のくびれ部の下側には、半導体ウェハ13の端部に
ノッチが設けられている場合でも気密性を保持するため
の、半導体ウェハ13の素子形成面の反対側の周縁部を
覆うための、環状中心にテーパ状に延びるテーパ部を有
している。
The hollow rubber ring 16 has a constricted portion forming a concave surface on the inner surface, and the peripheral edge of the semiconductor wafer 13 is sandwiched between the constricted portions, thereby forming the semiconductor wafer 1.
3, the semiconductor wafer 13 can be securely held even when the pressure in the sealed space 17 formed between the main surface of the card body 12 and the element formation surface of the semiconductor wafer 13 is not reduced. Can be held. Below the constricted portion of the hollow rubber ring 16, a peripheral edge opposite to the element forming surface of the semiconductor wafer 13 for maintaining airtightness even when a notch is provided at the end of the semiconductor wafer 13 is provided. It has a tapered portion extending in a tapered shape at the center of the ring for covering.

【0023】剛性リング11の外周面には、中空ゴムリ
ング16の内部と導通し、該中空ゴムリング16の内部
に対する流体の流出入の通路を開閉するエアバルブ18
が設けられている。
On the outer peripheral surface of the rigid ring 11, an air valve 18 is connected to the inside of the hollow rubber ring 16 and opens and closes a passage for inflow and outflow of a fluid to and from the inside of the hollow rubber ring 16.
Is provided.

【0024】また、カード本体12における剛性リング
11の内側の領域には、密閉空間17と導通し、減圧手
段としての吸引口12aが設けられている。
Further, a suction port 12a is provided in a region inside the rigid ring 11 in the card body 12, which is in communication with the closed space 17, and serves as a pressure reducing means.

【0025】以下、前記のように構成されたプローブカ
ードの使用方法の概要を説明する。
Hereinafter, an outline of a method of using the probe card configured as described above will be described.

【0026】まず、中空ゴムリング16の内圧を大気圧
程度又はそれ以下の状態で、半導体ウェハ13の周端部
を中空ゴムリング16のくびれ部に挟持する。その後、
カード本体12におけるバンプ15の位置と半導体ウェ
ハ13における電極14の位置とを合わせた後、エアバ
ルブ18からエアを注入して中空ゴムリング16の内圧
を上昇させる。これにより、中空ゴムリング16の径方
向の断面寸法が拡大するため、半導体ウェハ13にはそ
の周端部から中心部に均等に圧力が加わるので、半導体
ウェハ13はカード本体12に対する位置が安定する。
First, with the internal pressure of the hollow rubber ring 16 at or below atmospheric pressure, the peripheral end of the semiconductor wafer 13 is sandwiched between the narrow portions of the hollow rubber ring 16. afterwards,
After matching the position of the bump 15 on the card body 12 with the position of the electrode 14 on the semiconductor wafer 13, air is injected from the air valve 18 to increase the internal pressure of the hollow rubber ring 16. As a result, the radial cross-sectional dimension of the hollow rubber ring 16 is increased, so that pressure is evenly applied to the semiconductor wafer 13 from the peripheral end to the center, so that the position of the semiconductor wafer 13 with respect to the card body 12 is stabilized. .

【0027】このエア注入を行なうと共に、カード本体
12の吸引口12aから密閉区間17の空気を吸引して
該密閉空間17を減圧すると、カード本体12の裏面と
半導体ウェハ13の裏面とが互いに大気圧に押圧される
ため、カード本体12の主面に形成された各バンプ15
と半導体ウェハ13に形成された各電極14とが接近し
てさらに圧着されるので、その結果、カード本体12の
各バンプ15と半導体ウェハ13の各電極14とが電気
的に接続されることになる。
When the air is injected and the air in the sealed section 17 is sucked from the suction port 12a of the card body 12 to decompress the sealed space 17, the back surface of the card body 12 and the back surface of the semiconductor wafer 13 become large. Each bump 15 formed on the main surface of the card body 12 is pressed by the atmospheric pressure.
And the respective electrodes 14 formed on the semiconductor wafer 13 are closer to each other and further pressed, so that the respective bumps 15 of the card body 12 and the respective electrodes 14 of the semiconductor wafer 13 are electrically connected. Become.

【0028】次に、カード本体12及び半導体ウェハ1
3が一体化された状態で、カード本体12の裏面と配線
基板とを接触させ、該配線基板をバーンイン装置(図示
せず)と接続すれば、ウェハ・バーンインを行なうこと
ができる。
Next, the card body 12 and the semiconductor wafer 1
When the back surface of the card body 12 and the wiring board are brought into contact with each other in a state in which the wiring board 3 is integrated, and the wiring board is connected to a burn-in device (not shown), wafer burn-in can be performed.

【0029】このように、本実施形態によると、ウェハ
・バーンインを行なう際に、検査対象の半導体ウェハ1
3の裏面が露出しているため、半導体ウェハ13本体の
温度分布を容易に検出できると共に、従来のように熱容
量が大きい金属製のウェハトレイを用いなくても済むの
で、バーンイン装置内における半導体ウェハ13の温度
制御が容易となる。
As described above, according to the present embodiment, when performing the wafer burn-in, the semiconductor wafer 1 to be inspected is
3, the temperature distribution of the main body of the semiconductor wafer 13 can be easily detected, and it is not necessary to use a metal wafer tray having a large heat capacity as in the related art. Temperature control becomes easy.

【0030】(第2の実施形態)以下、本発明の第2の
実施形態について図面を参照しながら説明する。
(Second Embodiment) Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

【0031】図2は本発明の第2の実施形態に係るウェ
ハ・バーンイン用のプローブカードの断面構成を示して
いる。図2に示すように、周縁部がセラミクス等よりな
る剛性リング21に保持され、例えば、ポリイミド等の
絶縁性薄膜よりなるカード本体12には、その主面にお
ける、半導体ウェハ13上の集積回路素子の検査用の各
電極14と対応する位置に設けられたプローブ端子とし
ての複数のバンプ15が形成されている。このバンプ1
5は、カード本体12の主面と反対側の面(裏面)に貫
通して入出力端子19が形成されており、該入出力端子
19は配線基板(図示せず)と電気的に接続される。
FIG. 2 shows a sectional configuration of a probe card for wafer burn-in according to a second embodiment of the present invention. As shown in FIG. 2, the peripheral portion is held by a rigid ring 21 made of ceramics or the like. For example, the card body 12 made of an insulating thin film such as polyimide has an integrated circuit element on a semiconductor wafer 13 on its main surface. A plurality of bumps 15 are formed as probe terminals provided at positions corresponding to the respective electrodes 14 for inspection. This bump 1
5 has an input / output terminal 19 formed through a surface (rear surface) opposite to the main surface of the card body 12, and the input / output terminal 19 is electrically connected to a wiring board (not shown). You.

【0032】カード本体12の主面の周縁部における剛
性リング21の内側には、シリコンゴムよりなるシール
部材22が固着されている。ここで、半導体ウェハ13
の素子形成面の周縁部に、周端部から幅が3mmにわた
って素子が形成されない領域をあらかじめ設けておき、
この領域にシール部材22が密着するようにシール部材
を22を設ける。
A seal member 22 made of silicone rubber is fixed inside the rigid ring 21 at the peripheral edge of the main surface of the card body 12. Here, the semiconductor wafer 13
In the peripheral portion of the element forming surface, a region where the element is not formed over a width of 3 mm from the peripheral end portion is provided in advance,
A seal member 22 is provided so that the seal member 22 is in close contact with this area.

【0033】また、カード本体12におけるシール部材
22の内側の領域には、カード本体の主面、半導体ウェ
ハ13の素子形成面及びシール部材22に囲まれてなる
密閉空間17と導通し、減圧手段としての吸引口12a
が設けられている。
The area inside the seal member 22 in the card body 12 is electrically connected to the main surface of the card body, the element forming surface of the semiconductor wafer 13 and the sealed space 17 surrounded by the seal member 22 to reduce the pressure. Suction port 12a as
Is provided.

【0034】以下、前記のように構成されたプローブカ
ードの使用方法の概要を説明する。
Hereinafter, an outline of a method of using the probe card configured as described above will be described.

【0035】まず、カード本体12におけるバンプ15
の位置と半導体ウェハ13における電極14の位置とを
合わせた後、半導体ウェハ13の周縁部をシール部材2
2に密着させる。その後、カード本体12の吸引口12
aから密閉区間17の空気を吸引して該密閉空間17を
減圧すると、カード本体12の裏面と半導体ウェハ13
の裏面とが互いに大気圧に押されるため、カード本体1
2の主面に形成された各バンプ15と半導体ウェハ13
に形成された各電極14とが接近してさらに圧着される
ので、その結果、カード本体12の各バンプ15と半導
体ウェハ13の各電極14とが電気的に接続されること
になる。
First, the bumps 15 on the card body 12
Is aligned with the position of the electrode 14 on the semiconductor wafer 13, and the periphery of the semiconductor wafer 13 is
2 Then, the suction port 12 of the card body 12
When the air in the sealed section 17 is sucked from the space a, the pressure in the sealed space 17 is reduced.
Are pressed against each other by the atmospheric pressure.
2 and bumps 15 formed on the main surface of semiconductor wafer 13 and semiconductor wafer 13
The electrodes 14 formed on the semiconductor wafer 13 are electrically connected to the bumps 15 of the card body 12 and the electrodes 14 of the semiconductor wafer 13.

【0036】次に、カード本体12及び半導体ウェハ1
3が一体化された状態で、カード本体12の裏面と配線
基板とを接触させ、該配線基板をバーンイン装置(図示
せず)と接続すれば、ウェハ・バーンインを行なうこと
ができる。
Next, the card body 12 and the semiconductor wafer 1
When the back surface of the card body 12 and the wiring board are brought into contact with each other in a state in which the wiring board 3 is integrated, and the wiring board is connected to a burn-in device (not shown), wafer burn-in can be performed.

【0037】このように、本実施形態によると、ウェハ
・バーンインを行なう際に、検査対象の半導体ウェハ1
3の裏面が露出しているため、半導体ウェハ13本体の
温度分布を容易に検出できると共に、従来のように熱容
量が大きい金属製のウェハトレイを用いなくても済むの
で、バーンイン装置内における半導体ウェハ13の温度
制御が容易となる。
As described above, according to the present embodiment, when performing the wafer burn-in, the semiconductor wafer 1 to be inspected is
3, the temperature distribution of the main body of the semiconductor wafer 13 can be easily detected, and it is not necessary to use a metal wafer tray having a large heat capacity as in the related art. Temperature control becomes easy.

【0038】なお、図3に示すように、第1又は第2の
実施形態において、例えば、カード本体12の裏面か
ら、周縁部に設けられている外部コネクタ31を通じて
半導体ウェハ13に電気信号を通すための配線基板32
を、カード本体12の裏面に密着させて用いる場合に
は、配線基板32の剛性を高めるために、該配線基板3
2の裏面にさらに剛性体よりなる保持板34を設けるこ
とが好ましい。この場合には、配線基板32に対して、
カード本体12の吸引口12aと導通する吸引口32a
を設ける必要がある。
As shown in FIG. 3, in the first or second embodiment, for example, an electric signal is passed from the back surface of the card body 12 to the semiconductor wafer 13 through the external connector 31 provided on the peripheral portion. Wiring board 32 for
Is used in close contact with the back surface of the card body 12 to improve the rigidity of the wiring board 32.
It is preferable to further provide a holding plate 34 made of a rigid body on the back surface of the second member. In this case, with respect to the wiring board 32,
Suction port 32a that communicates with suction port 12a of card body 12.
It is necessary to provide.

【0039】また、保持板34と配線基板32とをシー
ルリング33を挟んで固着させる場合には、保持板34
と配線基板32との間に設けられた真空バルブ35から
吸引したとしても、大気圧は保持板34の裏面を押すに
とどまり、大気圧が配線基板32及びカード本体12に
伝わらないので、弾性体よりなるスペーサ36を適当に
挟むことが好ましい。
When the holding plate 34 and the wiring board 32 are fixed to each other with the seal ring 33 interposed therebetween, the holding plate 34
Even if the air is sucked from the vacuum valve 35 provided between the substrate and the wiring board 32, the atmospheric pressure only pushes the back surface of the holding plate 34, and the atmospheric pressure is not transmitted to the wiring board 32 and the card body 12. It is preferable to appropriately sandwich the spacer 36 made of.

【0040】従って、スペーサ36が弾性体よりなるた
め、スペーサ36の高さ寸法にばらつきがあっても、カ
ード本体12には大気圧が局所的に加わらなくなるの
で、圧力を均一に受けることができる。その結果、半導
体ウェハ13の各電極14とカード本体12の各バンプ
15とが均一に圧着されるようになる。
Therefore, since the spacer 36 is made of an elastic material, even if the height of the spacer 36 varies, the atmospheric pressure is not locally applied to the card body 12, so that the pressure can be uniformly received. . As a result, the respective electrodes 14 of the semiconductor wafer 13 and the respective bumps 15 of the card body 12 are uniformly pressed.

【0041】[0041]

【発明の効果】本発明に係る第1及び第2のプローブカ
ードによると、従来のように半導体ウェハを収納する収
納器を用いることなく、カード本体に半導体ウェハを保
持できるため、該半導体ウェハの素子形成面と反対側の
面が露出することになる。その結果、カード本体に保持
された半導体ウェハが、検査装置内で露出しているた
め、半導体ウェハ本体の温度分布を容易に検出できると
共に、従来のように熱容量が大きいウェハの収納器を用
いなくてもすむので、半導体ウェハの温度制御が容易と
なる。
According to the first and second probe cards according to the present invention, the semiconductor wafer can be held in the card body without using a container for accommodating the semiconductor wafer as in the prior art. The surface opposite to the element formation surface is exposed. As a result, since the semiconductor wafer held by the card body is exposed in the inspection apparatus, the temperature distribution of the semiconductor wafer body can be easily detected, and a wafer storage device having a large heat capacity unlike the related art can be used. Since the temperature can be controlled, the temperature of the semiconductor wafer can be easily controlled.

【0042】第1のプローブカードにおいて、ウェハ保
持手段が、内面に半導体ウェハを挟持する凹状面を有す
る中空のリング状部材と、該リング状部材に設けられ、
該リング状部材の内部に対する流体の流出入の通路を開
閉するバルブとを有していると、半導体ウェハを装着す
る前には、中空のゴムリングの内圧を大気圧程度以下に
設定すれば、半導体ウェハがゴムリングの凹状面に容易
に挟持できる。また、挟持した後にゴムリングの内圧を
高めると、ゴムリングの径方向の断面寸法が拡大するた
め、半導体ウェハにはその周端部から中心部に均等に圧
力が加わるので、半導体ウェハはカード本体に対する位
置が安定する。
In the first probe card, the wafer holding means is provided on a hollow ring-shaped member having a concave surface for holding the semiconductor wafer on the inner surface, and provided on the ring-shaped member.
Having a valve for opening and closing a passage for inflow and outflow of fluid to the inside of the ring-shaped member, before mounting the semiconductor wafer, if the internal pressure of the hollow rubber ring is set to about atmospheric pressure or less, The semiconductor wafer can be easily clamped on the concave surface of the rubber ring. Also, if the internal pressure of the rubber ring is increased after being clamped, the radial cross-sectional dimension of the rubber ring increases, so that the pressure is applied evenly from the peripheral edge to the center of the semiconductor wafer. The position with respect to is stabilized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係るプローブカード
を示す構成断面図である。
FIG. 1 is a configuration sectional view showing a probe card according to a first embodiment of the present invention.

【図2】本発明の第2の実施形態に係るプローブカード
を示す構成断面図である。
FIG. 2 is a configuration sectional view showing a probe card according to a second embodiment of the present invention.

【図3】本発明の第1又は第2の実施形態に係るプロー
ブカードの応用例を示す構成断面図である。
FIG. 3 is a configuration sectional view showing an application example of the probe card according to the first or second embodiment of the present invention.

【図4】従来のプローブカードを示す構成断面図であ
る。
FIG. 4 is a configuration sectional view showing a conventional probe card.

【符号の説明】[Explanation of symbols]

11 剛性リング 12 カード本体 12a 吸引口 13 半導体ウェハ 14 電極 15 バンプ 16 中空ゴムリング(ウェハ保持手段) 17 密閉空間 18 エアバルブ 19 入出力端子 21 剛性リング 22 シール部材 31 外部コネクタ 32 配線基板 32a 吸引口 33 シールリング 34 保持板 35 真空バルブ 36 スペーサ Reference Signs List 11 rigid ring 12 card body 12a suction port 13 semiconductor wafer 14 electrode 15 bump 16 hollow rubber ring (wafer holding means) 17 closed space 18 air valve 19 input / output terminal 21 rigid ring 22 seal member 31 external connector 32 wiring board 32a suction port 33 Seal ring 34 Holding plate 35 Vacuum valve 36 Spacer

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/66 G01R 1/073 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/66 G01R 1/073

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体ウェハ上に形成されている複数の
半導体集積回路素子の各電極に電圧を印加して、前記複
数の半導体集積回路素子の電気的特性をウェハレベルで
一括に検査するためのプローブカードであって、 カード本体と、 前記カード本体の主面における前記半導体集積回路素子
の各電極と対応する位置にそれぞれ設けられた複数のプ
ローブ端子と、 前記カード本体の主面における前記複数のプローブ端子
の周辺部に設けられており、前記半導体ウェハの周端部
と密着して該半導体ウェハを保持する環状の弾性体より
なるウェハ保持手段と、 前記カード本体に設けられており、前記半導体ウェハの
素子形成面と前記カード本体の主面と前記ウェハ保持手
段とにより形成される密閉空間を減圧して、前記複数の
半導体集積回路素子の各電極と前記カード本体の各プロ
ーブ端子とを電気的に接続させる減圧手段とを備えてい
ることを特徴とするプローブカード。
1. A method for applying a voltage to each electrode of a plurality of semiconductor integrated circuit devices formed on a semiconductor wafer to collectively inspect electrical characteristics of the plurality of semiconductor integrated circuit devices at a wafer level. A probe card, comprising: a card body; a plurality of probe terminals provided at positions corresponding to respective electrodes of the semiconductor integrated circuit element on a main surface of the card body; and the plurality of probe terminals on a main surface of the card body. A wafer holding means provided at a peripheral portion of a probe terminal and formed of an annular elastic body for holding the semiconductor wafer in close contact with a peripheral end portion of the semiconductor wafer; and A closed space formed by the element forming surface of the wafer, the main surface of the card body, and the wafer holding means is decompressed, and the pressure of the plurality of semiconductor integrated circuit elements is reduced. Probe card characterized in that it comprises a pressure reducing means for electrically connecting each probe terminal of the the electrode card body.
【請求項2】 前記ウェハ保持手段は、 内面に前記半導体ウェハを挟持する凹状面を有する中空
のリング状部材と、該リング状部材に設けられ、該リン
グ状部材の内部に対する流体の流出入の通路を開閉する
バルブとを有していることを特徴とする請求項1に記載
のプローブカード。
2. The wafer holding means includes: a hollow ring-shaped member having a concave surface holding the semiconductor wafer on an inner surface; and a hollow ring-shaped member provided on the ring-shaped member. The probe card according to claim 1, further comprising a valve that opens and closes a passage.
【請求項3】 半導体ウェハ上に形成されている複数の
半導体集積回路素子の各電極に電圧を印加して、前記複
数の半導体集積回路素子の電気的特性をウェハレベルで
一括に検査するためのプローブカードであって、 カード本体と、 前記カード本体の主面における前記半導体集積回路素子
の各電極と対応する位置にそれぞれ設けられた複数のプ
ローブ端子と、 前記カード本体の主面における前記複数のプローブ端子
の周辺部に、前記半導体ウェハにおける素子形成面の周
縁部と密着するように設けられた環状のシール部材と、 前記カード本体に設けられており、前記半導体ウェハの
素子形成面と前記カード本体の主面と前記シール部材
により形成される密閉空間を減圧することにより、前記
半導体ウェハを保持すると共に、前記複数の半導体集積
回路素子の各電極と前記カード本体の各プローブ端子と
を電気的に接続させる減圧手段とを備え 前記密閉空間の減圧時には、前記半導体ウェハにおける
素子形成面の反対側の面はその全面が露出し ていること
を特徴とするプローブカード。
3. A method for applying a voltage to each electrode of a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer to collectively inspect electrical characteristics of the plurality of semiconductor integrated circuit elements at a wafer level. A probe card, comprising: a card body; a plurality of probe terminals provided at positions corresponding to respective electrodes of the semiconductor integrated circuit element on a main surface of the card body; and the plurality of probe terminals on a main surface of the card body. An annular seal member provided in a peripheral portion of a probe terminal so as to be in close contact with a peripheral portion of an element formation surface of the semiconductor wafer; and an annular seal member provided on the card body, and an element formation surface of the semiconductor wafer and the card by reducing the pressure of the enclosed space formed by said sealing member and the main surface of the body, holds the semiconductor wafer, said plurality of half And a pressure reducing means for connecting each probe terminal of the card body and the electrode body integrated circuit elements electrically, during decompression of the enclosed space, in the semiconductor wafer
A probe card, wherein the entire surface opposite to the element forming surface is exposed .
JP30718297A 1997-11-10 1997-11-10 Probe card Expired - Lifetime JP3260309B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30718297A JP3260309B2 (en) 1997-11-10 1997-11-10 Probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30718297A JP3260309B2 (en) 1997-11-10 1997-11-10 Probe card

Publications (2)

Publication Number Publication Date
JPH11145214A JPH11145214A (en) 1999-05-28
JP3260309B2 true JP3260309B2 (en) 2002-02-25

Family

ID=17966032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30718297A Expired - Lifetime JP3260309B2 (en) 1997-11-10 1997-11-10 Probe card

Country Status (1)

Country Link
JP (1) JP3260309B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4907513B2 (en) * 2007-12-28 2012-03-28 パナソニック株式会社 Wafer cassette device

Also Published As

Publication number Publication date
JPH11145214A (en) 1999-05-28

Similar Documents

Publication Publication Date Title
US5757199A (en) Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
JP2925964B2 (en) Semiconductor wafer container and method of inspecting semiconductor integrated circuit
JPH08330372A (en) Semiconductor device inspection
US6747361B2 (en) Semiconductor device and packaging method thereof
US5721496A (en) Method and apparatus for leak checking unpackaged semiconductor dice
JP2002110751A (en) Apparatus for inspecting semiconductor integrated circuit device, and its manufacturing method
JP3631451B2 (en) Inspection apparatus and inspection method for semiconductor integrated circuit
JP2001203244A (en) Inspection method and device of semiconductor integrated circuit, and aligning device
JP4592885B2 (en) Semiconductor substrate testing equipment
JP3535728B2 (en) Inspection equipment for semiconductor integrated circuits
JPH10319087A (en) Die inspecting method and its device
JP3260309B2 (en) Probe card
JP2007294632A (en) Inspection apparatus
JP3251194B2 (en) Semiconductor wafer container
JP3784148B2 (en) Wafer cassette
JP4088401B2 (en) Wafer cassette device
US6040706A (en) Contactor and semiconductor device inspecting method
JP3456877B2 (en) Wafer cassette
JP3827427B2 (en) Inspection method of semiconductor integrated circuit
JP3758833B2 (en) Wafer cassette
JP2002252246A (en) Semiconductor device
US6720574B2 (en) Method of testing a semiconductor chip
JPH0611541A (en) Burn-in receptacle
JP2002196035A (en) Manufacturing method and carrier for semiconductor device
JPH10213626A (en) Carrier jig for bare chip

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131214

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term