JP3258339B2 - 電流フィードバック差動増幅器クランプ - Google Patents
電流フィードバック差動増幅器クランプInfo
- Publication number
- JP3258339B2 JP3258339B2 JP54402898A JP54402898A JP3258339B2 JP 3258339 B2 JP3258339 B2 JP 3258339B2 JP 54402898 A JP54402898 A JP 54402898A JP 54402898 A JP54402898 A JP 54402898A JP 3258339 B2 JP3258339 B2 JP 3258339B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- voltage
- current
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ 本発明は、一般的に、差動増幅器に関し、特に、電流
フィードバック差動増幅器のためのクランプに関する。
フィードバック差動増幅器のためのクランプに関する。
［関係する技術の説明］ 電流フィードバック増幅器は、高度の直線性と低い歪
が主として要求される用途において使用されている。し
かしながら、電圧フィードバック増幅器は、回路ノード
における電圧を変化させるために回路ノードにおけるス
トレーキャパシタンスを充電および放電する必要がある
ので本質的に動作が遅い。
が主として要求される用途において使用されている。し
かしながら、電圧フィードバック増幅器は、回路ノード
における電圧を変化させるために回路ノードにおけるス
トレーキャパシタンスを充電および放電する必要がある
ので本質的に動作が遅い。
電流フィードバック増幅器は、回路ノードにおけるキ
ャパシタンスを充電および放電するために利用できる電
流が非常に大きいので典型的に電圧フィードバック増幅
器よりもはるかに動作速度を速くすることができる。電
流フィードバック増幅器の別のよく知られている利点
は、高いスクリューレートと帯域幅対利得が一定してい
ることである。電流フィードバック増幅器の２つの重要
な欠点は、そのフィードバック入力ノードのインピーダ
ンスが低いためにその固有の線形性の限界と過剰なショ
ット電流雑音を有することである。
ャパシタンスを充電および放電するために利用できる電
流が非常に大きいので典型的に電圧フィードバック増幅
器よりもはるかに動作速度を速くすることができる。電
流フィードバック増幅器の別のよく知られている利点
は、高いスクリューレートと帯域幅対利得が一定してい
ることである。電流フィードバック増幅器の２つの重要
な欠点は、そのフィードバック入力ノードのインピーダ
ンスが低いためにその固有の線形性の限界と過剰なショ
ット電流雑音を有することである。
従来の電流フィードバック増幅器は、米国特許第4,78
0,689号明細書に記載されたトランスコンダクタンス増
幅器の形態のAB級プッシュプル入力段を含んでいる。２
つのそのようなA/Bセルは米国特許第5,410,274号明細書
に記載されたように差動フィードバック増幅器のフロン
トエンドとして使用されることができる。
0,689号明細書に記載されたトランスコンダクタンス増
幅器の形態のAB級プッシュプル入力段を含んでいる。２
つのそのようなA/Bセルは米国特許第5,410,274号明細書
に記載されたように差動フィードバック増幅器のフロン
トエンドとして使用されることができる。
入力段増幅器中に導入された共通モード変調エラーの
消去は、バックエンド増幅器の出力を抵抗フィードバッ
クループを通ってフロントエンド入力と交差接続し、抵
抗を通ってフロントエンド増幅器出力と相互接続するこ
とによって達成される。全体の増幅器は低いショット雑
音を有しており、それはその電圧入力端子の両方が高い
インピーダンスを有し、完全に差動であり、電圧および
電流フィードバックの利点を得ることができるからであ
る。
消去は、バックエンド増幅器の出力を抵抗フィードバッ
クループを通ってフロントエンド入力と交差接続し、抵
抗を通ってフロントエンド増幅器出力と相互接続するこ
とによって達成される。全体の増幅器は低いショット雑
音を有しており、それはその電圧入力端子の両方が高い
インピーダンスを有し、完全に差動であり、電圧および
電流フィードバックの利点を得ることができるからであ
る。
高いインピーダンスのクランプはバックエンド増幅器
の入力に接続され、そのためフロントエンド入力信号が
しきい値を越えるときにはクランプは信号を出力増幅器
に対する入力において制限し、したがって、これらの増
幅器がオーバードライブされるのを確実に防止してい
る。しかしながら、バックエンド出力もまたクランプさ
れ、フィードバックループは実効的に開放される。その
結果、入力信号がさらに増加すると、それはフロントエ
ンド増幅器の出力を接続する抵抗の両端に現れる。この
抵抗は一般に５Ω乃至10Ωの範囲であるから、結果的に
得られる電流は非常に大きくフロントエンド増幅器を損
傷し、或いは破壊する虞がある。
の入力に接続され、そのためフロントエンド入力信号が
しきい値を越えるときにはクランプは信号を出力増幅器
に対する入力において制限し、したがって、これらの増
幅器がオーバードライブされるのを確実に防止してい
る。しかしながら、バックエンド出力もまたクランプさ
れ、フィードバックループは実効的に開放される。その
結果、入力信号がさらに増加すると、それはフロントエ
ンド増幅器の出力を接続する抵抗の両端に現れる。この
抵抗は一般に５Ω乃至10Ωの範囲であるから、結果的に
得られる電流は非常に大きくフロントエンド増幅器を損
傷し、或いは破壊する虞がある。
［発明の概要］ 本発明は、差動電流加算増幅器の出力段が過駆動され
るのを阻止し、同時にそのような増幅器のフロントエン
ドを保護するクランプ回路を得ることを目的としてい
る。
るのを阻止し、同時にそのような増幅器のフロントエン
ドを保護するクランプ回路を得ることを目的としてい
る。
本発明は、比較回路と電流操縦回路とを具備してい
る。比較回路は差動増幅器の両入力端子間の差電圧をし
きい値と比較する。電流操縦回路は比較回路によって制
御され、電流を差動増幅器の入力段のバイアス回路から
転流させる。差動増幅器の入力端子間の差電圧がしきい
値を超過すると比較回路が電流操縦回路を付勢して増幅
器の入力段の出力トランジスタをオフに切替える。好ま
しい実施形態では、トランジスタは、差入力信号の極性
に関係なく、差がしきい値を越えた場合には常にオフに
切替える。
る。比較回路は差動増幅器の両入力端子間の差電圧をし
きい値と比較する。電流操縦回路は比較回路によって制
御され、電流を差動増幅器の入力段のバイアス回路から
転流させる。差動増幅器の入力端子間の差電圧がしきい
値を超過すると比較回路が電流操縦回路を付勢して増幅
器の入力段の出力トランジスタをオフに切替える。好ま
しい実施形態では、トランジスタは、差入力信号の極性
に関係なく、差がしきい値を越えた場合には常にオフに
切替える。
任意選択的に設けられた逆バイアス回路が新しいクラ
ンプに付加されて入力段増幅器のベースエミッタ接合を
逆方向にバイアスし、さらに入力電圧が予め定められた
しきい値を越えたとき差動増幅器の入力セクション全体
を遮断することを確実にしてもよい。
ンプに付加されて入力段増幅器のベースエミッタ接合を
逆方向にバイアスし、さらに入力電圧が予め定められた
しきい値を越えたとき差動増幅器の入力セクション全体
を遮断することを確実にしてもよい。
新しいクランプを含む差動電流加算増幅器は、特にサ
ブレンジのアナログデジタルコンバータ（ADC）におけ
る使用に適している。そのようなADCではしばしばスイ
ッチング過渡現象が発生し、そのようなADCにおいて使
用された電流加算増幅器の差動入力に結合される可能性
がある。過電圧はまたその他の理由でADCの入力に与え
られる可能性がある。本発明のクランプ回路は、実質的
にADC動作速度を低下させることなく、そのような過渡
現象からADCの増幅器の入力セクションを保護すること
ができる。
ブレンジのアナログデジタルコンバータ（ADC）におけ
る使用に適している。そのようなADCではしばしばスイ
ッチング過渡現象が発生し、そのようなADCにおいて使
用された電流加算増幅器の差動入力に結合される可能性
がある。過電圧はまたその他の理由でADCの入力に与え
られる可能性がある。本発明のクランプ回路は、実質的
にADC動作速度を低下させることなく、そのような過渡
現象からADCの増幅器の入力セクションを保護すること
ができる。
本発明のこれらおよびその他の特徴および利点は、添
付図面と共に以下の詳細な説明を参照することによって
当業者には明白であろう。
付図面と共に以下の詳細な説明を参照することによって
当業者には明白であろう。
［図面の簡単な説明］ 図１は、本発明のクランプ回路を含む新しい差動増幅
器の概略電気回路図である。
器の概略電気回路図である。
図２は、本発明のクランプ回路の詳細図を含む図１の
差動増幅器のフロントエンドの概略電気回路図である。
差動増幅器のフロントエンドの概略電気回路図である。
図３は、図１の増幅器を含むサブレンジADCを示す電
気ブロック図である。
気ブロック図である。
［発明の詳細な説明］ 本発明のクランプ回路は、差動入力電圧が予め定めら
れたしきい値を越えた場合には差動増幅器の入力段から
バイアス電流を転流させる電流操縦（転流）回路を使用
する。
れたしきい値を越えた場合には差動増幅器の入力段から
バイアス電流を転流させる電流操縦（転流）回路を使用
する。
図１は、差動電流フィードバック増幅器40の好ましい
実施形態を示し、それは図２を参照に詳細に説明するA/
Bセルを使用する。差動入力信号Vin+およびVin-は入力
抵抗42および44を通ってそれぞれ電流フィードバックト
ランスコンダクタンス増幅器50および52に供給される。
クランプ回路30は増幅器50および52ならびに入旅端子46
および48に接続される。増幅器50および52の低インピー
ダンス電流フィードバック入力端子54および56は抵抗Rg
mによって互いに接続されている。
実施形態を示し、それは図２を参照に詳細に説明するA/
Bセルを使用する。差動入力信号Vin+およびVin-は入力
抵抗42および44を通ってそれぞれ電流フィードバックト
ランスコンダクタンス増幅器50および52に供給される。
クランプ回路30は増幅器50および52ならびに入旅端子46
および48に接続される。増幅器50および52の低インピー
ダンス電流フィードバック入力端子54および56は抵抗Rg
mによって互いに接続されている。
増幅器50は、それぞれVCCおよびVEEに接続されている
電源端子60および62と、プッシュプル電流出力端子64お
よび66を有し、それらは電流ミラー68および70を通って
高インピーダンスノード72に接続されている。積分電流
補償キャパシタ74はノード72と信号の接地点との間に接
続されている。トランスコンダクタンス増幅器76は、ノ
ード72に接続された電圧入力端子78と電圧出力端子80を
備え、電圧出力端子80は出力信号Vout+を生成する。ノ
ード72、キャパシタ74、および増幅器76はトランスイン
ピーダンス増幅器82を構成している。
電源端子60および62と、プッシュプル電流出力端子64お
よび66を有し、それらは電流ミラー68および70を通って
高インピーダンスノード72に接続されている。積分電流
補償キャパシタ74はノード72と信号の接地点との間に接
続されている。トランスコンダクタンス増幅器76は、ノ
ード72に接続された電圧入力端子78と電圧出力端子80を
備え、電圧出力端子80は出力信号Vout+を生成する。ノ
ード72、キャパシタ74、および増幅器76はトランスイン
ピーダンス増幅器82を構成している。
増幅器52は、それぞれVCCおよびVEEに接続されている
電源端子84および86と、プッシュプル電流出力端子88お
よび90を有し、それらは電流ミラー92および94を通って
高インピーダンスノード96に接続されている。積分補償
キャパシタ98はノード96と信号の接地点との間に接続さ
れている。トランスコンダクタンス増幅器100は、ノー
ド106に接続された電圧入力端子102と電圧出力端子104
を備え、電圧出力端子104は出力信号Vout-を生成する。
ノード96、キャパシタ98、および増幅器100はトランス
インピーダンス増幅器106を構成している。
電源端子84および86と、プッシュプル電流出力端子88お
よび90を有し、それらは電流ミラー92および94を通って
高インピーダンスノード96に接続されている。積分補償
キャパシタ98はノード96と信号の接地点との間に接続さ
れている。トランスコンダクタンス増幅器100は、ノー
ド106に接続された電圧入力端子102と電圧出力端子104
を備え、電圧出力端子104は出力信号Vout-を生成する。
ノード96、キャパシタ98、および増幅器100はトランス
インピーダンス増幅器106を構成している。
ネガチブフィードバックは交差接続により得られる。
さらに詳しく説明すると、増幅器76の電圧出力端子80は
フィードバック抵抗108を通って増幅器52の電圧入力端
子へ接続され、一方、増幅100の電圧出力端子104はフィ
ードバック抵抗110を通って増幅器50の電圧入力端子へ
接続されている。増幅器50および52中で導入された共通
モード変調エラーの消去は交差接続されたフィードバッ
クループおよび抵抗Rgmによるフィードバック入力54お
よび56の相互接続により達成される。増幅器40は、両電
圧入力端子46,48が高いインピーダンスを有するために
低いショット雑音を有する。増幅器40は完全な差動であ
り、電圧および電流フィードバックの効果を達成でき
る。
さらに詳しく説明すると、増幅器76の電圧出力端子80は
フィードバック抵抗108を通って増幅器52の電圧入力端
子へ接続され、一方、増幅100の電圧出力端子104はフィ
ードバック抵抗110を通って増幅器50の電圧入力端子へ
接続されている。増幅器50および52中で導入された共通
モード変調エラーの消去は交差接続されたフィードバッ
クループおよび抵抗Rgmによるフィードバック入力54お
よび56の相互接続により達成される。増幅器40は、両電
圧入力端子46,48が高いインピーダンスを有するために
低いショット雑音を有する。増幅器40は完全な差動であ
り、電圧および電流フィードバックの効果を達成でき
る。
高インピーダンスクランプ112および114は増幅器76お
よび100の各入力端子に接続されている。入力端子Vin+
およびVin-がしきい値を越えた場合には、クランプ112
および114はそれぞれ入力78および102における信号を制
限する。したがって出力増幅器76および100は過駆動さ
れない。しかしながら、出力信号Vout-およびVout+もま
たクランプされ、フィードバックループは実効的に開放
される。その結果、さらに入力信号が増加すると、それ
は抵抗Rgmの両端間の電圧として現れる。この抵抗はほ
ぼ５Ω乃至10Ωの範囲であるから、結果的に流れる電流
は非常に大きく差動増幅器40のフロントエンドを構成し
ている増幅器50および52を損傷または破壊する可能性が
ある。クランプ回路30は電流をフロントエンド増幅器か
ら他へ転流させてそのような状態の発生を阻止する。
よび100の各入力端子に接続されている。入力端子Vin+
およびVin-がしきい値を越えた場合には、クランプ112
および114はそれぞれ入力78および102における信号を制
限する。したがって出力増幅器76および100は過駆動さ
れない。しかしながら、出力信号Vout-およびVout+もま
たクランプされ、フィードバックループは実効的に開放
される。その結果、さらに入力信号が増加すると、それ
は抵抗Rgmの両端間の電圧として現れる。この抵抗はほ
ぼ５Ω乃至10Ωの範囲であるから、結果的に流れる電流
は非常に大きく差動増幅器40のフロントエンドを構成し
ている増幅器50および52を損傷または破壊する可能性が
ある。クランプ回路30は電流をフロントエンド増幅器か
ら他へ転流させてそのような状態の発生を阻止する。
図２の概略回路は２つのABセル50および52を含み、そ
れらは差動増幅器40のフロントエンドとして動作する。
増幅器のフロントエンドと新しいクランプ回路だけがこ
の図では示されている。ABセル50および52はそれぞれNP
NバイポーラトランジスタQi1およびQi3を含み、それぞ
れコレクタが正電源VCCに接続され、それぞれエミッタ
が定電流源I1およびI3を通って負電源VEEに接続されて
いる。PNPバイポーラトランジスタQi2およびQi4は各エ
ミッタが定電流源I2およびI4を通って正電源VCCに接続
され、各コレクタが負電源VEEに接続されている。差動
入力電圧が電圧入力端子Vin+およびVin-および各入力抵
抗42および44を通ってトランジスタQi1,Qi2（Vin-に対
して）Qi3,Qi4（Vin+に対して）供給される。
れらは差動増幅器40のフロントエンドとして動作する。
増幅器のフロントエンドと新しいクランプ回路だけがこ
の図では示されている。ABセル50および52はそれぞれNP
NバイポーラトランジスタQi1およびQi3を含み、それぞ
れコレクタが正電源VCCに接続され、それぞれエミッタ
が定電流源I1およびI3を通って負電源VEEに接続されて
いる。PNPバイポーラトランジスタQi2およびQi4は各エ
ミッタが定電流源I2およびI4を通って正電源VCCに接続
され、各コレクタが負電源VEEに接続されている。差動
入力電圧が電圧入力端子Vin+およびVin-および各入力抵
抗42および44を通ってトランジスタQi1,Qi2（Vin-に対
して）Qi3,Qi4（Vin+に対して）供給される。
NPNトランジスタQo2およびQo4はそれらのベースがそ
れぞれトランジスタQi2およびQi4のエミッタに接続さ
れ、それらのエミッタはそれぞれPNPトランジスタQo1お
よびQo3のエミッタに接続されている。トランジスタQo1
およびQo3のベースはトランジスタQi1およびQi3のエミ
ッタに接続されている。トランジスタQo2およびQo1のエ
ミッタは電流フィードバック入力端子124に接続され、
一方、トランジスタQo4およびQo3のエミッタは電流フィ
ードバック入力端子126に接続されている。トランジス
タQo2、Qo1、Qo4、Qc3のコレクタはそれぞれプッシュプ
ル電流出力端子128,130,132,134に接続されている。
れぞれトランジスタQi2およびQi4のエミッタに接続さ
れ、それらのエミッタはそれぞれPNPトランジスタQo1お
よびQo3のエミッタに接続されている。トランジスタQo1
およびQo3のベースはトランジスタQi1およびQi3のエミ
ッタに接続されている。トランジスタQo2およびQo1のエ
ミッタは電流フィードバック入力端子124に接続され、
一方、トランジスタQo4およびQo3のエミッタは電流フィ
ードバック入力端子126に接続されている。トランジス
タQo2、Qo1、Qo4、Qc3のコレクタはそれぞれプッシュプ
ル電流出力端子128,130,132,134に接続されている。
電流源I1,I2,I3,I4はトランジスタQi1,Qi2,Qi3,Qi4,Q
o1,Qo2,Qo3,Qo4を通って適当な静止バイアス電流を設定
するように一定バイアス電流を流す。各入力信号Vin+お
よびVin-が変化するとき、トランジスタQi1,Qi2,Qi3,Qi
4,Qo1,Qo2,Qo3,Qo4のエミッタにおける電圧が追従す
る。さらに詳しく説明すると、トランジスタQi1,Qi3お
よびQi2,Qi4のエミッタにおける電圧は各入力電圧Vin+
およびVin-およびフロントエンド出力端子124および126
における電圧Vf＋およびVf−に比較して順方向バイアス
された１個のダイオードの電圧降下Vbeだけ下と上の電
圧である。Qo1/Qo2およびQo3/Qo4の接続されたエミッタ
における電圧は実質的にVin+およびVin-に等しい。抵抗
Rgmは端子124と126との間に接続されて共通モードエラ
ーを消去する。
o1,Qo2,Qo3,Qo4を通って適当な静止バイアス電流を設定
するように一定バイアス電流を流す。各入力信号Vin+お
よびVin-が変化するとき、トランジスタQi1,Qi2,Qi3,Qi
4,Qo1,Qo2,Qo3,Qo4のエミッタにおける電圧が追従す
る。さらに詳しく説明すると、トランジスタQi1,Qi3お
よびQi2,Qi4のエミッタにおける電圧は各入力電圧Vin+
およびVin-およびフロントエンド出力端子124および126
における電圧Vf＋およびVf−に比較して順方向バイアス
された１個のダイオードの電圧降下Vbeだけ下と上の電
圧である。Qo1/Qo2およびQo3/Qo4の接続されたエミッタ
における電圧は実質的にVin+およびVin-に等しい。抵抗
Rgmは端子124と126との間に接続されて共通モードエラ
ーを消去する。
端子124および126は表面上はプッシュプル電圧出力端
子であるが、増幅器中においては電流フィードバック入
力端子として機能し、外部ソースから増幅器への電流フ
ィードバック入力を受けるものとみることができる。ト
ランジスタQo1/Qo2およびQo3/Qo4のエミッタはそれぞれ
端子124および126に接続されているから、外部回路に対
する端子124および126により表されるインピーダンスは
低く、電流は端子124および126を通って出入りする。
子であるが、増幅器中においては電流フィードバック入
力端子として機能し、外部ソースから増幅器への電流フ
ィードバック入力を受けるものとみることができる。ト
ランジスタQo1/Qo2およびQo3/Qo4のエミッタはそれぞれ
端子124および126に接続されているから、外部回路に対
する端子124および126により表されるインピーダンスは
低く、電流は端子124および126を通って出入りする。
新しいクランプ回路136は電流操縦セル（current st
eering cell）を含み、それは差動入力の両端子間の電
圧Vin+およびVin-をしきい値電圧と比較し、しきい値が
合致するときにはバイアス電流を増幅器のフロントエン
ド入力トランジスタ、すなわちトランジスタQo1,Qo2,Qo
3,Qo4から転流して、それによってそれらのトランジス
タをオフに切替え、過大な電流が抵抗Rgmを通って流れ
ることを阻止する。
eering cell）を含み、それは差動入力の両端子間の電
圧Vin+およびVin-をしきい値電圧と比較し、しきい値が
合致するときにはバイアス電流を増幅器のフロントエン
ド入力トランジスタ、すなわちトランジスタQo1,Qo2,Qo
3,Qo4から転流して、それによってそれらのトランジス
タをオフに切替え、過大な電流が抵抗Rgmを通って流れ
ることを阻止する。
電流操縦セル138および140はバイアス電流をトランジ
スタQo1のベースから転流して流れないように接続さ
れ、セル142および144はバイアス電流をトランジスタQo
3のベースから転流させるように接続され、セル146およ
び148はバイアス電流をトランジスタQo4のベースから転
流させるように接続され、セル150および152はバイアス
電流をトランジスタQo2のベースから転流させるように
接続される。しきい値回路154,156,158,160は入力信号V
in+およびVin-をレベルシフトして電流操縦セルによる
比較に対してしきい値電圧を設定する。任意選択的に、
逆方向バイアス回路161が接続されて、電流操縦セルが
これらのトランジスタをオフにするときに出力トランジ
スタQo1,Qc2,Qo3,Qo4のベース・エミッタ接合部をさら
に逆バイアスすることもできる。
スタQo1のベースから転流して流れないように接続さ
れ、セル142および144はバイアス電流をトランジスタQo
3のベースから転流させるように接続され、セル146およ
び148はバイアス電流をトランジスタQo4のベースから転
流させるように接続され、セル150および152はバイアス
電流をトランジスタQo2のベースから転流させるように
接続される。しきい値回路154,156,158,160は入力信号V
in+およびVin-をレベルシフトして電流操縦セルによる
比較に対してしきい値電圧を設定する。任意選択的に、
逆方向バイアス回路161が接続されて、電流操縦セルが
これらのトランジスタをオフにするときに出力トランジ
スタQo1,Qc2,Qo3,Qo4のベース・エミッタ接合部をさら
に逆バイアスすることもできる。
各電流操縦セルはバイポーラトランジスタと電流源の
異なった対から構成される。セル146,148,150,152はNPN
バイポーラトランジスタQ1,Q2,Q3,Q4,Q5,Q6,Q7,Q8を含
み、各対のエミッタはそれぞれ電流源I5,I6,I7,I8を通
って負電源端子VEEに接続されている。トランジスタQ2,
Q4,Q6,Q8のコレクタは正電源端子VCCに接続される。同
様に、セル138,140,142,144はPNPバイポーラトランジス
タQ9,Q10,Q11,Q12,Q13,Q14,Q15,Q16を含み、各対のエミ
ッタはそれぞれ電流源I9,I10,I11,I12を通って正電源端
子VCCに接続されている。トランジスタQ10,Q12,Q14,Q16
のコレクタは負電源端子VEEに接続される。
異なった対から構成される。セル146,148,150,152はNPN
バイポーラトランジスタQ1,Q2,Q3,Q4,Q5,Q6,Q7,Q8を含
み、各対のエミッタはそれぞれ電流源I5,I6,I7,I8を通
って負電源端子VEEに接続されている。トランジスタQ2,
Q4,Q6,Q8のコレクタは正電源端子VCCに接続される。同
様に、セル138,140,142,144はPNPバイポーラトランジス
タQ9,Q10,Q11,Q12,Q13,Q14,Q15,Q16を含み、各対のエミ
ッタはそれぞれ電流源I9,I10,I11,I12を通って正電源端
子VCCに接続されている。トランジスタQ10,Q12,Q14,Q16
のコレクタは負電源端子VEEに接続される。
全てのセル138〜152の動作は類似しており、また、し
きい値回路154〜160の動作も類似しているから、１つの
セルの動作だけについて詳しく説明する。セル152はト
ランジスタQo2のベースからのバイアス電流を操縦をす
るように接続されている。しきい値回路158はNPNバイポ
ーラトランジスタQt1を含み、そのコレクタは正電源端
子VCCに接続され、ベースは増幅器の反転入力Vin-に接
続され、エミッタは３個の直列接続されたダイオードD1
〜D3に接続されている。これらのダイオードD1〜D3は抵
抗Rt1と電流源I13を通って負電源端子VEEに接続されて
いる。トランジスタQt1のベースエミッタ電圧と各ダイ
オードの順方向電圧降下電圧が等しく、0.7Vであると仮
定すると、トランジスタQ8のベースはVin-に対して−2.
8Vである。同様にしきい値回路160はNPNバイポーラトラ
ンジスタQt2を含み、そのコレクタは正電源端子VCCに接
続され、ベースは増幅器の非反転入力Vin+に接続され、
エミッタは３個の直列接続されたダイオードD4〜D6に接
続されている。これらのダイオードD4〜D6は抵抗Rt2と
電流源I14を通って負電源端子VEEに接続される。好まし
い実施形態では抵抗Rt2と電流源I14はRt2の両端に200mV
の電圧降下を生じるように選択される。トランジスタQt
1のベースエミッタ電圧と各ダイオードの順方向電圧降
下電圧が等しく、0.7Vであると仮定すると、トランジス
タQ8のベースはVin+に対して−3.0Vである。
きい値回路154〜160の動作も類似しているから、１つの
セルの動作だけについて詳しく説明する。セル152はト
ランジスタQo2のベースからのバイアス電流を操縦をす
るように接続されている。しきい値回路158はNPNバイポ
ーラトランジスタQt1を含み、そのコレクタは正電源端
子VCCに接続され、ベースは増幅器の反転入力Vin-に接
続され、エミッタは３個の直列接続されたダイオードD1
〜D3に接続されている。これらのダイオードD1〜D3は抵
抗Rt1と電流源I13を通って負電源端子VEEに接続されて
いる。トランジスタQt1のベースエミッタ電圧と各ダイ
オードの順方向電圧降下電圧が等しく、0.7Vであると仮
定すると、トランジスタQ8のベースはVin-に対して−2.
8Vである。同様にしきい値回路160はNPNバイポーラトラ
ンジスタQt2を含み、そのコレクタは正電源端子VCCに接
続され、ベースは増幅器の非反転入力Vin+に接続され、
エミッタは３個の直列接続されたダイオードD4〜D6に接
続されている。これらのダイオードD4〜D6は抵抗Rt2と
電流源I14を通って負電源端子VEEに接続される。好まし
い実施形態では抵抗Rt2と電流源I14はRt2の両端に200mV
の電圧降下を生じるように選択される。トランジスタQt
1のベースエミッタ電圧と各ダイオードの順方向電圧降
下電圧が等しく、0.7Vであると仮定すると、トランジス
タQ8のベースはVin+に対して−3.0Vである。
正常の動作中において、ノード46とノード48はほぼ接
地レベルにある。ノード46がノード48の電位を200mV以
上超過しない限り、トランジスタQ7はオフであり、差動
増幅器のトランジスタ対のテール電流I8はトランジスタ
Q8によって供給される。しかしながら、Vin+がVin-より
200mV以上超過したならば、トランジスタQ8はオフに切
替えられ、トランジスタQ7はオンになり、テール電流I8
は電流源I2によって供給される。この実施形態では、テ
ール電流I5〜I12はバイアス電流I1〜I4と同じ大きさで
あり、その結果、全バイアス電流I2はトランジスタQ7へ
向けられ、トランジスタQo2は遮断されてオフなる。同
様に、いずれの極性でもしきい値Vin+、Vin-を越えた電
圧差はトランジスタQo1〜Qo4をオフに切替え、したがっ
て電流が抵抗Rgmを流れるのを阻止して、増幅器50およ
び52を保護する。
地レベルにある。ノード46がノード48の電位を200mV以
上超過しない限り、トランジスタQ7はオフであり、差動
増幅器のトランジスタ対のテール電流I8はトランジスタ
Q8によって供給される。しかしながら、Vin+がVin-より
200mV以上超過したならば、トランジスタQ8はオフに切
替えられ、トランジスタQ7はオンになり、テール電流I8
は電流源I2によって供給される。この実施形態では、テ
ール電流I5〜I12はバイアス電流I1〜I4と同じ大きさで
あり、その結果、全バイアス電流I2はトランジスタQ7へ
向けられ、トランジスタQo2は遮断されてオフなる。同
様に、いずれの極性でもしきい値Vin+、Vin-を越えた電
圧差はトランジスタQo1〜Qo4をオフに切替え、したがっ
て電流が抵抗Rgmを流れるのを阻止して、増幅器50およ
び52を保護する。
任意選択的に、逆バイアス回路161は２個のPNPトラン
ジスタQr1およびQr4を含み、それらのコレクタは負電源
端子VEEに接続され、各エミッタはダイオードD13および
D14を通ってトランジスタQo1とQo3のベースに接続され
ている。NPNトランジスタQr2およびQr3は、それらのコ
レクタがは正電源端子VCCに接続され、各エミッタはダ
イオードD15およびD16を通ってトランジスタQo2とQo4の
ベースに接続されている。トランジスタQr1〜Qr4のベー
スは信号接地点に接続される。正常の動作中において、
バイアス電流がクランプ回路136に導かれないとき、全
てのトランジスタQr1〜Qr4はオフである。入力信号が過
駆動のとき、すなわち、Vin+端子とVin-端子との間の電
圧がしきい値を越えるとき、トランジスタQ1,Q3,Q5,Q7,
Q9,Q11,Q13,Q15はオンに切替えられ、電流をトランジス
タQr1〜Qr4に供給してそれらをオンに切替え、トランジ
スタQo1とQo3のベースの電圧をほぼ２個のダイオード電
圧降下だけ接地電位より上にクランプし、トランジスタ
Qo2とQo4のベースの電圧をほぼ２個のダイオード電圧降
下だけ接地電位より下にクランプする、トランジスタQr
1〜Qr4のエミッタは強制的に接地電位にされ、したがっ
てそれらのベスエミッタ接合部を逆方向にバイアスす
る。
ジスタQr1およびQr4を含み、それらのコレクタは負電源
端子VEEに接続され、各エミッタはダイオードD13および
D14を通ってトランジスタQo1とQo3のベースに接続され
ている。NPNトランジスタQr2およびQr3は、それらのコ
レクタがは正電源端子VCCに接続され、各エミッタはダ
イオードD15およびD16を通ってトランジスタQo2とQo4の
ベースに接続されている。トランジスタQr1〜Qr4のベー
スは信号接地点に接続される。正常の動作中において、
バイアス電流がクランプ回路136に導かれないとき、全
てのトランジスタQr1〜Qr4はオフである。入力信号が過
駆動のとき、すなわち、Vin+端子とVin-端子との間の電
圧がしきい値を越えるとき、トランジスタQ1,Q3,Q5,Q7,
Q9,Q11,Q13,Q15はオンに切替えられ、電流をトランジス
タQr1〜Qr4に供給してそれらをオンに切替え、トランジ
スタQo1とQo3のベースの電圧をほぼ２個のダイオード電
圧降下だけ接地電位より上にクランプし、トランジスタ
Qo2とQo4のベースの電圧をほぼ２個のダイオード電圧降
下だけ接地電位より下にクランプする、トランジスタQr
1〜Qr4のエミッタは強制的に接地電位にされ、したがっ
てそれらのベスエミッタ接合部を逆方向にバイアスす
る。
図３は、単一の増幅器記号で示した増幅器40を利用す
るサブレンジアナログデジタルコンバータ（ADC）170を
示している。差動入力端子に供給された差動アナログ入
力Vin+とVin-は差動サンプルおよび保持回路に供給さ
れ、その出力は抵抗RA＋およびRA−を通って増幅器40の
電圧入力端子（＋）および（−）に供給される。回路17
2の出力は粗ビットADC174とデジタルアナログコンバー
タ（DAC）176を通って直接入力端子（＋）および（−）
に供給される。
るサブレンジアナログデジタルコンバータ（ADC）170を
示している。差動入力端子に供給された差動アナログ入
力Vin+とVin-は差動サンプルおよび保持回路に供給さ
れ、その出力は抵抗RA＋およびRA−を通って増幅器40の
電圧入力端子（＋）および（−）に供給される。回路17
2の出力は粗ビットADC174とデジタルアナログコンバー
タ（DAC）176を通って直接入力端子（＋）および（−）
に供給される。
回路172およびDAC176の出力電流はそれらの端子
（＋）および（−）で減算的に加算される。回路172の
出力は全入力信号を表し、一方、DAC176の出力は例えば
トランケーションにより得られたその粗近似を表してい
る。回路172とDAC176の出力の差はもとの入力信号と粗
近似値との差である。サブレンジ信号は増幅器40により
増幅され、論理装置178に供給され、この論理装置178は
サブレンジ信号をデジタル形態に変換してそれをADC174
からの粗デジタル信号と組合わせてデジタル形態の入力
信号を再構成する。
（＋）および（−）で減算的に加算される。回路172の
出力は全入力信号を表し、一方、DAC176の出力は例えば
トランケーションにより得られたその粗近似を表してい
る。回路172とDAC176の出力の差はもとの入力信号と粗
近似値との差である。サブレンジ信号は増幅器40により
増幅され、論理装置178に供給され、この論理装置178は
サブレンジ信号をデジタル形態に変換してそれをADC174
からの粗デジタル信号と組合わせてデジタル形態の入力
信号を再構成する。
サブレンジ機能はADC170が比較的微細な分解能を有す
ることを可能にしながら、比較的粗い分解能またはビッ
ト数でADCを使用する。これはADC170のコストを減少す
る。しかしながら、種々の応用において信号の高振幅部
分、またはスイッチング過渡現象がVin+およびVin-の入
力端子に偶発的に供給され、結果的に増幅器40のフロン
トエンドに前述のように損傷を与える可能性がある。本
発明はこのように損傷を阻止することができる。
ることを可能にしながら、比較的粗い分解能またはビッ
ト数でADCを使用する。これはADC170のコストを減少す
る。しかしながら、種々の応用において信号の高振幅部
分、またはスイッチング過渡現象がVin+およびVin-の入
力端子に偶発的に供給され、結果的に増幅器40のフロン
トエンドに前述のように損傷を与える可能性がある。本
発明はこのように損傷を阻止することができる。
以上、本発明の特定の実施形態が例示の目的で与えら
れ、説明された。これは開示された形態に正確にしたが
った本発明を限定することを意図するものではなく、上
述の教示から多くの変形変更が可能である。例えば、新
しいクランプ回路は種々の増幅器や種々の構造を有する
ADCに有効に使用することが可能である。ここ記載され
た実施形態は本発明の原理およびその適用を最もよく説
明するために選ばれてものであり、当業者は本発明の最
良の利用が可能である。本発明の技術的範囲は請求の範
囲の記載によってのみ限定されるものである。
れ、説明された。これは開示された形態に正確にしたが
った本発明を限定することを意図するものではなく、上
述の教示から多くの変形変更が可能である。例えば、新
しいクランプ回路は種々の増幅器や種々の構造を有する
ADCに有効に使用することが可能である。ここ記載され
た実施形態は本発明の原理およびその適用を最もよく説
明するために選ばれてものであり、当業者は本発明の最
良の利用が可能である。本発明の技術的範囲は請求の範
囲の記載によってのみ限定されるものである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 コサカ、ロジャー・エヌ アメリカ合衆国、カリフォルニア州 90503、トーランス、エメラルド・スト リート・ナンバー 47 3922 (72)発明者 リンダー、ロイド・エフ アメリカ合衆国、カリフォルニア州 91301、アグーラ・ヒルズ、パトリッ ク・ヘンリー・プレイス 3730 (72)発明者 フェルダー、ベンジャミン アメリカ合衆国、カリフォルニア州 91350、ソーガス、アリバ・ドライブ 22667 (72)発明者 マックマリン、ドナルド・ジー アメリカ合衆国、カリフォルニア州 92688、ランチョ・サンタ・マルガリー タ、ヘリアンサス 17 (72)発明者 トラン、ケルビン・ティー アメリカ合衆国、カリフォルニア州 90745、カーソン、イー・パシフィッ ク・ストリート 523 (56)参考文献 特開 昭57−9106（ＪＰ，Ａ) 特開 昭63−190421（ＪＰ，Ａ) 米国特許4166983（ＵＳ，Ａ) 米国特許5410274（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/52 H03F 3/26 H03F 3/45 H03M 1/12
Claims (7)
- 【請求項１】差動増幅器であって、 差動電圧入力部を有する差動入力段と、ここで前記差動
電圧入力部は出力端子を有する増幅手段に接続されてお
り、前記出力端子は抵抗を介して対応する増幅手段の電
流フィードバック入力端子に接続されており、そして 電流クランプ手段とを具備し、 前記電流クランプ手段は、 前記差動電圧入力部に接続されてそれら差動電圧入力部
間の電圧をしきい値と比較する比較回路と、 電流転流回路とを含み、 前記比較回路は （ｉ）テール電流を有する差動トランジスタ対と、 （ii）しきい値回路とを含み、 前記しきい値回路は前記差動トランジスタ対の制御端子
に前記差動増幅器の前記差動電圧入力部に現れる差動入
力電圧に対応する電圧を提供するように構成され、しき
い値電圧が各前記差動入力電圧をレベルシフトすること
により設定され、 前記電流転流回路は前記増幅手段のバイアス電流を転流
するように結合され、そして前記差動電圧入力部間の電
圧をしきい値電圧と比較するための電流操縦セルを含む
前記比較回路により前記転流が制御される ことを特徴とする差動増幅器。 - 【請求項２】前記しきい値回路と差動トランジスタ対
は、差動電圧入力部間の電圧が前記しきい値電圧を越え
るときには、前記差動トランジスタ対のテール電流を前
記増幅手段のバイアス電流源から転流するように結合さ
れ、ここで前記しきい値電圧は他方のレベルシフトされ
た値との差である請求項１記載の差動増幅器。 - 【請求項３】前記差動入力段は複数のバイポーラ出力ト
ランジスタを含み、前記電流クランプ手段はさらに、差
動電圧入力部間の電圧が前記しきい値電圧を越えるとき
に前記出力トランジスタのベース・エミッタ接合を逆バ
イアスするように構成された逆バイアス回路を具備して
いる請求項２記載の差動増幅器。 - 【請求項４】サブレンジアナログ・デジタルコンバータ
であって、 差動アナログ信号を受信して保持するように構成された
サンプルおよび保持回路と、 前記サンプルおよび保持回路からそこに保持されたアナ
ログ信号を受信するように接続され、そして前記アナロ
グ信号をデジタル信号に変換するアナログ・デジタルコ
ンバータと、 前記アナログ・デジタルコンバータからの前記デジタル
信号をアナログ信号に変換するように接続されたデジタ
ル・アナログコンバータと、 前記サンプルおよび保持回路ならびに前記デジタル・ア
ナログコンバータからアナログ信号を受信してそれらの
入力に基づいてアナログ信号を生成するように接続され
た差動増幅器とを具備し、 前記差動増幅器は、 差動電圧入力部を有する差動入力段と、ここで前記差動
電圧入力部は出力端子を有する増幅手段に接続されてお
り、前記出力端子は抵抗を介して対応する増幅手段の電
流フィードバック入力端子に接続されており、そして 電流クランプ手段とを具備し、 前記電流クランプ手段は、 前記差動電圧入力部に接続されてそれら差動入力部間の
電圧をしきい値と比較する比較回路と、 電流転流回路とを含み、 前記比較回路は （ｉ）テール電流を有する差動トランジスタ対と、 （ii）しきい値回路とを含み、 前記しきい値回路は前記差動トランジスタ対の制御端子
に前記差動増幅器の前記差動電圧入力部に現れる差動入
力電圧に対応する電圧を提供するように構成され、しき
い値電圧が各前記差動入力電圧をレベルシフトすること
により設定され、 前記電流転流回路は前記増幅手段のバイアス電流を転流
するように結合され、そして前記差動電圧入力部間の電
圧をしきい値電圧と比較するための電流操縦セルを含む
前記比較回路により前記転流が制御される ことを特徴とするサブレンジアナログ・デジタルコンバ
ータ。 - 【請求項５】前記しきい値回路と差動トランジスタ対
は、差動電圧入力部間の電圧が前記しきい値電圧を越え
るときには前記差動トランジスタ対のテール電流を前記
増幅手段のバイアス電流源から転流するように結合され
ており、ここで前記しきい値電圧は他方のレベルシフト
された値との差である請求項４記載のサブレンジアナロ
グ・デジタルコンバータ。 - 【請求項６】前記差動入力段は複数のバイポーラ出力ト
ランジスタを含み、前記電流クランプ手段はさらに、差
動電圧入力部間の電圧が前記しきい値電圧を越えるとき
には前記出力トランジスタのベース・エミッタ接合を逆
バイアスするように構成された逆バイアス回路を具備し
ている請求項５記載のサブレンジアナログ・デジタルコ
ンバータ。 - 【請求項７】差動増幅器であって、 差動電圧入力部を有する差動入力段と、ここで前記差動
電圧入力部は出力端子を有する増幅手段に接続されてお
り、前記出力端子は抵抗を介して対応する増幅手段の電
流フィードバック入力端子に接続されており、そして 差動電圧入力部間の電圧がしきい値を越えたときに前記
差動入力段からバイアス電流を転流するように接続され
たクランプ回路とを含み、 ここで前記クランプ回路は、前記差動電圧入力部間の電
圧をしきい値と比較するために差動電圧入力部に接続さ
れた比較回路と電流転流回路とそして差動電圧入力部間
の電圧としきい値を比較する電圧操縦セルを含み、前記
電流操縦セルは前記増幅手段のバイアス電流を転流する
ように接続され、前記比較回路により前記転流が制御さ
れ、 ここで前記比較回路は テール電流を有する差動トランジスタ対と、そして しきい値回路とを含み、前記しきい値回路は前記差動ト
ランジスタ対の制御端子に前記差動増幅器の前記差動電
圧入力部に現れる差動入力電圧に対応する電圧を提供す
るように構成され、しきい値電圧が各前記差動入力電圧
をレベルシフトすることにより設定され、ここで前記し
きい値電圧は別のレベルシフトされた値との差であるこ
とを特徴とする差動増幅器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/843,200 US5859569A (en) | 1997-04-14 | 1997-04-14 | Current feedback differential amplifier clamp |
| US843,200 | 1997-04-14 | ||
| PCT/US1998/007058 WO1998047220A1 (en) | 1997-04-14 | 1998-04-09 | Current feedback differential amplifier clamp |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000505278A JP2000505278A (ja) | 2000-04-25 |
| JP3258339B2 true JP3258339B2 (ja) | 2002-02-18 |
Family
ID=25289315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54402898A Expired - Fee Related JP3258339B2 (ja) | 1997-04-14 | 1998-04-09 | 電流フィードバック差動増幅器クランプ |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5859569A (ja) |
| EP (1) | EP0910895B1 (ja) |
| JP (1) | JP3258339B2 (ja) |
| AT (1) | ATE235757T1 (ja) |
| DE (1) | DE69812526T2 (ja) |
| DK (1) | DK0910895T3 (ja) |
| ES (1) | ES2194313T3 (ja) |
| WO (1) | WO1998047220A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6587065B1 (en) * | 2002-04-29 | 2003-07-01 | Analog Devices, Inc. | Stable current-control reference systems |
| US9613178B2 (en) | 2015-01-13 | 2017-04-04 | The United States Of America, As Represented By The Secretary Of The Army | Integrated circuit topologies for discrete circuits |
| US10972815B2 (en) * | 2019-05-01 | 2021-04-06 | Semtech Corporation | Signal detection for GPON optical line terminal |
| US10972117B2 (en) | 2019-09-09 | 2021-04-06 | Analog Devices International Unlimited Company | Differential clamp circuits with current recirculation |
| US11277106B2 (en) | 2019-09-25 | 2022-03-15 | Analog Devices International Unlimited Company | Transimpedance amplifiers with adjustable input range |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2398408A1 (fr) * | 1977-07-21 | 1979-02-16 | Cit Alcatel | Circuit de limitation de la tension de sortie d'un amplificateur |
| US4791314A (en) * | 1986-11-13 | 1988-12-13 | Fairchild Semiconductor Corporation | Oscillation-free, short-circuit protection circuit |
| US4780689A (en) * | 1987-07-20 | 1988-10-25 | Comlinear Corporation | Amplifier input circuit |
| US5179355A (en) * | 1991-11-18 | 1993-01-12 | Elantec | Slew control in current feedback amplifiers |
| US5410274A (en) * | 1992-09-16 | 1995-04-25 | Hughes Aircraft Company | Single-ended and differential amplifiers with high feedback input impedance and low distortion |
| US5471175A (en) * | 1994-08-24 | 1995-11-28 | National Semiconductor Corporation | Input protection circuit for a CMOS comparator |
| US5530444A (en) * | 1995-01-05 | 1996-06-25 | Analog Devices, Inc. | Differential amplifiers which can form a residue amplifier in sub-ranging A/D converters |
-
1997
- 1997-04-14 US US08/843,200 patent/US5859569A/en not_active Expired - Fee Related
-
1998
- 1998-04-09 AT AT98918059T patent/ATE235757T1/de not_active IP Right Cessation
- 1998-04-09 DE DE69812526T patent/DE69812526T2/de not_active Expired - Fee Related
- 1998-04-09 WO PCT/US1998/007058 patent/WO1998047220A1/en active IP Right Grant
- 1998-04-09 EP EP98918059A patent/EP0910895B1/en not_active Expired - Lifetime
- 1998-04-09 DK DK98918059T patent/DK0910895T3/da active
- 1998-04-09 JP JP54402898A patent/JP3258339B2/ja not_active Expired - Fee Related
- 1998-04-09 ES ES98918059T patent/ES2194313T3/es not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5859569A (en) | 1999-01-12 |
| EP0910895B1 (en) | 2003-03-26 |
| ES2194313T3 (es) | 2003-11-16 |
| DE69812526T2 (de) | 2004-01-29 |
| JP2000505278A (ja) | 2000-04-25 |
| DK0910895T3 (da) | 2003-06-10 |
| DE69812526D1 (de) | 2003-04-30 |
| EP0910895A1 (en) | 1999-04-28 |
| ATE235757T1 (de) | 2003-04-15 |
| WO1998047220A1 (en) | 1998-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3319175A (en) | Electronic amplifier with power supply switching | |
| US5410274A (en) | Single-ended and differential amplifiers with high feedback input impedance and low distortion | |
| TWI451690B (zh) | 轉換阻抗放大器 | |
| GB2069269A (en) | Supply voltage driver | |
| US5307024A (en) | Linearized level-shifting amplifier | |
| CA2278971A1 (en) | A wide dynamic range transimpedance amplifier | |
| US5294892A (en) | Two-stage rail-to-rail class AB operational amplifier | |
| JP3340250B2 (ja) | バッファ回路 | |
| JP3258339B2 (ja) | 電流フィードバック差動増幅器クランプ | |
| US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
| US4460873A (en) | Active differential output direct current offset voltage compensation circuit for a differential amplifier | |
| US3694668A (en) | Track and hold system | |
| US5986481A (en) | Peak hold circuit including a constant voltage generator | |
| US4383248A (en) | Latchable fast settling digital to analog converter bit switch | |
| US5124576A (en) | Track and hold amplifier | |
| EP0185411B1 (en) | Switching device for suppressing a signal | |
| US4922208A (en) | Output stage for an operational amplifier | |
| EP0117007A2 (en) | Analog-to-digital converter using absolute-value conversion | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| US4568840A (en) | Variable resistance circuit | |
| JPH04227305A (ja) | 増幅器 | |
| EP0566334B1 (en) | Sample and hold circuit with full signal modulation compensation using bipolar transistors of single conductivity type | |
| JPS6262084B2 (ja) | ||
| US4460876A (en) | Low consumption, wide-band linear amplifier operating in sliding class A | |
| GB2120486A (en) | High input impedance circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |