JP2000505278A - 電流フィードバック差動増幅器クランプ - Google Patents

Abstract

(57)【要約】 電流操縦回路ｆ差動入力が安全しきい値レベルを越えたとき差動電流加算増幅器のフロントエンドからバイアス電流を転流し、増幅器の出力段が過駆動されることを阻止する。また、フロントエンドのバイアス電流を転流させることによって増幅器のフロントエンド内のトランジスタをオフに切替えて過大な入力信号から生じる虞のある損傷からフロントエンドを保護する。

Description

【発明の詳細な説明】 電流フィードバック差動増幅器クランプ ［発明の技術分野］ 本発明は、一般的に、差動増幅器に関し、特に、電流フィードバック差動増幅 器のためのクランプに関する。 ［関係する技術の説明］ 電圧フィードバック増幅器は、高度の直線性と低い歪が主として要求される用 途において使用されている。しかしながら、電圧フィードバック増幅器は、回路 ノードにおける電圧を変化させるために回路ノードにおけるストレーキャパシタ ンスを充電および放電する必要があるので本質的に動作が遅い。 電流フィードバック増幅器は、回路ノードにおけるキャパシタンスを充電およ び放電するために利用できる電流が非常に大きいので典型的に電圧フィードバッ ク増幅器よりもはるかに動作速度を速くすることができる。電流フィードバック 増幅器の別のよく知られている利点は、高いスリューレートと帯域幅対利得が一 定していることである。電流フィードバック増幅器の２つの重要な欠点は、その フィードバック入力ノードのインピーダンスが低いためにその固有の線形性の限 界と過剰なショット電流雑音を有することである。 従来の電流フィードバック増幅器は、米国特許第4,780,689号明細書に記載さ れたトランスコンダクタンス増幅器の形態のＡＢ級プッシュプル入力段を含んで いる。２つのそのようなＡ／Ｂセルは米国特許第5,410,274号明細書に記載され たように差動フィードバック増幅器のフロントエンドとして使用されることがで きる。 入力段増幅器中に導入された共通モード変調エラーの消去は、バックエンド増 幅器の出力を抵抗フィードバックループを通ってフロントエンド入力と交差接続 し、抵抗を通ってフロントエンド増幅器出力と相互接続することによって達成さ れる。全体の増幅器は低いショット雑音を有しており、それはその電圧入力端子 の両方が高いインピーダンスを有し、完全に差動であり、電圧および電流フィー ドバックの利点を得ることができるからである。 高いインピーダンスのクランプはバックエンド増幅器の入力に接続され、その ためフロントエンド入力信号がしきい値を越えるときにはクランプは信号を出力 増幅器に対する入力において制限し、したがって、これらの増幅器がオーバード ライブされるのを確実に防止している。しかしながら、バックエンド出力もまた クランプされ、フィードバックループは実効的に開放される。その結果、入力信 号がさらに増加すると、それはフロントエンド増幅器の出力を接続する抵抗の両 端に現れる。この抵抗は一般に５Ω乃至１０Ωの範囲であるから、結果的に得ら れる電流は非常に大きくフロントエンド増幅器を損傷し、或いは破壊する虞があ る。 ［発明の概要］ 本発明は、差動電流加算増幅器の出力段が過駆動されるのを阻止し、同時にそ のような増幅器のフロントエンドを保護するクランプ回路を得ることを目的とし ている。 本発明は、比較回路と電流操縦回路とを具備している。比較回路は差動増幅器 の両入力端子間の差電圧をしきい値と比較する。電流操縦回路は比較回路によっ て制御され、電流を差動増幅器の入力段のバイアス回路から転流させる。差動増 幅器の入力端子間の差電圧がしきい値を超過すると比較回路が電流操縦回路を付 勢して増幅器の入力段の出力トランジスタをオフに切替える。好ましい実施形態 では、トランジスタは、差入力信号の極性に関係なく、差がしきい値を越えた場 合には常にオフに切替える。 任意選択的に設けられた逆バイアス回路が新しいクランプに付加されて入力段 増幅器のベースエミッタ接合を逆方向にバイアスし、さらに入力電圧が予め定め られたしきい値を越えたとき差動増幅器の入力セクション全体を遮断することを 確実にしてもよい。 新しいクランプを含む差動電流加算増幅器は、特にサブレンジのアナログデジ タルコンバータ（ＡＤＣ）における使用に適している。そのようなＡＤＣではし ばしばスイッチング過渡現象が発生し、そのようなＡＤＣにおいて使用された電 流加算増幅器の差動入力に結合される可能性がある。過電圧はまたその他の理由 でＡＤＣの入力に与えられる可能性がある。本発明のクランプ回路は、実質的に ＡＤＣ動作速度を低下させることなく、そのような過渡現象からＡＤＣの増幅器 の入力セクションを保護することができる。 本発明のこれらおよびその他の特徴および利点は、添付図面と共に以下の詳細 な説明を参照することによって当業者には明白であろう。 ［図面の簡単な説明］ 図１は、本発明のクランプ回路を含む新しい差動増幅器の概略電気回路図であ る。 図２は、本発明のクランプ回路の詳細図を含む図１の差動増幅器のフロントエ ンドの概略電気回路図である。 図３は、図１の増幅器を含むサブレンジＡＤＣを示す電気ブロック図である。 ［発明の詳細な説明］ 本発明のクランプ回路は、差動入力電圧が予め定められたしきい値を越えた場 合には差動増幅器の入力段からバイアス電流を転流させる電流操縦（転流）回路 を使用する。 図１は、差動電流フィードバック増幅器40の好ましい実施形態を示し、それは 図２を参照に詳細に説明するＡ／Ｂセルを使用する。差動入力信号V_in+およびＶ_in- は入力抵抗42および44を通ってそれぞれ電流フィードバックトランスコンダ クタンス増幅器46および48に供給される。クランプ回路30は増幅器50および52な らびに入力端子46および48に接続される。増幅器50および52の低インピーダンス 電流フィードバック入力端子54および56は抵抗Ｒgmによって互いに接続されてい る。 増幅器50は、それぞれＶＣＣおよびＶＥＥに接続されている電源端子60および 62と、プッシュプル電流出力端子64および66を有し、それらは電流ミラー68およ び70を通って高インピーダンスノード72に接続されている。積分電流補償キャパ シタ74はノード72と信号の接地点との間に接続されている。トランスコンダクタ ンス増幅器76は、ノード72に接続された電圧入力端子78と電圧出力端子80を備え 、電圧出力端子80は出力信号Ｖ_out+を生成する。ノード72、キャパシタ74、およ び増幅器76はトランスインピーダンス増幅器82を構成している。 増幅器52は、それぞれＶＣＣおよびＶＥＥに接続されている電源端子84および 86と、プッシュプル電流出力端子88および90を有し、それらは電流ミラー92およ び94を通って高インピーダンスノード96に接続されている。積分補償キャパシタ 98はノード96と信号の接地点との間に接続されている。トランスコンダクタンス 増幅器100は、ノード106に接続された電圧入力端子102と電圧出力端子104を備え 、電圧出力端子104は出力信号Ｖ_out-を生成する。ノード96、キャパシタ98、お よび増幅器100はトランスインピーダンス増幅器106を構成している。 ネガチブフィードバックは交差接続により得られる。さらに詳しく説明すると 、増幅器76の電圧出力端子80はフィードバック抵抗108を通って増幅器52の電圧 入力端子へ接続され、一方、増幅100の電圧出力端子104はフィードバック抵抗11 0を通って増幅器50の電圧入力端子へ接続されている。増幅器50および52中で導 入された共通モード変調エラーの消去は交差接続されたフィードバックループお よび抵抗Ｒgmによるフィードバック入力54および56の相互接続により達成される 。増幅器40は、両電圧入力端子46，48が高いインピーダンスを有するために低い ショット雑音を有する。増幅器40は完全な差動であり、電圧および電流フィード バックの効果を達成できる。 高インピーダンスクランプ112および114は増幅器76および100の各入力端子に 接続されている。入力信号Ｖ_in+およびＶ_in-がしきい値を越えた場合には、クラ ンプ112および114はそれぞれ入力78および102における信号を制限する。したが って出力増幅器76および100は過駆動されない。しかしながら、出力信号Ｖ_out- およびＶ_out+もまたクランプされ、フィードバックループは実効的に開放される 。その結果、さらに入力信号が増加すると、それは抵抗Ｒgmの両端間の電圧とし て現れる。この抵抗はほぼ５Ω乃至１０Ωの範囲であるから、結果的に流れる電 流は非常に大きく差動増幅器40のフロントエンドを構成している増幅器50および 52を損傷または破壊する可能性がある。クランプ回路30は電流をフロントエンド 増幅器から他へ転流させてそのような状態の発生を阻止する。 図２の概略回路は２つのＡＢセル50および52を含み、それらは差動増幅器40の フロントエンドとして動作する。増幅器のフロントエンドと新しいクランプ回路 だけがこの図では示されている。ＡＢセル50および52はそれぞれＮＰＮバイポー ラトランジスタＱi1およびＱi3を含み、それぞれコレクタが正電源ＶＣＣに接続 され、それぞれエミッタが定電流源Ｉ1およびＩ3を通って負電源ＶＥＥに接続 されている。ＰＮＰバイポーラトランジスタＱi2およびＱi4は各エミッタが定電 流源Ｉ2およびＩ4を通って正電源ＶＣＣに接続され、各コレクタが負電源ＶＥＥ に接続されている。差動入力電圧が電圧入力端子Ｖ_in+およびＶ_in-および各入力 抵抗42および44を通ってトランジスタＱi1，Ｑi2（Ｖ_in-に対して）Ｑi3，Ｑi4 （Ｖ_in+に対して）供給される。 ＮＰＮトランジスタＱo2およびＱo4はそれらのベースがそれぞれトランジスタ Ｑi2およびＱi4のエミッタに接続され、それらのエミッタはそれぞれＰＮＰトラ ンジスタＱo1およびＱo3のエミッタに接続されている。トランジスタＱo1および Ｑo3のベースはトランジスタＱi1およびＱi3のエミッタに接続されている。トラ ンジスタＱo2およびＱo1のエミッタは電流フィードバック入力端子124に接続さ れ、一方、トランジスタＱo4およびＱo3のエミッタは電流フィードバック入力端 子126に接続されている。トランジスタＱo2、Ｑo1、Ｑo4、Ｑo3のコレクタはそ れぞれプッシュプル電流出力端子128,130,132,134に接続されている。 電流源Ｉ1,Ｉ2,Ｉ3,Ｉ4はトランジスタＱi1，Ｑi2，Ｑi3，Ｑi4，Ｑo1，Ｑo2 ，Ｑo3，Ｑo4を通って適当な静止バイアス電流を設定するように一定バイアス電 流を流す。各入力信号Ｖ_in+およびＶ_in-が変化するとき、トランジスタＱi1，Ｑ i2，Ｑi3，Ｑ14，Ｑo1，Ｑo2，Ｑo3，Ｑo4のエミッタにおける電圧が追従する。 さらに詳しく説明すると、トランジスタＱi1，Ｑi3およびＱi2，Ｑi4のエミッタ における電圧は各入力電圧Ｖ_in+およびＶ_in-およびフロントエンド出力端子124 および126における電圧Ｖf+およびＶf-に比較して順方向バイアスされた１個の ダイオードの電圧降下Ｖbeだけ下と上の電圧である。Ｑo1／Ｑo2およびＱo3／Ｑ o4の接続されたエミッタにおける電圧は実質的にＶ_in+およびＶ_in-に等しい。抵 抗Ｒgmは端子124と126との間に接続されて共通モードエラーを消去する。 端子124および126は表面上はプッシュプル電圧出力端子であるが、増幅器中に おいては電流フィードバック入力端子として機能し、外部ソースから増幅器への 電流フィードバック入力を受けるものとみることができる。トランジスタＱo1／ Ｑo2およびＱo3／Ｑo4のエミッタはそれぞれ端子124および126に接続されている から、外部回路に対する端子124および126により表されるインピーダンスは低く 、電流は端子124および126を通って出入りする。 新しいクランプ回路36は電流操縦セルを含み、それは差動入力の両端子間の電 圧Ｖ_in+およびＶ_in-をしきい値電圧と比較し、しきい値が合致するときにはバイ アス電流を増幅器のフロントエンド入力トランジスタ、すなわちトランジスタＱ o1，Ｑo2，Ｑo3，Ｑo4から転流して、それによってそれらのトランジスタをオフ に切替え、過大な電流が抵抗Ｒgmを通って流れることを阻止する。 電流操縦セル138および140はバイアス電流をトランジスタＱo1のベースから転 流して流れないように接続され、セル142および144はバイアス電流をトランジス タＱo3のベースから転流させるように接続され、セル146および148はバイアス電 流をトランジスタＱo4のベースから転流させるように接続され、セル150および1 52はバイアス電流をトランジスタＱo2のベースから転流させるように接続される 。しきい値回路154,156,158,160は入力信号Ｖ_in+およびＶ_in-をレヘルシフトし て電流操縦セルによる比較に対してしきい値電圧を設定する。任意選択的に、逆 方向バイアス回路161が接続されて、電流操縦セルがこれらのトランジスタをオ フにするときに出力トランジスタＱo1，Ｑo2，Ｑo3，Ｑo4のベース・エミッタ接 合部をさらに逆バイアスすることもできる。 各電流操縦セルはバイポーラトランジスタと電流源の異なった対から構成され る。セル146，148，150，152はＮＰＮバイポーラトランジスタＱ1,Ｑ2,Ｑ3,Ｑ4, Ｑ5,Ｑ6,Ｑ7,Ｑ8を含み、各対のエミッタはそれぞれ電流源Ｉ5,Ｉ6,Ｉ7,Ｉ8を通 って負電源端子ＶＥＥに接続されている。トランジスタＱ2,Ｑ4,Ｑ6,Ｑ8のコレ クタは正電源端子ＶＣＣに接続される。同様に、セル138,140,142,144はＰＮＰ バイポーラトランジスタＱ9，Ｑ10，Ｑ11，Ｑ12，Ｑ13，Ｑ14，Ｑ15，Ｑ16を含 み、各対のエミッタはそれぞれ電流源Ｉ9，１10，Ｉ11，Ｉ12を通って正電源端 子ＶＣＣに接続されている。トランジスタＱ10，Ｑ12，Ｑ14，Ｑ16のコレクタは 負電源端子ＶＥＥに接続される。 全てのセル138〜152の動作は類似しており、また、しきい値回路154〜160の動 作も類似しているから、１のセルの動作だけについて詳しく説明する。セル152 はトランジスタＱo2のベースからのバイアス電流を操縦をするように接続されて いる。しきい値回路158はＮＰＮバイポーラトランジスタＱtを含み、そのコレク タは正電源端子ＶＣＣに接続され、ベースは増幅器の反転入力Ｖ_in-に 接続され、エミッタは３個の直列接続されたダイオードＤ1〜Ｄ3に接続されてい る。これらのダイオードＤ1〜Ｄ3は抵抗Ｒt1と電流源Ｉ13を通って負電源端子Ｖ ＥＥに接続されている。トランジスタＱt1のベースエミッタ電圧と各ダイオード の順方向電圧降下電圧が等しく、０．７Ｖであると仮定すると、トランジスタＱ 8のベースはＶ_in-において−２．８Ｖである。同様にしきい値回路160はＮＰＮ バイポーラトランジスタＱt2を含み、そのコレクタは正電源端子ＶＣＣに接続さ れ、ベースは増幅器の非反転入力Ｖ_in+に接続され、エミッタは３個の直列接続 されたダイオードＤ4〜Ｄ6に接続されている。これらのダイオードＤ1〜Ｄ3は抵 抗Ｒt2と電流源Ｉ14を通って負電源端子ＶＥＥに接続される。好ましい実施形態 では抵抗Ｒt2と電流源Ｉ14はＲt2の両端に２００ｍＶの電圧降下を生じるように 選択される。トランジスタＱt1のベースエミッタ電圧と各ダイオードの順方向電 圧降下電圧が等しく、０．７Ｖであると仮定すると、トランジスタＱ8のベース はＶ_in+おいて−３．０Ｖである。 正常の動作中において、ノード46とノード48はほぼ接地レベルにある。ノード 46がノード48の電位を２００ｍＶ以上超過しない限り、トランジスタＱ7はオフ であり、差動増幅器のトランジスタ対のテール電流Ｉ８はトランジスタＱ8によ って供給される。しかしながら、Ｖ_in+がＶi_{n- よ}り２００ｍＶ以上超過したなら ば、トランジスタＱ8はオフに切替えられ、トランジスタＱ7はオンになり、テー ル電流Ｉ８は電流源Ｉ２によって供給される。この実施形態では、テール電流Ｉ 5〜Ｉ12はバイアス電流Ｉ１〜Ｉ4と同じ大きさであり、その結果、全バイアス電 流Ｉ2はトランジスタＱ7へ向けられ、トランジスタＱo2は遮断されてオフなる。 同様に、いずれの極性でもしきい値Ｖ_in+、Ｖ_in-を越えた電圧差はトランジスタ Ｑo1〜Ｑo4をオフに切替え、したがって電流が抵抗Ｒgmを流れるのを阻止して、 増幅器50および52を保護する。 任意選択的に、逆バイアス回路161は２個のＰＮＰトランジスタＱr1およびＱr 4を含み、それらのコレクタは負電源端子ＶＥＥに接続され、各エミッタはダイ オードＤ13およびＤ14を通ってトランジスタＱo1とＱo3のベースに接続されてい る。ＮＰＮトランジスタＱr2およびＱr3は、それらのコレクタがは正電源端子Ｖ ＣＣに接続され、各エミッタはダイオードＤ15およびＤ16を通ってトランジスタ Ｑo2とＱo4のベースに接続されている。トランジスタＱr1〜Ｑr4のベースは信号 接地点に接続される。正常の動作中において、すなわち、バイアス電流がクラン プ回路136に導かれないとき、全てのトランジスタＱr1〜Ｑr4はオフである。入 力信号が過駆動のとき、すなわち、Ｖ_in+端子とＶ_in-端子との間の電圧がしきい 値を越えるとき、トランジスタＱ1,Ｑ3,Ｑ5,Ｑ7,Ｑ9,Ｑ11，Ｑ13，Ｑ15はオンに 切替えられ、電流をトランジスタＱr1〜Ｑr4に供給してそれらをオンに切替え、 トランジスタＱo1とＱo3のベースの電圧をほぼ２個のダイオード電圧降下だけ接 地電位より上にクランプし、トランジスタＱo2とＱo4のベースの電圧をほぼ２個 のダイオード電圧降下だけ接地電位より下にクランプする。トランジスタＱr1〜 Ｑr4のエミッタは強制的に接地電位にされ、したがってそれらのベスエミッタ接 合部を逆方向にバイアスする。 図３は、単一の増幅器記号で示した増幅器40を利用するサブレンジアナログデ ジタルコンバータ（ＡＤＣ）170を示している。差動入力端子に供給された差動 アナログ入力Ｖ_in+とＶ_in-は差動サンプルおよび保持回路に供給され、その出力 は抵抗ＲＡ＋およびＲＡ−を通って増幅器40の電圧入力端子（＋）および（−） に供給される。回路172の出力は粗ビットＡＤＣ174とデジタルアナログコンバー タ（ＤＡＣ）176を通って直接入力端子（＋）および（−）に供給される。 回路172およびＤＡＣ176の出力電流はそれらの端子（＋）および（−）で減算 的に加算される。回路172の出力は全入力信号を表し、一方、ＤＡＣ176の出力は 例えばトランケーションにより得られたその粗近似を表している。回路172とＤ ＡＣ176の出力の差はもとの入力信号と粗近似値との差である。サブレンジ信号 は増幅器40により増幅され、論理装置178に供給され、この論理装置178はサブレ ンジ信号をデジタル形態に変換してそれをＡＤＣ174からの粗デジタル信号と組 合わせてデジタル形態の入力信号を再構成する。 サブレンジ機能はＡＤＣ170が比較的微細な分解能を有することを可能にしな がら、比較的粗い分解能またはビット数でＡＤＣを使用する。これはＡＤＣ170 のコストを減少する。しかしながら、種々の応用において信号の高振幅部分、ま たはスイッチング過渡現象がV_in+およびＶ_in-の入力端子に偶発的に供給され、 結果的に増幅器40のフロントエンドに前述のように損傷を与える可能性がある。 本発明はこのように損傷を阻止することができる。 以上、本発明の特定の実施形態が例示の目的で与えられ、説明された。これは 開示された形態に正確にしたがった本発明を限定することを意図するものではな く、上述の教示から多くの変形変更が可能である。例えば、新しいクランプ回路 は種々の増幅器や種々の構造を有するＡＤＣに有効に使用することが可能である 。ここに記載された実施形態は本発明の原理およびその適用を最もよく説明する ために選ばれてものであり、当業者は本発明の最良の利用が可能である。本発明 の技術的範囲は請求の範囲の記載によってのみ限定されるものである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 コサカ、ロジャー・エヌ アメリカ合衆国、カリフォルニア州 90503、トーランス、エメラルド・ストリ ート・ナンバー 47 3922 (72)発明者 リンダー、ロイド・エフ アメリカ合衆国、カリフォルニア州 91301、アグーラ・ヒルズ、パトリック・ ヘンリー・プレイス 3730 (72)発明者 フェルダー、ベンジャミン アメリカ合衆国、カリフォルニア州 91350、ソーガス、アリバ・ドライブ 22667 (72)発明者 マックマリン、ドナルド・ジー アメリカ合衆国、カリフォルニア州 92688、ランチョ・サンタ・マルガリータ、 ヘリアンサス 17 (72)発明者 トラン、ケルビン・ティー アメリカ合衆国、カリフォルニア州 90745、カーソン、イー・パシフィック・ ストリート 523

Claims (1)

1. 【特許請求の範囲】 １．増幅器に接続された差動電圧入力を有する差動入力段と、 電流クランプ手段とを具備し、 前記増幅器の出力は抵抗を通って各電流フィードバック入力に接続され、 前記電流クランプ手段は、 前記差動入力端子に接続されてそれら差動入力端子間の電圧をしきい値と比 較する比較回路と、 前記増幅器のバイアス電流を転流し、前記比較回路により前記転流が制御さ れる電流転流回路とを具備していることを特徴とする差動増幅器。 ２．前記比較回路はテール電流を有する差動トランジスタ対と、しきい値回路と を備え、このしきい値回路は前記増幅器の差動入力端子間に現れる差動電圧を表 す前記差動対の制御端子に電圧を与えるように接続され、しきい値電圧は前記差 動入力電圧に加算される請求項１記載の差動増幅器。 ３．前記しきい値回路と差動対は、差動入力電圧が前記しきい値電圧を越えると きには前記差動対のテール電流を前記増幅器のバイアス電流源から転流するよう に構成されている請求項２記載の差動増幅器。 ４．前記入力段は複数のバイポーラ出力トランジスタを含み、前記クランプ手段 はさらに、差動入力電圧が前記しきい値電圧を越えるときには前記出力トランジ スタのベース・エミッタ接合を逆バイアスするように構成された逆バイアス回路 を具備している請求項３記載の差動増幅器。 ５．差動アナログ信号を受信して保持するように構成されたサンプルおよび保持 回路と、 前記サンプルおよび保持回路からそこに保持されたアナログ信号を受信して前 記アナログ信号をデジタル信号に変換するアナログ・デジタルコンバータと、 前記アナログ・デジタルコンバータからのデジタル信号をアナログ信号に変換 するように接続されたデジタル・アナログコンバータと、 前記サンプルおよび保持回路ならびに前記デジタル・アナログコンバータから アナログ信号を受信してそれらの入力に基づいてアナログ信号を生成する差動増 幅器とを具備し、 前記増幅器は、 増幅器に接続された差動電圧入力を有する差動入力段と、 電流クランプ手段とを具備し、 増幅器の出力は抵抗を通って各電流フィードバック入力に接続され、 前記電流クランプ手段は、 前記差動入力端子に接続されてそれら差動入力端子間の電圧をしきい値と 比較する比較回路と、 前記増幅器のバイアス電流を転流し、前記比較回路により前記転流が制御 される電流転流回路とを具備していることを特徴とするサブレンジアナログ・デ ジタルコンバータ。 ６．前記比較回路は、テール電流を有する差動トランジスタ対と、しきい値回路 とを備え、このしきい値回路は前記増幅器の差動入力端子間に現れる差動電圧を 表す前記差動対の制御端子に電圧を与えるように接続され、しきい値電圧は前記 差動入力電圧に加算される請求項５記載のサブレンジアナログ・デジタルコンバ ータ。 ７．前記しきい値回路と差動対は、差動入力電圧が前記しきい値電圧を越えると きには前記差動対のテール電流を前記増幅器のバイアス電流源から転流するよう に構成されている請求項６記載のサブレンジアナログ・デジタルコンバータ。 ８．前記入力段は複数のバイポーラ出力トランジスタを含み、前記クランプ手段 はさらに、差動入力電圧が前記しきい値電圧を越えるときには前記出力トランジ スタのベース・エミッタ接合を逆バイアスするように構成された逆バイアス回路 を具備している請求項７記載のサブレンジアナログ・デジタルコンバータ。 ９．増幅器に接続された差動電圧入力を有する差動入力段と、 電流クランプ回路とを具備し、 前記増幅器の出力は抵抗を通って各電流フィードバック入力に接続され、 前記電流クランプ回路は、差動入力間の電圧がしきい値を越えたときに入力段 からのバイアス電流を転流するように構成されていることを特徴とする差動増幅 器。 １０．前記クランプ回路は、前記差動入力端子に接続されてそれら差動入力端子 の間の電圧をしきい値と比較する比較回路と、 前記増幅器のバイアス電流を転流し、前記比較回路により前記転流が制御さ れる電流転流回路とを具備している請求項９記載の差動増幅器。 １１．前記比較回路はテール電流を有する差動トランジスタ対と、しきい値回路 とを備え、このしきい値回路は前記増幅器の差動入力端子間に現れる差動電圧を 表す前記差動対の制御端子に電圧を与えるように接続され、しきい値電圧は前記 差動入力電圧に加算される請求項１０記載の差動増幅器。 １２．増幅器の入力信号を感知し、 予め定められた安全しきい値を越える感知された入力信号に応答して差動増幅 器からのバイアス電流を転流させることを特徴とする過入力信号から差動増幅器 を保護する方法。 １３．さらに、予め定められた安全しきい値を越える感知された入力信号に応答 して差動増幅器内のトランジスタのベース・エミッタ接合を逆バイアスするステ ップを含む請求項１２記載の方法。