JP3252781B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3252781B2
JP3252781B2 JP01347898A JP1347898A JP3252781B2 JP 3252781 B2 JP3252781 B2 JP 3252781B2 JP 01347898 A JP01347898 A JP 01347898A JP 1347898 A JP1347898 A JP 1347898A JP 3252781 B2 JP3252781 B2 JP 3252781B2
Authority
JP
Japan
Prior art keywords
film
insulating film
interlayer insulating
electrode
tantalum oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01347898A
Other languages
Japanese (ja)
Other versions
JPH11204518A (en
Inventor
宏之 喜多村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP01347898A priority Critical patent/JP3252781B2/en
Publication of JPH11204518A publication Critical patent/JPH11204518A/en
Application granted granted Critical
Publication of JP3252781B2 publication Critical patent/JP3252781B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板上の被処理物
を酸化する半導体装置の製造方法に関し、例えば、Ta
等の容量絶縁膜の酸化処理方法に関する。
The present invention relates to relates to a method of manufacturing a semiconductor device to oxidize the article to be treated on a substrate, e.g., Ta
The present invention relates to a method for oxidizing a capacitive insulating film such as 2 O 5 .

【0002】[0002]

【従来の技術】Ta (酸化タンタル)などの容量
絶縁膜は成膜後の状態では、膜中に欠陥、不純物が多数
含まれるためにリーク電流密度が高い。成膜後の熱処理
を行わない膜では、製造工程中に容量絶縁膜上に形成し
た金属電極との反応が進みリーク電流が増加する。
2. Description of the Related Art A capacitor insulating film such as Ta 2 O 5 (tantalum oxide) has a high leak current density after being formed because the film contains many defects and impurities. In a film that is not subjected to heat treatment after film formation, a reaction with a metal electrode formed on the capacitor insulating film during the manufacturing process proceeds, and a leak current increases.

【0003】Ta 膜の場合、酸素雰囲気中で例え
ば800℃の酸化処理を行うことによって膜中の欠陥、
不純物密度が減少するとともにTa の結晶化が起
こる。これによって安定性の高い膜となり、かつ、欠
陥、不純物が減少するため、リーク電流の低減が可能で
ある。しかし、高集積度の半導体メモリー等にTa
膜を適用する場合は、この酸化処理だけでは不十分に
なる。
In the case of a Ta 2 O 5 film, defects in the film can be obtained by performing an oxidation treatment at 800 ° C. in an oxygen atmosphere, for example.
As the impurity density decreases, crystallization of Ta 2 O 5 occurs. As a result, a film with high stability is obtained, and defects and impurities are reduced, so that leakage current can be reduced. However, Ta 2 O is used for highly integrated semiconductor memories.
When five films are applied, this oxidation treatment alone is not sufficient.

【0004】このため、基板を加熱しつつ処理容器内で
酸素プラズマを生成する酸素プラズマ処理、基板を加熱
しつつ処理容器内にオゾナイザーで生成されたオゾンガ
スを導入し基板に紫外光を照射するUVO アニールな
どを施した後、酸化炉による酸化処理を行う方法があ
る。
[0004] Therefore, oxygen plasma processing for generating oxygen plasma in a processing vessel while heating the substrate, and UVO for introducing ozone gas generated by an ozonizer into the processing vessel while heating the substrate and irradiating the substrate with ultraviolet light. (3) There is a method of performing an oxidation treatment in an oxidation furnace after performing annealing or the like.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、酸素プ
ラズマ処理の場合、プラズマ中に酸素ラジカルと共に酸
素イオンが存在し電界によってこのイオンが加速され
膜に照射される。これは適切なエネルギーであ
れば膜を緻密化させる効果があるが、酸素イオンのエネ
ルギーが高くなりすぎると膜に対してダメージを与える
という問題がある。
However, in the case of the oxygen plasma treatment, oxygen ions are present together with oxygen radicals in the plasma, and these ions are accelerated by the electric field, so that T ions are accelerated.
Irradiate the a 2 O 5 film. This has the effect of densifying the film if the energy is appropriate, but has the problem of damaging the film if the energy of the oxygen ions is too high.

【0006】また、エネルギーが適当な場合も、イオン
の直進性のために、スタックが立体的な構造で凹凸のあ
る複雑な形状であったり、スタック電極間隔が狭い場合
等には、酸素イオンが照射されない領域が生じて、スタ
ック電極上の容量膜全体に対して効果を上げることがで
きないという問題がある。
In addition, even when the energy is appropriate, oxygen ions may not be generated when the stack has a three-dimensional structure and a complicated shape with irregularities due to the straightness of ions, or when the interval between the stack electrodes is narrow. There is a problem that an unirradiated region occurs, and the effect cannot be improved for the entire capacitance film on the stack electrode.

【0007】また、Oガスを処理容器に導入しつつ紫
外光を照射するUVOアニールの場合は、基板面内で
の光源に起因する光の照射強度、あるいは基板の構造に
起因する光の照射強度、即ち単位面積当たりの光子数が
異なる上に、ガスの流れがランダムであるために容量膜
上への活性酸素の供給レートが基枚面内で異なるために
スタック電極上の容量膜の酸化の進行程度が異なり、容
量膜の膜質の均一性が得られない。また、紫外光は基板
に直接照射されるために、例えばTa 層とスタッ
ク電極の界面にSiO層が存在する場合、Ta
の下層まで光が到達するために、界面に存在するSiO
層の酸化も促進され、この層の厚さが増えると共に欠
陥密度が増加するという問題がある。さらに、酸化効率
は基板の温度が高いほど高くなるが、オゾンの寿命は温
度の上昇と共に急激に低下する。このため、処理温度の
上昇に伴い処理容器の壁面の温度が上昇するとオゾン濃
度が急激に低下し十分な効果が得られない。
In the case of UVO 3 annealing in which an O 3 gas is introduced into a processing vessel and ultraviolet light is applied to the processing chamber, the irradiation intensity of light caused by a light source in the substrate surface or the intensity of light caused by the structure of the substrate is increased. The irradiation intensity, that is, the number of photons per unit area is different, and the flow rate of active oxygen on the capacitance film is different in the substrate because the gas flow is random. The degree of progress of the oxidation is different, and uniformity of the film quality of the capacitance film cannot be obtained. Further, since ultraviolet light is directly applied to the substrate, for example, when an SiO 2 layer is present at the interface between the Ta 2 O 5 layer and the stack electrode, Ta 2 O 5
Is present at the interface because light reaches the lower layer of
Oxidation of the two layers is also promoted, and there is a problem that the thickness of this layer increases and the defect density increases. Furthermore, the oxidation efficiency increases as the temperature of the substrate increases, but the lifetime of ozone sharply decreases as the temperature increases. For this reason, when the temperature of the wall surface of the processing container rises with the rise of the processing temperature, the ozone concentration drops sharply, and a sufficient effect cannot be obtained.

【0008】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、立体的な構造を持
つスタック電極上に形成された容量絶縁膜等の被処理物
に対しても均一性良く、低ダメージで被処理物に選択的
に作用する効率的な半導体装置の製造方法を提供する点
にある。
The present invention has been made in view of such a problem, and an object of the present invention is to deal with an object to be processed such as a capacitive insulating film formed on a stack electrode having a three-dimensional structure. Another object of the present invention is to provide an efficient method for manufacturing a semiconductor device, which has good uniformity, selectively acts on an object to be processed with low damage.

【0009】[0009]

【課題を解決するための手段】この発明の請求項1に記
載の発明の要旨は、基板表面に露出する酸化タンタル膜
を酸化ガスにより酸化する半導体装置の製造方法におい
て、基板上に第1の層間絶縁膜(47)の上に第2の層
間絶縁膜(48)を形成し、前記第1の層間絶縁膜(4
7)、前記第2の層間絶縁膜(48)を貫通するコンタ
クト孔(57)を形成し、化学気相成長法によりリンド
ープされた多結晶シリコン膜またはタングステン膜を堆
積しパターニングを行い容量下部電極(2)を形成する
第1の工程を実行し、続いて、リンをドープしたポリシ
リコンまたはタングステンを堆積した後、反応性イオン
エッチングによって容量下部電極(2A)を形成する第
2の工程を実行し、続いて、Ta(OC)+O
によってLPCVD法で前記容量下部電極(2A)上
に、酸化タンタル膜(11A)を堆積する第3の工程
と、続いて、ガス導入口(21)からO,Oまたは
Oを導入してオゾン発生器(22)によってオゾン
を生成して混合ガスを生成するとともに、低圧水銀ラン
プ(23)またはエキシマランプを備えた酸素ラジカル
発生器(24)に当該混合ガスを導入して酸素ラジカル
を含む酸化ガスを生成し、その後に、当該酸素ラジカル
を含む酸化ガスを200℃以下に保たれたガス導入口
(25)から、500Torrに保持された酸化処理槽
(26)に導入し、基板温度を450℃に保持された
基板(29)表面に前記酸化ガスの単層流を10分間
流して前記酸化タンタル膜を酸化し、その後に、酸素雰
囲気中で800℃10分間の第2の酸化処理を行い、
記酸化タンタル膜を酸化すると共に結晶化させ、その後
に、TiNの容量上部電極(3)を前記酸化タンタル膜
(11A)を覆うようにスパッタリングによって形成す
る酸化処理工程を実行することを特徴とする半導体装置
の製造方法に存する。
Means for Solving the Problems] The gist of the invention described in claim 1 of the present invention, in a method of manufacturing a semiconductor device is oxidized by tantalum oxide film <br/> the oxidizing gas is exposed to the substrate surface, the substrate first the second interlayer insulating film (48) is formed on the interlayer insulating film (47), the first interlayer insulating film (4
7), the second interlayer insulating film (48) forming a contact hole (57) penetrating a capacitor lower and patterned by depositing a polycrystalline silicon film or tungsten film, which is phosphorus-doped by reduction Gakuki phase epitaxy Performing a first step of forming an electrode (2), followed by depositing phosphorus-doped polysilicon or tungsten and then forming a capacitive lower electrode (2A) by reactive ion etching; And then Ta (OC 2 H 5 ) 5 + O 2
On the capacitor lower electrode (2A) by LPCVD
In a third step of depositing an acid tantalum film (11A), followed by gas inlet (21) from the O 2, O 3 or N 2 O and introduced ozone generator ozone by (22) The mixed gas is generated to generate a mixed gas, and the mixed gas is introduced into an oxygen radical generator (24) equipped with a low-pressure mercury lamp (23) or an excimer lamp to generate an oxygen radical.
An oxidizing gas containing oxygen radicals is generated, and then the oxidizing gas containing the oxygen radicals is supplied from the gas inlet (25) kept at 200 ° C. or lower through an oxidation treatment tank kept at 500 Torr.
Before being introduced into (26) and keeping the substrate temperature at 450 ° C.
Serial board (29) a single laminar flow of the oxidizing gas to the surface by flowing 10 minutes to oxidize the tantalum oxide film, and thereafter, performs a second oxidation treatment in an oxygen atmosphere 800 ° C. for 10 minutes, before
The tantalum oxide film is oxidized and crystallized, and thereafter, an oxidation treatment step of forming a TiN capacitor upper electrode (3) by sputtering so as to cover the tantalum oxide film (11A) is performed. A method for manufacturing a semiconductor device.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。本発明の実施形態の説明に
先立って、まず本発明の実施形態が適用される半導体装
置について説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings. Prior to description of an embodiment of the present invention, a semiconductor device to which an embodiment of the present invention is applied will be described first.

【0011】半導体装置の断面模式図である図1を参照
すると、本発明の一実施形態が通用されるDRAMは以
下のような構造になっている。
Referring to FIG. 1, which is a schematic sectional view of a semiconductor device, a DRAM to which an embodiment of the present invention can be applied has the following structure.

【0012】P型シリコン基板41表面にはNウエル4
2が形成され、Nウエル42表面には第1のPウエル4
3aが形成され、Nウエル42周辺の表面にはN型分離
領域45が形成されている。Nウエル42を除いたP型
シリコン基板41表面には、第2のPウエル43bが形
成されている。
An N well 4 is provided on the surface of the P-type silicon substrate 41.
2 are formed, and the first P well 4 is formed on the surface of the N well 42.
3a are formed, and an N-type isolation region 45 is formed on the surface around the N well 42. A second P-well 43b is formed on the surface of the P-type silicon substrate 41 excluding the N-well.

【0013】第1のPウエル43a第2のPウエル4
3bとは、上記N型分離領域45とこの表面上に設けら
れたフィールド酸化膜46とにより素子分離されてい
る。
The first P well 43a and the second P well 4
The element 3b is isolated by the N-type isolation region 45 and a field oxide film 46 provided on the surface thereof.

【0014】第1のPウエル43a表面上には、フィー
ルド酸化膜46により素子分離された活性領域にメモリ
セルを構成するそれぞれのトランジスタ50が形成され
ている。図1では一対のメモリセルのみを図示してあ
る。それぞれのトランジスタ50は、第1のPウエル4
3a表面に設けられたN型のソース・ドレイン領域51
a,51bと、第1のPウエル43a表面上に設けられ
たゲート絶縁膜52と、ゲート絶縁膜52を介して第1
のPウエル43a表面上に設けられた多結晶シリコン膜
53及びシリサイド膜54が積層してなるゲート電極5
5とから構成されている。これらのトランジスタ50
は、第1の層間絶縁膜47により覆われている。この
1の層間絶縁膜47には、一対のトランジスタ50が共
有する(一方の)ソース・ドレイン領域51aに達する
コンタクト孔58が設けられている。第1の層間絶縁膜
47表面上に設けられたビット線56は、このコンタク
ト孔58を介して、上記ソース・ドレイン領域51aに
接続されている。
On the surface of the first P-well 43a, respective transistors 50 forming memory cells are formed in active regions separated by a field oxide film 46. FIG. 1 shows only a pair of memory cells. Each transistor 50 has a first P-well 4
N-type source / drain region 51 provided on surface 3a
a, 51b, a gate insulating film 52 provided on the surface of the first P well 43a , and the first
Gate electrode 5 formed by laminating a polycrystalline silicon film 53 and a silicide film 54 provided on the surface of the P well 43a of FIG.
And 5. These transistors 50
Are covered with a first interlayer insulating film 47. This second
The one interlayer insulating film 47 is provided with a contact hole 58 reaching the (one) source / drain region 51a shared by the pair of transistors 50. First interlayer insulating film
A bit line 56 provided on the surface of 47 is connected to the source / drain region 51a via the contact hole 58.

【0015】このビット線56は第2の層間絶縁膜48
により覆われている。この第2の層間絶縁膜48の上に
は、(点線で囲んだ)容量素子部70が設けられてい
る。すなわち、本実施形態によるスタック型の容量素子
は、容量下部電極2Aと、容量絶縁膜としての酸化タン
タル膜11Aと、容量上部電極3Aとから構成されてい
る。第1の層間絶縁膜47、第2の層間絶縁膜48を貫
通して一対のトランジスタ50のそれぞれの(他方の)
N型のソース・ドレイン領域51bに達するコンタクト
孔57を介して、一対の容量下部電極2Aは、それぞれ
のソース・ドレイン領域51bに接続されている。また
上記上部電極3Aは、一対のメモリセルのそれぞれの容
量素子に共通して連続的に形成されている。この容量上
部電極3Aは、第2の層間絶縁膜48表面上に延在し、
上層配線と接続するための取り出し部分となる容量上部
電極3Aaが設けられている。
The bit line 56 is connected to the second interlayer insulating film 48
Covered by On the second interlayer insulating film 48, a capacitor element section 70 (enclosed by a dotted line) is provided. That is, the stack-type capacitive element according to the present embodiment includes the capacitive lower electrode 2A, the tantalum oxide film 11A as a capacitive insulating film, and the capacitive upper electrode 3A. Each of the pair of transistors 50 (the other) penetrates the first interlayer insulating film 47 and the second interlayer insulating film 48.
The pair of capacitive lower electrodes 2A are connected to the respective source / drain regions 51b via the contact holes 57 reaching the N-type source / drain regions 51b. The upper electrode 3A is continuously formed in common with each of the capacitance elements of the pair of memory cells. This capacitor upper electrode 3A extends on the surface of the second interlayer insulating film 48,
A capacitor upper electrode 3Aa serving as a take-out portion for connection to an upper layer wiring is provided.

【0016】上記容量素子部70は、第3の層間絶縁膜
49により覆われている。第3の層間絶縁膜49に設け
られたコンタクト孔67を介して、第3の層間絶縁膜4
表面上に設けられた複数のアルミ電極71のうちひと
つのアルミ電極71aは、上記容量上部電極3Aaに接
続されている。このアルミ電極71aは接地電位などの
固定電位になっている。コンタクト孔67の側面および
底面は窒化チタン膜72に覆われ、コンタクト孔67は
タングステン膜73により充填されている。また、アル
ミ電極71等の底面にも窒化チタン膜72が設けられて
いる。
The capacitive element 70 is covered with a third interlayer insulating film 49. The third interlayer insulating film 4 is formed via a contact hole 67 provided in the third interlayer insulating film 49.
One of the plurality of aluminum electrodes 71 provided on the nine surfaces is connected to the capacitor upper electrode 3Aa. The aluminum electrode 71a has a fixed potential such as a ground potential. The side and bottom surfaces of the contact hole 67 are covered with a titanium nitride film 72, and the contact hole 67 is filled with a tungsten film 73. Also, a titanium nitride film 72 is provided on the bottom surface of the aluminum electrode 71 or the like.

【0017】一方、記憶装置の周辺回路を構成するトラ
ンジスタ60は、第2のPウエル43b表面に設けられ
たN型のソース・ドレイン領域51と、第2のPウエル
43b表面上に設けられたゲート絶縁膜52と、ゲート
絶縁膜52を介して第2のPウエル43b表面上に設け
られた多結晶シリコン膜63及びシリサイド膜54が積
層してなるゲート電極55とから構成されている。ソー
ス・ドレイン領域51の一方に、第1の層間絶縁膜4
7、第2の層間絶縁膜48、第3の層間絶縁膜49を通
して設けられたコンタクト孔68を介して、アルミ電極
71bが接続されている。このコンタクト孔68も、上
記コンタクト孔67と同様に、側面および底面は窒化チ
タン膜72に覆われ、タングステン膜73により充填さ
れている。同様に周辺回路の他のトランジスター60の
ゲート電極55は、コンタクト孔を介してアルミ電極7
1cに接続されている。
On the other hand, the transistor 60 constituting the peripheral circuit of the storage device includes an N-type source / drain region 51 provided on the surface of the second P well 43b and a second P well.
A gate insulating film 52 provided on the 43b surface, a gate electrode 55 second P-well 43b polycrystalline silicon film provided on a surface 63 and a silicide film 54 through the gate insulating film 52 is formed by stacking It is composed of The first interlayer insulating film 4 is formed on one of the source / drain regions 51.
7, an aluminum electrode 71b is connected through a contact hole 68 provided through the second interlayer insulating film 48 and the third interlayer insulating film 49 . Like the contact hole 67, the contact hole 68 is covered with a titanium nitride film 72 on the side and bottom surfaces, and is filled with a tungsten film 73. Similarly, the gate electrode 55 of another transistor 60 in the peripheral circuit is connected to the aluminum electrode 7 through the contact hole.
1c.

【0018】次に本発明の一実施形態である半導体装置
の製造方法について説明する。半導体装置の製造工程の
断面図であり、図1の容量素子部70の部分拡大断面図
である図2と、酸化処理装置の断面模式図である図3と
を参照すると、本発明の一実施形態は以下のようになっ
ている。
Next, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described. FIG. 2 is a cross-sectional view of the manufacturing process of the semiconductor device, and FIG. 2 is a partially enlarged cross-sectional view of the capacitive element section 70 of FIG. 1 and FIG. The form is as follows.

【0019】まず、図2(a)に示すように、第1の層
間絶縁膜47の上に第2の層間絶縁膜48を形成し、
1の層間絶縁膜47第2の層間絶縁膜48を貫通する
コンタクト孔57を形成する。その後化学気相成長(C
VD)法によりリンドープされた多結晶シリコン膜を堆
積しパターニングを行い容量下部電極2を形成する。な
お、コンタクト孔57内を充填する材料としては、タン
グステン膜などの金属材料でも良い。
First, as shown in FIG. 2A, the first layer
A second interlayer insulating film 48 is formed on between the insulating film 47, the
A contact hole 57 penetrating the first interlayer insulating film 47 and the second interlayer insulating film 48 is formed. Thereafter, chemical vapor deposition (C
A polycrystalline silicon film doped with phosphorus is deposited by VD) and patterned to form a capacitor lower electrode 2. The material for filling the inside of the contact hole 57 may be a metal material such as a tungsten film.

【0020】次に、図2(b)に示すように例えばリン
をドープしたポリシリコン、W等を堆積した後、例えば
RIEによって容量下部電極2Aを形成する。さらに、
図2(c)に示すように、例えばTa(OC)
によってLPCVD法で容量下部電極2A上に酸化
タンタル膜11A(容量絶縁膜)を堆積する。なお、
化タンタル膜11A(容量絶縁膜)を形成する材料とし
ては、チタン酸バリウム、チタン酸ストロンチウムでも
良い。
Next, as shown in FIG. 2B, after depositing, for example, polysilicon doped with phosphorus, W, or the like, the capacitor lower electrode 2A is formed by, for example, RIE. further,
As shown in FIG. 2C, for example, Ta (OC 2 H 5 ) 5 +
Oxidation on the lower capacitor electrode 2A by O 2 by LPCVD
A tantalum film 11A (capacitive insulating film) is deposited. In addition, acid
Barium titanate or strontium titanate may be used as a material for forming the tantalum oxide film 11A (capacitive insulating film) .

【0021】次に、図3により本発明による酸化処理方
法を説明する。図中ガス導入口21から例えば酸素を導
入し、オゾン発生器22によってオゾンを生成する。な
お、ガス導入口21から導入するガスとしては、O
Oであっても良い。オゾン発生器22によって酸素
ガスはオゾンと酸素の混合ガスになる。この混合ガスは
酸素ラジカル発生器24に導入される。酸素ラジカル発
生器24はその内部に例えば低圧水銀ランプ23を備え
る。この水銀ランプ23から照射される光によって酸素
ラジカル発生器内で酸素ラジカルが生成する。なお、水
銀ランプに代えてエキシマランプからの光を照射しても
よい。
Next, an oxidation treatment method according to the present invention will be described with reference to FIG. In the figure, for example, oxygen is introduced from a gas inlet 21 and ozone is generated by an ozone generator 22. The gas introduced from the gas inlet 21 is O 3 ,
N 2 O may be used. The oxygen gas is converted into a mixed gas of ozone and oxygen by the ozone generator 22. This mixed gas is introduced into the oxygen radical generator 24. The oxygen radical generator 24 includes, for example, a low-pressure mercury lamp 23 therein. Oxygen radicals are generated in the oxygen radical generator by the light emitted from the mercury lamp 23. Note that light from an excimer lamp may be applied instead of the mercury lamp.

【0022】この酸素ラジカルを含む酸化ガスをガス導
入口25から酸化処理槽26に導入し、基板29表面に
酸化ガスの単層流を流す。ガス導入口25は、好ましく
は200℃以下に保たれる。処理室の圧力を例えば50
0Torr、基板温度を例えば450℃として10分間
Ta 膜を酸化する。酸化ガス中に含まれる酸素ラ
ジカルは、Ta 膜内を拡散しTa 膜を酸化
する。この場合、基板29に紫外光が照射されずTa
膜と電極界面で光励起反応が生じないこと、ほとん
どのラジカルはTa 膜中で消費されることから
膜の下層の例えばポリシリコン電極(容量下部
電極2A)の酸化はほとんど進行しない。次に酸素雰囲
気中で800℃10分間の第2の酸化処理を行い、Ta
膜を酸化すると共に結晶化させる。
The oxidizing gas containing oxygen radicals is introduced into the oxidizing tank 26 through the gas inlet 25, and a single-layer flow of the oxidizing gas flows over the surface of the substrate 29. The gas inlet 25 is preferably kept at 200 ° C. or lower. The pressure of the processing chamber is set to, for example, 50
0 Torr, substrate temperature is set to, for example, 450 ° C. for 10 minutes
The Ta 2 O 5 film is oxidized. Oxygen radicals contained in the oxidizing gas is diffused the Ta 2 O 5 film in oxidizing the the Ta 2 O 5 film. In this case, the substrate 29 is not irradiated with ultraviolet light and Ta 2
O 5 film and at the electrode interface by photoexcitation reaction does not occur, most of the radicals from being consumed by the Ta 2 O 5 film during T
For example, a polysilicon electrode below the a 2 O 5 film ( below the capacitor)
Oxidation of the electrode 2A ) hardly proceeds. Then perform a second oxidation treatment in an oxygen atmosphere 800 ° C. 10 minutes, Ta
The 2 O 5 film is oxidized and crystallized.

【0023】最後に、図2(d)に示すように例えばT
iNの容量上部電極3Aを酸化タンタル膜11A(容量
絶縁膜)を覆うように例えばスパッタリングによって形
成する。
Finally, for example, as shown in FIG.
The iN capacitor upper electrode 3A is connected to the tantalum oxide film 11A (capacitor).
It is formed by, for example, sputtering so as to cover the insulating film .

【0024】従って、本実施形態によれば、酸化タンタ
ル膜11A(容量絶縁膜)に対して紫外光を照射するこ
となく酸素ラジカルを供給して酸化タンタル膜11A
(容量絶縁膜)を酸化しているので、立体的な構造を持
容量下部電極2A上に形成された容量膜に対しても酸
化処理後の膜質の均一性を良くすることができ、かつ、
容量下部電極2Aに対するダメージを大きく与えること
なく酸化タンタル膜11A(容量絶縁膜)を選択的に酸
化処理することができる。加えて、酸化ガスを単層流と
して酸化処理槽26に供給しているので、膜質の均一性
をさらに高めることができる。
Therefore, according to this embodiment, the tantalum oxide
Oxygen radicals without irradiating ultraviolet light to the aluminum film 11A (capacitance insulating film) to form a tantalum oxide film 11A.
Since the (capacitive insulating film) is oxidized, the uniformity of the film quality after the oxidizing process can be improved even for the capacitive film formed on the capacitive lower electrode 2A having a three-dimensional structure, and
The tantalum oxide film 11A (capacitive insulating film) can be selectively oxidized without significantly damaging the capacitive lower electrode 2A . In addition, since the oxidizing gas is supplied to the oxidizing tank 26 as a single layer flow, the uniformity of the film quality can be further improved.

【0025】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。なお、各図
において、同一構成要素には同一符号を付している。
Further, the number, position, shape, etc. of the above-mentioned constituent members are not limited to the above-mentioned embodiment, but can be set to suitable numbers, positions, shapes, etc. for carrying out the present invention. In the drawings, the same components are denoted by the same reference numerals.

【0026】[0026]

【実施例】次に実験結果に基づいて本発明の効果につい
て説明する。本発明の酸化処理で電極を形成したキヤパ
シタでは+1.5Vにおける容量値は1.0uF/cm
である。一方従来の紫外光を基板に照射しつつ酸化を
行った場合は+1.5Vにおける容量値は0.9uF/
cm である。本発明によって形成したキヤパシタの方
がTa とポリシリコンの界面におけるSiO
の成長が抑制されるために容量値が10%程度大きい。
Next, the effect of the present invention will be described based on the experimental results.
Will be explained. Capacitor with electrodes formed by oxidation treatment of the present invention
In the case of Sita, the capacitance value at +1.5 V is 1.0 uF / cm
2 . On the other hand, oxidation is performed while irradiating the substrate with conventional ultraviolet light.
The capacitance value at +1.5 V is 0.9 uF /
cm 2 . Capacitors formed according to the present invention
Is the SiO 2 film at the interface between Ta 2 O 5 and polysilicon
The capacitance value is about 10% larger because growth of GaN is suppressed.

【0027】また、本発明によりTa 5 膜を酸化し
たキャパシタの方が従来技術によってキャパシタを形成
した場合より容量値のばらつきは小さくなった。このよ
うに本発明によればキャパシタ形成プロセス上有用な結
果に結びつく。
According to the present invention, the Ta 2 O 5 film is oxidized.
Capacitor formed by conventional technology
The variation in the capacitance value was smaller than in the case of the above. This
As described above, according to the present invention, a capacitor useful in a capacitor forming process is provided.
Leads to fruit.

【0028】[0028]

【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。すなわち、立体的な構
造を持つスタック電極上に形成された容量絶縁膜等の被
処理物に対しても均一性良く、低ダメージで被処理物に
選択的に作用する効率的な半導体製造方法及び装置を提
供することができる。
Since the present invention is configured as described above, the following effects can be obtained. That is, an efficient semiconductor manufacturing method capable of selectively acting on an object to be processed with low damage with good uniformity even with respect to an object to be processed such as a capacitor insulating film formed on a stack electrode having a three-dimensional structure. An apparatus can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態が適用される半導体装置を
示す断面図である。
FIG. 1 is a sectional view showing a semiconductor device to which an embodiment of the present invention is applied;

【図2】本発明の一実施形態である半導体の製造方法を
示す工程図である。
FIG. 2 is a process chart showing a method for manufacturing a semiconductor according to an embodiment of the present invention.

【図3】本発明の一実施形態が適用される酸化処理装置
の断面概略図である。
FIG. 3 is a schematic sectional view of an oxidation treatment apparatus to which an embodiment of the present invention is applied.

【符号の説明】[Explanation of symbols]

2A 容量下部電極 3A3Aa 容量上部電極 11A 酸化タンタル膜(容量絶縁膜) 21 ガス導入口 22 オゾン発生器 23 水銀ランプ 24 酸素ラジカル発生器 25 ガス導入口 26 酸化処理槽 27 冷却水管 28 ヒーター 29 基板 30 仕切板 31 電磁弁 32 真空ポンプ 41 P型シリコン基板 42 Nウエル 43 Pウエル 43a 第1のPウエル 43b 第2のPウエル 45 N型分離領域 46 フィールド酸化膜 47 第1の層間絶縁膜 48 第2の層間絶縁膜 49 第3の層間絶縁膜 50 トランジスタ 51 N型ソースドレイン領域 51a ソースドレイン領域 51b ソースドレイン領域 52 ゲート酸化膜 53 多結晶シリコン膜 54 シリサイド層 55 ゲート電極 56 ビット線 57 コンタクト孔 58 コンタクト孔 60 周辺回路を構成するトランジスタ 67 コンタクト孔 68 コンタクト孔 70 容量素子部 7171a71b71c アルミ電極 72 窒化チタン膜 73 タングステン膜2 , 2A capacity lower electrode 3A , 3Aa capacity upper electrode 11A tantalum oxide film (capacity insulating film) 21 gas inlet 22 ozone generator 23 mercury lamp 24 oxygen radical generator 25 gas inlet 26 oxidation treatment tank 27 cooling water pipe 28 heater 29 Substrate 30 Partition plate 31 Solenoid valve 32 Vacuum pump 41 P-type silicon substrate 42 N-well 43 P-well 43 a First P-well 43 b Second P-well 45 N-type isolation region 46 Field oxide film 47 First interlayer insulating film 48 second interlayer insulating film 49 third interlayer insulating film 50 transistor 51 N-type source / drain region 51a source / drain region 51b source / drain region 52 gate oxide film 53 polycrystalline silicon film 54 silicide layer 55 gate electrode 56 bit line 57 contact Hole 58 Contact hole Reference Signs List 60 Transistor constituting peripheral circuit 67 Contact hole 68 Contact hole 70 Capacitance element part 71 , 71a , 71b , 71c Aluminum electrode 72 Titanium nitride film 73 Tungsten film

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板表面に露出する酸化タンタル膜を酸
化ガスにより酸化する半導体装置の製造方法において、基板上に 第1の層間絶縁膜(47)の上に第2の層間絶
縁膜(48)を形成し、前記第1の層間絶縁膜(4
7)、前記第2の層間絶縁膜(48)を貫通するコンタ
クト孔(57)を形成し、化学気相成長法によりリンド
ープされた多結晶シリコン膜またはタングステン膜を堆
積しパターニングを行い容量下部電極(2)を形成する
第1の工程を実行し、 続いて、リンをドープしたポリシリコンまたはタングス
テンを堆積した後、反応性イオンエッチングによって容
量下部電極(2A)を形成する第2の工程を実行し、 続いて、Ta(OC)+OによってLPCVD
法で前記容量下部電極(2A)上に、酸化タンタル膜
(11A)を堆積する第3の工程と、 続いて、ガス導入口(21)からO,OまたはN
Oを導入してオゾン発生器(22)によってオゾンを生
成して混合ガスを生成するとともに、低圧水銀ランプ
(23)またはエキシマランプを備えた酸素ラジカル発
生器(24)に当該混合ガスを導入して酸素ラジカルを
含む酸化ガスを生成し、その後に、当該酸素ラジカルを
含む酸化ガスを200℃以下に保たれたガス導入口(2
5)から、500Torrに保持された酸化処理槽(2
6)に導入し、基板温度を450℃に保持された前記
板(29)表面に前記酸化ガスの単層流を10分間流し
前記酸化タンタル膜を酸化し、その後に、酸素雰囲気
中で800℃10分間の第2の酸化処理を行い、前記酸
化タンタル膜を酸化すると共に結晶化させ、その後に、
TiNの容量上部電極(3)を前記酸化タンタル膜(1
1A)を覆うようにスパッタリングによって形成する酸
化処理工程を実行することを特徴とする半導体装置の製
造方法。
In a method of manufacturing a semiconductor device, wherein a tantalum oxide film exposed on a substrate surface is oxidized by an oxidizing gas, a second interlayer insulating film (48) is formed on a first interlayer insulating film (47) on a substrate. Is formed, and the first interlayer insulating film (4) is formed.
7), the second interlayer insulating film (48) forming a contact hole (57) penetrating a capacitor lower and patterned by depositing a polycrystalline silicon film or tungsten film, which is phosphorus-doped by reduction Gakuki phase epitaxy A first step of forming an electrode (2) is performed. Subsequently, after depositing polysilicon or tungsten doped with phosphorus, a second step of forming a capacitive lower electrode (2A) by reactive ion etching is performed. And then LPCVD with Ta (OC 2 H 5 ) 5 + O 2
On the capacitor lower electrode (2A) by law, a third step of depositing an acid tantalum film (11A), followed by, O 2 from the gas inlet (21), O 3 or N 2
O is introduced to generate ozone by an ozone generator (22) to generate a mixed gas, and the mixed gas is introduced to an oxygen radical generator (24) equipped with a low-pressure mercury lamp (23) or an excimer lamp. Oxygen radical
The oxidizing gas containing the oxygen radicals is generated at the gas inlet (2).
5) From the oxidation treatment tank (2 ) maintained at 500 Torr
Was introduced into 6), the single layer flow of the oxidizing gas to the base <br/> plate (29) surface which is holding the substrate temperature at 450 ° C. oxidizing the tantalum oxide film by flowing 10 minutes, thereafter, performing a second oxidation treatment of 800 ° C. 10 min in an oxygen atmosphere, the acid
The tantalum oxide film is oxidized and crystallized, and then
The capacitor upper electrode (3) of TiN is connected to the tantalum oxide film (1).
A method for manufacturing a semiconductor device, comprising performing an oxidation treatment step of forming a film by sputtering so as to cover 1A).
JP01347898A 1998-01-09 1998-01-09 Method for manufacturing semiconductor device Expired - Fee Related JP3252781B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01347898A JP3252781B2 (en) 1998-01-09 1998-01-09 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01347898A JP3252781B2 (en) 1998-01-09 1998-01-09 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH11204518A JPH11204518A (en) 1999-07-30
JP3252781B2 true JP3252781B2 (en) 2002-02-04

Family

ID=11834242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01347898A Expired - Fee Related JP3252781B2 (en) 1998-01-09 1998-01-09 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3252781B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
JP4655395B2 (en) * 2001-03-23 2011-03-23 東京エレクトロン株式会社 Heat treatment apparatus and method
JP4376496B2 (en) * 2001-11-08 2009-12-02 株式会社明電舎 Oxide film forming method and apparatus
KR20060020030A (en) 2004-08-30 2006-03-06 삼성에스디아이 주식회사 Fabricating method of donor device
JP5140916B2 (en) * 2005-10-07 2013-02-13 富士通株式会社 Photochemical treatment apparatus and photochemical treatment method

Also Published As

Publication number Publication date
JPH11204518A (en) 1999-07-30

Similar Documents

Publication Publication Date Title
US5352623A (en) Method for manufacturing a semiconductor device
JP2636755B2 (en) Semiconductor device and method of manufacturing semiconductor device
US5508221A (en) Method for forming capacitor element of DRAM
US6633062B2 (en) Semiconductor device incorporated therein high K capacitor dielectric and method for the manufacture thereof
US7038265B2 (en) Capacitor having tantalum oxynitride film and method for making same
KR100188798B1 (en) Method of fabricating a micro-trench storage capacitor
JP2001203330A (en) Method of making capacitor in semiconductor device
JPH0969615A (en) Formation method for ferroelectric thin film and manufacturing method for capacitor structure of semiconductor element
US7667257B2 (en) Capacitor and process for manufacturing the same
JP3246476B2 (en) Method of manufacturing capacitive element and capacitive element
US6486022B2 (en) Method of fabricating capacitors
JP2778451B2 (en) Method for manufacturing semiconductor device
JP2005150228A (en) Method of manufacturing semiconductor device
JP3252781B2 (en) Method for manufacturing semiconductor device
US20030199139A1 (en) Capacitor in semiconductor device having dual dielectric film structure and method for fabricating the same
JPH0964307A (en) Heat treatment method of oxide thin film
JP2001177057A (en) Capacitor for analog circuits and its manufacturing method
KR100588888B1 (en) Method of manufacturing a capacitor having tantalum oxide film as an insulating film
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
JP3450463B2 (en) Method for manufacturing semiconductor device
JP2001148465A (en) Method of manufacturing semiconductor device
JP3196700B2 (en) Method for manufacturing semiconductor device
KR100189979B1 (en) Method for manufacturing capacitor of semiconductor device
JP2000349261A (en) Manufacture of capacitor structure equipped with tantalum oxide film
US6194266B1 (en) Method for forming a capacitor having selective hemispherical grained polysilicon

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees