JP2000349261A - Manufacture of capacitor structure equipped with tantalum oxide film - Google Patents
Manufacture of capacitor structure equipped with tantalum oxide filmInfo
- Publication number
- JP2000349261A JP2000349261A JP2000006730A JP2000006730A JP2000349261A JP 2000349261 A JP2000349261 A JP 2000349261A JP 2000006730 A JP2000006730 A JP 2000006730A JP 2000006730 A JP2000006730 A JP 2000006730A JP 2000349261 A JP2000349261 A JP 2000349261A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- tantalum oxide
- heat treatment
- manufacturing
- capacitor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、酸化タンタル膜を
用いたキャパシタ構造の製造方法に関する。The present invention relates to a method of manufacturing a capacitor structure using a tantalum oxide film.
【０００２】[0002]
【従来の技術】近年のＤＲＡＭの高集積化に伴って、容
量部の微細化も進んでいる。現在、容量絶縁膜として窒
化シリコン膜が主に用いられており、構造を複雑化して
表面積を増やすことにより、容量不足の解消を図ってい
る。しかし、微細化と表面積の増加は相反するものであ
り、限界に達している。そこでＤＲＡＭ用の容量絶縁膜
として、高誘電体材料が必要とされている。特に酸化タ
ンタル膜は以前から有望視されており、広く研究されて
いる。窒化シリコン膜の比誘電率が７程度であるのに対
して、酸化タンタル膜の比誘電率は２５以上とされてお
り、単純に考えて３倍以上の容量増加が期待できる。2. Description of the Related Art With the recent increase in the degree of integration of DRAMs, the miniaturization of the capacitance section has been progressing. At present, a silicon nitride film is mainly used as a capacitor insulating film, and the structure is complicated and the surface area is increased to solve the capacity shortage. However, miniaturization and increase in surface area are contradictory and have reached the limit. Therefore, a high dielectric material is required as a capacitive insulating film for a DRAM. In particular, tantalum oxide films have long been considered promising and have been widely studied. The relative permittivity of the silicon nitride film is about 7, while the relative permittivity of the tantalum oxide film is 25 or more, so that a three-fold or more capacity increase can be expected simply.
【０００３】図１４〜図２１は、酸化タンタル膜を用い
たＤＲＡＭの容量構造を形成する際の、従来例の製造工
程の断面模式図である。図１４に示すように、シリコン
基板７０１上にイオンインプランテーション法により、
所望の部分（容量部下コンタクトホールに当たる部分）
にＮ+拡散層７０２を形成する。次に、図１５に示すよ
うに、シリコン基板７０１上に熱ＣＶＤ法により酸化シ
リコン膜７０３を５００ｎｍの膜厚で形成し、所望のコ
ンタクトホールを公知の方法により開口する。FIGS. 14 to 21 are schematic cross-sectional views of a conventional manufacturing process for forming a DRAM capacitance structure using a tantalum oxide film. As shown in FIG. 14, ion implantation is performed on a silicon substrate 701.
Desired part (part corresponding to the contact hole under the capacitance part)
Then, an N + diffusion layer 702 is formed. Next, as shown in FIG. 15, a silicon oxide film 703 having a thickness of 500 nm is formed on a silicon substrate 701 by a thermal CVD method, and a desired contact hole is opened by a known method.
【０００４】その後、減圧ＣＶＤ法により第１のリンを
ドープした多結晶シリコン膜７０４をウェハ全面に形成
し、所望の容量構造にパターニングして図１６の構造を
得る。容量構造を形成した後、ラピッドサーマルナイト
ライゼーション法（ＲＴＮ法）により、第１のリンをド
ープした多結晶シリコン膜７０４上に窒化膜７０５を形
成して、図１７の構造を得る。この窒化膜７０５は、容
量絶縁膜の酸化工程で、下部の多結晶シリコン膜７０４
が酸化して容量が低下することを防ぐために形成する。Thereafter, a first phosphorus-doped polycrystalline silicon film 704 is formed on the entire surface of the wafer by a low pressure CVD method, and is patterned into a desired capacitance structure to obtain a structure shown in FIG. After forming the capacitor structure, a nitride film 705 is formed on the first phosphorus-doped polycrystalline silicon film 704 by a rapid thermal nitrization method (RTN method) to obtain the structure in FIG. This nitride film 705 is formed in the lower polycrystalline silicon film
Is formed to prevent the capacity from being reduced due to oxidation.
【０００５】次に、容量絶縁膜として酸化タンタル膜７
０６を形成して、図１８の構造を得る。酸化タンタル膜
はＬＰ−ＣＶＤにより形成する。成膜時の基板温度は４
５０℃、成膜材料はペンタエトキシタンタルと酸素を、
それぞれ０．１ｍｌ／分、２ＳＬＭの流量で用いる。膜
厚は１０ｎｍとする。引き続き、電気炉中で酸素雰囲気
中、８００℃、１０分の熱処理を行って、図１９の構造
を得る。この熱処理を行うことで、アモルファスであっ
た酸化タンタル膜は結晶化し、結晶化した酸化タンタル
膜７０７となる。Next, a tantalum oxide film 7 is used as a capacitive insulating film.
06 to obtain the structure of FIG. The tantalum oxide film is formed by LP-CVD. The substrate temperature during film formation is 4
At 50 ° C, the film forming materials are pentaethoxy tantalum and oxygen,
Each is used at a flow rate of 0.1 ml / min and 2 SLM. The thickness is 10 nm. Subsequently, heat treatment is performed at 800 ° C. for 10 minutes in an oxygen atmosphere in an electric furnace to obtain the structure in FIG. By performing this heat treatment, the amorphous tantalum oxide film is crystallized to be a crystallized tantalum oxide film 707.
【０００６】さらに上部電極として、ＬＰ−ＣＶＤ法に
より窒化チタン膜７０８、第２のリンをドープした多結
晶シリコン膜７０９を形成して、図２０の構造を得る。
上部電極形成後、フォトリソグラフィー法及びドライエ
ッチング法により、所望の容量構造をパターニングする
ことで、図２１に示す酸化タンタル膜を用いた容量構造
が完成する。Further, as an upper electrode, a titanium nitride film 708 and a second phosphorus-doped polycrystalline silicon film 709 are formed by an LP-CVD method to obtain a structure shown in FIG.
After the formation of the upper electrode, a desired capacitance structure is patterned by photolithography and dry etching to complete the capacitance structure using the tantalum oxide film shown in FIG.
【０００７】[0007]
【発明が解決しようとする課題】しかし、前述した従来
例の酸化タンタル膜を用いたＤＲＡＭは、リーク電流が
大きいという問題を有していた。リーク電流が大きい
と、比誘電率の大きな酸化タンタル膜を容量絶縁膜とし
て使用するメリットが少なくなってしまう。リーク電流
が大きくなる原因は、酸化タンタル膜の禁制帯幅が酸化
シリコン膜と比較して狭いことや、結晶化した酸化タン
タル膜の結晶粒が膜厚と比較して非常に大きいために、
結晶粒界が上部電極から下部電極にわたり、リーク電流
の通り道になること、酸化タンタルの結晶中に欠陥が多
いことなど、さまざまな原因が考えられる。したがっ
て、結晶性の良い酸化タンタル膜を形成することが、リ
ーク電流を低減するために必要である。However, the DRAM using the tantalum oxide film of the prior art described above has a problem that the leakage current is large. If the leakage current is large, the merit of using a tantalum oxide film having a large relative dielectric constant as a capacitance insulating film is reduced. The cause of the increase in leakage current is that the forbidden band width of the tantalum oxide film is narrower than that of the silicon oxide film, and the crystal grains of the crystallized tantalum oxide film are very large compared to the film thickness.
Various causes can be considered, such as that a crystal grain boundary extends from the upper electrode to the lower electrode and passes through the leak current, and that there are many defects in the crystal of tantalum oxide. Therefore, it is necessary to form a tantalum oxide film having good crystallinity in order to reduce leakage current.
【０００８】本発明は、前述した事情に鑑みてなされた
もので、その目的は、容量絶縁膜として酸化タンタル膜
を用い、かつリーク電流の少ないキャパシタ構造の製造
方法を提供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of manufacturing a capacitor structure using a tantalum oxide film as a capacitance insulating film and having a small leak current.
【０００９】[0009]
【課題を解決するための手段】本発明は、前記目的を達
成するため、下記（１）〜（１８）に示す酸化タンタル
膜を用いたキャパシタ構造の製造方法を提供する。According to the present invention, there is provided a method of manufacturing a capacitor structure using a tantalum oxide film as shown in the following (1) to (18) in order to achieve the above object.
【００１０】（１）酸化タンタル膜を所望の厚さで形成
した後、６５０℃以上で前記酸化タンタル膜を熱処理す
る工程を、２回以上繰り返して前記容量絶縁膜を形成す
ることを特徴とする、酸化タンタル膜を用いたキャパシ
タ構造の製造方法。(1) After forming the tantalum oxide film to a desired thickness, the step of heat-treating the tantalum oxide film at 650 ° C. or more is repeated twice or more to form the capacitor insulating film. Of manufacturing a capacitor structure using a tantalum oxide film.
【００１１】（２）前記酸化タンタル膜が、成膜直後は
非晶質であり、前記熱処理後に結晶化していることを特
徴とする、（１）の酸化タンタル膜を用いたキャパシタ
構造の製造方法。(2) The method for manufacturing a capacitor structure using a tantalum oxide film according to (1), wherein the tantalum oxide film is amorphous immediately after film formation and is crystallized after the heat treatment. .
【００１２】（３）前記酸化タンタル膜の形成方法が、
ＣＶＤ法であることを特徴とする、（１）、（２）の酸
化タンタル膜を用いたキャパシタ構造の製造方法。(3) The method for forming the tantalum oxide film is as follows:
A method for manufacturing a capacitor structure using a tantalum oxide film according to (1) or (2), wherein the method is a CVD method.
【００１３】（４）前記熱処理が、電気炉による熱処
理、又はラピッドサーマルアニーリング法による熱処理
であることを特徴とする、（１）〜（３）の酸化タンタ
ル膜を用いたキャパシタ構造の製造方法。(4) The method for manufacturing a capacitor structure using a tantalum oxide film according to any one of (1) to (3), wherein the heat treatment is a heat treatment by an electric furnace or a heat treatment by a rapid thermal annealing method.
【００１４】（５）前記熱処理の雰囲気が、酸素、窒
素、及びアルゴンから選ばれる少なくとも１種を含むこ
とを特徴とする、（４）の酸化タンタル膜を用いたキャ
パシタ構造の製造方法。(5) The method for manufacturing a capacitor structure using a tantalum oxide film according to (4), wherein the atmosphere of the heat treatment contains at least one selected from oxygen, nitrogen and argon.
【００１５】（６）前記酸化タンタル膜の形成と前記熱
処理との間に、前記熱処理よりも低い温度で酸化タンタ
ル膜の酸化熱処理を行う工程を含むことを特徴とする、
（１）〜（５）の酸化タンタル膜を用いたキャパシタ構
造の製造方法。(6) Between the formation of the tantalum oxide film and the heat treatment, a step of performing an oxidation heat treatment of the tantalum oxide film at a lower temperature than the heat treatment is included.
(1) A method for manufacturing a capacitor structure using a tantalum oxide film according to (5).
【００１６】（７）前記酸化熱処理を、オゾン及び／又
は酸素ラジカルを含む雰囲気で行うことを特徴とする、
（６）の酸化タンタル膜を用いたキャパシタ構造の製造
方法。(7) The oxidizing heat treatment is performed in an atmosphere containing ozone and / or oxygen radicals.
(6) The method for manufacturing a capacitor structure using a tantalum oxide film.
【００１７】（８）前記酸化タンタル膜を形成する工程
から、前記酸化タンタル膜を熱処理する工程まで、又
は、前記酸化タンタル膜を形成する工程から、前記酸化
タンタル膜を酸化熱処理する工程までを、全て真空中に
て行うことを特徴とする、（１）〜（７）の酸化タンタ
ル膜を用いたキャパシタ構造の製造方法。(8) From the step of forming the tantalum oxide film to the step of heat-treating the tantalum oxide film, or from the step of forming the tantalum oxide film to the step of oxidizing and heat-treating the tantalum oxide film, The method for manufacturing a capacitor structure using a tantalum oxide film according to any one of (1) to (7), wherein the method is entirely performed in a vacuum.
【００１８】（９）下部電極形成後、第１の酸化タンタ
ル膜を形成する工程と、６５０℃以上で前記第１の酸化
タンタル膜を熱処理する工程と、さらに第２の酸化タン
タル膜を形成する工程とを含むことを特徴とする、酸化
タンタル膜を用いたキャパシタ構造の製造方法。(9) After forming the lower electrode, a step of forming a first tantalum oxide film, a step of heat-treating the first tantalum oxide film at 650 ° C. or higher, and further forming a second tantalum oxide film And a method of manufacturing a capacitor structure using a tantalum oxide film.
【００１９】（１０）前記第１の酸化タンタル膜が、成
膜直後は非晶質であり、前記熱処理後に結晶化している
ことを特徴とする、（９）の酸化タンタル膜を用いたキ
ャパシタ構造の製造方法。(10) The capacitor structure using the tantalum oxide film according to (9), wherein the first tantalum oxide film is amorphous immediately after film formation and is crystallized after the heat treatment. Manufacturing method.
【００２０】（１１）前記第２の酸化タンタル膜を形成
した後に、６５０℃以上で第２の酸化タンタル膜の熱処
理を行うことを特徴とする、（９）、（１０）の酸化タ
ンタル膜を用いたキャパシタ構造の製造方法。(11) After the second tantalum oxide film is formed, the second tantalum oxide film is subjected to a heat treatment at 650 ° C. or higher, wherein the tantalum oxide film according to (9) or (10) is Manufacturing method of used capacitor structure.
【００２１】（１２）前記第１の酸化タンタル膜と、前
記第２の酸化タンタル膜の形成方法が、ＣＶＤ法である
ことを特徴とする、（９）〜（１１）の酸化タンタル膜
を用いたキャパシタ構造の製造方法。(12) The method according to (9) to (11), wherein the first tantalum oxide film and the second tantalum oxide film are formed by a CVD method. Manufacturing method of capacitor structure.
【００２２】（１３）前記第１の酸化タンタル膜の熱処
理が、電気炉による熱処理、又はラピッドサーマルアニ
ーリング法による熱処理であり、かつ、該熱処理の雰囲
気が、酸素、窒素、及びアルゴンから選ばれる少なくと
も１種を含むことを特徴とする、（９）〜（１２）の酸
化タンタル膜を用いたキャパシタ構造の製造方法。(13) The heat treatment of the first tantalum oxide film is a heat treatment by an electric furnace or a heat treatment by a rapid thermal annealing method, and the atmosphere of the heat treatment is at least one selected from oxygen, nitrogen and argon. (9) The method for manufacturing a capacitor structure using a tantalum oxide film according to any one of (9) to (12), wherein the method includes:
【００２３】（１４）前記第２の酸化タンタル膜の熱処
理が、電気炉による熱処理、又はラピッドサーマルアニ
ーリング法による熱処理であり、かつ、該熱処理の雰囲
気が、酸素、窒素、及びアルゴンから選ばれる少なくと
も１種を含むことを特徴とする、（１１）の酸化タンタ
ル膜を用いたキャパシタ構造の製造方法。(14) The heat treatment of the second tantalum oxide film is a heat treatment by an electric furnace or a heat treatment by a rapid thermal annealing method, and the atmosphere of the heat treatment is at least one selected from oxygen, nitrogen and argon. (11) The method for manufacturing a capacitor structure using a tantalum oxide film according to (11), wherein the method includes:
【００２４】（１５）前記第１の酸化タンタル膜を形成
する工程と、前記第１の酸化タンタル膜を熱処理する工
程との間に、前記第１の酸化タンタル膜の熱処理よりも
低い温度で第１の酸化タンタル膜の酸化熱処理を行う工
程を含むことを特徴とする、（９）〜（１４）の酸化タ
ンタル膜を用いたキャパシタ構造の製造方法。(15) Between the step of forming the first tantalum oxide film and the step of heat-treating the first tantalum oxide film, the step of forming the first tantalum oxide film at a lower temperature than the heat treatment of the first tantalum oxide film. (9) The method for manufacturing a capacitor structure using a tantalum oxide film according to any one of (9) to (14), including a step of performing an oxidation heat treatment on the tantalum oxide film.
【００２５】（１６）前記第１の酸化タンタル膜の酸化
熱処理を、オゾン及び／又は酸素ラジカルを含む雰囲気
で行うことを特徴とする、（１５）の酸化タンタル膜を
用いたキャパシタ構造の製造方法。(16) The method of manufacturing a capacitor structure using a tantalum oxide film according to (15), wherein the heat treatment for oxidizing the first tantalum oxide film is performed in an atmosphere containing ozone and / or oxygen radicals. .
【００２６】（１７）前記第２の酸化タンタル膜を形成
する工程と、前記第２の酸化タンタル膜を熱処理する工
程との間に、前記第２の酸化タンタル膜の熱処理よりも
低い温度で第２の酸化タンタル膜の酸化熱処理を行う工
程を含むことを特徴とする、（１１）、（１４）の酸化
タンタル膜を用いたキャパシタ構造の製造方法。(17) Between the step of forming the second tantalum oxide film and the step of heat-treating the second tantalum oxide film, the step of forming the second tantalum oxide film at a lower temperature than the heat treatment of the second tantalum oxide film. 2. The method for manufacturing a capacitor structure using a tantalum oxide film according to (11) or (14), further comprising a step of performing an oxidation heat treatment on the tantalum oxide film.
【００２７】（１８）前記第２の酸化タンタル膜の酸化
熱処理を、オゾン及び／又は酸素ラジカルを含む雰囲気
で行うことを特徴とする、（１７）の酸化タンタル膜を
用いたキャパシタ構造の製造方法。(18) The method for manufacturing a capacitor structure using a tantalum oxide film according to (17), wherein the oxidation heat treatment of the second tantalum oxide film is performed in an atmosphere containing ozone and / or oxygen radicals. .
【００２８】上述した本発明に係る酸化タンタル膜を用
いたキャパシタ構造の製造方法は、下部電極形成後、ア
モルファス状態の酸化タンタル膜を形成し、引き続き６
５０℃以上の熱処理を行うことで、酸化タンタル膜を結
晶化する。さらに、結晶化した酸化タンタル膜上にアモ
ルファス状態の酸化タンタル膜を形成し、もう一度６５
０℃以上の熱処理を行うことで、２層目の酸化タンタル
膜を結晶化する。必要に応じ、上記工程をさらに繰り返
す。このように結晶化を２回以上に分けることで、電流
のリークパスである結晶粒界がずれる。その結果、電流
のリークパスが上部電極から下部電極まで達しないの
で、リーク電流が低減する。In the above-described method for manufacturing a capacitor structure using a tantalum oxide film according to the present invention, an amorphous tantalum oxide film is formed after a lower electrode is formed, and then a tantalum oxide film is formed.
By performing the heat treatment at 50 ° C. or more, the tantalum oxide film is crystallized. Further, an amorphous tantalum oxide film is formed on the crystallized tantalum oxide film,
By performing heat treatment at 0 ° C. or more, the second tantalum oxide film is crystallized. The above steps are further repeated as necessary. By dividing the crystallization into two or more times, the crystal grain boundary, which is a current leak path, is shifted. As a result, the current leakage path does not reach from the upper electrode to the lower electrode, so that the leakage current is reduced.
【００２９】[0029]
【発明の実施の形態】以下、本発明の実施形態を説明す
る。 （実施例１）図１〜図１０は、本発明に係る酸化タンタ
ル膜を用いたキャパシタ構造の製造方法の一例を説明す
るための、製造工程を示す断面模式図である。図１に示
すように、シリコン基板２０１上にイオンインプランテ
ーション法により、所望の部分（容量部下コンタクトホ
ールに当たる部分）にＮ+拡散層２０２を形成した。次
に、図２に示すように、シリコン基板２０１上に熱ＣＶ
Ｄ法により酸化シリコン膜２０３を５００ｎｍの膜厚で
形成し、所望のコンタクトホールを公知の方法により開
口した。Embodiments of the present invention will be described below. (Embodiment 1) FIGS. 1 to 10 are schematic sectional views showing a manufacturing process for explaining an example of a method for manufacturing a capacitor structure using a tantalum oxide film according to the present invention. As shown in FIG. 1, an N + diffusion layer 202 was formed on a silicon substrate 201 at a desired portion (a portion corresponding to a contact hole below a capacitor portion) by an ion implantation method. Next, as shown in FIG.
A silicon oxide film 203 was formed to a thickness of 500 nm by Method D, and a desired contact hole was opened by a known method.
【００３０】その後、減圧ＣＶＤ法により第１のリンを
ドープした多結晶シリコン膜２０４をウェハ全面に形成
し、所望の容量構造にパターニングして図３の構造を得
た。このとき、容量部の多結晶シリコン膜２０４の高さ
は７００ｎｍとした。容量構造を形成した後、ラピッド
サーマルナイトライゼーション法（ＲＴＮ法）により、
第１のリンをドープした多結晶シリコン膜２０４上に窒
化膜２０５を形成して、図４の構造を得た。この窒化膜
２０５は、容量絶縁膜の酸化工程で、第１の多結晶シリ
コン膜２０４が酸化して容量が低下することを防ぐため
に形成する。このときのＲＴＮ法の条件は、１０００
℃、アンモニア雰囲気中で６０秒間とした。Thereafter, a first phosphorus-doped polycrystalline silicon film 204 was formed on the entire surface of the wafer by a low pressure CVD method, and was patterned into a desired capacitance structure to obtain the structure shown in FIG. At this time, the height of the polycrystalline silicon film 204 in the capacitance portion was 700 nm. After the formation of the capacitance structure, the rapid thermal nitrization method (RTN method)
A nitride film 205 was formed on the first phosphorus-doped polycrystalline silicon film 204 to obtain the structure shown in FIG. This nitride film 205 is formed in order to prevent the first polycrystalline silicon film 204 from being oxidized and the capacity from being reduced in the step of oxidizing the capacitor insulating film. The condition of the RTN method at this time is 1000
C. for 60 seconds in an ammonia atmosphere.
【００３１】次に、容量絶縁膜として第１の酸化タンタ
ル膜２０６を形成して、図５の構造を得た。酸化タンタ
ル膜２０６はＬＰ−ＣＶＤにより形成した。成膜時の基
板温度は４５０℃、成膜材料はペンタエトキシタンタル
と酸素を、それぞれ０．１ｍｌ／分、２ＳＬＭの流量で
用いた。成膜時の圧力は１Ｔｏｒｒ（約１３３Ｐａ）で
あった。膜厚は５ｎｍとした。引き続き、電気炉中で酸
素雰囲気中、８００℃、１０分の熱処理を行って、第１
の結晶化した酸化タンタル膜２０７を形成して、図６の
構造を得た。この熱処理を行うことで、アモルファスで
あった酸化タンタル膜は結晶化した。Next, a first tantalum oxide film 206 was formed as a capacitor insulating film to obtain the structure shown in FIG. The tantalum oxide film 206 was formed by LP-CVD. The substrate temperature at the time of film formation was 450 ° C., and pentaethoxy tantalum and oxygen were used as film formation materials at a flow rate of 0.1 ml / min and 2 SLM, respectively. The pressure at the time of film formation was 1 Torr (about 133 Pa). The film thickness was 5 nm. Subsequently, a heat treatment is performed in an electric furnace at 800 ° C. for 10 minutes in an oxygen atmosphere to obtain a first heat treatment.
The crystallized tantalum oxide film 207 was formed to obtain the structure of FIG. By performing this heat treatment, the amorphous tantalum oxide film was crystallized.
【００３２】さらに、図７に示すように、第１の結晶化
した酸化タンタル膜２０７上に第２の酸化タンタル膜２
０８を５ｎｍの膜厚で形成した。形成方法は、第１の酸
化タンタル膜と同様にした。引き続き、第１の酸化タン
タル膜と同様に電気炉中で酸素雰囲気中、８００℃、１
０分の熱処理を行って、第２の結晶化した酸化タンタル
膜２０９を形成して、図８の構造を得た。なお、図は製
造過程を示しているため、第１の酸化タンタル膜と、第
２の酸化タンタル膜は分離されているが、実際に形成さ
れる容量絶縁膜が分離されているわけではない。Further, as shown in FIG. 7, a second tantalum oxide film 2 is formed on the first crystallized tantalum oxide film 207.
08 was formed with a thickness of 5 nm. The formation method was the same as that of the first tantalum oxide film. Subsequently, in the same manner as in the first tantalum oxide film, at 800 ° C.
A heat treatment for 0 minutes was performed to form a second crystallized tantalum oxide film 209, and the structure in FIG. 8 was obtained. Note that since the drawing shows the manufacturing process, the first tantalum oxide film and the second tantalum oxide film are separated, but the actually formed capacitance insulating film is not necessarily separated.
【００３３】その後、上部電極として、ＬＰ−ＣＶＤ法
により窒化チタン膜２１０、第２のリンをドープした多
結晶シリコン膜２１１を形成して、図９の構造を得た。
上部電極形成後、フォトリソグラフィー法及びドライエ
ッチング法により、所望の容量構造をパターニングする
ことで、図１０に示す酸化タンタル膜を用いた容量構造
が完成した。Thereafter, as an upper electrode, a titanium nitride film 210 and a second phosphorus-doped polycrystalline silicon film 211 were formed by LP-CVD to obtain the structure shown in FIG.
After the formation of the upper electrode, a desired capacitance structure was patterned by photolithography and dry etching to complete the capacitance structure using the tantalum oxide film shown in FIG.
【００３４】なお、上述した製造方法では、酸化タンタ
ル膜を２回に分けて結晶化することが重要であり、した
がって酸化タンタル膜の形成方法は、他の方法によるも
のでもかまわない。また、酸化タンタル膜形成後の熱処
理においても、酸化タンタル膜が結晶化をする６５０℃
程度を越える温度であれば、本発明の効果は得られる。
また、３回以上に分けて結晶化して、３層以上に分ける
とさらに効果を上げることが可能である。In the above-described manufacturing method, it is important to crystallize the tantalum oxide film in two steps. Therefore, the tantalum oxide film may be formed by another method. Also, in the heat treatment after the formation of the tantalum oxide film, 650 ° C. at which the tantalum oxide film is crystallized.
If the temperature exceeds this level, the effects of the present invention can be obtained.
Further, if the crystallization is performed three or more times, and the crystallization is performed in three or more layers, the effect can be further improved.
【００３５】図１１は、本発明によるリーク電流改善の
効果を示す図である。「従来例」は単層構造の酸化タン
タル膜を容量絶縁膜とした例、「２層」は実施例１にお
いて酸化タンタル膜を２層構造とした例、「３層」は実
施例１において酸化タンタル膜を３層構造とした例であ
る。各酸化タンタル膜を１０ｎｍとしてキャパシタ構造
を形成したときのリーク電流を図１１に示す。キャパシ
タ構造は、０．０００１ｃｍ2の面積を有するスタック
構造である。測定結果は、上部電極に＋１Ｖを印加した
ときのリーク電流である。本発明を用いることにより、
リーク電流は従来例と比較して、約３桁の改善が見られ
た。酸化タンタル膜を３層構造とすると、さらに改善さ
れることがわかった。FIG. 11 is a diagram showing the effect of improving the leakage current according to the present invention. The "conventional example" is an example in which a tantalum oxide film having a single layer structure is used as a capacitor insulating film, the "two layers" is an example in which a tantalum oxide film is formed in a two-layer structure in Example 1, and the "three layers" is an oxide in Example 1. This is an example in which a tantalum film has a three-layer structure. FIG. 11 shows the leakage current when a capacitor structure was formed with each tantalum oxide film having a thickness of 10 nm. The capacitor structure is a stack structure having an area of 0.0001 cm 2 . The measurement result is a leakage current when +1 V is applied to the upper electrode. By using the present invention,
The leakage current was improved by about three digits as compared with the conventional example. It has been found that the tantalum oxide film has a three-layer structure, which is further improved.
【００３６】（実施例２）実施例１の図５と図６の間及
び図７と図８の間に紫外線を照射しながらオゾン雰囲気
中で酸化熱処理をするＵＶ／Ｏ3処理を行った。このと
きの温度は４００℃、時間は１０分間とした。この処理
は、成膜直後は酸化が不十分な酸化タンタル膜の酸化を
促進して、膜中不純物を低減させることができる。な
お、このＵＶ／Ｏ3処理は、いずれか一方でもよい。ま
た、酸化タンタル膜の成膜と、ＵＶ／Ｏ3処理をin-situ
で行うことも効果がある。(Example 2) A UV / O 3 treatment for performing an oxidizing heat treatment in an ozone atmosphere while irradiating ultraviolet rays between FIGS. 5 and 6 and between FIGS. 7 and 8 in Example 1 was performed. At this time, the temperature was 400 ° C., and the time was 10 minutes. This treatment promotes the oxidation of the insufficiently oxidized tantalum oxide film immediately after the film formation, thereby reducing impurities in the film. Note that this UV / O 3 treatment may be performed on either one. In addition, tantalum oxide film formation and UV / O 3 treatment are performed in-situ.
It is also effective to do so.
【００３７】（実施例３）実施例１の図６、図８の工程
をラピッドサーマルアニーリング（ＲＴＡ）法で行っ
た。このときの温度は８５０℃、時間は６０秒とした。
このＲＴＡは酸化タンタル膜の成膜とin-situで行うこ
とも可能である。また、実施例２のようにＵＶ／Ｏ3処
理を併せて行うと、さらに効果がある。Example 3 The steps of FIGS. 6 and 8 of Example 1 were performed by a rapid thermal annealing (RTA) method. At this time, the temperature was 850 ° C., and the time was 60 seconds.
This RTA can be performed in-situ with the formation of a tantalum oxide film. Further, when the UV / O 3 treatment is performed in combination as in the second embodiment, there is a further effect.
【００３８】図１２は本発明を用いたときのリーク電流
を示している。酸化タンタル膜はすべて１０ｎｍとし
た。図１２に示した通り、従来例（酸化タンタル膜は単
層構造）と比較して、実施例１（酸化タンタル膜は２層
構造）は約３桁の低減ができる。また、実施例２はさら
に低減が可能である。実施例３も実施例１と同等のリー
ク電流低減が可能である。FIG. 12 shows the leakage current when the present invention is used. The thickness of each tantalum oxide film was 10 nm. As shown in FIG. 12, compared with the conventional example (the tantalum oxide film has a single-layer structure), the example 1 (the tantalum oxide film has a two-layer structure) can reduce about three orders of magnitude. In the second embodiment, further reduction is possible. The third embodiment can also reduce the leakage current equivalent to the first embodiment.
【００３９】なお、本発明を用いても、従来例と比較し
て絶縁膜容量値の減少は生じない。図１３は、酸化シリ
コン膜に対する酸化タンタル膜の換算膜厚である。酸化
シリコン膜の比誘電率は３．９とした。なお、測定に用
いた試料はリーク電流の測定に用いたものと同じであ
る。図１３からわかるように換算膜厚に大差はなく、本
発明を用いても絶縁膜容量値が減少することはない。The use of the present invention does not cause a decrease in the capacitance of the insulating film as compared with the conventional example. FIG. 13 shows the reduced thickness of the tantalum oxide film with respect to the silicon oxide film. The relative permittivity of the silicon oxide film was 3.9. The sample used for the measurement is the same as that used for the measurement of the leak current. As can be seen from FIG. 13, there is no large difference in the converted film thickness, and even when the present invention is used, the capacitance value of the insulating film does not decrease.
【００４０】[0040]
【発明の効果】以上のように、本発明によれば、リーク
電流の少ない酸化タンタル膜を用いたキャパシタ構造を
得ることができる。As described above, according to the present invention, a capacitor structure using a tantalum oxide film having a small leak current can be obtained.
【図１】本発明に係る酸化タンタル膜を用いたキャパシ
タ構造の製造方法の一例を説明するための、製造工程を
示す断面模式図である。FIG. 1 is a schematic cross-sectional view showing a manufacturing process for explaining an example of a method for manufacturing a capacitor structure using a tantalum oxide film according to the present invention.
【図２】本発明に係る酸化タンタル膜を用いたキャパシ
タ構造の製造方法の一例を説明するための、製造工程を
示す断面模式図である。FIG. 2 is a schematic cross-sectional view showing a manufacturing process for explaining an example of a method for manufacturing a capacitor structure using a tantalum oxide film according to the present invention.
【図３】本発明に係る酸化タンタル膜を用いたキャパシ
タ構造の製造方法の一例を説明するための、製造工程を
示す断面模式図である。FIG. 3 is a schematic cross-sectional view showing a manufacturing process for explaining an example of a method for manufacturing a capacitor structure using a tantalum oxide film according to the present invention.
【図４】本発明に係る酸化タンタル膜を用いたキャパシ
タ構造の製造方法の一例を説明するための、製造工程を
示す断面模式図である。FIG. 4 is a schematic cross-sectional view showing a manufacturing process for explaining an example of a method for manufacturing a capacitor structure using a tantalum oxide film according to the present invention.
【図５】本発明に係る酸化タンタル膜を用いたキャパシ
タ構造の製造方法の一例を説明するための、製造工程を
示す断面模式図である。FIG. 5 is a schematic cross-sectional view showing a manufacturing process for explaining an example of a method for manufacturing a capacitor structure using a tantalum oxide film according to the present invention.
【図６】本発明に係る酸化タンタル膜を用いたキャパシ
タ構造の製造方法の一例を説明するための、製造工程を
示す断面模式図である。FIG. 6 is a schematic cross-sectional view showing a manufacturing process for explaining an example of a method for manufacturing a capacitor structure using a tantalum oxide film according to the present invention.
【図７】本発明に係る酸化タンタル膜を用いたキャパシ
タ構造の製造方法の一例を説明するための、製造工程を
示す断面模式図である。FIG. 7 is a schematic cross-sectional view showing a manufacturing process for explaining an example of a method for manufacturing a capacitor structure using a tantalum oxide film according to the present invention.
【図８】本発明に係る酸化タンタル膜を用いたキャパシ
タ構造の製造方法の一例を説明するための、製造工程を
示す断面模式図である。FIG. 8 is a schematic cross-sectional view showing a manufacturing process for explaining an example of a method for manufacturing a capacitor structure using a tantalum oxide film according to the present invention.
【図９】本発明に係る酸化タンタル膜を用いたキャパシ
タ構造の製造方法の一例を説明するための、製造工程を
示す断面模式図である。FIG. 9 is a schematic cross-sectional view showing a manufacturing process for explaining an example of a method for manufacturing a capacitor structure using a tantalum oxide film according to the present invention.
【図１０】本発明に係る酸化タンタル膜を用いたキャパ
シタ構造の製造方法の一例を説明するための、製造工程
を示す断面模式図である。FIG. 10 is a schematic cross-sectional view showing a manufacturing process for describing an example of a method for manufacturing a capacitor structure using a tantalum oxide film according to the present invention.
【図１１】本発明によるリーク電流改善の効果を示す図
である。FIG. 11 is a diagram showing the effect of improving leakage current according to the present invention.
【図１２】本発明を用いたときのリーク電流を示す図で
ある。FIG. 12 is a diagram showing a leakage current when the present invention is used.
【図１３】酸化シリコン膜に対する酸化タンタル膜の換
算膜厚である。FIG. 13 shows a reduced thickness of a tantalum oxide film with respect to a silicon oxide film.
【図１４】酸化タンタル膜を用いたＤＲＡＭの容量構造
を形成する際の、従来例の製造工程の断面模式図であ
る。FIG. 14 is a schematic cross-sectional view of a conventional manufacturing process when a capacitance structure of a DRAM using a tantalum oxide film is formed.
【図１５】酸化タンタル膜を用いたＤＲＡＭの容量構造
を形成する際の、従来例の製造工程の断面模式図であ
る。FIG. 15 is a schematic cross-sectional view of a conventional manufacturing process when a capacitance structure of a DRAM using a tantalum oxide film is formed.
【図１６】酸化タンタル膜を用いたＤＲＡＭの容量構造
を形成する際の、従来例の製造工程の断面模式図であ
る。FIG. 16 is a schematic cross-sectional view of a conventional manufacturing process when a capacitance structure of a DRAM using a tantalum oxide film is formed.
【図１７】酸化タンタル膜を用いたＤＲＡＭの容量構造
を形成する際の、従来例の製造工程の断面模式図であ
る。FIG. 17 is a schematic cross-sectional view of a conventional manufacturing process when a capacitance structure of a DRAM using a tantalum oxide film is formed.
【図１８】酸化タンタル膜を用いたＤＲＡＭの容量構造
を形成する際の、従来例の製造工程の断面模式図であ
る。FIG. 18 is a schematic cross-sectional view of a manufacturing process of a conventional example when a capacitance structure of a DRAM using a tantalum oxide film is formed.
【図１９】酸化タンタル膜を用いたＤＲＡＭの容量構造
を形成する際の、従来例の製造工程の断面模式図であ
る。FIG. 19 is a schematic cross-sectional view of a conventional manufacturing process when a capacitance structure of a DRAM using a tantalum oxide film is formed.
【図２０】酸化タンタル膜を用いたＤＲＡＭの容量構造
を形成する際の、従来例の製造工程の断面模式図であ
る。FIG. 20 is a schematic cross-sectional view of a conventional manufacturing process when a capacitance structure of a DRAM using a tantalum oxide film is formed.
【図２１】酸化タンタル膜を用いたＤＲＡＭの容量構造
を形成する際の、従来例の製造工程の断面模式図であ
る。FIG. 21 is a schematic cross-sectional view of a manufacturing process of a conventional example when a capacitance structure of a DRAM using a tantalum oxide film is formed.
２０１ シリコン基板 ２０２ Ｎ+拡散層 ２０３ 酸化シリコン膜 ２０４ 第１のリンをドープした多結晶シリコン膜 ２０５ 窒化膜 ２０６ 第１の酸化タンタル膜 ２０７ 第１の結晶化した酸化タンタル膜 ２０８ 第２の酸化タンタル膜 ２０９ 第２の結晶化した酸化タンタル膜 ２１０ 窒化チタン膜 ２１１ 第２のリンをドープした多結晶シリコン膜Reference Signs List 201 silicon substrate 202 N + diffusion layer 203 silicon oxide film 204 first polycrystalline silicon film doped with phosphorus 205 nitride film 206 first tantalum oxide film 207 first crystallized tantalum oxide film 208 second tantalum oxide Film 209 second crystallized tantalum oxide film 210 titanium nitride film 211 second phosphorus-doped polycrystalline silicon film
Claims (18)
後、６５０℃以上で前記酸化タンタル膜を熱処理する工
程を、２回以上繰り返して前記容量絶縁膜を形成するこ
とを特徴とする、酸化タンタル膜を用いたキャパシタ構
造の製造方法。A step of forming the tantalum oxide film at a desired thickness and then heat-treating the tantalum oxide film at 650 ° C. or higher twice or more to form the capacitor insulating film; A method for manufacturing a capacitor structure using a tantalum oxide film.
質であり、前記熱処理後に結晶化していることを特徴と
する、請求項１に記載の酸化タンタル膜を用いたキャパ
シタ構造の製造方法。2. The manufacturing of a capacitor structure using a tantalum oxide film according to claim 1, wherein the tantalum oxide film is amorphous immediately after film formation and is crystallized after the heat treatment. Method.
Ｄ法であることを特徴とする、請求項１又は２に記載の
酸化タンタル膜を用いたキャパシタ構造の製造方法。3. A method for forming a tantalum oxide film, comprising:
3. The method for manufacturing a capacitor structure using a tantalum oxide film according to claim 1, wherein the method is D method.
はラピッドサーマルアニーリング法による熱処理である
ことを特徴とする、請求項１〜３のいずれかに記載の酸
化タンタル膜を用いたキャパシタ構造の製造方法。4. The production of a capacitor structure using a tantalum oxide film according to claim 1, wherein the heat treatment is a heat treatment by an electric furnace or a heat treatment by a rapid thermal annealing method. Method.
びアルゴンから選ばれる少なくとも１種を含むことを特
徴とする、請求項４に記載の酸化タンタル膜を用いたキ
ャパシタ構造の製造方法。5. The method for manufacturing a capacitor structure using a tantalum oxide film according to claim 4, wherein the atmosphere for the heat treatment includes at least one selected from oxygen, nitrogen, and argon.
との間に、前記熱処理よりも低い温度で酸化タンタル膜
の酸化熱処理を行う工程を含むことを特徴とする、請求
項１〜５のいずれか１項に記載の酸化タンタル膜を用い
たキャパシタ構造の製造方法。6. The method according to claim 1, further comprising a step of performing an oxidation heat treatment of the tantalum oxide film at a lower temperature than the heat treatment between the formation of the tantalum oxide film and the heat treatment. A method for manufacturing a capacitor structure using the tantalum oxide film according to claim 1.
素ラジカルを含む雰囲気で行うことを特徴とする、請求
項６に記載の酸化タンタル膜を用いたキャパシタ構造の
製造方法。7. The method for manufacturing a capacitor structure using a tantalum oxide film according to claim 6, wherein the oxidation heat treatment is performed in an atmosphere containing ozone and / or oxygen radicals.
ら、前記酸化タンタル膜を熱処理する工程まで、又は、
前記酸化タンタル膜を形成する工程から、前記酸化タン
タル膜を酸化熱処理する工程までを、全て真空中にて行
うことを特徴とする、請求項１〜７のいずれかに記載の
酸化タンタル膜を用いたキャパシタ構造の製造方法。8. From the step of forming the tantalum oxide film to the step of heat-treating the tantalum oxide film, or
The step of forming the tantalum oxide film to the step of performing an oxidative heat treatment on the tantalum oxide film is performed in a vacuum, wherein the tantalum oxide film according to any one of claims 1 to 7 is used. Manufacturing method of capacitor structure.
を形成する工程と、６５０℃以上で前記第１の酸化タン
タル膜を熱処理する工程と、さらに第２の酸化タンタル
膜を形成する工程とを含むことを特徴とする、酸化タン
タル膜を用いたキャパシタ構造の製造方法。9. A step of forming a first tantalum oxide film after forming the lower electrode, a step of heat-treating the first tantalum oxide film at 650 ° C. or higher, and a step of forming a second tantalum oxide film And a method for manufacturing a capacitor structure using a tantalum oxide film.
後は非晶質であり、前記熱処理後に結晶化していること
を特徴とする、請求項９に記載の酸化タンタル膜を用い
たキャパシタ構造の製造方法。10. The capacitor using a tantalum oxide film according to claim 9, wherein the first tantalum oxide film is amorphous immediately after film formation and is crystallized after the heat treatment. The method of manufacturing the structure.
後に、６５０℃以上で第２の酸化タンタル膜の熱処理を
行うことを特徴とする、請求項９又は１０に記載の酸化
タンタル膜を用いたキャパシタ構造の製造方法。11. The tantalum oxide film according to claim 9, wherein a heat treatment of the second tantalum oxide film is performed at a temperature of 650 ° C. or more after the formation of the second tantalum oxide film. Manufacturing method of capacitor structure.
２の酸化タンタル膜の形成方法が、ＣＶＤ法であること
を特徴とする、請求項９〜１１のいずれか１項に記載の
酸化タンタル膜を用いたキャパシタ構造の製造方法。12. The oxidation according to claim 9, wherein the first tantalum oxide film and the second tantalum oxide film are formed by a CVD method. A method for manufacturing a capacitor structure using a tantalum film.
が、電気炉による熱処理、又はラピッドサーマルアニー
リング法による熱処理であり、かつ、該熱処理の雰囲気
が、酸素、窒素、及びアルゴンから選ばれる少なくとも
１種を含むことを特徴とする、請求項９〜１２のいずれ
かに記載の酸化タンタル膜を用いたキャパシタ構造の製
造方法。13. The heat treatment of the first tantalum oxide film is a heat treatment by an electric furnace or a heat treatment by a rapid thermal annealing method, and the atmosphere of the heat treatment is at least one selected from oxygen, nitrogen, and argon. The method for manufacturing a capacitor structure using a tantalum oxide film according to claim 9, wherein the method includes a seed.
が、電気炉による熱処理、又はラピッドサーマルアニー
リング法による熱処理であり、かつ、該熱処理の雰囲気
が、酸素、窒素、及びアルゴンから選ばれる少なくとも
１種を含むことを特徴とする、請求項１１に記載の酸化
タンタル膜を用いたキャパシタ構造の製造方法。14. The heat treatment of the second tantalum oxide film is a heat treatment by an electric furnace or a heat treatment by a rapid thermal annealing method, and the atmosphere of the heat treatment is at least one selected from oxygen, nitrogen, and argon. The method for manufacturing a capacitor structure using a tantalum oxide film according to claim 11, wherein the method includes a seed.
工程と、前記第１の酸化タンタル膜を熱処理する工程と
の間に、前記第１の酸化タンタル膜の熱処理よりも低い
温度で第１の酸化タンタル膜の酸化熱処理を行う工程を
含むことを特徴とする、請求項９〜１４のいずれか１項
に記載の酸化タンタル膜を用いたキャパシタ構造の製造
方法。15. A method for forming a first tantalum oxide film, comprising the steps of: forming a first tantalum oxide film at a lower temperature than a heat treatment of the first tantalum oxide film; The method for manufacturing a capacitor structure using a tantalum oxide film according to any one of claims 9 to 14, further comprising a step of performing an oxidation heat treatment on the tantalum oxide film.
理を、オゾン及び／又は酸素ラジカルを含む雰囲気で行
うことを特徴とする、請求項１５に記載の酸化タンタル
膜を用いたキャパシタ構造の製造方法。16. The manufacturing of a capacitor structure using a tantalum oxide film according to claim 15, wherein the heat treatment for oxidizing the first tantalum oxide film is performed in an atmosphere containing ozone and / or oxygen radicals. Method.
工程と、前記第２の酸化タンタル膜を熱処理する工程と
の間に、前記第２の酸化タンタル膜の熱処理よりも低い
温度で第２の酸化タンタル膜の酸化熱処理を行う工程を
含むことを特徴とする、請求項１１又は１４に記載の酸
化タンタル膜を用いたキャパシタ構造の製造方法。17. A method according to claim 17, wherein the step of forming the second tantalum oxide film and the step of heat-treating the second tantalum oxide film are performed at a lower temperature than the heat treatment of the second tantalum oxide film. 15. The method for manufacturing a capacitor structure using a tantalum oxide film according to claim 11, comprising a step of performing an oxidation heat treatment on the tantalum oxide film.
理を、オゾン及び／又は酸素ラジカルを含む雰囲気で行
うことを特徴とする、請求項１７に記載の酸化タンタル
膜を用いたキャパシタ構造の製造方法。18. The manufacturing of a capacitor structure using a tantalum oxide film according to claim 17, wherein the heat treatment for oxidizing the second tantalum oxide film is performed in an atmosphere containing ozone and / or oxygen radicals. Method.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000006730A JP3316848B2 (en) | 1999-04-02 | 2000-01-14 | Method for manufacturing capacitor structure using tantalum oxide film |
| KR1020000017109A KR20010006943A (en) | 1999-04-02 | 2000-04-01 | Method of manufacturing capacitor structure using tantalum oxide film |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9610099 | 1999-04-02 | ||
| JP11-96100 | 1999-04-02 | ||
| JP2000006730A JP3316848B2 (en) | 1999-04-02 | 2000-01-14 | Method for manufacturing capacitor structure using tantalum oxide film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000349261A true JP2000349261A (en) | 2000-12-15 |
| JP3316848B2 JP3316848B2 (en) | 2002-08-19 |
Family
ID=26437337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000006730A Expired - Fee Related JP3316848B2 (en) | 1999-04-02 | 2000-01-14 | Method for manufacturing capacitor structure using tantalum oxide film |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3316848B2 (en) |
| KR (1) | KR20010006943A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002035A (en) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | Method for forming thin film by atomic layer deposition and fabricating method of capacitor using the thereof |
| KR100433041B1 (en) * | 2001-12-27 | 2004-05-24 | 동부전자 주식회사 | method for producting a capacitor of a semiconductor memory |
| CN113077989A (en) * | 2021-03-31 | 2021-07-06 | 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) | Preparation method of anode tantalum block of low-oxygen-content solid electrolyte tantalum capacitor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761406B1 (en) * | 2001-06-30 | 2007-09-27 | 주식회사 하이닉스반도체 | Method for fabricating capacitor with tantalum oxide |
-
2000
- 2000-01-14 JP JP2000006730A patent/JP3316848B2/en not_active Expired - Fee Related
- 2000-04-01 KR KR1020000017109A patent/KR20010006943A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002035A (en) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | Method for forming thin film by atomic layer deposition and fabricating method of capacitor using the thereof |
| KR100433041B1 (en) * | 2001-12-27 | 2004-05-24 | 동부전자 주식회사 | method for producting a capacitor of a semiconductor memory |
| CN113077989A (en) * | 2021-03-31 | 2021-07-06 | 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) | Preparation method of anode tantalum block of low-oxygen-content solid electrolyte tantalum capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010006943A (en) | 2001-01-26 |
| JP3316848B2 (en) | 2002-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100207444B1 (en) | Capacitor fabrication method and its device having high dielectronic layer and electrode | |
| US6340622B1 (en) | Method for fabricating capacitors of semiconductor device | |
| JPH1174485A (en) | Semiconductor device and manufacture thereof | |
| US20030235962A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| GB2364825A (en) | A capacitor using a tantalum nitride dielectric | |
| US5365096A (en) | Thin film capacitive memory device with a high dielectric constant | |
| US20030013277A1 (en) | Method of forming a patterned substantially crystalline Ta2O5 comprising material, and method of forming a capacitor having a capacitor dielectric region comprising substantially crystalline Ta2O5 comprising material | |
| JPH08204145A (en) | Method of manufacturing semiconductor device | |
| JP2002343888A (en) | Capacitor for semiconductor element and its manufacturing method | |
| KR100338848B1 (en) | Fabrication method of semiconductor device with hsg configuration | |
| US6949477B2 (en) | Method of fabricating a capacitive element for a semiconductor device | |
| JP3316848B2 (en) | Method for manufacturing capacitor structure using tantalum oxide film | |
| KR100588888B1 (en) | Method of manufacturing a capacitor having tantalum oxide film as an insulating film | |
| US6635524B2 (en) | Method for fabricating capacitor of semiconductor memory device | |
| JP3228245B2 (en) | Method for producing tantalum oxide film | |
| JPH0738062A (en) | Manufacture of semiconductor device | |
| US6323098B1 (en) | Manufacturing method of a semiconductor device | |
| US20020047148A1 (en) | Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby | |
| JP3334672B2 (en) | Method of manufacturing semiconductor device and method of manufacturing capacitor | |
| KR100231604B1 (en) | Manufacturing method of capacitor of semiconductor device | |
| JP3140224B2 (en) | Method for manufacturing semiconductor device | |
| JPH06291255A (en) | Semiconductor device and manufacture thereof | |
| JP3420098B2 (en) | Method for manufacturing semiconductor device | |
| KR20000043578A (en) | Manufacturing method of capacitor | |
| JPH0555466A (en) | Semiconductor memory device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |