JP3334672B2 - Method of manufacturing semiconductor device and method of manufacturing capacitor - Google Patents

Method of manufacturing semiconductor device and method of manufacturing capacitor

Info

Publication number
JP3334672B2
JP3334672B2 JP11553899A JP11553899A JP3334672B2 JP 3334672 B2 JP3334672 B2 JP 3334672B2 JP 11553899 A JP11553899 A JP 11553899A JP 11553899 A JP11553899 A JP 11553899A JP 3334672 B2 JP3334672 B2 JP 3334672B2
Authority
JP
Japan
Prior art keywords
film
forming
capacitor
insulating film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11553899A
Other languages
Japanese (ja)
Other versions
JP2000294752A (en
Inventor
賢一 小柳
弘 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11553899A priority Critical patent/JP3334672B2/en
Publication of JP2000294752A publication Critical patent/JP2000294752A/en
Application granted granted Critical
Publication of JP3334672B2 publication Critical patent/JP3334672B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置の製
造方法及びキャパシタの製造方法に係り、詳しくは、キ
ャパシタを構成する下部電極の酸化を抑制する半導体装
置の製造方法及びキャパシタの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device and a method for manufacturing a capacitor, and more particularly, to a method for manufacturing a semiconductor device and a method for manufacturing a capacitor, which suppresses oxidation of a lower electrode constituting the capacitor.

【0002】[0002]

【従来の技術】半導体装置の代表として知られているL
SI(大規模集積回路)は、メモリ製品とロジック製品
とに大別されるが、最近の半導体製造技術の進歩につれ
て、特に前者における発展がめざましい。また、メモリ
製品は、DRAM(Dynamic Random Access Memory)と、
SRAM(Static Random Access Memory)とに分類さ
れるが、これらのメモリ製品はほとんどが、集積度の点
で優れているMOS(Metal Oxide Semiconductor)トラ
ンジスタによって構成されている。また、DRAMはS
RAMに比較して上述したような高集積化の利点をより
大きく生かせるため、コストダウンが図れるので、情報
機器などの各種の記憶装置に広く適用されている。
2. Description of the Related Art L which is known as a representative of a semiconductor device
SI (Large Scale Integrated Circuit) is broadly divided into memory products and logic products, and with the recent advance in semiconductor manufacturing technology, the former is particularly remarkable. Memory products include DRAM (Dynamic Random Access Memory) and
Although classified as SRAM (Static Random Access Memory), most of these memory products are constituted by MOS (Metal Oxide Semiconductor) transistors which are excellent in integration degree. In addition, DRAM is S
It is widely applied to various storage devices such as information devices because it can reduce the cost in order to make the most of the advantage of high integration as described above as compared with the RAM.

【0003】DRAMはキャパシタを情報記憶用容量素
子として利用して、その電荷の有無により情報を記憶す
るので、記憶情報の大容量化に伴って半導体基板上に形
成される個々のキャパシタの占有面積は制約されてく
る。したがって、それぞれのキャパシタのキャパシタン
ス(容量)を増加させる工夫が必要になる。もしキャパ
シタの容量が情報を記憶するのに十分な値を有していな
いと、外部からのノイズ信号などにより容易に誤動作す
るようになるので、ソフトエラーで代表されるようなエ
ラーが生じ易くなる。
A DRAM uses a capacitor as an information storage capacitance element and stores information depending on the presence or absence of its charge. Therefore, the area occupied by individual capacitors formed on a semiconductor substrate with an increase in storage information capacity. Is restricted. Therefore, a device for increasing the capacitance (capacity) of each capacitor is required. If the capacitance of the capacitor does not have a value enough to store information, malfunctions easily occur due to an external noise signal or the like, and errors such as soft errors are likely to occur. .

【0004】上述のキャパシタの容量を増加させるに
は、容量絶縁膜として誘電率の大きい絶縁材料を用いる
必要があり、従来から、高誘電率絶縁材料の代表として
金属酸化膜の一種である酸化タンタル(Ta25)膜が
広く用いられている。この酸化タンタル膜は、容量絶縁
膜として従来から用いられているシリコン酸化膜(Si
2)と比べて略10倍の大きさの誘電率を有し、また
同様に従来から用いられているシリコン窒化膜(Si3
4)と比べて略4倍の大きさの誘電率(25〜30)
を有している。したがって、酸化タンタル膜を容量絶縁
膜として用いてキャパシタを構成することにより、高容
量化を図ることができるようになる。
In order to increase the capacitance of the above-mentioned capacitor, it is necessary to use an insulating material having a large dielectric constant as a capacitance insulating film. Conventionally, tantalum oxide, which is a kind of metal oxide film, has been used as a typical high dielectric constant insulating material. (Ta 2 O 5 ) film is widely used. This tantalum oxide film is a silicon oxide film (Si) conventionally used as a capacitance insulating film.
O 2 ) has a dielectric constant approximately ten times as large as that of O 2 ), and a silicon nitride film (Si 3
N 4 ) that is approximately four times as large as that of N 4 )
have. Therefore, by forming a capacitor using a tantalum oxide film as a capacitor insulating film, a higher capacitance can be achieved.

【0005】図16(a)〜(c)及び図17(d)、
(e)は、上述のような酸化タンタル膜を容量絶縁膜と
して用いるキャパシタを備えた従来の半導体装置の製造
方法を工程順に示す工程図である。以下、同図を参照し
て、同半導体装置の製造方法について工程順に説明す
る。まず、図16(a)に示すように、例えばP型シリ
コン基板51に、周知のLOCOS(Local Oxidation o
f Silicon)法によりシリコン酸化膜からなる素子分離用
絶縁膜52を形成した後、この素子分離用絶縁膜52に
より囲まれた活性領域にシリコン酸化膜、多結晶シリコ
ン膜を順次に形成し、これらシリコン酸化膜及び多結晶
シリコン膜を所望の形状にパターニングしてゲート酸化
膜53及びゲート電極(ワードライン)54を形成す
る。次に、ゲート酸化膜53及びゲート電極54をマス
クとするセルフアラインにより、イオン注入法などの周
知の不純物導入方法によりN型不純物をシリコン基板5
1に導入して、ソース領域又はドレイン領域を構成する
N型拡散領域55を選択的に形成した後、全面にシリコ
ン酸化膜などからなる層間絶縁膜56を形成する。
FIGS. 16 (a) to 16 (c) and 17 (d),
(E) is a process drawing showing a manufacturing method of a conventional semiconductor device provided with a capacitor using the above-described tantalum oxide film as a capacitance insulating film in the order of steps. Hereinafter, a method for manufacturing the semiconductor device will be described in the order of steps with reference to FIG. First, as shown in FIG. 16A, for example, a well-known LOCOS (Local Oxidation
f Silicon), an element isolation insulating film 52 made of a silicon oxide film is formed, and then a silicon oxide film and a polycrystalline silicon film are sequentially formed in an active region surrounded by the element isolation insulating film 52. The gate oxide film 53 and the gate electrode (word line) 54 are formed by patterning the silicon oxide film and the polycrystalline silicon film into desired shapes. Next, by self-alignment using the gate oxide film 53 and the gate electrode 54 as a mask, an N-type impurity is
Then, after selectively forming an N-type diffusion region 55 constituting a source region or a drain region, an interlayer insulating film 56 made of a silicon oxide film or the like is formed on the entire surface.

【0006】次に、図16(b)に示すように、フォト
リソグラフィ法によりN型拡散領域55の表面の層間絶
縁膜56にコンタクトホール57を形成した後、スパッ
タ法により、全面に下部電極膜となる窒化チタン膜(T
iN)膜58を成膜する。次に、図16(c)に示すよ
うに、CVD(Chemical Vapor Deposition)法により、
酸素を含む雰囲気中で窒化チタン膜58上に容量絶縁膜
となる酸化タンタル膜59を成膜する。
Next, as shown in FIG. 16B, after forming a contact hole 57 in the interlayer insulating film 56 on the surface of the N-type diffusion region 55 by photolithography, the lower electrode film is entirely formed by sputtering. Titanium nitride film (T
iN) A film 58 is formed. Next, as shown in FIG. 16C, by CVD (Chemical Vapor Deposition) method.
A tantalum oxide film 59 serving as a capacitance insulating film is formed on the titanium nitride film 58 in an atmosphere containing oxygen.

【0007】図20は、上述の酸化タンタル膜59を成
膜するための成膜シーケンスを示す図である。CVD装
置の反応炉内にシリコン基板51を収容した後、時刻t
1においてソースガスであるタンタルペンタエトキシ
(Ta(OC255)ガス及び酸素ガスを同時に反応
炉内に供給して、酸化タンタル膜59の成膜を開始す
る。そして、所定の時間T成膜処理したら、時刻t0に
おいてタンタルペンタエトキシガス及び酸素ガスの供給
を停止する。
FIG. 20 is a diagram showing a film forming sequence for forming the tantalum oxide film 59 described above. After the silicon substrate 51 is accommodated in the reaction furnace of the CVD apparatus, the time t
In 1, a tantalum pentaethoxy (Ta (OC 2 H 5 ) 5 ) gas and an oxygen gas, which are source gases, are simultaneously supplied into the reaction furnace to start the formation of the tantalum oxide film 59. After the film forming process for a predetermined time T, the supply of the tantalum pentaethoxy gas and the oxygen gas is stopped at time t0.

【0008】次に、シリコン基板51を、UV(Ultra-V
iolet)−O3(オゾン雰囲気で紫外線照射による低温酸
化)の酸化性雰囲気中で熱処理(アニール処理)して、
酸化タンタル膜59の酸化を行うことにより、酸化タン
タル膜59が容量絶縁膜として十分な役割を担うように
膜質の改善を行う。
Next, the silicon substrate 51 is placed on a UV (Ultra-V)
heat treatment (annealing treatment) in an oxidizing atmosphere of iolet) -O 3 (low-temperature oxidation by ultraviolet irradiation in an ozone atmosphere)
By oxidizing the tantalum oxide film 59, the film quality is improved so that the tantalum oxide film 59 plays a sufficient role as a capacitance insulating film.

【0009】次に、図17(d)に示すように、CVD
法により、酸化タンタル膜59上に上部電極膜となる窒
化チタン膜60を成膜する。次に、図17(e)に示す
ように、フォトリソグラフィ法により、窒化チタン膜5
8、酸化タンタル膜59及び窒化チタン膜60をパター
ニングすることにより、下部電極58Aと上部電極60
Aとの間に容量絶縁膜として酸化タンタル膜59が介在
されて構成されたキャパシタ61を完成させる。
Next, as shown in FIG.
A titanium nitride film 60 serving as an upper electrode film is formed on the tantalum oxide film 59 by a method. Next, as shown in FIG. 17E, the titanium nitride film 5 is formed by photolithography.
8. By patterning the tantalum oxide film 59 and the titanium nitride film 60, the lower electrode 58A and the upper electrode 60
The capacitor 61 having a tantalum oxide film 59 interposed between the capacitor 61 and the capacitor A is completed.

【0010】ところで、上述の半導体装置の製造方法で
は、酸化タンタル膜59の成膜時及びシリコン基板51
の熱処理時に、雰囲気中の酸素が下部電極58Aとなる
窒化チタン膜58と反応して、下部電極58Aが略全膜
厚にわたって酸化されてしまう現象が生ずる。すなわ
ち、図17(e)に示すように、下部電極58Aは、酸
化チタン膜58Bに変換されてしまう。そして、この酸
化チタン膜58Bは低誘電率膜として働いてしまうとい
う不都合が生ずる。このように、低誘電率膜が形成され
ると、この低誘電率膜(酸化チタン膜58B)は容量絶
縁膜である酸化タンタル膜59と直列に接続されるの
で、キャパシタ61の総容量は低誘電率膜の影響を受け
て、酸化タンタル膜59単体のときの容量よりも低下し
てしまうことになる。
In the method of manufacturing a semiconductor device described above, the tantalum oxide film 59 is formed and the silicon substrate 51 is formed.
During the heat treatment, oxygen in the atmosphere reacts with the titanium nitride film 58 serving as the lower electrode 58A, and a phenomenon occurs in which the lower electrode 58A is oxidized over substantially the entire thickness. That is, as shown in FIG. 17E, the lower electrode 58A is converted into a titanium oxide film 58B. Then, there is a disadvantage that the titanium oxide film 58B works as a low dielectric constant film. As described above, when the low dielectric constant film is formed, the low dielectric constant film (titanium oxide film 58B) is connected in series with the tantalum oxide film 59 which is a capacitance insulating film, so that the total capacitance of the capacitor 61 is low. Under the influence of the dielectric constant film, the capacitance is lower than that of the tantalum oxide film 59 alone.

【0011】図8は、窒化チタン膜からなる下部電極の
シート抵抗ρsを示すもので、上述したように表面に酸
化チタン膜のような低誘電率膜が形成されたことによ
り、その値は(A)で示したように相対的に高くなる。
したがって、下部電極として望ましくなくなる。また、
図9は、窒化チタン膜からなる下部電極上に容量絶縁膜
として酸化タンタル膜を用いて構成されたキャパシタの
シリコン酸化膜換算膜厚teqを示すもので、上述した
ように下部電極の表面に低誘電率膜が形成された場合、
その値は(A)で示したように相対的に大きくなる。シ
リコン酸化膜換算膜厚teqは、所定の容量を得るため
に必要な容量絶縁膜の膜厚の目安を示しており、小さく
なるほど優れていることを示している。
FIG. 8 shows the sheet resistance ρs of the lower electrode made of a titanium nitride film. The value of the sheet resistance ρs is expressed as (low dielectric constant film such as a titanium oxide film on the surface as described above). It becomes relatively high as shown in A).
Therefore, it is not desirable as a lower electrode. Also,
FIG. 9 shows a silicon oxide film equivalent film thickness teq of a capacitor formed by using a tantalum oxide film as a capacitive insulating film on a lower electrode made of a titanium nitride film. When a dielectric film is formed,
The value becomes relatively large as shown in FIG. The silicon oxide film equivalent film thickness teq indicates a measure of the film thickness of the capacitance insulating film necessary to obtain a predetermined capacitance, and indicates that the smaller the capacitance, the better.

【0012】キャパシタンスの下部電極が酸化されて低
誘電率膜が形成されるのを抑制するようにした半導体装
置の製造方法が、例えば特開平9−246494号公報
に開示されている。以下、図18(a)〜(c)及び図
19(d)、(e)を参照して、同半導体装置の製造方
法について、工程順に説明する。まず、図18(a)に
示すように、素子分離用絶縁膜62により囲まれた活性
領域にゲート酸化膜63及びゲート電極(ワードライ
ン)64を形成し、ソース領域又はドレイン領域を構成
するN型拡散領域65を選択的に形成した後、全面にシ
リコン酸化膜などからなる層間絶縁膜66を形成したP
型シリコン基板61を用意する。次に、フォトリソグラ
フィ法によりN型拡散領域65の表面の層間絶縁膜66
にコンタクトホール67を形成した後、CVD法によ
り、全面に多結晶シリコンプラグ膜68を成膜する。
A method for manufacturing a semiconductor device in which the lower electrode of the capacitance is oxidized to prevent the formation of a low dielectric constant film is disclosed in, for example, Japanese Patent Application Laid-Open No. 9-246494. Hereinafter, with reference to FIGS. 18A to 18C and FIGS. 19D and 19E, a method of manufacturing the same semiconductor device will be described in the order of steps. First, as shown in FIG. 18A, a gate oxide film 63 and a gate electrode (word line) 64 are formed in an active region surrounded by an isolation insulating film 62, and an N region forming a source region or a drain region is formed. After selectively forming the mold diffusion region 65, an interlayer insulating film 66 made of a silicon oxide film or the like is formed on the entire surface.
A mold silicon substrate 61 is prepared. Next, the interlayer insulating film 66 on the surface of the N-type diffusion region 65 is formed by photolithography.
After forming a contact hole 67, a polycrystalline silicon plug film 68 is formed on the entire surface by CVD.

【0013】次に、図18(b)に示すように、CVD
法により、全面に下部電極の主電極となる多結晶シリコ
ン膜69を成膜する。次に、図18(c)に示すよう
に、スパッタ法により、チタンシリサイド膜70を成膜
し、続いて反応性スパッタ法により窒化タンタル膜71
を成膜する。次に、図19(d)に示すように、フォト
リソグラフィ法により、多結晶シリコンプラグ膜68、
多結晶シリコン膜69、チタンシリサイド膜70及び窒
化タンタル膜71をパターニングすることにより、多結
晶シリコンプラグ68A上に順次に積層された多結晶シ
リコン膜69、チタンシリサイド膜70及び窒化タンタ
ル膜71からなる下部電極73を形成する。
Next, as shown in FIG.
A polycrystalline silicon film 69 serving as a main electrode of a lower electrode is formed on the entire surface by a method. Next, as shown in FIG. 18C, a titanium silicide film 70 is formed by a sputtering method, and subsequently, a tantalum nitride film 71 is formed by a reactive sputtering method.
Is formed. Next, as shown in FIG. 19D, a polycrystalline silicon plug film 68 is formed by photolithography.
By patterning the polycrystalline silicon film 69, the titanium silicide film 70, and the tantalum nitride film 71, the polycrystalline silicon film 69, the titanium silicide film 70, and the tantalum nitride film 71 are sequentially stacked on the polycrystalline silicon plug 68A. The lower electrode 73 is formed.

【0014】次に、CVD法により、下部電極73上に
容量絶縁膜としての酸化タンタル膜74を成膜した後、
図19(e)に示すように、酸化タンタル膜74をパタ
ーニングして不要部を除去し、次にCVD法により、タ
ングステンなどからなる上部電極75を形成してキャパ
シタンス76を完成させる。上述したような、半導体装
置の製造方法によれば、下部電極73の一部としての窒
化タンタル膜71を成膜した後、容量絶縁膜としての酸
化タンタル膜74を成膜するので、この酸化タンタル膜
74の成膜時に窒化タンタル膜71が酸化抑制膜として
働くので、下部電極73が酸化されるのを抑制すること
ができる。したがって、下部電極に低誘電率膜が形成さ
れるのを抑制することができる。
Next, after forming a tantalum oxide film 74 as a capacitance insulating film on the lower electrode 73 by the CVD method,
As shown in FIG. 19E, the tantalum oxide film 74 is patterned to remove unnecessary portions, and then an upper electrode 75 made of tungsten or the like is formed by a CVD method to complete the capacitance 76. According to the method of manufacturing a semiconductor device as described above, the tantalum nitride film 71 as a part of the lower electrode 73 is formed, and then the tantalum oxide film 74 as a capacitance insulating film is formed. Since the tantalum nitride film 71 functions as an oxidation suppressing film when the film 74 is formed, the oxidation of the lower electrode 73 can be suppressed. Therefore, the formation of the low dielectric constant film on the lower electrode can be suppressed.

【0015】[0015]

【発明が解決しようとする課題】ところで、上記公報記
載の従来の半導体装置の製造方法では、下部電極を複数
種類の薄膜材料から構成してこの下部電極の一部を酸化
抑制膜として用いているので、薄膜成膜工程が複雑にな
る、という問題がある。すなわち、上記公報では、多結
晶シリコン膜69、チタンシリサイド膜70及び窒化タ
ンタル膜71の三種類の薄膜を順次に成膜した積層体に
よって下部電極73を構成し、この下部電極73の最上
膜である窒化タンタル膜71を酸化抑制膜として用いる
ようにしているが、下部電極73の形成に上述の三種類
の薄膜成膜工程を必要としている。
By the way, in the conventional method of manufacturing a semiconductor device described in the above-mentioned publication, the lower electrode is composed of a plurality of types of thin film materials, and a part of the lower electrode is used as an oxidation suppressing film. Therefore, there is a problem that the thin film forming process becomes complicated. That is, in the above publication, the lower electrode 73 is constituted by a laminate in which three types of thin films of a polycrystalline silicon film 69, a titanium silicide film 70, and a tantalum nitride film 71 are sequentially formed. Although a certain tantalum nitride film 71 is used as an oxidation suppressing film, formation of the lower electrode 73 requires the above-described three types of thin film forming steps.

【0016】この発明は、上述の事情に鑑みてなされた
もので、薄膜成膜工程を簡単にして、下部電極が酸化さ
れて低誘電率膜が形成されるのを抑制することができる
ようにした半導体装置の製造方法及びキャパシタの製造
方法を提供することを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and simplifies a thin film forming process so that the lower electrode can be prevented from being oxidized to form a low dielectric constant film. It is an object of the present invention to provide a method for manufacturing a semiconductor device and a method for manufacturing a capacitor.

【0017】[0017]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、半導体基板の一つの拡散領
域に接続されるように形成されるキャパシタを備えた半
導体装置の製造方法に係り、第1導電型半導体基板に選
択的に第2導電型拡散領域を形成する拡散領域形成工程
と、上記拡散領域に接続されるように上記キャパシタを
構成する下部電極を形成する下部電極形成工程と、上記
下部電極上に酸素欠損のある第1絶縁膜を成膜する第1
成膜工程と、上記第1絶縁膜上に酸素欠損の少ない第2
絶縁膜を成膜する第2成膜工程とからなる上記キャパシ
タを構成する容量絶縁膜を順次に成膜する容量絶縁膜成
膜工程と、上記半導体基板を酸化性雰囲気中で熱処理し
て上記第1絶縁膜の少なくとも一部分を酸素欠損の少な
い絶縁膜に変質させて、該絶縁膜を上記下部電極に対す
る酸化抑制膜として機能させる半導体基板熱処理工程
と、上記容量絶縁膜上に上記キャパシタを構成する上部
電極を形成する上部電極形成工程とを含むことを特徴と
している。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device having a capacitor formed to be connected to one diffusion region of a semiconductor substrate. A diffusion region forming step of selectively forming a second conductivity type diffusion region on a first conductivity type semiconductor substrate; and a lower electrode forming forming a lower electrode constituting the capacitor so as to be connected to the diffusion region. Forming a first insulating film having an oxygen deficiency on the lower electrode;
A film forming step, and a second step of reducing oxygen deficiency on the first insulating film.
A capacitor insulating film forming step of sequentially forming a capacitor insulating film constituting the capacitor, comprising a second film forming step of forming an insulating film; and a heat treatment of the semiconductor substrate in an oxidizing atmosphere to form the capacitor insulating film. (1) a semiconductor substrate heat treatment step of transforming at least a part of the insulating film into an insulating film having a small number of oxygen deficiencies so that the insulating film functions as an oxidation suppressing film for the lower electrode, and an upper part forming the capacitor on the capacitive insulating film And forming an upper electrode for forming an electrode.

【0018】請求項2記載の発明は、請求項1記載の半
導体装置の製造方法に係り、上記第1成膜工程と上記第
2成膜工程とを交互にわたって繰り返すことを特徴とし
ている。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first aspect, wherein the first film forming step and the second film forming step are alternately repeated.

【0019】請求項3記載の発明は、半導体基板の一つ
の拡散領域に接続されるように形成されるキャパシタを
備えた半導体装置の製造方法に係り、第1導電型半導体
基板に選択的に第2導電型拡散領域を形成する拡散領域
形成工程と、上記拡散領域に接続されるように上記キャ
パシタを構成する下部電極を形成する下部電極形成工程
と、上記下部電極上に上記キャパシタを構成する酸素欠
損のある絶縁膜からなる容量絶縁膜を成膜する容量絶縁
膜成膜工程と、上記半導体基板を酸化性雰囲気中で熱処
理して上記絶縁膜の一部分を酸素欠損の少ない絶縁膜に
変質させて、該絶縁膜を上記下部電極に対する酸化抑制
膜として機能させる半導体基板熱処理工程と、上記容量
絶縁膜上に上記キャパシタを構成する上部電極を形成す
る上部電極形成工程とを含むことを特徴としている。
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device having a capacitor formed so as to be connected to one diffusion region of a semiconductor substrate. A diffusion region forming step of forming a two-conductivity type diffusion region, a lower electrode forming step of forming a lower electrode forming the capacitor so as to be connected to the diffusion region, and an oxygen forming the capacitor on the lower electrode A capacitor insulating film forming step of forming a capacitor insulating film formed of a defective insulating film; and heat treating the semiconductor substrate in an oxidizing atmosphere to transform a part of the insulating film into an insulating film with less oxygen vacancies. A semiconductor substrate heat treatment step of making the insulating film function as an oxidation suppressing film for the lower electrode; and an upper electrode forming step of forming an upper electrode constituting the capacitor on the capacitive insulating film. It is characterized in that it comprises and.

【0020】請求項4記載の発明は、請求項1乃至3の
いずれか1に記載の半導体装置の製造方法に係り、上記
容量絶縁膜として、金属酸化膜を用いることを特徴とし
ている。
According to a fourth aspect of the present invention, there is provided the method of manufacturing a semiconductor device according to any one of the first to third aspects, wherein a metal oxide film is used as the capacitance insulating film.

【0021】請求項5記載の発明は、請求項4記載の半
導体装置の製造方法に係り、上記金属酸化膜として、酸
化タンタルを用いることを特徴としている。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the fourth aspect, wherein tantalum oxide is used as the metal oxide film.

【0022】請求項6記載の発明は、請求項1乃至5の
いずれか1に記載の半導体装置の製造方法に係り、上記
下部電極及び上部電極として、窒化チタン、多結晶シリ
コン、タングステン又は窒化タングステンを用いること
を特徴としている。
According to a sixth aspect of the present invention, there is provided the method of manufacturing a semiconductor device according to any one of the first to fifth aspects, wherein the lower electrode and the upper electrode are made of titanium nitride, polycrystalline silicon, tungsten or tungsten nitride. It is characterized by using.

【0023】請求項7記載の発明は、半導体基板上にキ
ャパシタを製造するキャパシタの製造方法に係り、半導
体基板上に上記キャパシタを構成する下部電極を形成す
る下部電極形成工程と、上記下部電極上に酸素欠損のあ
る第1絶縁膜を成膜する第1成膜工程と、上記第1絶縁
膜上に酸素欠損の少ない第2絶縁膜を成膜する第2成膜
工程とからなる上記キャパシタを構成する容量絶縁膜を
順次に成膜する容量絶縁膜成膜工程と、上記半導体基板
を酸化性雰囲気中で熱処理して上記第1絶縁膜の少なく
とも一部分を酸素欠損の少ない絶縁膜に変質させて、該
絶縁膜を上記下部電極に対する酸化抑制膜として機能さ
せる半導体基板熱処理工程と、上記容量絶縁膜上に上記
キャパシタを構成する上部電極を形成する上部電極形成
工程とを含むことを特徴としている。
According to a seventh aspect of the present invention, there is provided a method of manufacturing a capacitor for manufacturing a capacitor on a semiconductor substrate, wherein a lower electrode forming step of forming a lower electrode constituting the capacitor on the semiconductor substrate is provided. The capacitor comprising a first film forming step of forming a first insulating film having an oxygen vacancy on the first insulating film and a second film forming step of forming a second insulating film having a small amount of oxygen deficient on the first insulating film; A capacitor insulating film forming step of sequentially forming the constituent capacitor insulating films, and a heat treatment of the semiconductor substrate in an oxidizing atmosphere to transform at least a portion of the first insulating film into an insulating film having less oxygen deficiency. A semiconductor substrate heat treatment step of causing the insulating film to function as an oxidation suppressing film for the lower electrode; and an upper electrode forming step of forming an upper electrode constituting the capacitor on the capacitive insulating film. It is characterized.

【0024】請求項8記載の発明は、請求項7記載のキ
ャパシタの製造方法に係り、上記第1成膜工程と上記第
2成膜工程とを交互にわたって繰り返すことを特徴とし
ている。
According to an eighth aspect of the present invention, there is provided a method of manufacturing a capacitor according to the seventh aspect, wherein the first film forming step and the second film forming step are alternately repeated.

【0025】[0025]

【0026】請求項記載の発明は、請求項7又は8
載のキャパシタの製造方法に係り、上記容量絶縁膜とし
て、金属酸化膜を用いることを特徴としている。
According to a ninth aspect of the present invention, there is provided a method of manufacturing a capacitor according to the seventh or eighth aspect , wherein a metal oxide film is used as the capacitance insulating film.

【0027】請求項10記載の発明は、請求項記載の
キャパシタの製造方法に係り、上記金属酸化膜として、
酸化タンタルを用いることを特徴としている。
According to a tenth aspect of the present invention, there is provided a method of manufacturing a capacitor according to the ninth aspect , wherein the metal oxide film is
It is characterized by using tantalum oxide.

【0028】請求項11記載の発明は、請求項7乃至
のいずれか1に記載のキャパシタの製造方法に係り、
上記下部電極及び上部電極として、窒化チタン、多結晶
シリコン、タングステン又は窒化タングステンを用いる
ことを特徴としている。
The invention of claim 11 wherein the claims 7 to 1
0 according to any one of the above items,
It is characterized in that titanium nitride, polycrystalline silicon, tungsten or tungsten nitride is used as the lower electrode and the upper electrode.

【0029】[0029]

【0030】[0030]

【0031】[0031]

【0032】[0032]

【0033】[0033]

【0034】[0034]

【0035】[0035]

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。 ◇第1実施例 図1(a)〜(c)及び図2(d)〜(f)は、この発
明の第1実施例である半導体装置の製造方法を工程順に
示す工程図である。以下、図1〜図2を参照して、同半
導体装置の製造方法について工程順に説明する。まず、
図1(a)に示すように、例えばP型シリコン基板1
に、周知のLOCOS法によりシリコン酸化膜からなる
素子分離用絶縁膜2を形成した後、この素子分離用絶縁
膜2により囲まれた活性領域にシリコン酸化膜、多結晶
シリコン膜を順次に形成し、これらシリコン酸化膜及び
多結晶シリコン膜を所望の形状にパターニングしてゲー
ト酸化膜3及びゲート電極(ワードライン)4を形成す
る。次に、ゲート酸化膜3及びゲート電極4をマスクと
するセルフアラインにより、イオン注入法などの周知の
不純物導入方法によりN型不純物をシリコン基板1に導
入して、ソース領域又はドレイン領域を構成するN型拡
散領域5を選択的に形成した後、全面にシリコン酸化膜
などからなる層間絶縁膜6を形成する。
Embodiments of the present invention will be described below with reference to the drawings. The description will be made specifically using an embodiment. FIGS. 1A to 1C and FIGS. 2D to 2F are process diagrams showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention in the order of steps. Hereinafter, a method for manufacturing the same semiconductor device will be described in the order of steps with reference to FIGS. First,
As shown in FIG. 1A, for example, a P-type silicon substrate 1
After forming an element isolation insulating film 2 made of a silicon oxide film by a well-known LOCOS method, a silicon oxide film and a polycrystalline silicon film are sequentially formed in an active region surrounded by the element isolation insulating film 2. The silicon oxide film and the polycrystalline silicon film are patterned into desired shapes to form a gate oxide film 3 and a gate electrode (word line) 4. Next, by self-alignment using the gate oxide film 3 and the gate electrode 4 as a mask, an N-type impurity is introduced into the silicon substrate 1 by a known impurity introduction method such as an ion implantation method to form a source region or a drain region. After selectively forming the N-type diffusion region 5, an interlayer insulating film 6 made of a silicon oxide film or the like is formed on the entire surface.

【0036】次に、図1(b)に示すように、フォトリ
ソグラフィ法によりN型拡散領域5の表面の層間絶縁膜
6にコンタクトホール7を形成した後、スパッタ法によ
り、全面に下部電極膜となる膜厚が15〜25nmの窒
化チタン膜8を成膜する。
Next, as shown in FIG. 1B, after forming a contact hole 7 in the interlayer insulating film 6 on the surface of the N-type diffusion region 5 by photolithography, the lower electrode film is entirely formed by sputtering. A titanium nitride film 8 having a thickness of 15 to 25 nm is formed.

【0037】次に、図1(c)に示すように、CVD法
により、ソースガスとしてタンタルペンタエトキシガス
を用いて、略430℃の成膜温度及び略400mTor
rの成膜圧力で、膜厚が2〜5nmの酸素欠損のある第
1酸化タンタル(Ta2X、X≦4)膜9を窒化チタン
膜8上に成膜した後、CVD法により、ソースガスとし
てタンタルペンタエトキシガス及び酸素ガスを用いて、
略430℃の成膜温度及び略400mTorrの成膜圧
力で、膜厚が2〜5nmの酸素欠損の少ない第2酸化タ
ンタル(Ta25)膜10を第1酸化タンタル膜9上に
成膜する。
Next, as shown in FIG. 1C, a film forming temperature of about 430 ° C. and a pressure of about 400 mTorr were obtained by CVD using tantalum pentaethoxy gas as a source gas.
After forming a first tantalum oxide (Ta 2 O x , X ≦ 4) film 9 having an oxygen deficiency with a film thickness of 2 to 5 nm on the titanium nitride film 8 at a film formation pressure of r, Using tantalum pentaethoxy gas and oxygen gas as source gas,
At a film forming temperature of about 430 ° C. and a film forming pressure of about 400 mTorr, a second tantalum oxide (Ta 2 O 5 ) film 10 having a small thickness of 2 to 5 nm and a small amount of oxygen is formed on the first tantalum oxide film 9. I do.

【0038】図3は、上述の第1酸化タンタル膜9及び
第2酸化タンタル膜10を成膜するための成膜シーケン
スを示す図である。CVD装置の反応炉内にシリコン基
板1を収容した後、時刻t1においてソースガスである
タンタルペンタエトキシガスのみを反応炉内に供給し
て、第1酸化タンタル膜9の成膜を開始する。そして、
時刻t2までの所定の時間T1成膜処理したら、時刻t
2においてソースガスとしてタンタルペンタエトキシガ
スに酸素ガスを加えるように供給して、第2酸化タンタ
ル膜10の成膜を開始する。そして、時刻t0までの所
定の時間T2成膜処理したら、時刻t0においてタンタ
ルペンタエトキシガス及び酸素ガスの供給を停止する。
FIG. 3 is a diagram showing a film forming sequence for forming the first tantalum oxide film 9 and the second tantalum oxide film 10 described above. After accommodating the silicon substrate 1 in the reaction furnace of the CVD apparatus, at time t1, only the tantalum pentaethoxy gas as the source gas is supplied into the reaction furnace, and the formation of the first tantalum oxide film 9 is started. And
After the film forming process for a predetermined time T1 until time t2, time t1
In 2, a supply of oxygen gas to tantalum pentaethoxy gas as a source gas is supplied to start the formation of the second tantalum oxide film 10. After the film forming process for a predetermined time T2 until time t0, the supply of the tantalum pentaethoxy gas and the oxygen gas is stopped at time t0.

【0039】上述のような酸素欠損のある第1酸化タン
タル膜9及び酸素欠損の少ない第2酸化タンタル膜10
の成膜方法は、いずれもソースガスとしてタンタルペン
タエトキシガスを共通に用いて、先の段階として酸素ガ
スを供給しないでタンタルペンタエトキシガスのみを供
給して第1酸化タンタル膜9を成膜した後、後の段階と
してタンタルペンタエトキシガスに酸素ガスを加えて供
給して第2酸化タンタル膜10を成膜するので、成膜工
程の途中でバルブの切替操作を行うだけで簡単に成膜す
ることができる。
The first tantalum oxide film 9 having oxygen deficiency and the second tantalum oxide film 10 having little oxygen deficiency as described above
In each of the film forming methods, the first tantalum oxide film 9 was formed by using tantalum pentaethoxy gas in common as a source gas and supplying only tantalum pentaethoxy gas without supplying oxygen gas in the previous step. Thereafter, as a later stage, the second tantalum oxide film 10 is formed by adding and supplying an oxygen gas to tantalum pentaethoxy gas, so that the film can be easily formed only by switching the valve during the film formation process. be able to.

【0040】次に、シリコン基板1を、UV−O3の雰
囲気中で、略500℃で、略10分間熱処理(アニール
処理)する。この熱処理時に、図2(d)に示すよう
に、窒化チタン膜8の表面が酸化して酸化チタン膜11
が形成されると同時に、酸素欠損のある第1酸化タンタ
ル膜9は酸素と反応して酸素欠損の少ない酸化タンタル
膜9Aに変質される。この場合、酸素欠損のある第1酸
化タンタル膜9は全膜厚が酸素欠損の少ない酸化タンタ
ル膜9Aに変質される必要はなく、少なくとも一部分が
変質されていても良い。そして、上述の酸化タンタル膜
9Aは、窒化チタン膜8に対する酸化抑制膜として機能
するので、これ以後酸素は酸化抑制膜に阻止されて窒化
チタン膜8に反応しない。したがって、窒化チタン膜8
の酸化は抑制されるのでその表面での低誘電率膜の形成
は抑制される。上述の酸化チタン膜11は不要な膜であ
るが、ある程度の膜厚は避けられず、窒化チタン膜8の
全膜厚の15〜25%が形成される。しかしながら、こ
の値は従来例に比較するときわめて小さい。
Next, the silicon substrate 1 is heat-treated (annealed) at about 500 ° C. for about 10 minutes in an atmosphere of UV-O 3 . During this heat treatment, as shown in FIG. 2D, the surface of the titanium nitride
Is formed, the first tantalum oxide film 9 having oxygen deficiency reacts with oxygen and is transformed into a tantalum oxide film 9A having few oxygen deficiencies. In this case, the entire thickness of the first tantalum oxide film 9 having oxygen deficiency does not need to be changed to the tantalum oxide film 9A having small oxygen deficiency, and at least a part thereof may be changed. Since the above-mentioned tantalum oxide film 9A functions as an oxidation suppressing film for the titanium nitride film 8, thereafter, oxygen is blocked by the oxidation suppressing film and does not react with the titanium nitride film 8. Therefore, the titanium nitride film 8
Is suppressed, so that formation of a low dielectric constant film on the surface is suppressed. Although the above-described titanium oxide film 11 is an unnecessary film, a certain thickness is unavoidable, and 15 to 25% of the total thickness of the titanium nitride film 8 is formed. However, this value is extremely small as compared with the conventional example.

【0041】上述したように、この例で酸化タンタル膜
9Aからなる酸化抑制膜を形成するには、予め簡単な成
膜方法で酸素欠損のある第1酸化タンタル膜9及び酸素
欠損の少ない第2酸化タンタル膜10を成膜した後、通
常の酸化性雰囲気中で熱処理を行うだけでよいので、薄
膜成膜工程を複雑にすることなく、簡単に酸化抑制膜を
形成することができる。
As described above, in this example, in order to form the oxidation suppressing film composed of the tantalum oxide film 9A, the first tantalum oxide film 9 having oxygen deficiency and the second tantalum oxide film 9 After the tantalum oxide film 10 is formed, it is only necessary to perform a heat treatment in a normal oxidizing atmosphere, so that the oxidation suppressing film can be easily formed without complicating the thin film forming process.

【0042】次に、図2(e)に示すように、スパッタ
法により、全面に上部電極膜となる膜厚が15〜25n
mの窒化チタン膜12を成膜する。次に、図2(f)に
示すように、フォトリソグラフィ法により、窒化チタン
膜8、酸化タンタル膜9A、酸化タンタル膜10及び窒
化チタン膜12をパターニングすることにより、下部電
極8Aと上部電極12Aとの間に容量絶縁膜として酸化
タンタル膜10、9Aが介在されて構成されたキャパシ
タ13を完成させる。
Next, as shown in FIG. 2E, the thickness of the upper electrode film is 15 to 25 n over the entire surface by sputtering.
m of titanium nitride film 12 is formed. Next, as shown in FIG. 2F, the lower electrode 8A and the upper electrode 12A are patterned by patterning the titanium nitride film 8, the tantalum oxide film 9A, the tantalum oxide film 10, and the titanium nitride film 12 by photolithography. To complete the capacitor 13 with the tantalum oxide films 10 and 9A interposed therebetween as a capacitive insulating film.

【0043】図8において、(B)はこの例の構成によ
り得られた下部電極8Aのシート抵抗ρsを示してい
る。下部電極8Aは酸化が抑制されて低誘電率膜の形成
が抑制されたことにより、シート抵抗ρsの値は、従来
例(A)よりも低下している。したがって、下部電極と
して望ましくなる。また、図9において、(B)はこの
例の構成により製造されたキャパシタのシリコン酸化膜
換算膜厚teqを示している。シート抵抗ρsと同様
に、その値は、従来例(A)よりも小さくなって、少な
い膜厚の容量絶縁膜で所定のキャパシタンスが得られる
ことを示している。
FIG. 8B shows the sheet resistance ρs of the lower electrode 8A obtained by the configuration of this example. The oxidation of the lower electrode 8A is suppressed, and the formation of the low dielectric constant film is suppressed, so that the value of the sheet resistance ρs is lower than that of the conventional example (A). Therefore, it is desirable as a lower electrode. In FIG. 9, (B) shows a silicon oxide film equivalent film thickness teq of the capacitor manufactured by the configuration of this example. Similarly to the sheet resistance ρs, the value is smaller than that of the conventional example (A), indicating that a predetermined capacitance can be obtained with a small-capacity insulating film.

【0044】このように、この例の構成によれば、窒化
チタン膜8からなる下部電極膜上に酸素欠損のある第1
酸化タンタル膜9及び酸素欠損の少ない第2酸化タンタ
ル膜10を順次に成膜した後、酸化性雰囲気中で熱処理
して第1酸化タンタル膜9を酸素欠損の少ない酸化タン
タル膜9Aに変質させて、この酸化タンタル膜9Aを下
部電極膜に対する酸化抑制膜として機能させるようにし
たので、酸化タンタル膜9Aの形成後は酸素が窒化チタ
ン膜8に反応するのを阻止することができる。したがっ
て、薄膜成膜工程を簡単にして、下部電極が酸化されて
低誘電率膜が形成されるのを抑制することができる。
As described above, according to the structure of this example, the first electrode having the oxygen deficiency on the lower electrode film composed of the titanium nitride film 8 is formed.
After sequentially forming the tantalum oxide film 9 and the second tantalum oxide film 10 with less oxygen deficiency, heat treatment is performed in an oxidizing atmosphere to transform the first tantalum oxide film 9 into a tantalum oxide film 9A with less oxygen deficiency. Since the tantalum oxide film 9A functions as an oxidation suppressing film for the lower electrode film, it is possible to prevent oxygen from reacting with the titanium nitride film 8 after the tantalum oxide film 9A is formed. Therefore, it is possible to simplify the thin film forming process and suppress the formation of the low dielectric constant film by oxidizing the lower electrode.

【0045】◇第2実施例 図4(a)〜(c)は、この発明の第2実施例である半
導体装置の製造方法を工程順に示す工程図である。この
例の半導体装置の製造方法の構成が、上述した第1実施
例の構成と大きく異なるところは、酸素欠損のある酸化
タンタル膜を二つの段階にわたって成膜するようにした
点である。以下、図4を参照して、同半導体装置の製造
方法について工程順に説明する。まず、第1実施例にお
ける図1(b)の工程と略同様な工程で得られたシリコ
ン基板21を用いて、図4(a)に示すように、CVD
法により、ソースガスとしてタンタルペンタエトキシガ
スを用いて、略430℃の成膜温度及び略400mTo
rrの成膜圧力で、膜厚が1〜3nmの酸素欠損のある
第1酸化タンタル(Ta2X、X≦4)膜19を窒化チ
タン膜8上に成膜した後、CVD法により、ソースガス
としてタンタルペンタエトキシガス及び酸素ガスを用い
て、略430℃の成膜温度及び略400mTorrの成
膜圧力で、膜厚が1〜3nmの酸素欠損の少ない第2酸
化タンタル(Ta25)膜20を第1酸化タンタル膜1
9上に成膜する。
Second Embodiment FIGS. 4A to 4C are process diagrams showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention in the order of steps. The configuration of the method for manufacturing a semiconductor device of this example is significantly different from the configuration of the first embodiment described above in that a tantalum oxide film having an oxygen deficiency is formed in two stages. Hereinafter, a method for manufacturing the semiconductor device will be described in the order of steps with reference to FIG. First, as shown in FIG. 4A, CVD is performed using a silicon substrate 21 obtained by a process substantially similar to the process of FIG. 1B in the first embodiment.
Film forming temperature of about 430 ° C. and about 400 mTo
At a film forming pressure of rr, a first tantalum oxide (Ta 2 O x , X ≦ 4) film 19 having a thickness of 1 to 3 nm and having oxygen deficiency is formed on the titanium nitride film 8, and then a CVD method is used. Using tantalum pentaethoxy gas and oxygen gas as source gases, a second tantalum oxide (Ta 2 O 5) having a film thickness of 1 to 3 nm and having a small oxygen deficiency at a film forming temperature of about 430 ° C. and a film forming pressure of about 400 mTorr. ) The film 20 is replaced with the first tantalum oxide film 1
9 is formed.

【0046】次に、図4(b)に示すように、CVD法
により、ソースガスとしてタンタルペンタエトキシガス
を用いて、略430℃の成膜温度及び略400mTor
rの成膜圧力で、膜厚が1〜3nmの酸素欠損のある第
3酸化タンタル(Ta2X、X≦4)膜21を第2酸化
タンタル膜20上に成膜する。
Next, as shown in FIG. 4 (b), a film forming temperature of about 430 ° C. and a film forming temperature of about 400 mTorr using a tantalum pentaethoxy gas as a source gas by a CVD method.
At a film formation pressure of r, a third tantalum oxide (Ta 2 O x , X ≦ 4) film 21 having an oxygen deficiency with a film thickness of 1 to 3 nm is formed on the second tantalum oxide film 20.

【0047】図5は、上述の第1酸化タンタル膜19、
第2酸化タンタル膜20及び第3酸化タンタル膜21を
成膜するための成膜シーケンスを示す図である。CVD
装置の反応炉内にシリコン基板21を収容した後、時刻
t1においてソースガスであるタンタルペンタエトキシ
ガスのみを反応炉内に供給して、第1酸化タンタル膜1
9の成膜を開始する。そして、時刻t2までの所定の時
間T1成膜処理したら、時刻t2においてソースガスと
してタンタルペンタエトキシガスに酸素ガスを加えるよ
うに供給して、第2酸化タンタル膜20の成膜を開始す
る。そして、時刻t3までの所定の時間T2成膜処理し
たら、時刻t3においてソースガスとして再びタンタル
ペンタエトキシガスのみを供給して、第3酸化タンタル
膜21の成膜を開始する。そして、時刻t0までの所定
の時間T3成膜処理したら、時刻t0においてタンタル
ペンタエトキシガスの供給を停止する。
FIG. 5 shows the first tantalum oxide film 19 described above.
FIG. 3 is a diagram showing a film forming sequence for forming a second tantalum oxide film 20 and a third tantalum oxide film 21. CVD
After accommodating the silicon substrate 21 in the reaction furnace of the apparatus, at time t1, only the tantalum pentaethoxy gas as the source gas is supplied into the reaction furnace, and the first tantalum oxide film 1
9 is started. Then, after the film forming process for a predetermined time T1 until time t2, at time t2, a tantalum pentaethoxy gas is supplied as a source gas so as to add an oxygen gas, and the film formation of the second tantalum oxide film 20 is started. Then, after the film forming process for a predetermined time T2 until time t3, at time t3, only the tantalum pentaethoxy gas is supplied again as the source gas to start forming the third tantalum oxide film 21. After the film forming process for a predetermined time T3 until time t0, the supply of tantalum pentaethoxy gas is stopped at time t0.

【0048】次に、シリコン基板21を、UV−O3
雰囲気中で、略500℃で、略10分間熱処理する。こ
の熱処理時に、図4(c)に示すように、窒化チタン膜
8の表面が酸化して酸化チタン膜11が形成されると同
時に、酸素欠損のある第1酸化タンタル膜19及び第3
酸化タンタル膜21は酸素と反応して、それぞれ酸素欠
損の少ない酸化タンタル膜19A、21Aに変質され
る。この場合、第1実施例の場合と同様に、酸素欠損の
ある第1酸化タンタル膜19及び第3酸化タンタル膜2
1は、それぞれ全膜厚が酸素欠損の少ない酸化タンタル
膜19A及び21Aに変質される必要はなく、少なくと
も一部分が変質されていても良い。
Next, the silicon substrate 21 is heat-treated at about 500 ° C. for about 10 minutes in an atmosphere of UV-O 3 . During this heat treatment, as shown in FIG. 4C, the surface of the titanium nitride film 8 is oxidized to form the titanium oxide film 11, and at the same time, the first tantalum oxide film 19 having oxygen deficiency and the third
The tantalum oxide film 21 reacts with oxygen and is transformed into tantalum oxide films 19A and 21A each having less oxygen deficiency. In this case, as in the case of the first embodiment, the first tantalum oxide film 19 and the third tantalum oxide film
No. 1 does not need to be transformed into the tantalum oxide films 19A and 21A having a small total oxygen deficiency, and may be transformed at least partially.

【0049】そして、上述の酸化タンタル膜19A及び
酸化タンタル膜21Aは、窒化チタン膜8に対する酸化
抑制膜として機能するので、これ以後酸素は酸化抑制膜
に阻止されて窒化チタン膜8に反応しない。したがっ
て、窒化チタン膜8の酸化は抑制されるのでその表面で
の低誘電率膜の形成は抑制される。そして、この例の構
成によれば、第1実施例に比較して、酸化抑制膜として
酸化タンタル膜19A及び酸化タンタル膜21Aの両膜
を用いているので、酸化抑制膜としての機能を高めるこ
とができる。次に、第1実施例における図2(e)以下
の工程と略同様な工程を経ることにより、キャパシタを
完成させる。これ以外は、上述した第1実施例と略同じ
である。それゆえ、図4において、図1〜図2の構成部
分と対応する各部には、同一の番号を付してその説明を
省略する。
Since the above-described tantalum oxide film 19A and tantalum oxide film 21A function as an oxidation suppressing film for the titanium nitride film 8, oxygen is thereafter prevented by the oxidation suppressing film and does not react with the titanium nitride film 8. Therefore, the oxidation of the titanium nitride film 8 is suppressed, and the formation of a low dielectric constant film on the surface is suppressed. According to the configuration of this example, since both the tantalum oxide film 19A and the tantalum oxide film 21A are used as the oxidation suppressing film as compared with the first embodiment, the function as the oxidation suppressing film is improved. Can be. Next, a capacitor is completed through substantially the same steps as those shown in FIG. 2E and subsequent steps in the first embodiment. Other than this, it is substantially the same as the first embodiment described above. Therefore, in FIG. 4, the same components as those in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof is omitted.

【0050】図8において、(C)はこの例の構成によ
り得られた下部電極8Aのシート抵抗ρsを示してい
る。下部電極8Aは酸化がより抑制されて低誘電率膜の
形成がより抑制されたことにより、シート抵抗ρsの値
は、第1実施例による結果(B)よりも低下している。
したがって、下部電極として望ましくなる。また、図9
において、(C)はこの例の構成により製造されたキャ
パシタのシリコン酸化膜換算膜厚teqを示している。
シート抵抗ρsと同様に、その値は、第1実施例による
結果(B)よりも小さくなって、少ない膜厚の容量絶縁
膜で所定のキャパシタンスが得られることを示してい
る。
FIG. 8C shows the sheet resistance ρs of the lower electrode 8A obtained by the configuration of this example. The oxidation of the lower electrode 8A is further suppressed, and the formation of the low dielectric constant film is further suppressed, so that the value of the sheet resistance ρs is lower than the result (B) of the first embodiment.
Therefore, it is desirable as a lower electrode. FIG.
In (C), the equivalent silicon oxide film thickness teq of the capacitor manufactured by the configuration of this example is shown.
Similarly to the sheet resistance ρs, the value is smaller than the result (B) according to the first embodiment, indicating that a predetermined capacitance can be obtained with a small-capacity insulating film.

【0051】このように、この例の構成によっても、第
1実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、酸化抑制膜の
層数を増やしたので、酸化抑制膜としての機能を高める
ことができる。
As described above, according to the structure of this embodiment, substantially the same effects as those described in the first embodiment can be obtained. In addition, according to the configuration of this example, the number of layers of the oxidation suppressing film is increased, so that the function as the oxidation suppressing film can be enhanced.

【0052】◇第3実施例 図6(a)〜(c)は、この発明の第3実施例である半
導体装置の製造方法を工程順に示す工程図である。この
例の半導体装置の製造方法の構成が、上述した第2実施
例の構成と大きく異なるところは、酸素欠損のある酸化
タンタル膜を三つの段階にわたって成膜するようにした
点である。以下、図6を参照して、同半導体装置の製造
方法について工程順に説明する。まず、第1実施例にお
ける図1(b)の工程と略同様な工程で得られたシリコ
ン基板31を用いて、図6(a)に示すように、CVD
法により、ソースガスとしてタンタルペンタエトキシガ
スを用いて、略430℃の成膜温度及び略400mTo
rrの成膜圧力で、膜厚が1〜3nmの酸素欠損のある
第1酸化タンタル(Ta2X、X≦4)膜25を窒化チ
タン膜8上に成膜した後、CVD法により、ソースガス
としてタンタルペンタエトキシガス及び酸素ガスを用い
て、略430℃の成膜温度及び略400mTorrの成
膜圧力で、膜厚が1〜3nmの酸素欠損の少ない第2酸
化タンタル(Ta25)膜26を第1酸化タンタル膜2
5上に成膜し、次に、CVD法により、ソースガスとし
てタンタルペンタエトキシガスを用いて、略430℃の
成膜温度及び略400mTorrの成膜圧力で、膜厚が
1〜3nmの酸素欠損のある第3酸化タンタル(Ta2
X、X≦4)膜27を第2酸化タンタル膜26上に成
膜する。
Third Embodiment FIGS. 6A to 6C are process diagrams showing a method of manufacturing a semiconductor device according to a third embodiment of the present invention in the order of steps. The configuration of the method of manufacturing the semiconductor device of this example is significantly different from the configuration of the second embodiment described above in that a tantalum oxide film having an oxygen deficiency is formed in three stages. Hereinafter, a method for manufacturing the same semiconductor device will be described in the order of steps with reference to FIG. First, as shown in FIG. 6A, CVD is performed using a silicon substrate 31 obtained by a process substantially similar to the process of FIG. 1B in the first embodiment.
Film forming temperature of about 430 ° C. and about 400 mTo
After forming a first tantalum oxide (Ta 2 O x , X ≦ 4) film 25 having an oxygen deficiency with a film thickness of 1 to 3 nm on the titanium nitride film 8 at a film forming pressure of rr, the film is formed by CVD. Using tantalum pentaethoxy gas and oxygen gas as source gases, a second tantalum oxide (Ta 2 O 5) having a film thickness of 1 to 3 nm and having a small oxygen deficiency at a film forming temperature of about 430 ° C. and a film forming pressure of about 400 mTorr. ) The film 26 is changed to the first tantalum oxide film 2
5 and then using a tantalum pentaethoxy gas as a source gas at a film forming temperature of about 430 ° C. and a film forming pressure of about 400 mTorr to form an oxygen deficiency film having a film thickness of 1 to 3 nm. Tertiary tantalum oxide (Ta 2
O x , X ≦ 4) A film 27 is formed on the second tantalum oxide film 26.

【0053】次に、図6(b)に示すように、CVD法
により、ソースガスとしてタンタルペンタエトキシガス
及び酸素ガスを用いて、略430℃の成膜温度及び略4
00mTorrの成膜圧力で、膜厚が1〜3nmの酸素
欠損の少ない第4酸化タンタル(Ta25)膜28を第
3酸化タンタル膜27上に成膜し、次に、CVD法によ
り、ソースガスとしてタンタルペンタエトキシガスを用
いて、略430℃の成膜温度及び略400mTorrの
成膜圧力で、膜厚が1〜3nmの酸素欠損のある第5酸
化タンタル(Ta2X、X≦4)膜29を第4酸化タン
タル膜28上に成膜し、次に、CVD法により、ソース
ガスとしてタンタルペンタエトキシガス及び酸素ガスを
用いて、略430℃の成膜温度及び略400mTorr
の成膜圧力で、膜厚が1〜3nmの酸素欠損の少ない第
6酸化タンタル(Ta25)膜30を第5酸化タンタル
膜29上に成膜する。
Next, as shown in FIG. 6B, a film forming temperature of about 430 ° C. and a temperature of about 4 ° C. were obtained by CVD using tantalum pentaethoxy gas and oxygen gas as source gases.
At a film formation pressure of 00 mTorr, a fourth tantalum oxide (Ta 2 O 5 ) film 28 having a small thickness of 1 to 3 nm and having a small oxygen deficiency is formed on the third tantalum oxide film 27, and then a CVD method is used. Using tantalum pentaethoxy gas as a source gas, at a film forming temperature of about 430 ° C. and a film forming pressure of about 400 mTorr, a fifth tantalum oxide (Ta 2 O X , X ≦ 1) having a thickness of 1 to 3 nm and having an oxygen deficiency. 4) A film 29 is formed on the fourth tantalum oxide film 28, and then a film forming temperature of about 430 ° C. and about 400 mTorr by CVD using tantalum pentaethoxy gas and oxygen gas as source gases.
The sixth tantalum oxide (Ta 2 O 5 ) film 30 having a small thickness of 1 to 3 nm and having a small oxygen deficiency is formed on the fifth tantalum oxide film 29 at the film forming pressure.

【0054】図7は、上述の第1酸化タンタル膜25、
第2酸化タンタル膜26、第3酸化タンタル膜27、第
4酸化タンタル膜28、第5酸化タンタル膜29及び第
6酸化タンタル膜30の成膜シーケンスを示す図であ
る。CVD装置の反応炉内にシリコン基板31を収容し
た後、時刻t1においてソースガスであるタンタルペン
タエトキシガスのみを反応炉内に供給して、第1酸化タ
ンタル膜25の成膜を開始する。そして、時刻t2まで
の所定の時間T1成膜処理したら、時刻t2においてソ
ースガスとしてタンタルペンタエトキシガスに酸素ガス
を加えるように供給して、第2酸化タンタル膜26の成
膜を開始する。そして、時刻t3までの所定の時間T2
成膜処理したら、時刻t3においてソースガスとして再
びタンタルペンタエトキシガスのみを供給して、第3酸
化タンタル膜27の成膜を開始する。 そして、時刻t
4までの所定の時間T3成膜処理したら、時刻t4にお
いてソースガスとしてタンタルペンタエトキシガスに酸
素ガスを加えるように供給して、第4酸化タンタル膜2
8の成膜を開始する。そして、時刻t5までの所定の時
間T4成膜処理したら、時刻t5においてソースガスと
して再びタンタルペンタエトキシガスのみを供給して、
第5酸化タンタル膜29の成膜を開始する。そして、時
刻t6までの所定の時間T5成膜処理したら、時刻t6
においてソースガスとしてタンタルペンタエトキシガス
及び酸素ガスを供給して、第6酸化タンタル膜30の成
膜を開始する。そして、時刻t0までの所定の時間T6
成膜処理したら、時刻t0においてタンタルペンタエト
キシガス及び酸素ガスの供給を停止する。
FIG. 7 shows the first tantalum oxide film 25 described above.
FIG. 4 is a diagram showing a film forming sequence of a second tantalum oxide film 26, a third tantalum oxide film 27, a fourth tantalum oxide film 28, a fifth tantalum oxide film 29, and a sixth tantalum oxide film 30. After accommodating the silicon substrate 31 in the reaction furnace of the CVD apparatus, at time t1, only the tantalum pentaethoxy gas, which is the source gas, is supplied into the reaction furnace to start the formation of the first tantalum oxide film 25. Then, after the film forming process for a predetermined time T1 up to time t2, at time t2, supply is performed so that oxygen gas is added to tantalum pentaethoxy gas as a source gas, and film formation of the second tantalum oxide film 26 is started. Then, a predetermined time T2 until time t3
After the film formation processing, at time t3, only the tantalum pentaethoxy gas is supplied again as the source gas, and the formation of the third tantalum oxide film 27 is started. And time t
After the film forming process for a predetermined time T3 up to T4, supply the tantalum pentaethoxy gas to the fourth tantalum oxide film 2 at time t4 so that oxygen gas is added to tantalum pentaethoxy gas.
8 is started. After a predetermined time T4 of film formation processing until time t5, only tantalum pentaethoxy gas is again supplied as a source gas at time t5,
The formation of the fifth tantalum oxide film 29 is started. After the film forming process for a predetermined time T5 until time t6, at time t6
Then, a tantalum pentaethoxy gas and an oxygen gas are supplied as source gases, and the formation of the sixth tantalum oxide film 30 is started. Then, a predetermined time T6 until time t0
After the film forming process, supply of tantalum pentaethoxy gas and oxygen gas is stopped at time t0.

【0055】次に、シリコン基板31を、UV−O3
雰囲気中で、略500℃で、略10分間熱処理する。こ
の熱処理時に、図6(c)に示すように、窒化チタン膜
8の表面が酸化して酸化チタン膜11が形成されると同
時に、酸素欠損のある第1酸化タンタル膜25は酸素欠
損の少ない酸化タンタル(Ta25)膜25Aに、酸素
欠損のある第3酸化タンタル膜27は酸素欠損の少ない
酸化タンタル(Ta25)膜27Aに、酸素欠損のある
第5酸化タンタル膜29は酸素欠損の少ない酸化タンタ
ル(Ta25)膜29Aに変質される。そして、上述の
酸化タンタル膜25A、酸化タンタル膜27A及び酸化
タンタル膜29Aは、酸化抑制膜として機能するので、
これ以後酸素は酸化抑制膜に阻止されて窒化チタン膜8
には反応しない。したがって、窒化チタン膜8の表面で
の低誘電率膜のが形成は抑制される。この例の構成によ
れば、第2実施例と略同様に酸化抑制膜としての機能を
高めることができる。次に、第1実施例における図2
(e)以下の工程と略同様な工程を経ることにより、キ
ャパシタを完成させる。
Next, the silicon substrate 31 is heat-treated at about 500 ° C. for about 10 minutes in an atmosphere of UV-O 3 . At the time of this heat treatment, as shown in FIG. 6C, the surface of the titanium nitride film 8 is oxidized to form the titanium oxide film 11, and at the same time, the first tantalum oxide film 25 having oxygen vacancies has less oxygen vacancies. The tantalum oxide (Ta 2 O 5 ) film 25A has a third tantalum oxide film 27 having an oxygen deficiency, the tantalum oxide (Ta 2 O 5 ) film 27A has a small oxygen deficiency, and the fifth tantalum oxide film 29 has an oxygen deficiency. It is transformed into a tantalum oxide (Ta 2 O 5 ) film 29A with little oxygen deficiency. And since the above-mentioned tantalum oxide film 25A, tantalum oxide film 27A, and tantalum oxide film 29A function as an oxidation suppression film,
Thereafter, oxygen is blocked by the oxidation suppressing film and the titanium nitride film 8 is formed.
Does not respond to Therefore, formation of a low dielectric constant film on the surface of the titanium nitride film 8 is suppressed. According to the configuration of this example, the function as an oxidation suppressing film can be enhanced in substantially the same manner as in the second embodiment. Next, FIG.
(E) The capacitor is completed through substantially the same steps as the following steps.

【0056】このように、この例の構成によっても、第
2実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、酸化抑制膜の
層数をさらに増やしたので、酸化抑制膜としての機能を
より高めることができる。
As described above, according to the structure of this embodiment, substantially the same effects as those described in the second embodiment can be obtained. In addition, according to the configuration of this example, the number of layers of the oxidation suppressing film is further increased, so that the function as the oxidation suppressing film can be further enhanced.

【0057】◇第4実施例 この例の半導体装置の製造方法は、第1実施例における
下部電極膜として窒化チタン膜8に代えて多結晶シリコ
ン膜を用いてキャパシタを構成する。そして、この例に
おいては、シリコン基板1の熱処理を、酸素プラズマ、
Dry−O2などの酸化性雰囲気中で、略800℃で、略
10分間行う。これ以外は、上述した第1実施例と略同
じ条件で、各工程の処理を施して、キャパシタを完成さ
せる。それゆえ、他の処理条件についての説明は省略す
る。図10において、(B)は、この例の構成により製
造されたキャパシタのシリコン酸化膜換算膜厚teqを
示している。その値は、従来例(A)よりも小さくなっ
て、少ない膜厚の容量絶縁膜で所定のキャパシタンスが
得られることを示している。
Fourth Embodiment In the method of manufacturing a semiconductor device of this embodiment, a capacitor is formed by using a polycrystalline silicon film instead of the titanium nitride film 8 as the lower electrode film in the first embodiment. In this example, the heat treatment of the silicon substrate 1 is performed by oxygen plasma,
This is performed at about 800 ° C. for about 10 minutes in an oxidizing atmosphere such as Dry-O 2 . Except for this, the processes in the respective steps are performed under substantially the same conditions as in the above-described first embodiment to complete the capacitor. Therefore, description of other processing conditions is omitted. In FIG. 10, (B) shows a silicon oxide film equivalent film thickness teq of the capacitor manufactured by the configuration of this example. This value is smaller than that of the conventional example (A), and indicates that a predetermined capacitance can be obtained with a small-capacity insulating film.

【0058】このように、この例の構成によっても、第
1実施例において述べたのと略同様な効果を得ることが
できる。
As described above, according to the structure of this embodiment, substantially the same effects as those described in the first embodiment can be obtained.

【0059】◇第5実施例 この例の半導体装置の製造方法は、第2実施例における
下部電極膜として窒化チタン膜8に代えて多結晶シリコ
ン膜を用いてキャパシタを構成する。そして、この例に
おいては、シリコン基板1の熱処理を、酸素プラズマ、
Dry−O2などの酸化性雰囲気中で、略800℃で、略
10分間行う。これ以外は、上述した第2実施例と略同
じ条件で、各処理を施して、キャパシタを完成させる。
それゆえ、他の処理条件についての説明は省略する。図
10において、(C)は、この例の構成により製造され
たキャパシタのシリコン酸化膜換算膜厚teqを示して
いる。その値は、第4実施例(B)よりも小さくなっ
て、少ない膜厚の容量絶縁膜で所定のキャパシタンスが
得られることを示している。
Fifth Embodiment In the method of manufacturing a semiconductor device of this embodiment, a capacitor is formed by using a polycrystalline silicon film instead of the titanium nitride film 8 as the lower electrode film in the second embodiment. In this example, the heat treatment of the silicon substrate 1 is performed by oxygen plasma,
This is performed at about 800 ° C. for about 10 minutes in an oxidizing atmosphere such as Dry-O 2 . Except for this, each process is performed under substantially the same conditions as in the above-described second embodiment to complete the capacitor.
Therefore, description of other processing conditions is omitted. In FIG. 10, (C) shows a silicon oxide film equivalent film thickness teq of the capacitor manufactured by the configuration of this example. The value is smaller than that of the fourth embodiment (B), which indicates that a predetermined capacitance can be obtained with a small-capacity insulating film.

【0060】このように、この例の構成によっても、第
2実施例において述べたのと略同様な効果を得ることが
できる。
As described above, according to the structure of this embodiment, substantially the same effects as those described in the second embodiment can be obtained.

【0061】◇第6実施例 この例の半導体装置の製造方法は、第3実施例における
下部電極膜として窒化チタン膜8に代えて多結晶シリコ
ン膜を用いてキャパシタを構成する。そして、この例に
おいては、シリコン基板1の熱処理を、酸素プラズマ、
Dry−O2などの酸化性雰囲気中で、略800℃で、略
10分間行う。これ以外は、上述した第3実施例と略同
じ条件で、各処理を施して、キャパシタを完成させる。
それゆえ、他の処理条件についての説明は省略する。
Sixth Embodiment In the method of manufacturing a semiconductor device of this embodiment, a capacitor is formed by using a polycrystalline silicon film instead of the titanium nitride film 8 as the lower electrode film in the third embodiment. In this example, the heat treatment of the silicon substrate 1 is performed by oxygen plasma,
This is performed at about 800 ° C. for about 10 minutes in an oxidizing atmosphere such as Dry-O 2 . Except for this, each process is performed under substantially the same conditions as in the third embodiment described above to complete the capacitor.
Therefore, description of other processing conditions is omitted.

【0062】このように、この例の構成によっても、第
3実施例において述べたのと略同様な効果を得ることが
できる。
As described above, according to the structure of this embodiment, substantially the same effects as those described in the third embodiment can be obtained.

【0063】◇第7実施例 図11(a)、(b)は、この発明の第7実施例である
半導体装置の製造方法を工程順に示す工程図である。こ
の例の半導体装置の製造方法の構成が、上述した第1実
施例の構成と大きく異なるところは、酸素欠損のある酸
化タンタル膜を一段階で成膜するようにした点である。
以下、図11を参照して、同半導体装置の製造方法につ
いて工程順に説明する。まず、第1実施例における図1
(b)の工程と略同様な工程で得られたシリコン基板4
1を用いて、図11(a)に示すように、CVD法によ
り、ソースガスとしてタンタルペンタエトキシガスを用
いて、略430℃の成膜温度及び略400mTorrの
成膜圧力で、膜厚が略10nmの酸素欠損のある酸化タ
ンタル(Ta2X、X≦4)膜31を窒化チタン膜8上
に成膜する。
Seventh Embodiment FIGS. 11A and 11B are process diagrams showing a method of manufacturing a semiconductor device according to a seventh embodiment of the present invention in the order of steps. The configuration of the manufacturing method of the semiconductor device of this example is significantly different from the configuration of the first embodiment described above in that a tantalum oxide film having oxygen deficiency is formed in one step.
Hereinafter, a method for manufacturing the same semiconductor device will be described in the order of steps with reference to FIG. First, FIG. 1 in the first embodiment
Silicon substrate 4 obtained by a process substantially similar to the process of (b)
As shown in FIG. 11 (a), using tantalum pentaethoxy gas as a source gas at a film forming temperature of about 430 ° C. and a film forming pressure of about 400 mTorr, the film thickness is substantially reduced. A 10 nm oxygen-deficient tantalum oxide (Ta 2 O x , X ≦ 4) film 31 is formed on the titanium nitride film 8.

【0064】次に、シリコン基板41を、UV−O3
雰囲気中で、略500℃で、略10分間熱処理する。こ
の熱処理時に、図11(b)に示すように、窒化チタン
膜8の表面が酸化して酸化チタン膜11が形成されると
同時に、酸素欠損のある酸化タンタル膜31は酸素と反
応してその表面から略8nmが酸化されて、酸素欠損の
少ない酸化タンタル膜31Aに変質される。この場合、
酸素欠損のある酸化タンタル膜31は全膜厚が酸素欠損
の少ない酸化タンタル膜31Aに変質されていても良い
が、このように全膜厚にわたって変質させることは熱処
理の制御が容易でないだけでなく、下部電極である窒化
チタン膜8の表面に形成される酸化チタン膜11の膜厚
を厚くさせるので、低誘電率膜が形成されるようになる
ため好ましくない。
Next, the silicon substrate 41 is heat-treated in a UV-O 3 atmosphere at about 500 ° C. for about 10 minutes. During this heat treatment, as shown in FIG. 11B, the surface of the titanium nitride film 8 is oxidized to form the titanium oxide film 11, and at the same time, the tantalum oxide film 31 having oxygen deficiency reacts with oxygen to form the titanium oxide film 31. Approximately 8 nm is oxidized from the surface and is transformed into a tantalum oxide film 31A having few oxygen vacancies. in this case,
The total thickness of the tantalum oxide film 31 having oxygen deficiency may be changed to the tantalum oxide film 31A having small oxygen deficiency. Since the thickness of the titanium oxide film 11 formed on the surface of the titanium nitride film 8 serving as the lower electrode is increased, a low dielectric constant film is formed, which is not preferable.

【0065】そして、上述の酸化タンタル膜31Aは、
窒化チタン膜8に対する酸化抑制膜として機能するの
で、これ以後酸素は酸化抑制膜に阻止されて窒化チタン
膜8に反応しない。したがって、窒化チタン膜8の酸化
は抑制されるのでその表面での低誘電率膜の形成は抑制
される。次に、第1実施例における図2(e)以下の工
程と略同様な工程を経ることにより、キャパシタを完成
させる。これ以外は、上述した第1実施例と略同じであ
る。それゆえ、図11において、図1〜図2の構成部分
と対応する各部には、同一の番号を付してその説明を省
略する。
The above-mentioned tantalum oxide film 31A is
Since it functions as an oxidation suppressing film for the titanium nitride film 8, oxygen is thereafter blocked by the oxidation suppressing film and does not react with the titanium nitride film 8. Therefore, the oxidation of the titanium nitride film 8 is suppressed, and the formation of a low dielectric constant film on the surface is suppressed. Next, a capacitor is completed through substantially the same steps as those shown in FIG. 2E and subsequent steps in the first embodiment. Other than this, it is substantially the same as the first embodiment described above. Therefore, in FIG. 11, the same components as those in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof will be omitted.

【0066】図12は、この例の半導体装置の製造方法
により得られたキャパシタの容量絶縁膜の、酸素欠損の
ある酸化タンタル膜が酸素欠損の少ない酸化タンタル膜
に変化した膜厚(縦軸)とUV−O3熱処理温度(横
軸)との関係を示す図で、酸素欠損の少ない酸化タンタ
ル膜に変化する膜厚のUV−O3熱処理温度依存性を示
している。同図から明らかなように、熱処理温度が高い
ほど上述の膜厚は厚くなって、酸化抑制膜として良質の
酸化タンタル膜が得られることを示している。
FIG. 12 shows the thickness (vertical axis) of the capacitance insulating film of the capacitor obtained by the method of manufacturing a semiconductor device according to this embodiment, in which the tantalum oxide film having oxygen deficiency has been changed to a tantalum oxide film having less oxygen deficiency. and a diagram showing the relationship between UV-O 3 heat treatment temperature (horizontal axis) shows the UV-O 3 thermal treatment temperature dependence of the film thickness varies less tantalum oxide film with oxygen vacancies. As is clear from the figure, the higher the heat treatment temperature, the thicker the above-mentioned film thickness, which indicates that a high-quality tantalum oxide film can be obtained as the oxidation suppressing film.

【0067】図13は、この例の半導体装置の製造方法
により得られたキャパシタの容量絶縁膜の、シリコン酸
化膜換算膜厚teqと酸化進行膜厚との関係を示す図で
ある。ここで、酸化進行膜厚が0nmとは、酸化タンタ
ル膜が全膜厚にわたって酸素欠損のある膜になっている
場合を示し、酸化進行膜厚が10nmとは、酸素欠損の
ある酸化タンタル膜が全膜厚にわたって酸素欠損の少な
い膜に変質された場合を示している。また、酸化進行膜
厚が15nmとは、下部電極である窒化チタン膜8の表
面に略5nmの膜厚の酸化チタン膜11が形成されて、
この5nmの膜厚が上述の10nmの酸化タンタル膜の
膜厚に加えられた場合を示している。同図から明らかな
ように、膜厚が略10nmの酸素欠損のある酸化タンタ
ル膜が全膜厚にわたって酸素欠損の少ない膜に変質され
た場合が、teqが最も小さくなって優れた容量絶縁膜
になることを示している。
FIG. 13 is a diagram showing the relationship between the equivalent silicon oxide film thickness teq and the oxidation progress thickness of the capacitor insulating film of the capacitor obtained by the method of manufacturing a semiconductor device of this example. Here, the oxidation progress film thickness of 0 nm indicates that the tantalum oxide film is a film having oxygen deficiency over the entire film thickness, and the oxidation progress film thickness of 10 nm indicates that the tantalum oxide film having the oxygen deficiency is The figure shows a case where the film is changed into a film having less oxygen deficiency over the entire film thickness. The oxidation progress thickness of 15 nm means that the titanium oxide film 11 having a thickness of about 5 nm is formed on the surface of the titanium nitride film 8 as the lower electrode.
The case where the thickness of 5 nm is added to the thickness of the above-described 10 nm tantalum oxide film is shown. As is clear from the figure, when the tantalum oxide film having an oxygen deficiency having a thickness of about 10 nm is transformed into a film having a small number of oxygen deficiencies over the entire film thickness, the teq becomes the smallest and the capacitance insulating film becomes excellent. It has become.

【0068】また、図14は、この例の半導体装置の製
造方法により得られたキャパシタの容量絶縁膜の、リー
ク電流と酸化進行膜厚との関係を示す図である。同図か
ら明らかなように、酸素欠損のある酸化タンタル膜が厚
くなるほどリーク電流は増加する傾向にあるが、酸素欠
損の少ない酸化タンタル膜を必ずしも10nmの膜厚に
形成しなくとも、略5nm以上の膜厚に形成すれば、実
質的に差し支えない程度にリーク電流を低減することが
できる。
FIG. 14 is a diagram showing the relationship between the leakage current and the oxidized film thickness of the capacitor insulating film of the capacitor obtained by the method of manufacturing a semiconductor device of this example. As is clear from the figure, the leak current tends to increase as the thickness of the tantalum oxide film having oxygen deficiency increases. However, even if the tantalum oxide film having less oxygen deficiency is not necessarily formed to a thickness of 10 nm, the leakage current becomes approximately 5 nm or more. When the film thickness is formed in such a manner as described above, the leak current can be reduced to such an extent that it does not substantially interfere.

【0069】このように、この例の構成によっても、第
1実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、酸素欠損のあ
る酸化タンタル膜のみを一層成膜した後、酸化性雰囲気
中で熱処理して酸素欠損の少ない酸化タンタル膜に変質
させので、薄膜成膜工程をより簡単にすることができ
る。
As described above, according to the structure of this embodiment, substantially the same effects as described in the first embodiment can be obtained. In addition, according to the configuration of this example, only the tantalum oxide film having oxygen deficiency is formed in a single layer, and then heat-treated in an oxidizing atmosphere to be transformed into a tantalum oxide film having less oxygen deficiency. Can be made easier.

【0070】◇第8実施例 この例の半導体装置の製造方法は、第7実施例における
UV−O3の雰囲気中での熱処理に代えて電気炉(ファ
ーネス)による乾燥雰囲気中で熱処理を行う。すなわ
ち、第1実施例のように、窒化チタン膜8上に膜厚が略
10nmの酸素欠損のある酸化タンタル(Ta2X、X
≦4)膜31を成膜した後、ファーネスの乾燥雰囲気中
で500〜800℃で熱処理を行う。これ以外は、上述
した第7実施例と略同じ条件で、各処理を施して、キャ
パシタンスを完成させる。それゆえ、他の処理条件につ
いての説明は省略する。
Eighth Embodiment In the method for manufacturing a semiconductor device of this embodiment, heat treatment is performed in a dry atmosphere using an electric furnace (furnace) instead of the heat treatment in an atmosphere of UV-O 3 in the seventh embodiment. That is, as in the first embodiment, a tantalum oxide (Ta 2 O X , X
≦ 4) After forming the film 31, heat treatment is performed at 500 to 800 ° C. in a dry atmosphere of the furnace. Except for this, each process is performed under substantially the same conditions as in the above-described seventh embodiment to complete the capacitance. Therefore, description of other processing conditions is omitted.

【0071】図15は、この例の半導体装置の製造方法
により得られたキャパシタの容量絶縁膜の、酸素欠損の
ある酸化タンタル膜が酸素欠損の少ない酸化タンタル膜
に変化した膜厚(縦軸と)とファーネス熱処理温度(横
軸)との関係を示す図で、酸素欠損の少ない酸化タンタ
ル膜に変化する膜厚のファーネス熱処理温度依存性を表
している。同図から明らかなように、第7実施例の図1
2の場合と同様に、熱処理温度が高いほど酸素欠損の少
ない酸化タンタル膜の膜厚は厚くなって、酸化抑制膜と
して良質の酸化タンタル膜が得られることを示してい
る。
FIG. 15 shows the thickness (in the vertical axis and the vertical axis) of the capacitance insulating film of the capacitor obtained by the method of manufacturing the semiconductor device according to this embodiment, in which the tantalum oxide film having oxygen deficiency is changed to a tantalum oxide film having few oxygen deficiencies. ) And the furnace heat treatment temperature (horizontal axis), showing the furnace heat treatment temperature dependency of the film thickness changing to a tantalum oxide film with less oxygen deficiency. As is apparent from FIG.
As in the case of No. 2, the higher the heat treatment temperature, the thicker the thickness of the tantalum oxide film with less oxygen deficiency, indicating that a high-quality tantalum oxide film can be obtained as the oxidation suppressing film.

【0072】このように、この例の構成によっても、第
7実施例において述べたのと略同様な効果を得ることが
できる。
As described above, according to the structure of this embodiment, substantially the same effects as described in the seventh embodiment can be obtained.

【0073】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、酸化抑
制膜となる酸素欠損膜の成膜方法は、ソースガスに対し
て酸素ガスの供給を切り替える方法に限らずに、ソース
ガスと酸素ガスとの流量比を制御する方法によっても行
うことができる。また、酸素欠損のある絶縁膜を熱処理
して変質させた酸素欠損の少ない絶縁膜と、最初から成
膜された酸素欠損の少ない絶縁膜とは、その組成(Ta
2X)においてXが異なっていても良い。
Although the embodiment of the present invention has been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and there may be changes in the design without departing from the gist of the present invention. Is also included in the present invention. For example, the method of forming the oxygen-deficient film serving as the oxidation suppression film is not limited to the method of switching the supply of the oxygen gas to the source gas, but may be performed by a method of controlling the flow ratio of the source gas and the oxygen gas. Can be. Further, an insulating film with few oxygen vacancies formed by heat treatment of an insulating film with oxygen vacancies and an insulating film with few oxygen vacancies formed from the beginning have the composition (Ta
In 2 O X ), X may be different.

【0074】また、下部電極としては窒化チタン、多結
晶シリコンに限らずに、タングステン又は窒化タングス
テンなどの他の導電材料を用いることができる。また、
上部電極の導電材料としては、下部電極の導電材料にと
らわれずに、上述のような導電材料の中から任意のもの
を用いることができる。また、容量絶縁膜としては酸化
タンタルに限らずに、BST(BaSr)TiO3、P
ZT(Pb(ZrTi)O3などの他の高誘電膜を用い
ることができる。
The lower electrode is not limited to titanium nitride and polycrystalline silicon, but may be other conductive materials such as tungsten or tungsten nitride. Also,
The conductive material for the upper electrode is not limited to the conductive material for the lower electrode, and any of the conductive materials described above can be used. The capacitance insulating film is not limited to tantalum oxide, but may be BST (BaSr) TiO 3 , P
Other high dielectric films such as ZT (Pb (ZrTi) O 3 can be used.

【0075】また、半導体基板上にキャパシタを製造す
る場合であれば、DRAMに限らずにキャパシタ単体を
製造する場合にも適用することができる。また、各導電
膜、絶縁膜などの膜厚、成膜条件方法などは一例を示し
たものであり、用途、目的などによって変更することが
できる。また、ゲート酸化膜は、酸化膜(Oxide Film)
に限らず、窒化膜(Nitride Film)でも良く、あるい
は、酸化膜と窒化膜との2重膜構成でも良い。つまり、
MIS型トランジスタである限り、MOS型トランジス
タに限らず、MNS(Metal Nitride Semiconductor)
型トランジスタでも良く、あるいは、MNOS(Metal
Nitride Oxide Semiconductor)型トランジスタでも良
い。また、各半導体領域の導電型はP型とN型とを逆に
することができる。すなわち、Nチャネル型に限らずP
チャネル型のMIS型トランジスタに対しても適用でき
る。
Further, as long as a capacitor is manufactured on a semiconductor substrate, the present invention can be applied not only to a DRAM but also to a case of manufacturing a capacitor alone. In addition, the thickness of each conductive film, insulating film, and the like, the method of forming the film, and the like are merely examples, and can be changed depending on the application, purpose, and the like. The gate oxide film is an oxide film (Oxide Film).
However, the present invention is not limited thereto, and a nitride film (Nitride Film) may be used, or a double film structure of an oxide film and a nitride film may be used. That is,
MNS (Metal Nitride Semiconductor)
Type transistor or MNOS (Metal
Nitride Oxide Semiconductor) type transistors may be used. Also, the conductivity type of each semiconductor region can be reversed between P-type and N-type. That is, not only N-channel type
The invention can also be applied to a channel type MIS transistor.

【0076】[0076]

【発明の効果】以上説明したように、この発明の半導体
装置の製造方法及びキャパシタの製造方法によれば、下
部電極膜上に酸素欠損のある容量絶縁膜及び酸素欠損の
少ない容量絶縁膜を順次に成膜した後、酸化性雰囲気中
で熱処理して酸素欠損のある容量絶縁膜の少なくとも一
部分を酸素欠損の少ない容量絶縁膜に変質させて、この
酸素欠損の少ない容量絶縁膜を下部電極膜に対する酸化
抑制膜として機能させるようにしたので、下部電極膜の
形成後は酸素が下部電極膜に反応するのを阻止すること
ができる。また、この発明の半導体装置の製造方法及び
キャパシタの製造方法によれば、下部電極膜上に酸素欠
損のある容量絶縁膜を一層成膜した後、酸化性雰囲気中
で熱処理して酸素欠損のある容量絶縁膜の少なくとも一
部分を酸素欠損の少ない容量絶縁膜に変質させて、この
酸素欠損の少ない容量絶縁膜を下部電極膜に対する酸化
抑制膜として機能させるようにしたので、下部電極膜の
形成後は酸素が下部電極膜に反応するのを阻止すること
ができる。したがって、薄膜成膜工程を簡単にして、下
部電極が酸化されて低誘電率膜が形成されるのを抑制す
ることができる。
As described above, according to the method of manufacturing a semiconductor device and the method of manufacturing a capacitor of the present invention, a capacitor insulating film having oxygen vacancies and a capacitor insulating film having few oxygen vacancies are sequentially formed on a lower electrode film. After the film is formed, heat treatment is performed in an oxidizing atmosphere to transform at least a part of the capacity insulating film having oxygen vacancies into a capacity insulating film having few oxygen vacancies. Since it functions as an oxidation suppressing film, it is possible to prevent oxygen from reacting with the lower electrode film after the lower electrode film is formed. Further, according to the method for manufacturing a semiconductor device and the method for manufacturing a capacitor of the present invention, after a capacitor insulating film having oxygen deficiency is formed on the lower electrode film, heat treatment is performed in an oxidizing atmosphere to remove oxygen deficiency. Since at least a part of the capacitor insulating film is transformed into a capacitor insulating film with less oxygen deficiency and the capacitor insulating film with less oxygen deficiency is made to function as an oxidation suppressing film for the lower electrode film, after the lower electrode film is formed, Oxygen can be prevented from reacting with the lower electrode film. Therefore, it is possible to simplify the thin film forming process and suppress the formation of the low dielectric constant film by oxidizing the lower electrode.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1実施例である半導体装置の製造
方法を工程順に示す工程図である。
FIG. 1 is a process chart showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention in the order of steps.

【図2】同半導体装置の製造方法を工程順に示す工程図
である。
FIG. 2 is a process chart showing a method for manufacturing the semiconductor device in the order of steps.

【図3】同半導体装置の製造方法における容量絶縁膜の
成膜シーケンスを示す図である。
FIG. 3 is a view showing a sequence of forming a capacitance insulating film in the method of manufacturing the semiconductor device.

【図4】 この発明の第2実施例である半導体装置の製
造方法を工程順に示す工程図である。
FIG. 4 is a process chart showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention in the order of steps.

【図5】 同半導体装置の製造方法における容量絶縁膜
の成膜シーケンスを示す図である。
FIG. 5 is a view showing a sequence of forming a capacitance insulating film in the method of manufacturing the semiconductor device.

【図6】 この発明の第3実施例である半導体装置の製
造方法を工程順に示す工程図である。
FIG. 6 is a process chart showing a method of manufacturing a semiconductor device according to a third embodiment of the present invention in the order of steps.

【図7】 同半導体装置の製造方法における容量絶縁膜
の成膜シーケンスを示す図である。
FIG. 7 is a view showing a sequence of forming a capacitive insulating film in the method of manufacturing the semiconductor device.

【図8】 同半導体装置の製造方法により得られたキャ
パシタの下部電極のシート抵抗を従来例と比較して示す
図である。
FIG. 8 is a diagram showing the sheet resistance of the lower electrode of the capacitor obtained by the method for manufacturing the semiconductor device in comparison with the conventional example.

【図9】同半導体装置の製造方法により得られたキャパ
シタの容量絶縁膜のシリコン酸化膜換算膜厚を従来例と
比較して示す図である。
FIG. 9 is a view showing a silicon oxide film equivalent thickness of a capacitor insulating film of a capacitor obtained by the method of manufacturing the semiconductor device in comparison with a conventional example.

【図10】同半導体装置の製造方法により得られたキャ
パシタの容量絶縁膜のシリコン酸化膜換算膜厚を従来例
と比較して示す図である。
FIG. 10 is a diagram showing the equivalent silicon oxide film thickness of a capacitor insulating film of a capacitor obtained by the method of manufacturing the semiconductor device in comparison with a conventional example.

【図11】この発明の第7実施例である半導体装置の製
造方法を工程順に示す工程図である。
FIG. 11 is a process chart showing a method of manufacturing a semiconductor device according to a seventh embodiment of the present invention in the order of steps.

【図12】同半導体装置の製造方法により得られたキャ
パシタの容量絶縁膜の、酸素欠損のある酸化タンタル膜
が酸素欠損の少ない酸化タンタル膜に変化した膜厚の熱
処理温度依存性を示す図である。
FIG. 12 is a graph showing the heat treatment temperature dependence of the thickness of a capacitor insulating film of a capacitor obtained by the same method for manufacturing a semiconductor device in which a tantalum oxide film having oxygen vacancies is changed to a tantalum oxide film having few oxygen vacancies. is there.

【図13】同半導体装置の製造方法により得られたキャ
パシタの容量絶縁膜のシリコン酸化膜換算膜厚と酸化進
行膜厚との関係を示す図である。
FIG. 13 is a diagram showing a relationship between a silicon oxide film equivalent film thickness of a capacitor insulating film of a capacitor obtained by the same method of manufacturing the semiconductor device and an oxidation progress film thickness.

【図14】同半導体装置の製造方法により得られたキャ
パシタの容量絶縁膜のリーク電流と酸化進行膜厚との関
係を示す図である。
FIG. 14 is a view showing a relationship between a leakage current of a capacitance insulating film of a capacitor and an oxidation progressed film thickness obtained by the same method for manufacturing a semiconductor device.

【図15】同半導体装置の製造方法により得られたキャ
パシタの容量絶縁膜の、酸素欠損のある酸化タンタル膜
が酸素欠損の少ない酸化タンタル膜に変化した膜厚の熱
処理温度依存性を示す図である。
FIG. 15 is a graph showing the heat treatment temperature dependence of the thickness of the capacitor insulating film of the capacitor obtained by the method of manufacturing the semiconductor device, in which the tantalum oxide film having oxygen deficiency has been changed to a tantalum oxide film having less oxygen deficiency. is there.

【図16】従来の半導体装置の製造方法を工程順に示す
工程図である。
FIG. 16 is a process chart showing a conventional method of manufacturing a semiconductor device in the order of steps.

【図17】従来の半導体装置の製造方法を工程順に示す
工程図である。
FIG. 17 is a process chart showing a conventional method of manufacturing a semiconductor device in the order of steps.

【図18】従来の半導体装置の製造方法を工程順に示す
工程図である。
FIG. 18 is a process chart showing a conventional method of manufacturing a semiconductor device in the order of steps.

【図19】従来の半導体装置の製造方法を工程順に示す
工程図である。
FIG. 19 is a process chart showing a conventional method of manufacturing a semiconductor device in the order of steps.

【図20】同半導体装置の製造方法における容量絶縁膜
の成膜シーケンスを示す図である。
FIG. 20 is a view showing a film forming sequence of a capacitive insulating film in the method of manufacturing the semiconductor device.

【符号の説明】[Explanation of symbols]

1、21、31、41 P型シリコン基板 2 素子分離用絶縁膜 3 ゲート酸化膜 4 ゲート電極(ワードライン) 5 N型拡散領域 6 層間絶縁膜 7 コンタクトホール 8 窒化チタン膜(下部電極膜) 8A 下部電極 9、19、25 第1酸化タンタル膜(酸素欠損あ
り) 9A、19A、21A、25A、27A、29A、31
A 酸化タンタル膜(酸素欠損少ない) 10、20、26 第2酸化タンタル膜(酸素欠損
少ない) 11 酸化チタン膜 12 窒化チタン膜(上部電極膜) 12A 上部電極 21、27 第3酸化タンタル膜(酸素欠損あり) 28 第4酸化タンタル膜(酸素欠損少ない) 29 第5酸化タンタル膜(酸素欠損あり) 30 第6酸化タンタル膜(酸素欠損少ない) 31 酸化タンタル膜(酸素欠損少あり)
1, 21, 31, 41 P-type silicon substrate 2 Element isolation insulating film 3 Gate oxide film 4 Gate electrode (word line) 5 N-type diffusion region 6 Interlayer insulating film 7 Contact hole 8 Titanium nitride film (lower electrode film) 8A Lower electrode 9, 19, 25 First tantalum oxide film (with oxygen deficiency) 9A, 19A, 21A, 25A, 27A, 29A, 31
A Tantalum oxide film (less oxygen deficiency) 10, 20, 26 Second tantalum oxide film (less oxygen deficiency) 11 Titanium oxide film 12 Titanium nitride film (upper electrode film) 12A Upper electrode 21, 27 Third tantalum oxide film (oxygen Defect) 28 Fourth tantalum oxide film (less oxygen deficiency) 29 Fifth tantalum oxide film (with oxygen deficiency) 30 Sixth tantalum oxide film (less oxygen deficiency) 31 Tantalum oxide film (less oxygen deficiency)

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/8242 H01L 21/822 H01L 27/04 H01L 27/108 Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/8242 H01L 21/822 H01L 27/04 H01L 27/108

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板の一つの拡散領域に接続され
るように形成されるキャパシタを備えた半導体装置の製
造方法であって、 第1導電型半導体基板に選択的に第2導電型拡散領域を
形成する拡散領域形成工程と、 前記拡散領域に接続されるように前記キャパシタを構成
する下部電極を形成する下部電極形成工程と、 前記下部電極上に酸素欠損のある第1絶縁膜を成膜する
第1成膜工程と、前記第1絶縁膜上に酸素欠損の少ない
第2絶縁膜を成膜する第2成膜工程とからなる前記キャ
パシタを構成する容量絶縁膜を順次に成膜する容量絶縁
膜成膜工程と、 前記半導体基板を酸化性雰囲気中で熱処理して前記第1
絶縁膜の少なくとも一部分を酸素欠損の少ない絶縁膜に
変質させて、該絶縁膜を前記下部電極に対する酸化抑制
膜として機能させる半導体基板熱処理工程と、 前記容量絶縁膜上に前記キャパシタを構成する上部電極
を形成する上部電極形成工程とを含むことを特徴とする
半導体装置の製造方法。
1. A method for manufacturing a semiconductor device comprising a capacitor formed to be connected to one diffusion region of a semiconductor substrate, wherein the first conductivity type semiconductor substrate has a second conductivity type diffusion region selectively. Forming a lower electrode forming the capacitor so as to be connected to the diffusion region; forming a first insulating film having oxygen deficiency on the lower electrode And a second film forming step of forming a second insulating film with less oxygen deficiency on the first insulating film. Forming an insulating film; and subjecting the semiconductor substrate to a heat treatment in an oxidizing atmosphere.
A semiconductor substrate heat treatment step of transforming at least a part of the insulating film into an insulating film having a small number of oxygen deficiencies, so that the insulating film functions as an oxidation suppressing film for the lower electrode; and an upper electrode forming the capacitor on the capacitive insulating film A method of manufacturing a semiconductor device, comprising:
【請求項2】 前記第1成膜工程と前記第2成膜工程と
を交互にわたって繰り返すことを特徴とする請求項1記
載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein said first film forming step and said second film forming step are alternately repeated.
【請求項3】 半導体基板の一つの拡散領域に接続され
るように形成されるキャパシタを備えた半導体装置の製
造方法であって、 第1導電型半導体基板に選択的に第2導電型拡散領域を
形成する拡散領域形成工程と、 前記拡散領域に接続されるように前記キャパシタを構成
する下部電極を形成する下部電極形成工程と、 前記下部電極上に前記キャパシタを構成する酸素欠損の
ある絶縁膜からなる容量絶縁膜を成膜する容量絶縁膜成
膜工程と、 前記半導体基板を酸化性雰囲気中で熱処理して前記絶縁
膜の一部分を酸素欠損の少ない絶縁膜に変質させて、該
絶縁膜を前記下部電極に対する酸化抑制膜として機能さ
せる半導体基板熱処理工程と、 前記容量絶縁膜上に前記キャパシタを構成する上部電極
を形成する上部電極形成工程とを含むことを特徴とする
半導体装置の製造方法。
3. A method of manufacturing a semiconductor device comprising a capacitor formed to be connected to one diffusion region of a semiconductor substrate, wherein the first conductivity type semiconductor substrate is selectively formed in a second conductivity type diffusion region. Forming a lower electrode forming the capacitor so as to be connected to the diffusion region; forming an insulating film having an oxygen deficiency forming the capacitor on the lower electrode A capacitor insulating film forming step of forming a capacitor insulating film consisting of: heat treating the semiconductor substrate in an oxidizing atmosphere to partially transform the insulating film into an insulating film having less oxygen deficiency; A semiconductor substrate heat treatment step of functioning as an oxidation suppressing film for the lower electrode; and an upper electrode forming step of forming an upper electrode constituting the capacitor on the capacitance insulating film. The method of manufacturing a semiconductor device according to symptoms.
【請求項4】 前記容量絶縁膜として、金属酸化膜を用
いることを特徴とする請求項1乃至3のいずれか1に記
載の半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein a metal oxide film is used as said capacitance insulating film.
【請求項5】 前記金属酸化膜として、酸化タンタルを
用いることを特徴とする請求項4記載の半導体装置の製
造方法。
5. The method according to claim 4, wherein tantalum oxide is used as said metal oxide film.
【請求項6】 前記下部電極及び上部電極として、窒化
チタン、多結晶シリコン、タングステン又は窒化タング
ステンを用いることを特徴とする請求項1乃至5のいず
れか1に記載の半導体装置の製造方法。
6. The method according to claim 1, wherein the lower electrode and the upper electrode are made of titanium nitride, polycrystalline silicon, tungsten, or tungsten nitride.
【請求項7】 半導体基板上にキャパシタを製造するキ
ャパシタの製造方法であって、 半導体基板上に前記キャパシタを構成する下部電極を形
成する下部電極形成工程と、 前記下部電極上に酸素欠損のある第1絶縁膜を成膜する
第1成膜工程と、前記第1絶縁膜上に酸素欠損の少ない
第2絶縁膜を成膜する第2成膜工程とからなる前記キャ
パシタを構成する容量絶縁膜を順次に成膜する容量絶縁
膜成膜工程と、 前記半導体基板を酸化性雰囲気中で熱処理して前記第1
絶縁膜の少なくとも一部分を酸素欠損の少ない絶縁膜に
変質させて、該絶縁膜を前記下部電極に対する酸化抑制
膜として機能させる半導体基板熱処理工程と、 前記容量絶縁膜上に前記キャパシタを構成する上部電極
を形成する上部電極形成工程とを含むことを特徴とする
キャパシタの製造方法。
7. A method for manufacturing a capacitor for manufacturing a capacitor on a semiconductor substrate, comprising: a lower electrode forming step of forming a lower electrode constituting the capacitor on the semiconductor substrate; A capacitor insulating film constituting the capacitor, comprising: a first film forming step of forming a first insulating film; and a second film forming step of forming a second insulating film having less oxygen deficiency on the first insulating film. Forming a capacitor insulating film, and forming a first film by heat-treating the semiconductor substrate in an oxidizing atmosphere.
A semiconductor substrate heat treatment step of transforming at least a part of the insulating film into an insulating film having a small number of oxygen deficiencies, so that the insulating film functions as an oxidation suppressing film for the lower electrode; and an upper electrode forming the capacitor on the capacitive insulating film And forming an upper electrode.
【請求項8】 前記第1成膜工程と前記第2成膜工程と
を交互にわたって繰り返すことを特徴とする請求項7記
載のキャパシタの製造方法。
8. The method according to claim 7, wherein the first film forming step and the second film forming step are alternately repeated.
【請求項9】 前記容量絶縁膜として、金属酸化膜を用
いることを特徴とする請求項7又は8記載のキャパシタ
の製造方法。
As claimed in claim 9, wherein the capacitor insulating film, a manufacturing method according to claim 7 or 8, wherein the capacitor is characterized by using a metal oxide film.
【請求項10】 前記金属酸化膜として、酸化タンタル
を用いることを特徴とする請求項記載のキャパシタの
製造方法。
10. The method according to claim 9 , wherein tantalum oxide is used as the metal oxide film.
【請求項11】 前記下部電極及び上部電極として、窒
化チタン、多結晶シリコン、タングステン又は窒化タン
グステンを用いることを特徴とする請求項7乃至10
いずれか1に記載のキャパシタの製造方法。
As claimed in claim 11, wherein the lower electrode and the upper electrode, titanium nitride, polycrystalline silicon, method of manufacturing a capacitor according to any one of claims 7 to 10, wherein the use of tungsten or tungsten nitride.
JP11553899A 1999-02-03 1999-04-22 Method of manufacturing semiconductor device and method of manufacturing capacitor Expired - Fee Related JP3334672B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11553899A JP3334672B2 (en) 1999-02-03 1999-04-22 Method of manufacturing semiconductor device and method of manufacturing capacitor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2614099 1999-02-03
JP11-26140 1999-02-03
JP11553899A JP3334672B2 (en) 1999-02-03 1999-04-22 Method of manufacturing semiconductor device and method of manufacturing capacitor

Publications (2)

Publication Number Publication Date
JP2000294752A JP2000294752A (en) 2000-10-20
JP3334672B2 true JP3334672B2 (en) 2002-10-15

Family

ID=26363889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11553899A Expired - Fee Related JP3334672B2 (en) 1999-02-03 1999-04-22 Method of manufacturing semiconductor device and method of manufacturing capacitor

Country Status (1)

Country Link
JP (1) JP3334672B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039821A (en) 2002-07-02 2004-02-05 Elpida Memory Inc Method of manufacturing semiconductor device
KR101060793B1 (en) * 2007-10-15 2011-08-30 파나소닉 주식회사 Nonvolatile Memory and Nonvolatile Semiconductor Device Using the Nonvolatile Memory

Also Published As

Publication number Publication date
JP2000294752A (en) 2000-10-20

Similar Documents

Publication Publication Date Title
US6633062B2 (en) Semiconductor device incorporated therein high K capacitor dielectric and method for the manufacture thereof
US7326984B2 (en) MIS capacitor and method of formation
KR100415538B1 (en) Capacitor with double dielectric layer and method for fabricating the same
US20060275991A1 (en) Method of manufacturing a semiconductor integrated circuit device
US6287910B2 (en) Method for forming a capacitor using tantalum nitride as a capacitor dielectric
JP2003051549A (en) Feol capacitor and its manufacturing method
JP3597328B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2003017592A (en) Capacitor forming method of semiconductor element
US7514315B2 (en) Methods of forming capacitor structures having aluminum oxide diffusion barriers
US6949477B2 (en) Method of fabricating a capacitive element for a semiconductor device
US20010003664A1 (en) Semiconductor device and method for manufacturing same
JP3646013B2 (en) Method for manufacturing DRAM capacitor
KR100672935B1 (en) Metal-Insulator-Metal capacitor and a method there of
JP2001057414A (en) Capacitor for semiconductor memory element and its manufacture
JP3334672B2 (en) Method of manufacturing semiconductor device and method of manufacturing capacitor
JP2003163285A (en) Dielectric film, capacitor, semiconductor device, and method of manufacturing same
JP3316848B2 (en) Method for manufacturing capacitor structure using tantalum oxide film
JP3317295B2 (en) Manufacturing method of capacitive element
US6323098B1 (en) Manufacturing method of a semiconductor device
JP2004039821A (en) Method of manufacturing semiconductor device
KR20040077309A (en) Capacitor and method for forming capacitor of semiconductor device
JPH0955485A (en) Manufacture of semiconductor device
JP2000124417A (en) Semiconductor device and manufacture thereof
JP2005191358A (en) Method for heat treatment of ferroelectric film, capacity element and its manufacturing method
JPH04275454A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees