JP3250301B2 - Converter circuit - Google Patents
Converter circuitInfo
- Publication number
- JP3250301B2 JP3250301B2 JP05114293A JP5114293A JP3250301B2 JP 3250301 B2 JP3250301 B2 JP 3250301B2 JP 05114293 A JP05114293 A JP 05114293A JP 5114293 A JP5114293 A JP 5114293A JP 3250301 B2 JP3250301 B2 JP 3250301B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- switching circuit
- diode
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、一般の交流を高周波
交流に変換して変圧器一次側に印加し、この変圧器二次
側に設けた整流回路から直流を取り出すコンバータ回路
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a converter circuit for converting a general alternating current into a high-frequency alternating current, applying the converted alternating current to a primary side of a transformer, and extracting a direct current from a rectifier circuit provided on the secondary side of the transformer.
【0002】[0002]
【従来の技術】図7はコンバータ回路の従来例を示した
主回路接続図である。この図7の主回路は特願平4−2
53353号に記載の回路と同等であるが、その回路構
成と動作とを以下に説明する。先ず、第1ダイオード2
と第2ダイオード3とを直列接続してダイオード直列回
路を構成する。一方、半導体スイッチ素子としての電界
効果トランジスタ(以下ではFETと略記する)とダイ
オードとを逆並列接続することで4組のスイッチング回
路を構成するが、第1スイッチング回路4と第2スイッ
チング回路5とを直列接続して第1スイッチング直列回
路を、又第3スイッチング回路6と第4スイッチング回
路7とを直列接続して第2スイッチング直列回路を構成
し、これらダイオード直列回路と第1スイッチング直列
回路と第2スイッチング直列回路とを相互に並列接続す
る。2. Description of the Related Art FIG. 7 is a main circuit connection diagram showing a conventional example of a converter circuit. The main circuit of FIG.
Although it is equivalent to the circuit described in No. 53353, its circuit configuration and operation will be described below. First, the first diode 2
And the second diode 3 are connected in series to form a diode series circuit. On the other hand, four sets of switching circuits are configured by connecting a field effect transistor (hereinafter abbreviated as FET) as a semiconductor switch element and a diode in anti-parallel, and the first switching circuit 4 and the second switching circuit 5 Are connected in series to form a first switching series circuit, and the third switching circuit 6 and the fourth switching circuit 7 are connected in series to form a second switching series circuit. These diode series circuit, first switching series circuit and The second switching series circuit is connected in parallel with the second switching series circuit.
【0003】変圧器8の一次巻線の一方の端子U1に
は、第1スイッチング回路4と第2スイッチング回路5
との結合点を接続し、一次巻線の他方の端子V1には、
第3スイッチング回路6と第4スイッチング回路7との
結合点を接続し、この一次巻線の中間タップ端子O1に
は交流入力端子Vを接続する。更に第1ダイオード2と
第2ダイオード3との結合点には、交流リアクトル1を
介して交流入力端子Uを結合する。この変圧器8の二次
巻線も一次巻線と同様に中間タップを有しており、二次
巻線の一方の端子U2には出力ダイオード9を、他方の
端子V2には出力ダイオード10をそれぞれ接続し、こ
れら両ダイオードのカソード同士を共通に結合して直流
出力端子Pに接続し、且つ、二次巻線の中間タップ端子
O2には直流出力端子Nを接続する。更に直流出力端子
Pと直流出力端子Nとの間には平滑コンデンサ11を接
続する。尚、8Aと8Bはいずれも変圧器8の漏れイン
ダクタンスである。A first switching circuit 4 and a second switching circuit 5 are connected to one terminal U1 of a primary winding of a transformer 8.
And the other terminal V1 of the primary winding is connected to
A connection point between the third switching circuit 6 and the fourth switching circuit 7 is connected, and an AC input terminal V is connected to the intermediate tap terminal O1 of the primary winding. Further, an AC input terminal U is connected to a connection point between the first diode 2 and the second diode 3 via the AC reactor 1. The secondary winding of the transformer 8 also has an intermediate tap like the primary winding. The output diode 9 is connected to one terminal U2 of the secondary winding, and the output diode 10 is connected to the other terminal V2. The two cathodes of these diodes are connected in common and connected to a DC output terminal P, and the DC output terminal N is connected to an intermediate tap terminal O2 of the secondary winding. Further, a smoothing capacitor 11 is connected between the DC output terminal P and the DC output terminal N. 8A and 8B are the leakage inductances of the transformer 8.
【0004】上述の構成で、例えば交流入力端子UとV
との間に商用電源を接続し、交流入力端子Uの電位のほ
うが交流入力端子Vの電位よりも高いときに第1スイッ
チング回路4と第3スイッチング回路6とをオンにする
と、交流入力端子Uから第1ダイオード2へ流れる入力
電流IINは、第1スイッチング回路4→端子U1→漏れ
インダクタンス8A→中間タップ端子O1の経路と、第
3スイッチング回路6→端子V1→漏れインダクタンス
8B→中間タップ端子O1の経路とに分流し、中間タッ
プ端子O1で合流して交流入力端子Vへ至る。このとき
端子U1と端子V1とは第1スイッチング回路4と第3
スイッチング回路6のオンにより短絡となるので、変圧
器8の二次巻線には電圧は発生しない。それ故交流リア
クトル1の両端電圧は交流入力電圧と等しくなるので、
交流リアクトル1に流れる入力電流IINは増加する。こ
の状態の期間を「短絡期間」と称することとする。In the above configuration, for example, AC input terminals U and V
When the first switching circuit 4 and the third switching circuit 6 are turned on when the potential of the AC input terminal U is higher than the potential of the AC input terminal V, the AC input terminal U The input current I IN flowing from the first diode 2 to the first diode 2 depends on the path of the first switching circuit 4 → the terminal U1 → the leakage inductance 8A → the intermediate tap terminal O1, and the third switching circuit 6 → the terminal V1 → the leakage inductance 8B → the intermediate tap terminal. It shunts to the path of O1 and joins at the intermediate tap terminal O1 to reach the AC input terminal V. At this time, the terminal U1 and the terminal V1 are connected to the first switching circuit 4 and the third
Since a short circuit occurs when the switching circuit 6 is turned on, no voltage is generated in the secondary winding of the transformer 8. Therefore, the voltage between both ends of the AC reactor 1 becomes equal to the AC input voltage.
Input current I IN flowing in AC reactor 1 increases. The period in this state is referred to as a “short circuit period”.
【0005】ここで第3スイッチング回路6をオフにす
ると、変圧器8の一次巻線に流れる電流は、第1スイッ
チング回路4→端子U1→漏れインダクタンス8A→中
間タップ端子O1の経路を流れる電流のみとなるので、
変圧器8は励磁されてその二次巻線に電圧を誘起し、出
力ダイオード9が導通して平滑コンデンサ11を充電す
るが、それと共に交流リアクトル1を流れる入力電流I
INは減少する。この状態の期間を「電圧発生期間」と称
することとする。When the third switching circuit 6 is turned off, the current flowing through the primary winding of the transformer 8 is only the current flowing through the path of the first switching circuit 4 → terminal U1 → leakage inductance 8A → intermediate tap terminal O1. So,
Transformer 8 is energized to induce a voltage in its secondary winding, and output diode 9 conducts to charge smoothing capacitor 11, but with input current I flowing through AC reactor 1 with it.
IN decreases. The period in this state is referred to as a “voltage generation period”.
【0006】この状態で第3スイッチング回路6をオン
にすると再び短絡期間になるので、変圧器8の二次巻線
には電圧は発生せず、従って交流リアクトル1に流れる
入力電流IINは増加する。ここで今度は第1スイッチン
グ回路4をオフにすると再び電圧発生期間となるが、こ
のときに変圧器8の一次巻線に流れる電流は、第3スイ
ッチング回路6→端子V1→漏れインダクタンス8B→
中間タップ端子O1の経路を流れる電流のみとなるの
で、変圧器8は励磁されてその二次巻線に電圧を誘起す
るが、今度は出力ダイオード10が導通して平滑コンデ
ンサ11を充電する。同時に交流リアクトル1を流れる
入力電流IINは減少する。When the third switching circuit 6 is turned on in this state, a short-circuit period occurs again, so that no voltage is generated in the secondary winding of the transformer 8, and therefore, the input current I IN flowing through the AC reactor 1 increases. I do. Here, when the first switching circuit 4 is turned off, the voltage generation period starts again. At this time, the current flowing through the primary winding of the transformer 8 is the third switching circuit 6 → the terminal V1 → the leakage inductance 8B →
Since only the current flowing through the path of the intermediate tap terminal O1 is present, the transformer 8 is excited to induce a voltage in its secondary winding, but this time the output diode 10 conducts and charges the smoothing capacitor 11. At the same time, the input current I IN flowing through the AC reactor 1 decreases.
【0007】このように交流入力端子Uの電位のほうが
交流入力端子Vの電位よりも高いときに第1スイッチン
グ回路4と第3スイッチング回路6とは、両者が同時オ
ンの期間を挟んで交互にオン・オフを繰り返すことによ
り、前述した短絡期間→電圧発生期間→短絡期間→電圧
発生期間を繰り返し、変圧器8の一次巻線には高い周波
数の電圧が印加されて高周波絶縁変換を実現する。また
交流入力端子Vの電位のほうが交流入力端子Uの電位よ
りも高いときは、第2スイッチング回路5と第4スイッ
チング回路7とを、同時オンの期間を挟んで交互にオン
・オフを繰り返すことにより、前述と同様に変圧器8の
一次巻線には高い周波数の電圧が印加されて高周波絶縁
変換を実現する。As described above, when the potential of the AC input terminal U is higher than the potential of the AC input terminal V, the first switching circuit 4 and the third switching circuit 6 alternately sandwich a period in which both are simultaneously turned on. By repeating ON / OFF, the above-described short-circuit period → voltage generation period → short-circuit period → voltage generation period is repeated, and a high-frequency voltage is applied to the primary winding of the transformer 8 to realize high-frequency insulation conversion. When the potential of the AC input terminal V is higher than the potential of the AC input terminal U, the second switching circuit 5 and the fourth switching circuit 7 are alternately turned on and off alternately with the simultaneous ON period interposed therebetween. Accordingly, a high-frequency voltage is applied to the primary winding of the transformer 8 in the same manner as described above, and high-frequency insulation conversion is realized.
【0008】図8は図7に図示の従来のコンバータ回路
を制御する制御回路の従来例を示したブロック図であ
る。この図8の従来例回路において、比例積分演算器で
構成している電流調節器31は、コンバータ回路への入
力電流値と別途に設定している電流指令値との偏差を入
力し、この入力偏差を零にする制御信号を出力する。コ
ンパレータ33は三角波発生器32が出力する高い周波
数の三角波信号と電流調節器31の出力信号とを比較し
て、三角波信号よりも電流調節器31出力信号が大の期
間は論理H信号を出力し、これとは逆に電流調節器31
出力信号よりも三角波信号が大の期間は論理L信号を出
力する。パルス分配回路34はコンパレータ33の出力
が論理H信号のときは前述の短絡期間となるように、又
論理L信号のときは電圧発生期間となるように、スイッ
チング回路を構成している各FETのオン・オフを決定
し、駆動回路35を介してこれら各FETを駆動する。FIG. 8 is a block diagram showing a conventional example of a control circuit for controlling the conventional converter circuit shown in FIG. In the conventional circuit shown in FIG. 8, a current regulator 31 constituted by a proportional-integral calculator inputs a deviation between an input current value to the converter circuit and a separately set current command value. A control signal for making the deviation zero is output. The comparator 33 compares the high-frequency triangular wave signal output from the triangular wave generator 32 with the output signal of the current adjuster 31, and outputs a logic H signal during a period when the output signal of the current adjuster 31 is larger than the triangular wave signal. , And conversely, the current regulator 31
During the period when the triangular wave signal is larger than the output signal, the logic L signal is output. The pulse distribution circuit 34 controls each FET of the switching circuit so that the output of the comparator 33 is in the above-described short circuit period when the output is a logical H signal, and is in the voltage generation period when the output is a logical L signal. On / off is determined, and each of these FETs is driven via the drive circuit 35.
【0009】例えば電流指令値よりも入力電流値が小さ
い場合は、電流調節器31の入力偏差は正であることか
らその出力は増加する。従って電流調節器31の出力が
三角波信号を上回っている期間(即ちコンパレータ33
が論理H信号を出力している期間)が長くなるので、短
絡期間が長くなる。短絡期間が長くなれば入力電流が増
加して電流指令値に近づくことになる。これとは逆に入
力電流が電流指令値よりも大きい場合は電流調節器31
の出力は減少し、コンパレータ33が論理L信号を出力
している期間が長くなるので、電圧発生期間が長くなっ
て入力電流は減少し、電流指令値に近づくことになる。
これはキャリア比較方式パルス幅変調と称し、周知の制
御方法である。このように短絡期間と電圧発生期間との
時間比率を制御することにより、交流リアクトル1を流
れる入力電流IINを交流入力電圧と同位相で、且つ正弦
波にすることが可能であり、交流入力の力率はほぼ 100
%となる。For example, when the input current value is smaller than the current command value, the output increases since the input deviation of the current regulator 31 is positive. Therefore, the period during which the output of the current controller 31 exceeds the triangular wave signal (ie, the comparator 33
(A period during which a logic H signal is output) becomes longer, so that a short-circuit period becomes longer. As the short-circuit period becomes longer, the input current increases and approaches the current command value. Conversely, if the input current is larger than the current command value, the current controller 31
Is decreased, and the period during which the comparator 33 outputs the logic L signal becomes longer, so that the voltage generation period becomes longer, the input current decreases, and approaches the current command value.
This is called a carrier comparison pulse width modulation and is a well-known control method. By controlling the time ratio between the short-circuit period and the voltage generation period in this manner, the input current I IN flowing through the AC reactor 1 can be in the same phase as the AC input voltage and a sine wave. Power factor of almost 100
%.
【0010】[0010]
【発明が解決しようとする課題】図7に図示の従来例回
路が短絡期間中は、第1スイッチング回路4と第3スイ
ッチング回路6とが入力電流IINを半分ずつ分担してい
る。即ち第1スイッチング回路4を流れる電流IU は、
IU =IIN/2であり、第3スイッチング回路6を流れ
る電流IV も、IV =IIN/2である。ここで短絡期間
から電圧発生期間へ移行して第1スイッチング回路4が
オフになると、この第1スイッチング回路4を流れてい
た電流IU は、IIN/2から零へ急激に減少するが、そ
れと同時に第3スイッチング回路6を流れていた電流I
V は、IIN/2からIINへ急激に増加する。このとき漏
れインダクタンス8Aではこの電流の急減を妨げるべく
飛躍電圧V8Aを図示の方向に発生し、同時に漏れインダ
クタンス8Bでは電流の急増を妨げるべく飛躍電圧V8B
を図示の方向に発生する。このときダイオード5Dが導
通して第2スイッチング回路5がオン状態にあるので、
オフしている第1スイッチング回路4の両端には飛躍電
圧V8AとV8Bとの和の電圧が印加されるので、第1スイ
ッチング回路4が過電圧で破壊してしまう恐れがある。During the short circuit period of the conventional circuit shown in FIG. 7, the first switching circuit 4 and the third switching circuit 6 share the input current I IN by half. That is, the current I U flowing through the first switching circuit 4 is
I U = I IN / 2, and the current I V flowing through the third switching circuit 6 is also I V = I IN / 2. Here, when the first switching circuit 4 is turned off after the transition from the short circuit period to the voltage generation period, the current I U flowing through the first switching circuit 4 rapidly decreases from I IN / 2 to zero. At the same time, the current I flowing through the third switching circuit 6
V increases rapidly from I IN / 2 to I IN . At this time, in the leakage inductance 8A, a jump voltage V 8A is generated in the direction shown to prevent the sudden decrease of the current, and at the same time, in the leakage inductance 8B, the jump voltage V 8B is generated to prevent the sudden increase of the current.
In the direction shown. At this time, since the diode 5D conducts and the second switching circuit 5 is in the ON state,
Since the voltage of the sum of the jump voltages V 8A and V 8B is applied to both ends of the first switching circuit 4 that is turned off, the first switching circuit 4 may be broken by an overvoltage.
【0011】このようなスイッチング回路の過電圧破壊
を防止するには、(a) スイッチング回路を高い耐圧の素
子で構成する。(b) 電流変化率を緩やかにする、即ちス
イッチング回路の遮断速度を低減する。などの方法があ
るが、前者は素子が大形・高価になるので装置の価格が
上昇するし、後者はスイッチング損失が増加して装置の
発熱量の増加させ、且つ効率が低下してしまう不具合が
ある。In order to prevent such a switching circuit from being damaged by overvoltage, (a) the switching circuit is composed of elements having a high withstand voltage. (b) Slow the current change rate, that is, reduce the switching speed of the switching circuit. In the former case, the device becomes large and expensive, so the price of the device increases.In the latter case, the switching loss increases, the heat generation of the device increases, and the efficiency decreases. There is.
【0012】そこでこの発明の目的は、コンバータ回路
が動作する際に、このコンバータ回路を構成している変
圧器の漏れインダクタンスにより生じる過電圧を抑制す
ることにある。An object of the present invention is to suppress an overvoltage caused by a leakage inductance of a transformer constituting the converter circuit when the converter circuit operates.
【0013】[0013]
【課題を解決するための手段】上記の目的を達成するた
めにこの発明のコンバータ回路は、第1ダイオードと第
2ダイオードとを直列接続したダイオード直列回路と、
半導体スイッチ素子とダイオードとの逆並列接続で構成
した第1スイッチング回路に同じ構成の第2スイッチン
グ回路を直列接続した第1スイッチング直列回路と、同
じ構成の第3スイッチング回路と第4スイッチング回路
とを直列接続した第2スイッチング直列回路とを相互に
並列接続し、中間タップを有する変圧器一次巻線の一端
と前記第1スイッチング直列回路の中間接続点とを接続
し、前記変圧器一次巻線の他端と前記第2スイッチング
直列回路の中間接続点とを接続し、前記ダイオード直列
回路の中間接続点と前記変圧器一次巻線の中間タップと
には交流リアクトルを介して交流電源を接続し、前記第
1スイッチング回路と第3スイッチング回路とが両回路
の同時オンの期間を挟んで交互にオン・オフを繰り返
し、或いは前記第2スイッチング回路と第4スイッチン
グ回路とが両回路の同時オンの期間を挟んで交互にオン
・オフを繰り返す際に、前記交流電源からの入力電流を
電流指令値に一致させる電流調節手段の出力信号に対応
してこのオンとオフとの時間比率を変化させることで前
記交流電源からの交流を高周波交流に変換して前記変圧
器一次巻線へ与え、この変圧器の二次巻線に接続した整
流回路から直流を取り出す構成のコンバータ回路におい
て、前記ダイオード直列回路にコンデンサを並列に接続
するか、或いはこのコンデンサの代わりにダイオードと
抵抗とコンデンサとでなるスナバ回路を並列に接続する
ものとし、又は前記第1スイッチング回路と第2スイッ
チング回路とは、両者が同時にオフの期間を挟んで一方
のスイッチング回路がオンのときは他方のスイッチング
回路はオフとし、前記第3スイッチング回路と第4スイ
ッチング回路も、両者が同時にオフの期間を挟んで一方
のスイッチング回路がオンのときは他方のスイッチング
回路はオフとするものとし、又は前記電流調節手段の出
力側には、当該コンバータ回路への入力電流の大小に対
応して制限値が変化するリミッタを備えるものとする。In order to achieve the above object, a converter circuit according to the present invention comprises: a diode series circuit in which a first diode and a second diode are connected in series;
A first switching series circuit in which a second switching circuit having the same configuration is connected in series to a first switching circuit configured by anti-parallel connection of a semiconductor switching element and a diode, and a third switching circuit and a fourth switching circuit having the same configuration The second switching series circuit connected in series is connected in parallel with each other, one end of a transformer primary winding having an intermediate tap is connected to an intermediate connection point of the first switching series circuit, and the first primary winding of the transformer is connected. The other end and an intermediate connection point of the second switching series circuit are connected, and an AC power supply is connected to an intermediate connection point of the diode series circuit and an intermediate tap of the transformer primary winding via an AC reactor, The first switching circuit and the third switching circuit alternately turn on and off alternately with a period during which both circuits are simultaneously turned on; When the switching circuit and the fourth switching circuit are alternately turned on and off alternately with a period during which both circuits are simultaneously turned on, the output signal of the current adjusting means for matching the input current from the AC power supply with the current command value is used. Correspondingly, by changing the time ratio between ON and OFF, the AC from the AC power supply is converted into a high-frequency AC and applied to the primary winding of the transformer, and the rectifier connected to the secondary winding of the transformer is converted. In a converter circuit configured to take out a direct current from a circuit, a capacitor is connected in parallel to the diode series circuit, or a snubber circuit including a diode, a resistor, and a capacitor is connected in parallel instead of the capacitor, or The first switching circuit and the second switching circuit are connected to each other when one of the switching circuits is on, with both being off at the same time. The third switching circuit and the fourth switching circuit are also turned off, and when one of the switching circuits is on with a period in which both are off at the same time, the other switching circuit is turned off, or The output side of the current adjusting means is provided with a limiter whose limit value changes according to the magnitude of the input current to the converter circuit.
【0014】[0014]
【作用】この発明は、ダイオード直列回路にコンデンサ
を並列に接続し、又はダイオードと抵抗とコンデンサと
で構成したスナバ回路を並列に接続することで、スイッ
チング回路のオン・オフ動作に伴って変圧器の漏れイン
ダクタンスに流れていた電流が、前記のコンデンサ又は
スナバ回路を経由してこの漏れインダクタンスに流れ続
けるようにして、当該漏れインダクタンスを流れる電流
の変化率が従来よりも小さくして飛躍電圧を低減し、ス
イッチング回路の責務を緩和している。又、電流調節器
の出力側に設けたリミッタで電流調節器出力値を制限す
ることで、あらゆる回路条件に対して前記コンデンサの
電圧最大値、或いは前記スナバ回路を構成しているコン
デンサの電圧最大値を抑制して、スイッチング回路に印
加される最大電圧を更に低減するものである。According to the present invention, a capacitor is connected in parallel to a diode series circuit, or a snubber circuit composed of a diode, a resistor and a capacitor is connected in parallel, so that a transformer is connected with the on / off operation of the switching circuit. The current flowing through the leakage inductance continues to flow through the capacitor or the snubber circuit to the leakage inductance, so that the rate of change of the current flowing through the leakage inductance is smaller than before, thereby reducing the jump voltage. And the duty of the switching circuit is eased. In addition, by limiting the output value of the current regulator by a limiter provided on the output side of the current regulator, the maximum voltage of the capacitor or the maximum voltage of the capacitor constituting the snubber circuit is obtained for all circuit conditions. The value is suppressed to further reduce the maximum voltage applied to the switching circuit.
【0015】[0015]
【実施例】図1は本発明の第1実施例を表した主回路接
続図であって請求項1又は請求項2に対応しているが、
この図1の第1実施例回路に図示の交流リアクトル1,
第1ダイオード2,第2ダイオード3,第1スイッチン
グ回路4,第2スイッチング回路5,第3スイッチング
回路6,第4スイッチング回路7,変圧器8(漏れイン
ダクタンス8Aと8Bを含む),出力ダイオード9,出
力ダイオード10,及び平滑コンデンサ11の名称・用
途・機能は、図7で既述の従来例回路と同じであるか
ら、これらの説明は省略する。FIG. 1 is a main circuit connection diagram showing a first embodiment of the present invention, which corresponds to claim 1 or claim 2.
In the circuit of the first embodiment shown in FIG.
First diode 2, second diode 3, first switching circuit 4, second switching circuit 5, third switching circuit 6, fourth switching circuit 7, transformer 8 (including leakage inductances 8A and 8B), output diode 9 , Output diode 10 and smoothing capacitor 11 have the same names, uses and functions as those of the conventional circuit described above with reference to FIG.
【0016】この第1実施例回路では、第1ダイオード
2と第2ダイオード3との直列接続でなるダイオード直
列回路にスナバコンデンサ21を並列に接続しているの
が図7の従来例回路とは異なるところであるが、更に第
1スイッチング回路4と第2スイッチング回路5との直
列接続でなる第1スイッチング直列回路において、第1
スイッチング回路4を構成しているFET4Fと、第2
スイッチング回路5を構成しているFET5Fのいずれ
か一方がオンのときは他方が必ずオフであって、所謂ア
ーム短絡の発生を防止するべく両者が同時にオンとなる
ことが無いように動作させる。第3スイッチング回路6
を構成しているFET6Fと、第4スイッチング回路7
を構成しているFET7Fも前記と同様に、アーム短絡
の発生を防止しつつ一方がオンのときは他方がオフとな
るな動作をする。In the circuit of the first embodiment, a snubber capacitor 21 is connected in parallel to a diode series circuit formed by connecting a first diode 2 and a second diode 3 in series. Although different, in a first switching series circuit formed by connecting a first switching circuit 4 and a second switching circuit 5 in series,
An FET 4F constituting the switching circuit 4;
When one of the FETs 5F constituting the switching circuit 5 is on, the other is always off, and the operation is performed so that both are not turned on at the same time in order to prevent a so-called arm short circuit. Third switching circuit 6
And the fourth switching circuit 7
In the same manner as described above, the FET 7F that operates as described above also performs an operation such that when one is on, the other is off while preventing the occurrence of arm short circuit.
【0017】上述の動作によって、第1スイッチング回
路4と第3スイッチング回路6とがオンしている短絡期
間中に、第1ダイオード2→第1スイッチング回路4→
端子U1→漏れインダクタンス8A→中間タップ端子O
1の経路で漏れインダクタンス8Aを流れていた電流
は、第1スイッチング回路4がオフとなる電圧発生期間
へ移行すると、第1ダイオード2→スナバコンデンサ2
1→ダイオード5D→端子U1→漏れインダクタンス8
A→中間タップ端子O1の経路で流れ続けるので、漏れ
インダクタンス8Aを流れる電流の変化率は従来よりも
大幅に小さくなる。この電流の変化率の減少に伴って漏
れインダクタンス8Bを流れる電流の変化率も小さくな
る。このとき漏れインダクタンス8Aと8Bに蓄積され
ていたエネルギーはスナバコンデンサ21へ移されてそ
の端子電圧を上昇させるので、第1スイッチング回路4
の印加電圧はスナバコンデンサ21の端子電圧と等しい
値になる。By the above operation, during the short-circuit period in which the first switching circuit 4 and the third switching circuit 6 are on, the first diode 2 → the first switching circuit 4 →
Terminal U1 → leakage inductance 8A → middle tap terminal O
When the current flowing through the leakage inductance 8A in the path 1 shifts to a voltage generation period in which the first switching circuit 4 is turned off, the first diode 2 → the snubber capacitor 2
1 → Diode 5D → Terminal U1 → Leakage inductance 8
Since the current continues to flow in the path from A to the intermediate tap terminal O1, the rate of change of the current flowing through the leakage inductance 8A is significantly smaller than in the conventional case. As the rate of change of the current decreases, the rate of change of the current flowing through the leakage inductance 8B also decreases. At this time, the energy stored in the leakage inductances 8A and 8B is transferred to the snubber capacitor 21 and the terminal voltage thereof is increased.
Has a value equal to the terminal voltage of the snubber capacitor 21.
【0018】前述したように第1スイッチング回路4を
構成しているFET4Fがオフすると、僅かな短絡防止
時間経過後にFET5Fがオンとなるので、第2スイッ
チング回路5は順方向電流に対しても導通する。よって
スナバコンデンサ21に移された電荷は、スナバコンデ
ンサ21→第3スイッチング回路6→端子V1→一次巻
線→端子U1→第2スイッチング回路5→スナバコンデ
ンサ21の経路で放電するので、スナバコンデンサ21
の蓄積エネルギーは変圧器8を介して直流出力となる。
電圧発生期間から再び短絡期間へ移行する際は、先ずF
ET5Fをオフした後に、アーム短絡防止時間経過後に
FET4Fをオンする。As described above, when the FET 4F forming the first switching circuit 4 is turned off, the FET 5F is turned on after a short short-circuit prevention time elapses, so that the second switching circuit 5 is also conductive to the forward current. I do. Therefore, the electric charge transferred to the snubber capacitor 21 is discharged through the path of the snubber capacitor 21 → the third switching circuit 6 → the terminal V1 → the primary winding → the terminal U1 → the second switching circuit 5 → the snubber capacitor 21.
Is stored as a DC output via the transformer 8.
When transitioning from the voltage generation period to the short circuit period again, first
After the ET5F is turned off, the FET 4F is turned on after the elapse of the arm short circuit prevention time.
【0019】短絡期間から前述以外のスイッチング回路
をオフにして電圧発生期間へ移行するときも、同様に漏
れインダクタンスのエネルギーがスナバコンデンサ21
へ移され、オフしたスイッチング回路に直列接続してい
る他方のスイッチング回路がオンすれば、スナバコンデ
ンサ21へ移されたエネルギーは変圧器8を介して直流
出力側へ放出される。この直列している他方のスイッチ
ング回路がオンしている期間を「回生期間」と称するこ
ととする。Similarly, when the switching circuits other than those described above are turned off from the short-circuiting period to shift to the voltage generation period, the energy of the leakage inductance is similarly reduced by the snubber capacitor 21.
When the other switching circuit connected in series with the turned off switching circuit is turned on, the energy transferred to the snubber capacitor 21 is released to the DC output side via the transformer 8. The period when the other switching circuit in the series is ON is referred to as a “regeneration period”.
【0020】図2は図1の第1実施例回路におけるスナ
バコンデンサ21の電流と電圧の変化を表した動作波形
図であって、図2はスナバコンデンサ電流IS の変
化、図2はスナバコンデンサ電圧VS の変化をそれぞ
れが表している。スナバコンデンサ21の充放電経路に
は漏れインダクタンス8Aと8Bが直列して存在するの
で、スナバコンデンサ21の静電容量をC、漏れインダ
クタンス8Aと8Bの直列インダクタンスをLとする
と、その電流波形は周期をTとする共振波形となるが、
この周期Tは下記の数1で表される。[0020] Figure 2 is a waveform diagram showing a change in current and voltage of the snubber capacitor 21 in the first embodiment the circuit of FIG. 1, FIG. 2 is a change in the snubber capacitor current I S, 2 snubber capacitor each change in voltage V S represents. Since leakage inductances 8A and 8B are present in series in the charging / discharging path of snubber capacitor 21, if the capacitance of snubber capacitor 21 is C and the series inductance of leakage inductances 8A and 8B is L, the current waveform is periodic. Is a resonance waveform with T as
This cycle T is represented by the following equation 1.
【0021】[0021]
【数1】T=2π・(L・C)1/2 よって電圧発生期間が周期Tを越えると、スナバコンデ
ンサ21の電圧は再び上昇する時点がある。この時点で
電圧発生期間が終了すると、スナバコンデンサ21の電
圧は高い値にホールドされることになり、これを繰り返
すとスナバコンデンサ21の電圧が許容値を越えてしま
う恐れがある。よってこのような現象の発生を防止する
には回生期間を周期Tよりも短くするなど、回生期間と
共振周波数との関係を管理しなければならない。## EQU1 ## When the voltage generation period exceeds the period T due to T = 2π · (LC) 1/2, there is a point in time when the voltage of the snubber capacitor 21 rises again. When the voltage generation period ends at this point, the voltage of the snubber capacitor 21 is held at a high value, and if this is repeated, the voltage of the snubber capacitor 21 may exceed the allowable value. Therefore, in order to prevent such a phenomenon from occurring, it is necessary to manage the relationship between the regeneration period and the resonance frequency, such as making the regeneration period shorter than the cycle T.
【0022】図3は本発明の第2実施例を表した主回路
接続図であって請求項4又は請求項5に対応している
が、この図3の第2実施例回路に図示の交流リアクトル
1,第1ダイオード2,第2ダイオード3,第1スイッ
チング回路4,第2スイッチング回路5,第3スイッチ
ング回路6,第4スイッチング回路7,変圧器8(漏れ
インダクタンス8Aと8Bを含む),出力ダイオード
9,出力ダイオード10,及び平滑コンデンサ11の名
称・用途・機能は、図7で既述の従来例回路と同じであ
るから、これらの説明は省略する。FIG. 3 is a main circuit connection diagram showing a second embodiment of the present invention, which corresponds to claim 4 or claim 5. The circuit shown in FIG. Reactor 1, first diode 2, second diode 3, first switching circuit 4, second switching circuit 5, third switching circuit 6, fourth switching circuit 7, transformer 8 (including leakage inductances 8A and 8B), The names, applications, and functions of the output diode 9, the output diode 10, and the smoothing capacitor 11 are the same as those of the conventional circuit described above with reference to FIG.
【0023】図3の第2実施例回路では、スナバダイオ
ード23とスナバ抵抗24との並列接続回路にスナバコ
ンデンサ25を直列接続してスナバ回路22を構成し、
このスナバ回路22をダイオード直列回路(即ち第1ダ
イオード2と第2ダイオード3との直列接続回路)に並
列に接続している。このような回路構成にすると、コン
バータ回路が短絡期間から電圧発生期間へ移行する際
に、漏れインダクタンス8A,8Bに蓄積していたエネ
ルギーはスナバダイオード23を介してスナバコンデン
サ25へ移され、次いでこのスナバコンデンサ25のエ
ネルギーを変圧器8の一次巻線を介して放電する際は、
その放電経路にスナバ抵抗24が挿入されることになる
ので、図1の第1実施例回路では発生の可能性がある振
動は生じない。従って回生期間が充分に長ければ、スナ
バコンデンサ25の端子電圧は変圧器8の端子U1と端
子V1との間の電圧、即ち変圧器8の起電力2Eと等し
くなる。それ故、回生期間が充分に長ければ、この回生
期間の終了時点を任意に定めることができる。In the circuit of the second embodiment shown in FIG. 3, a snubber circuit 22 is formed by connecting a snubber capacitor 25 in series to a parallel connection circuit of a snubber diode 23 and a snubber resistor 24.
This snubber circuit 22 is connected in parallel to a diode series circuit (that is, a series connection circuit of the first diode 2 and the second diode 3). With this circuit configuration, when the converter circuit shifts from the short-circuit period to the voltage generation period, the energy stored in the leakage inductances 8A and 8B is transferred to the snubber capacitor 25 via the snubber diode 23, and then this When discharging the energy of the snubber capacitor 25 through the primary winding of the transformer 8,
Since the snubber resistor 24 is inserted into the discharge path, no vibration that may occur in the circuit of the first embodiment shown in FIG. 1 occurs. Therefore, if the regeneration period is sufficiently long, the terminal voltage of the snubber capacitor 25 becomes equal to the voltage between the terminals U1 and V1 of the transformer 8, that is, the electromotive force 2E of the transformer 8. Therefore, if the regeneration period is sufficiently long, the end point of the regeneration period can be arbitrarily determined.
【0024】図4は図3の第2実施例回路におけるスナ
バコンデンサ25の電流と電圧の変化を表した動作波形
図であって、図4はスナバコンデンサ電流IS の変
化、図4はスナバコンデンサ電圧VS の変化をそれぞ
れが表しているが、前述のように振動は発生しない。図
5は本発明の第3実施例を表したブロック図であって、
請求項3又は請求項6に関するブロック図である。この
図5の第3実施例回路において、電流調節器31,三角
波発生器32,コンパレータ33,パルス分配回路3
4,及び駆動回路35の名称・用途・機能は図7で既述
の従来例回路の場合と同じであるから、これらの説明は
省略する。[0024] Figure 4 is a waveform diagram showing a change in current and voltage of the snubber capacitor 25 in the second embodiment circuit of Figure 3, Figure 4 is the change in the snubber capacitor current I S, 4 snubber capacitor Although each variation of the voltage V S represents no vibrations occur, as described above. FIG. 5 is a block diagram showing a third embodiment of the present invention.
It is a block diagram regarding Claim 3 or Claim 6. In the circuit of the third embodiment shown in FIG. 5, a current controller 31, a triangular wave generator 32, a comparator 33, a pulse distribution circuit 3
4, and the names, applications, and functions of the drive circuit 35 are the same as those of the circuit of the conventional example described above with reference to FIG.
【0025】回生期間が周期Tよりも短いと、スナバコ
ンデンサ21の放電が完了しないうちに放電経路が遮断
されてしまうので、前述した図2の動作波形図に示して
いるように、回生終了時のスナバコンデンサ電圧VS は
初期値よりも高くなる。このように回生期間のほうが短
い場合を繰り返しているとスナバコンデンサ電圧VSは
上昇し続けるが、一方では、このVS の上昇に従って変
圧器8の起電力2Eとの差電圧が大になって放電電流が
増加するので、スナバコンデンサ電圧VS はある値でバ
ランスして一定値となる。このバランス値は遮断電流が
大きいほど、即ち入力電流IINが大きいほど、或いは回
生期間が短いほど大きくなる。If the regeneration period is shorter than the cycle T, the discharge path is cut off before the discharge of the snubber capacitor 21 is completed, and therefore, as shown in the operation waveform diagram of FIG. is of the snubber capacitor voltage V S is higher than the initial value. If the regenerative period is shorter in this way, the snubber capacitor voltage V S continues to increase, but on the other hand, the difference voltage between the electromotive force 2E of the transformer 8 and the voltage increases as the V S increases. Since the discharge current increases, the snubber capacitor voltage V S is balanced at a certain value and becomes a constant value. This balance value increases as the cutoff current increases, that is, as the input current I IN increases, or as the regeneration period becomes shorter.
【0026】コンバータ回路は入力電流が力率 100%の
正弦波形となるように制御するのが一般的であるから、
入力電流の瞬時値は入力電圧の瞬時値と常に比例関係に
ある。更にこのとき入力電圧の瞬時値と電圧発生期間の
長さとはほぼ比例関係にある。よって入力電流と電圧発
生期間の長さ、即ち回生期間の長さは比例関係にあるの
で、スナバコンデンサ電圧VS はほぼ一定値に保たれ
る。しかし交流入力電圧が急激に変動するような過渡状
態では上述の比例関係は成立しないので、スナバコンデ
ンサ電圧VS が過大になってしまうことがある。Since the converter circuit is generally controlled so that the input current has a sine waveform with a power factor of 100%,
The instantaneous value of the input current is always proportional to the instantaneous value of the input voltage. Further, at this time, the instantaneous value of the input voltage is substantially proportional to the length of the voltage generation period. Therefore, since the input current and the length of the voltage generation period, that is, the length of the regeneration period, are in a proportional relationship, the snubber capacitor voltage V S is maintained at a substantially constant value. However, in a transient state such as the AC input voltage fluctuates rapidly since the above-mentioned proportional relationship is not established, it may snubber capacitor voltage V S becomes excessive.
【0027】そこで図5に図示の第3実施例回路では、
電流調節器31の次段に可変リミッタ41を設けてスナ
バコンデンサ電圧VS が過大になるのを防止する。可変
リミッタ41は電流調節器31の出力値をある値以下に
制限するためのものであるが、入力電流が小さいときに
は制限値を大きくし、入力電流が大きいときには制限値
を小さくするように変化する機能を有している。それ
故、例えば入力電流が小さいときの後段へ与える電流調
節器31の出力値の上限は大きいので短絡期間を長く、
従って回生期間を短くすることができる。これとは逆に
入力電流が大きいときは可変リミッタ41での制限値が
小さいので、後段へ伝達される電流調節器31の出力値
は小さく制限されるので短絡期間は短く、従って回生期
間は長くなる。Therefore, in the circuit of the third embodiment shown in FIG.
A variable limiter 41 is provided at the next stage of the current regulator 31 to prevent the snubber capacitor voltage V S from becoming excessive. The variable limiter 41 is for limiting the output value of the current regulator 31 to a certain value or less, and changes such that the limit value is increased when the input current is small, and the limit value is decreased when the input current is large. Has a function. Therefore, for example, since the upper limit of the output value of the current regulator 31 given to the subsequent stage when the input current is small is large, the short-circuit period is long,
Therefore, the regeneration period can be shortened. Conversely, when the input current is large, the limit value of the variable limiter 41 is small, and the output value of the current regulator 31 transmitted to the subsequent stage is limited to a small value, so that the short-circuit period is short, and thus the regeneration period is long. Become.
【0028】かくして、過渡状態であるか否かに関係な
く、前述の動作により入力電流値に対応した回生期間を
確保して、スナバコンデンサ電圧VS の上昇を抑制でき
る。それ故、比較的低耐圧の素子でスイッチング回路を
構成することが可能になる。尚、電流調節器31を比例
積分調節器ではなくて、例えば比例調節器や比例積分微
分調節器で構成しても差し支えないし、可変リミッタ4
1での制限値の設定は、定数から入力電流に比例した値
(或いは2乗比例した値,平方根比例した値など)を制
限値としたり、入力電流の逆比例値を制限値とするな
ど、各種の設定方法を採ることができる。尚、可変リミ
ッタ41は通常の状態では作用しないので、入力電流を
制御する際の制御性能に悪影響を及ぼす恐れは無い。[0028] Thus, regardless of whether it is a transient state, to ensure the regeneration period corresponding to the input current value by the above-described operation can be prevented from increasing snubber capacitor voltage V S. Therefore, it is possible to configure the switching circuit with relatively low withstand voltage elements. Note that the current controller 31 may be constituted by, for example, a proportional adjuster or a proportional-integral-differential adjuster, instead of the proportional-integral adjuster.
The setting of the limit value at 1 is performed by setting a value proportional to the input current from a constant (or a value proportional to the square or a value proportional to the square root) as a limit value, an inverse proportional value of the input current as a limit value, or the like. Various setting methods can be adopted. Since the variable limiter 41 does not operate in a normal state, there is no possibility that the control performance when controlling the input current is adversely affected.
【0029】図6は本発明の第4実施例を表したブロッ
ク図であって、図5で既述の第3実施例回路と同様に請
求項3又は請求項6に関するブロック図である。この図
6の第4実施例回路において、電流調節器31,三角波
発生器32,コンパレータ33,パルス分配回路34,
及び駆動回路35の名称・用途・機能は図7で既述の従
来例回路の場合と同じであるから、これらの説明は省略
する。FIG. 6 is a block diagram showing a fourth embodiment of the present invention, similar to the circuit of the third embodiment described above with reference to FIG. In the circuit of the fourth embodiment shown in FIG. 6, a current controller 31, a triangular wave generator 32, a comparator 33, a pulse distribution circuit 34,
The names, applications, and functions of the drive circuit 35 are the same as those of the conventional circuit described above with reference to FIG.
【0030】図6の第4実施例回路では可変リミッタ4
1の代わりに、制限値が定数のリミッタ42と、このリ
ミッタ42の出力値から入力電流値を減算する加算器4
3とを備えているのが、図5で既述の第3実施例回路と
異なるところである。電流調節器31は通常は入力電流
値と電流指令値とが一致するように、加算器43で減算
される分を上乗せした値を出力している。そこで過渡状
態では、入力電流値が大きいにもかかわらず短絡期間を
長くする、即ち電流調節器31の出力を大きくしようと
すると、電流調節器31の出力はリミッタ42で制限さ
れ、更に入力電流値に相当する値が加算器43において
差し引かれるので、コンパレータ33への入力値は小さ
くなる。従って、この図6に図示の第4実施例回路は、
前述した第3実施例回路と等価である。In the circuit of the fourth embodiment shown in FIG.
Instead of 1, a limiter 42 having a constant limit value and an adder 4 for subtracting an input current value from an output value of the limiter 42
3 is different from the circuit of the third embodiment described above with reference to FIG. Normally, the current controller 31 outputs a value obtained by adding the amount subtracted by the adder 43 so that the input current value matches the current command value. Therefore, in the transient state, if the short-circuit period is lengthened even if the input current value is large, that is, if the output of the current regulator 31 is to be increased, the output of the current regulator 31 is limited by the limiter 42. Is subtracted by the adder 43, so that the input value to the comparator 33 becomes smaller. Therefore, the circuit of the fourth embodiment shown in FIG.
This is equivalent to the circuit of the third embodiment described above.
【0031】[0031]
【発明の効果】この発明によれば、スナバコンデンサ又
はスナバコンデンサを含んでいるスナバ回路をダイオー
ド直列回路に並列接続する構成にしているので、コンバ
ータ回路の動作が短絡期間から電圧発生期間に移行する
際に、当該コンバータ回路を構成している変圧器の漏れ
インダクタンスに蓄積していたエネルギーを前記スナバ
コンデンサへ移し、次いでコンバータ回路の動作が回生
期間に移行すると、このスナバコンデンサ蓄積電荷は前
記変圧器の一次巻線を介して放電して直流出力側へその
エネルギーを放出する。それ故漏れインダクタンス蓄積
エネルギーに起因する飛躍電圧が過大になるのを抑制す
るので、スイッチング回路を構成している半導体スイッ
チ素子の電圧耐量を低減できて、装置の小形化と低価格
化とを実現できる効果が得られるし、漏れインダクタン
ス蓄積エネルギーを回収して直流側へ出力するので、装
置の効率向上と発熱量の低下を実現出来る効果も得られ
る。更に電流調節器の出力を制限するリミッタを設ける
ことでスナバコンデンサ電圧が上昇する恐れも回避てき
る効果も得られる。According to the present invention, since the snubber capacitor or the snubber circuit including the snubber capacitor is connected in parallel to the diode series circuit, the operation of the converter circuit shifts from the short-circuit period to the voltage generation period. At this time, the energy stored in the leakage inductance of the transformer constituting the converter circuit is transferred to the snubber capacitor, and then, when the operation of the converter circuit shifts to the regeneration period, the electric charge stored in the snubber capacitor is transferred to the transformer. And discharges the energy to the DC output side through the primary winding. Therefore, the jump voltage caused by the energy stored in the leakage inductance is suppressed from becoming excessive, so that the withstand voltage of the semiconductor switch element constituting the switching circuit can be reduced, and the device can be reduced in size and cost. In addition, since the stored energy of the leakage inductance is recovered and output to the DC side, the effect of improving the efficiency of the device and reducing the amount of generated heat can be obtained. Further, by providing a limiter for limiting the output of the current regulator, the effect of avoiding the possibility of the snubber capacitor voltage increasing can be obtained.
【図1】本発明の第1実施例を表した主回路接続図FIG. 1 is a main circuit connection diagram showing a first embodiment of the present invention.
【図2】図1の第1実施例回路におけるスナバコンデン
サ21の電流と電圧の変化を表した動作波形図FIG. 2 is an operation waveform diagram showing changes in current and voltage of a snubber capacitor 21 in the circuit of the first embodiment of FIG.
【図3】本発明の第2実施例を表した主回路接続図FIG. 3 is a main circuit connection diagram showing a second embodiment of the present invention.
【図4】図3の第2実施例回路におけるスナバコンデン
サ25の電流と電圧の変化を表した動作波形図FIG. 4 is an operation waveform diagram showing changes in current and voltage of snubber capacitor 25 in the circuit of the second embodiment in FIG. 3;
【図5】本発明の第3実施例を表したブロック図FIG. 5 is a block diagram showing a third embodiment of the present invention.
【図6】本発明の第4実施例を表したブロック図FIG. 6 is a block diagram showing a fourth embodiment of the present invention.
【図7】コンバータ回路の従来例を示した主回路接続図FIG. 7 is a main circuit connection diagram showing a conventional example of a converter circuit.
【図8】図7に図示の従来のコンバータ回路を制御する
制御回路の従来例を示したブロック図8 is a block diagram showing a conventional example of a control circuit for controlling the conventional converter circuit shown in FIG.
1 交流リアクトル 2 第1ダイオード 3 第2ダイオード 4 第1スイッチング回路 5 第2スイッチング回路 6 第3スイッチング回路 7 第4スイッチング回路 8 変圧器 8A,8B 漏れインダクタンス 9,10 出力ダイオード 11 平滑コンデンサ 21,25 スナバコンデンサ 22 スナバ回路 23 スナバダイオード 24 スナバ抵抗 31 電流調節器 32 三角波発生器 33 コンパレータ 34 パルス分配回路 35 駆動回路 41 可変リミッタ 42 リミッタ 43 加算器 DESCRIPTION OF SYMBOLS 1 AC reactor 2 1st diode 3 2nd diode 4 1st switching circuit 5 2nd switching circuit 6 3rd switching circuit 7 4th switching circuit 8 Transformer 8A, 8B Leakage inductance 9,10 Output diode 11 Smoothing capacitor 21,25 Snubber capacitor 22 Snubber circuit 23 Snubber diode 24 Snubber resistor 31 Current regulator 32 Triangular wave generator 33 Comparator 34 Pulse distribution circuit 35 Drive circuit 41 Variable limiter 42 Limiter 43 Adder
Claims (6)
接続したダイオード直列回路と、半導体スイッチ素子と
ダイオードとの逆並列接続で構成した第1スイッチング
回路に同じ構成の第2スイッチング回路を直列接続した
第1スイッチング直列回路と、同じ構成の第3スイッチ
ング回路と第4スイッチング回路とを直列接続した第2
スイッチング直列回路とを相互に並列接続し、中間タッ
プを有する変圧器一次巻線の一端と前記第1スイッチン
グ直列回路の中間接続点とを接続し、前記変圧器一次巻
線の他端と前記第2スイッチング直列回路の中間接続点
とを接続し、前記ダイオード直列回路の中間接続点と前
記変圧器一次巻線の中間タップとには交流リアクトルを
介して交流電源を接続し、前記第1スイッチング回路と
第3スイッチング回路とが両回路の同時オンの期間を挟
んで交互にオン・オフを繰り返し、或いは前記第2スイ
ッチング回路と第4スイッチング回路とが両回路の同時
オンの期間を挟んで交互にオン・オフを繰り返す際に、
前記交流電源からの入力電流を電流指令値に一致させる
電流調節手段の出力信号に対応してこのオンとオフとの
時間比率を変化させることで前記交流電源からの交流を
高周波交流に変換して前記変圧器一次巻線へ与え、この
変圧器の二次巻線に接続した整流回路から直流を取り出
す構成のコンバータ回路において、 前記ダイオード直列回路にコンデンサを並列に接続する
ことにより、前記スイッチング回路の同時オンの期間か
ら交互にオン・オフする際に変圧器一次巻線に発生する
飛躍電圧を低減するようにしたことを特徴とするコンバ
ータ回路。1. A second switching circuit having the same configuration is serially connected to a diode series circuit having a first diode and a second diode connected in series and a first switching circuit having an anti-parallel connection of a semiconductor switch element and a diode. And a second switching circuit in which a third switching circuit and a fourth switching circuit having the same configuration are connected in series.
A switching series circuit is connected to each other in parallel, one end of a transformer primary winding having an intermediate tap is connected to an intermediate connection point of the first switching series circuit, and the other end of the transformer primary winding is connected to the other end. (2) connecting an intermediate connection point of the switching series circuit to an intermediate connection point of the diode series circuit and an intermediate tap of the transformer primary winding via an AC reactor to connect an AC power supply to the first switching circuit; And the third switching circuit alternately turns on and off with the simultaneous ON period of both circuits alternately, or the second switching circuit and the fourth switching circuit alternate with the simultaneous ON period of both circuits alternately When repeating on / off,
The AC from the AC power supply is converted to a high-frequency AC by changing the time ratio of the ON and OFF in accordance with the output signal of the current adjusting means for matching the input current from the AC power supply to the current command value. In the converter circuit, which is applied to the primary winding of the transformer and extracts DC from a rectifier circuit connected to the secondary winding of the transformer, by connecting a capacitor in parallel to the diode series circuit, A converter circuit characterized in that a jump voltage generated in a primary winding of a transformer when alternately turning on and off from a simultaneous on period is reduced.
て、前記第1スイッチング回路と第2スイッチング回路
とは、両者が同時にオフの期間を挟んで一方のスイッチ
ング回路がオンのときは他方のスイッチング回路はオフ
とし、前記第3スイッチング回路と第4スイッチング回
路も、両者が同時にオフの期間を挟んで一方のスイッチ
ング回路がオンのときは他方のスイッチング回路はオフ
とすることを特徴とするコンバータ回路。2. The converter circuit according to claim 1, wherein said first switching circuit and said second switching circuit are turned on simultaneously when one of said switching circuits is on with a period in which both are off. Is turned off, and the third switching circuit and the fourth switching circuit are also turned off when one of the switching circuits is on with a period in which both are off at the same time.
回路において、前記電流調節手段の出力側には、当該コ
ンバータ回路への入力電流の大小に対応して制限値が変
化するリミッタを備えることを特徴とするコンバータ回
路。3. The converter circuit according to claim 1, wherein an output side of said current adjusting means is provided with a limiter whose limit value changes according to the magnitude of an input current to said converter circuit. A converter circuit characterized by the above.
接続したダイオード直列回路と、半導体スイッチ素子と
ダイオードとの逆並列接続で構成した第1スイッチング
回路に同じ構成の第2スイッチング回路を直列接続した
第1スイッチング直列回路と、同じ構成の第3スイッチ
ング回路と第4スイッチング回路とを直列接続した第2
スイッチング直列回路とを相互に並列接続し、中間タッ
プを有する変圧器一次巻線の一端と前記第1スイッチン
グ直列回路の中間接続点とを接続し、前記変圧器一次巻
線の他端と前記第2スイッチング直列回路の中間接続点
とを接続し、前記ダイオード直列回路の中間接続点と前
記変圧器一次巻線の中間タップとには交流リアクトルを
介して交流電源を接続し、前記第1スイッチング回路と
第3スイッチング回路とが両回路の同時オンの期間を挟
んで交互にオン・オフを繰り返し、或いは前記第2スイ
ッチング回路と第4スイッチング回路とが両回路の同時
オンの期間を挟んで交互にオン・オフを繰り返す際に、
前記交流電源からの入力電流を電流指令値に一致させる
電流調節手段の出力信号に対応してこのオンとオフとの
時間比率を変化させることで前記交流電源からの交流を
高周波交流に変換して前記変圧器一次巻線へ与え、この
変圧器の二次巻線に接続した整流回路から直流を取り出
す構成のコンバータ回路において、 ダイオードと抵抗との並列回路にコンデンサを直列接続
してスナバ回路を構成し、このスナバ回路を前記ダイオ
ード直列回路に並列に接続することにより、前記スイッ
チング回路の同時オンの期間から交互にオン・オフする
際に変圧器一次巻線に発生する飛躍電圧を低減するよう
にしたことを特徴とするコンバータ回路。4. A second switching circuit having the same configuration is connected in series to a diode series circuit having a first diode and a second diode connected in series and a first switching circuit having an anti-parallel connection of a semiconductor switching element and a diode. And a second switching circuit in which a third switching circuit and a fourth switching circuit having the same configuration are connected in series.
A switching series circuit is connected to each other in parallel, one end of a transformer primary winding having an intermediate tap is connected to an intermediate connection point of the first switching series circuit, and the other end of the transformer primary winding is connected to the other end. (2) connecting an intermediate connection point of the switching series circuit to an intermediate connection point of the diode series circuit and an intermediate tap of the transformer primary winding via an AC reactor to connect an AC power supply to the first switching circuit; And the third switching circuit alternately turns on and off with the simultaneous ON period of both circuits alternately, or the second switching circuit and the fourth switching circuit alternate with the simultaneous ON period of both circuits alternately When repeating on / off,
The AC from the AC power supply is converted to a high-frequency AC by changing the time ratio of the ON and OFF in accordance with the output signal of the current adjusting means for matching the input current from the AC power supply to the current command value. In a converter circuit configured to supply the primary winding of the transformer and take out a direct current from a rectifier circuit connected to a secondary winding of the transformer, a snubber circuit is configured by connecting a capacitor in series with a parallel circuit of a diode and a resistor. By connecting this snubber circuit in parallel with the diode series circuit, the jump voltage generated in the primary winding of the transformer when the switching circuit is turned on and off alternately during the simultaneous ON period is reduced. A converter circuit characterized by the following.
て、前記第1スイッチング回路と第2スイッチング回路
とは、両者が同時にオフの期間を挟んで一方のスイッチ
ング回路がオンのときは他方のスイッチング回路はオフ
とし、前記第3スイッチング回路と第4スイッチング回
路も、両者が同時にオフの期間を挟んで一方のスイッチ
ング回路がオンのときは他方のスイッチング回路はオフ
とすることを特徴とするコンバータ回路。5. The converter circuit according to claim 4, wherein said first switching circuit and said second switching circuit are turned on simultaneously when one of said switching circuits is on with a period in which both are off. Is turned off, and the third switching circuit and the fourth switching circuit are also turned off when one of the switching circuits is on with a period in which both are off at the same time.
回路において、前記電流調節手段の出力側には、当該コ
ンバータ回路への入力電流の大小に対応して制限値が変
化するリミッタを備えることを特徴とするコンバータ回
路。6. The converter circuit according to claim 4, wherein an output side of said current adjusting means is provided with a limiter whose limit value changes according to the magnitude of an input current to said converter circuit. A converter circuit characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05114293A JP3250301B2 (en) | 1993-03-12 | 1993-03-12 | Converter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05114293A JP3250301B2 (en) | 1993-03-12 | 1993-03-12 | Converter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06269177A JPH06269177A (en) | 1994-09-22 |
JP3250301B2 true JP3250301B2 (en) | 2002-01-28 |
Family
ID=12878580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05114293A Expired - Fee Related JP3250301B2 (en) | 1993-03-12 | 1993-03-12 | Converter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3250301B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4682482B2 (en) * | 2001-08-24 | 2011-05-11 | 富士電機システムズ株式会社 | Switching power supply circuit |
-
1993
- 1993-03-12 JP JP05114293A patent/JP3250301B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06269177A (en) | 1994-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10063179B2 (en) | Energy saving method for use with active PWM rectifiers in regenerative drives | |
US4833584A (en) | Quasi-resonant current mode static power conversion method and apparatus | |
KR100963725B1 (en) | Matrix converter apparatus | |
US5710698A (en) | Delta connected resonant snubber circuit | |
US5642273A (en) | Resonant snubber inverter | |
CA2567964A1 (en) | System and method for charging and discharging a superconducting coil | |
US20120187879A1 (en) | Zero-voltage-transition soft switching converter | |
WO2007129469A1 (en) | Power transducing device | |
JP7209868B2 (en) | DC/DC converter and power converter | |
TW202145688A (en) | Isolated dc/dc converters for wide output voltage range and control methods thereof | |
CA2844939A1 (en) | Power conversion system and method | |
Rim et al. | A choppingless converter for switched reluctance motor with unity power factor and sinusoidal input current | |
JPH03103079A (en) | Method and apparatus for regenerating energy in power converting circuit using gto thyristor | |
JP3681596B2 (en) | DC power supply | |
JP2022011002A (en) | Power regenerative snubber circuit and power supply | |
JPH10271703A (en) | Converter circuit for battery charger | |
JP2002233150A (en) | Resonance-type dc-to-dc converter | |
EP0982843B1 (en) | Power converter | |
JP3250301B2 (en) | Converter circuit | |
US4924370A (en) | Low-loss and low-reactive power switching relief device for the semiconductor switches of an inverter | |
JP3220924B2 (en) | Electric vehicle power converter | |
JP7492441B2 (en) | Switching power supply device, control device thereof, and control method | |
JP3177085B2 (en) | Power converter | |
JP2020156208A (en) | Motor system | |
JPH08205560A (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |