JP3244156B2 - ユニバーサル制御出力回路 - Google Patents
ユニバーサル制御出力回路Info
- Publication number
- JP3244156B2 JP3244156B2 JP23489994A JP23489994A JP3244156B2 JP 3244156 B2 JP3244156 B2 JP 3244156B2 JP 23489994 A JP23489994 A JP 23489994A JP 23489994 A JP23489994 A JP 23489994A JP 3244156 B2 JP3244156 B2 JP 3244156B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- output
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、温度調節計のようにア
ナログ信号や接点信号等の複数種類の出力信号を有する
出力回路に係り、特にこれら出力信号を共通の端子を用
いて出力する改良に関する。
ナログ信号や接点信号等の複数種類の出力信号を有する
出力回路に係り、特にこれら出力信号を共通の端子を用
いて出力する改良に関する。
【０００２】
【従来の技術】温度調節計は、例えば本出願人の提案に
かかる特開平４−３７３００７号公報等に開示されてい
る。このような装置においては、４−２０ｍＡのような
アナログ電流信号はアナログ出力モジュールから供給さ
れ、オープンコレクタ出力信号はリレー出力モジュール
から供給され、電圧パルス出力信号はアナログ出力モジ
ュールから供給される。電気炉であればソリッドステー
トリレーＳＳＲによりヒータを制御するが、この制御信
号としてＳＳＲの種類に応じてアナログ電流信号若しく
は電圧パルス出力信号が送られる。また電気炉の冷却を
するバルブの弁開度制御信号としてオープンコレクタ出
力信号が用いられている。そして、温度調節計では制御
出力としてアナログ電流信号、電圧パルス出力信号若し
くはオープンコレクタ出力信号の何れかをスイッチで選
択する形式になっている。
かかる特開平４−３７３００７号公報等に開示されてい
る。このような装置においては、４−２０ｍＡのような
アナログ電流信号はアナログ出力モジュールから供給さ
れ、オープンコレクタ出力信号はリレー出力モジュール
から供給され、電圧パルス出力信号はアナログ出力モジ
ュールから供給される。電気炉であればソリッドステー
トリレーＳＳＲによりヒータを制御するが、この制御信
号としてＳＳＲの種類に応じてアナログ電流信号若しく
は電圧パルス出力信号が送られる。また電気炉の冷却を
するバルブの弁開度制御信号としてオープンコレクタ出
力信号が用いられている。そして、温度調節計では制御
出力としてアナログ電流信号、電圧パルス出力信号若し
くはオープンコレクタ出力信号の何れかをスイッチで選
択する形式になっている。
【０００３】
【発明が解決しようとする課題】しかし、これら３種類
の操作出力に応じて出力端子を設けるのは煩雑である。
そこで、従来はアナログ電流信号と電圧パルス出力信号
を共通の端子で出力し、オープンコレクタ出力信号は別
端子としていた。ところが近年一層の低価格化に対処す
るため、これら３種類の操作出力を全て共通化した端子
構造が望まれていた。本発明はこのような課題を解決し
たもので、３種類の操作出力を全て共通の端子から出力
するユニバーサル制御出力回路を提供することを目的と
する。
の操作出力に応じて出力端子を設けるのは煩雑である。
そこで、従来はアナログ電流信号と電圧パルス出力信号
を共通の端子で出力し、オープンコレクタ出力信号は別
端子としていた。ところが近年一層の低価格化に対処す
るため、これら３種類の操作出力を全て共通化した端子
構造が望まれていた。本発明はこのような課題を解決し
たもので、３種類の操作出力を全て共通の端子から出力
するユニバーサル制御出力回路を提供することを目的と
する。
【０００４】
【課題を解決するための手段】上記の目的を達成する本
発明は、入力されるオンオフ信号をアナログ電圧信号に
変換するフィルタ回路と、電流制御部が出力端子に出力
するアナログ電流信号を電圧信号に変換する電流電圧変
換部と、この電流電圧変換部の出力信号と当該フィルタ
回路から送られるアナログ電圧信号との偏差を取る誤差
検出回路と、この誤差検出回路の偏差信号がゼロとなる
ように当該アナログ電流信号を制御する前記電流制御部
と、入力されるパルス信号がベースに与えられ、コレク
タは前記出力端子に接続され、エミッタはコモン端子に
接続され、前記パルス信号に応じてオンオフするトラン
ジスタとを有している。
発明は、入力されるオンオフ信号をアナログ電圧信号に
変換するフィルタ回路と、電流制御部が出力端子に出力
するアナログ電流信号を電圧信号に変換する電流電圧変
換部と、この電流電圧変換部の出力信号と当該フィルタ
回路から送られるアナログ電圧信号との偏差を取る誤差
検出回路と、この誤差検出回路の偏差信号がゼロとなる
ように当該アナログ電流信号を制御する前記電流制御部
と、入力されるパルス信号がベースに与えられ、コレク
タは前記出力端子に接続され、エミッタはコモン端子に
接続され、前記パルス信号に応じてオンオフするトラン
ジスタとを有している。
【０００５】そして、アナログ電流信号を負荷に供給す
るときは、前記トランジスタをオフすると共に、前記フ
ィルタ回路にオンオフ信号を供給し、電圧パルス信号を
負荷に供給するときは、前記フィルタ回路にオン信号を
供給して前記電流制御部から一定電流を供給すると共
に、前記トランジスタにパルス信号を供給して、当該ト
ランジスタにより当該電流制御部から当該負荷に供給す
る一定電流をオンオフし、オープンコレクタ出力信号を
負荷に供給するときは、前記フィルタ回路にオフ信号を
供給して前記電流制御部からの電流供給を停止すると共
に、前記トランジスタに直流電源を接続すると共にパル
ス信号によりオンオフし、アナログ電流信号、電圧パル
ス信号、オープンコレクタ出力信号を共通の出力端子か
ら出力することを特徴としている。
るときは、前記トランジスタをオフすると共に、前記フ
ィルタ回路にオンオフ信号を供給し、電圧パルス信号を
負荷に供給するときは、前記フィルタ回路にオン信号を
供給して前記電流制御部から一定電流を供給すると共
に、前記トランジスタにパルス信号を供給して、当該ト
ランジスタにより当該電流制御部から当該負荷に供給す
る一定電流をオンオフし、オープンコレクタ出力信号を
負荷に供給するときは、前記フィルタ回路にオフ信号を
供給して前記電流制御部からの電流供給を停止すると共
に、前記トランジスタに直流電源を接続すると共にパル
ス信号によりオンオフし、アナログ電流信号、電圧パル
ス信号、オープンコレクタ出力信号を共通の出力端子か
ら出力することを特徴としている。
【０００６】
【作用】本発明の構成によれば、デューティ比に意味の
あるオンオフ信号入力用に、フィルタ部、電流電圧変換
部、誤差検出回路並びに電流制御部を有している。パル
ス信号入力用にトランジスタを有している。アナログ電
流信号を負荷に供給するときは、オンオフ信号入力回路
を用い、パルス信号入力回路をオフする。電圧パルス信
号を負荷に供給するときは、オンオフ信号入力回路を定
電流源に転用し、パルス信号入力回路でこの定電流源を
オンオフ制御する。オープンコレクタ出力信号を負荷に
供給するときは、オンオフ信号入力回路をオフし、パル
ス信号入力回路に直流電源を接続してパルス信号を出力
する。
あるオンオフ信号入力用に、フィルタ部、電流電圧変換
部、誤差検出回路並びに電流制御部を有している。パル
ス信号入力用にトランジスタを有している。アナログ電
流信号を負荷に供給するときは、オンオフ信号入力回路
を用い、パルス信号入力回路をオフする。電圧パルス信
号を負荷に供給するときは、オンオフ信号入力回路を定
電流源に転用し、パルス信号入力回路でこの定電流源を
オンオフ制御する。オープンコレクタ出力信号を負荷に
供給するときは、オンオフ信号入力回路をオフし、パル
ス信号入力回路に直流電源を接続してパルス信号を出力
する。
【０００７】
【実施例】以下図面を用いて、本発明を説明する。図１
は本発明の一実施例を示すユニバーサル制御出力回路の
構成ブロック図である。図において、オンオフ信号絶縁
部１０は、パルス幅制御信号ＰＷＭを入力して、入力さ
れたオンオフ波形に対応するオンオフ信号を出力する。
フィルタ部２０は、オンオフ信号絶縁部１０から送られ
たオンオフ信号のデューティ比に応じたアナログ電圧を
求めるもので、パルス幅制御信号ＰＷＭをＤ／Ａ変換し
ている。
は本発明の一実施例を示すユニバーサル制御出力回路の
構成ブロック図である。図において、オンオフ信号絶縁
部１０は、パルス幅制御信号ＰＷＭを入力して、入力さ
れたオンオフ波形に対応するオンオフ信号を出力する。
フィルタ部２０は、オンオフ信号絶縁部１０から送られ
たオンオフ信号のデューティ比に応じたアナログ電圧を
求めるもので、パルス幅制御信号ＰＷＭをＤ／Ａ変換し
ている。
【０００８】誤差検出部３０は、負荷に供給するアナロ
グ電流信号を変換した電圧信号とフィルタ部２０で平滑
化したアナログ電圧信号との誤差信号を検出する。電流
制御部４０は、誤差検出部３０の偏差信号がゼロとなる
ようにアナログ電流信号を出力端子ＯＵＴに出力する。
電流電圧変換部５０は、電流制御部４０が出力端子ＯＵ
Ｔに出力するアナログ電流信号を電圧信号に変換する回
路である。これら誤差検出部３０、電流制御部４０並び
に電流電圧変換部５０の帰還制御ループは、電圧制御定
電流回路として作用する。
グ電流信号を変換した電圧信号とフィルタ部２０で平滑
化したアナログ電圧信号との誤差信号を検出する。電流
制御部４０は、誤差検出部３０の偏差信号がゼロとなる
ようにアナログ電流信号を出力端子ＯＵＴに出力する。
電流電圧変換部５０は、電流制御部４０が出力端子ＯＵ
Ｔに出力するアナログ電流信号を電圧信号に変換する回
路である。これら誤差検出部３０、電流制御部４０並び
に電流電圧変換部５０の帰還制御ループは、電圧制御定
電流回路として作用する。
【０００９】パルス信号絶縁部６０は、パルス信号を入
力して、入力されたオンオフ波形に対応するパルス信号
を出力するもので、絶縁にはフォトカプラＰＣ２を用い
ている。出力回路７０は、パルス信号絶縁部６０から送
られるパルス信号に応動して負荷側にパルス信号を出力
するもので、ここでは電流制御部４０の出力電流をトラ
ンジスタを用いてオンオフする構成としている。
力して、入力されたオンオフ波形に対応するパルス信号
を出力するもので、絶縁にはフォトカプラＰＣ２を用い
ている。出力回路７０は、パルス信号絶縁部６０から送
られるパルス信号に応動して負荷側にパルス信号を出力
するもので、ここでは電流制御部４０の出力電流をトラ
ンジスタを用いてオンオフする構成としている。
【００１０】図２は図１の装置の詳細を説明する回路図
である。図において、オンオフ信号絶縁部１０では、フ
ォトカプラＰＣ１の発光ダイオードにＰＷＭ信号が入力
され、受光トランジスタのコレクタ端子には直流電圧源
Ｖccが接続され、エミッタ端子には抵抗Ｒ１１を介して
定電圧ダイオードＤ１１が接続されている。定電圧ダイ
オードＤ１１はＰＷＭ信号がオンの時、オン電圧レベル
を一定電圧に保持するもので、例えば２．５Ｖとする。
フィルタ部２０では、定電圧ダイオードＤ１１と並列に
接続された抵抗Ｒ２１と、この抵抗Ｒ２１と並列に接続
された抵抗Ｒ２２とコンデンサＣ２１の直列回路を有し
ている。フィルタ部２０で平滑化した電圧信号はコンデ
ンサＣ２１に蓄えられる。
である。図において、オンオフ信号絶縁部１０では、フ
ォトカプラＰＣ１の発光ダイオードにＰＷＭ信号が入力
され、受光トランジスタのコレクタ端子には直流電圧源
Ｖccが接続され、エミッタ端子には抵抗Ｒ１１を介して
定電圧ダイオードＤ１１が接続されている。定電圧ダイ
オードＤ１１はＰＷＭ信号がオンの時、オン電圧レベル
を一定電圧に保持するもので、例えば２．５Ｖとする。
フィルタ部２０では、定電圧ダイオードＤ１１と並列に
接続された抵抗Ｒ２１と、この抵抗Ｒ２１と並列に接続
された抵抗Ｒ２２とコンデンサＣ２１の直列回路を有し
ている。フィルタ部２０で平滑化した電圧信号はコンデ
ンサＣ２１に蓄えられる。
【００１１】誤差検出部３０では、オペアンプＵ３１の
マイナス端子には、入力抵抗Ｒ３１を介してコンデンサ
Ｃ２１の出力電圧が入力され、プラス端子には電流電圧
変換部５０からの信号が入力され、マイナス端子と出力
端子との間には積分用のコンデンサＣ３１が接続されて
いる。電流制御部４０では、トランジスタＴｒ１のベー
ス端子とオペアンプＵ３１の出力端子の間には抵抗Ｒ４
１が挿入され、ベース・エミッタ端子間には抵抗Ｒ４２
が接続され、エミッタ端子には２４Ｖ等の直流電源Ｖcc
が接続されている。電流電圧変換部５０では、抵抗Ｒ５
１がトランジスタＴｒ１のコレクタ端子に接続されたも
ので、電流電圧変換を行う。オペアンプＵ５１は差動ア
ンプで、プラス端子には抵抗Ｒ５１のコレクタ端子側と
接続された抵抗Ｒ５２と接地抵抗Ｒ５３が接続されてい
る。またマイナス端子には、抵抗Ｒ５１のダイオード側
と接続された抵抗Ｒ５４と帰還抵抗Ｒ５５が接続されて
いる。オペアンプＵ５１の出力端子とオペアンプＵ３１
のプラス端子との間には、抵抗Ｒ５６が接続されてい
る。ダイオードＤ５１はアノード端子側が抵抗Ｒ５１に
接続され、カソード端子側がトランジスタＴｒ２のコレ
クタ端子に接続されると共に、出力端子ＯＵＴに接続さ
れたもので、トランジスタＴｒ１に逆電圧が印加されな
いように保護をする。
マイナス端子には、入力抵抗Ｒ３１を介してコンデンサ
Ｃ２１の出力電圧が入力され、プラス端子には電流電圧
変換部５０からの信号が入力され、マイナス端子と出力
端子との間には積分用のコンデンサＣ３１が接続されて
いる。電流制御部４０では、トランジスタＴｒ１のベー
ス端子とオペアンプＵ３１の出力端子の間には抵抗Ｒ４
１が挿入され、ベース・エミッタ端子間には抵抗Ｒ４２
が接続され、エミッタ端子には２４Ｖ等の直流電源Ｖcc
が接続されている。電流電圧変換部５０では、抵抗Ｒ５
１がトランジスタＴｒ１のコレクタ端子に接続されたも
ので、電流電圧変換を行う。オペアンプＵ５１は差動ア
ンプで、プラス端子には抵抗Ｒ５１のコレクタ端子側と
接続された抵抗Ｒ５２と接地抵抗Ｒ５３が接続されてい
る。またマイナス端子には、抵抗Ｒ５１のダイオード側
と接続された抵抗Ｒ５４と帰還抵抗Ｒ５５が接続されて
いる。オペアンプＵ５１の出力端子とオペアンプＵ３１
のプラス端子との間には、抵抗Ｒ５６が接続されてい
る。ダイオードＤ５１はアノード端子側が抵抗Ｒ５１に
接続され、カソード端子側がトランジスタＴｒ２のコレ
クタ端子に接続されると共に、出力端子ＯＵＴに接続さ
れたもので、トランジスタＴｒ１に逆電圧が印加されな
いように保護をする。
【００１２】パルス信号絶縁部６０では、フォトカプラ
ＰＣ２の発光ダイオードが抵抗Ｒ６１を介して直流電圧
源Ｖccと接続され、パルス信号が入力されると共に、受
光トランジスタのコレクタ端子が抵抗Ｒ６１を介して直
流電圧源Ｖccと接続され、エミッタ端子が抵抗Ｒ６３を
介して接地されている。出力回路７０では、トランジス
タＴｒ２のベース端子にフォトカプラＰＣ２の受光トラ
ンジスタのエミッタ端子が接続されると共に、エミッタ
端子は接地されている。ゼナーダイオードＤ７１はトラ
ンジスタＴｒ２のベース・コレクタ端子間に挿入された
もので、ＣＯＭ・ＯＵＴ端子間に過大電圧が印加された
ときに、トランジスタＴｒ２を保護する。ダイオードＤ
７２とコンデンサＣ７１の並列回路は、トランジスタＴ
ｒ２のコレクタ・エミッタ端子間に挿入されたもので、
トランジスタＴｒ２の保護をする。
ＰＣ２の発光ダイオードが抵抗Ｒ６１を介して直流電圧
源Ｖccと接続され、パルス信号が入力されると共に、受
光トランジスタのコレクタ端子が抵抗Ｒ６１を介して直
流電圧源Ｖccと接続され、エミッタ端子が抵抗Ｒ６３を
介して接地されている。出力回路７０では、トランジス
タＴｒ２のベース端子にフォトカプラＰＣ２の受光トラ
ンジスタのエミッタ端子が接続されると共に、エミッタ
端子は接地されている。ゼナーダイオードＤ７１はトラ
ンジスタＴｒ２のベース・コレクタ端子間に挿入された
もので、ＣＯＭ・ＯＵＴ端子間に過大電圧が印加された
ときに、トランジスタＴｒ２を保護する。ダイオードＤ
７２とコンデンサＣ７１の並列回路は、トランジスタＴ
ｒ２のコレクタ・エミッタ端子間に挿入されたもので、
トランジスタＴｒ２の保護をする。
【００１３】出力端子としては、直流電源端子Ｖccと出
力端子ＯＵＴ並びにコモン端子ＣＯＭの３端子構成とし
ており、負荷の接続形式としては２種類ある。第１は出
力端子ＯＵＴとコモン端子ＣＯＭに負荷ＬBを接続する
もので、アナログ電流出力と電圧パルス信号の場合に用
いられる。第２は直流電源端子Ｖccと出力端子ＯＵＴに
負荷ＬAを接続するもので、オープンコレクタ出力の場
合に用いられる。ここでは、直流電源端子Ｖccとコモン
端子ＣＯＭの間に２４Ｖ等の直流外部電源ＢＡＴが接続
されている。
力端子ＯＵＴ並びにコモン端子ＣＯＭの３端子構成とし
ており、負荷の接続形式としては２種類ある。第１は出
力端子ＯＵＴとコモン端子ＣＯＭに負荷ＬBを接続する
もので、アナログ電流出力と電圧パルス信号の場合に用
いられる。第２は直流電源端子Ｖccと出力端子ＯＵＴに
負荷ＬAを接続するもので、オープンコレクタ出力の場
合に用いられる。ここでは、直流電源端子Ｖccとコモン
端子ＣＯＭの間に２４Ｖ等の直流外部電源ＢＡＴが接続
されている。
【００１４】このように構成された装置の詳細を次に説
明する。図３は４−２０ｍＡ等のアナログ電流を負荷Ｌ
Bに供給する場合の構成図である。フォトカプラＰＣ２
をオフして、実質的にパルス信号絶縁部６０と出力回路
７０の大部分を取り除いた回路と同一になっている。フ
ォトカプラＰＣ１には、オンオフ信号ＰＷＭが送られる
ので、オンオフ信号絶縁部１０とフィルタ回路２０によ
りオンオフ信号のデューティ比に応じたアナログ電圧信
号に変換する。そして、誤差検出部３０、電流制御部４
０並びに電流電圧変換部５０の帰還制御ループにより、
アナログ電圧信号に応じたアナログ電流信号を負荷ＬB
に供給する。
明する。図３は４−２０ｍＡ等のアナログ電流を負荷Ｌ
Bに供給する場合の構成図である。フォトカプラＰＣ２
をオフして、実質的にパルス信号絶縁部６０と出力回路
７０の大部分を取り除いた回路と同一になっている。フ
ォトカプラＰＣ１には、オンオフ信号ＰＷＭが送られる
ので、オンオフ信号絶縁部１０とフィルタ回路２０によ
りオンオフ信号のデューティ比に応じたアナログ電圧信
号に変換する。そして、誤差検出部３０、電流制御部４
０並びに電流電圧変換部５０の帰還制御ループにより、
アナログ電圧信号に応じたアナログ電流信号を負荷ＬB
に供給する。
【００１５】図４は電圧パルス信号を負荷ＬBに供給す
る場合の構成図である。一般に電圧パルス信号用の負荷
ＬBは数百Ω程度なので、負荷電流は［電源電圧／負荷
抵抗］以上は流れない。まず、フォトカプラＰＣ１には
オン信号が送られるので、オンオフ信号絶縁部１０とフ
ィルタ回路２０により［オン時間：オフ時間＝１：０］
に応じたアナログ電圧信号が発生する。そして、誤差検
出部３０、電流制御部４０並びに電流電圧変換部５０の
帰還制御ループにより、負荷ＬBに流れる負荷電流を一
定電流に制限して、トランジスタＴｒ２がオンした時や
負荷ＬBを誤って短絡させた場合等に過大電流により回
路が損傷するのを防止している。電圧パルス信号はフォ
トカプラＰＣ２で絶縁されてトランジスタＴｒ２に送ら
れる。すると、出力回路７０は電流制御部４０から負荷
ＬBに加えられる電圧をトランジスタＴｒ２によりオン
オフする。
る場合の構成図である。一般に電圧パルス信号用の負荷
ＬBは数百Ω程度なので、負荷電流は［電源電圧／負荷
抵抗］以上は流れない。まず、フォトカプラＰＣ１には
オン信号が送られるので、オンオフ信号絶縁部１０とフ
ィルタ回路２０により［オン時間：オフ時間＝１：０］
に応じたアナログ電圧信号が発生する。そして、誤差検
出部３０、電流制御部４０並びに電流電圧変換部５０の
帰還制御ループにより、負荷ＬBに流れる負荷電流を一
定電流に制限して、トランジスタＴｒ２がオンした時や
負荷ＬBを誤って短絡させた場合等に過大電流により回
路が損傷するのを防止している。電圧パルス信号はフォ
トカプラＰＣ２で絶縁されてトランジスタＴｒ２に送ら
れる。すると、出力回路７０は電流制御部４０から負荷
ＬBに加えられる電圧をトランジスタＴｒ２によりオン
オフする。
【００１６】図５はオープンコレクタ出力を負荷ＬAに
接続する場合の構成図である。フォトカプラＰＣ１には
オフ信号が送られるので、オンオフ信号絶縁部１０とフ
ィルタ回路２０により［オン時間：オフ時間＝０：１］
に応じたアナログ電圧信号が発生する。そして、誤差検
出部３０、電流制御部４０並びに電流電圧変換部５０の
帰還制御ループでは、アナログ出力電流をゼロにする。
オープンコレクタ出力はフォトカプラＰＣ２で絶縁され
てトランジスタＴｒ２に送られる。すると、出力回路７
０はトランジスタＴｒ２のオンオフに応じて、直流外部
電源ＢＡＴから送られる２４Ｖ等の定電圧信号を負荷Ｌ
Aに供給する。
接続する場合の構成図である。フォトカプラＰＣ１には
オフ信号が送られるので、オンオフ信号絶縁部１０とフ
ィルタ回路２０により［オン時間：オフ時間＝０：１］
に応じたアナログ電圧信号が発生する。そして、誤差検
出部３０、電流制御部４０並びに電流電圧変換部５０の
帰還制御ループでは、アナログ出力電流をゼロにする。
オープンコレクタ出力はフォトカプラＰＣ２で絶縁され
てトランジスタＴｒ２に送られる。すると、出力回路７
０はトランジスタＴｒ２のオンオフに応じて、直流外部
電源ＢＡＴから送られる２４Ｖ等の定電圧信号を負荷Ｌ
Aに供給する。
【００１７】尚、上記実施例においては、入力側と出力
側の絶縁を確保するため、オンオフ信号絶縁部１０とパ
ルス信号絶縁部６０を設けてフォトカプラＰＣを実装し
ているが、安全規格等の制限がなく信号の絶縁が不要な
場合は、フォトカプラＰＣを設けなくても動作に支障は
ない。
側の絶縁を確保するため、オンオフ信号絶縁部１０とパ
ルス信号絶縁部６０を設けてフォトカプラＰＣを実装し
ているが、安全規格等の制限がなく信号の絶縁が不要な
場合は、フォトカプラＰＣを設けなくても動作に支障は
ない。
【００１８】
【発明の効果】以上説明したように、本発明によればト
ランジスタＴｒ１を要部とする電流出力回路と、トラン
ジスタＴｒ２を要部とするオープンコレクタ出力回路を
合体させることでパルス出力機能を実現したので、出力
端子を３種類の出力の間で共通にできるという効果があ
る。例えば、４チャンネル多点調節計の場合、本発明に
よれば出力端子４、コモン端子１、外部電源端子１の６
端子で実現できる。これに対して、従来のようにアナロ
グ電流信号と電圧パルス出力信号を共通の端子で出力
し、オープンコレクタ出力信号は別端子とする構成によ
れば、前者にはコモン端子を含めて５端子、後者にもコ
モン端子を含めて５端子必要で、他に外部電源端子１が
付設されるから、同一機能で最低１１端子必要とされて
いた。
ランジスタＴｒ１を要部とする電流出力回路と、トラン
ジスタＴｒ２を要部とするオープンコレクタ出力回路を
合体させることでパルス出力機能を実現したので、出力
端子を３種類の出力の間で共通にできるという効果があ
る。例えば、４チャンネル多点調節計の場合、本発明に
よれば出力端子４、コモン端子１、外部電源端子１の６
端子で実現できる。これに対して、従来のようにアナロ
グ電流信号と電圧パルス出力信号を共通の端子で出力
し、オープンコレクタ出力信号は別端子とする構成によ
れば、前者にはコモン端子を含めて５端子、後者にもコ
モン端子を含めて５端子必要で、他に外部電源端子１が
付設されるから、同一機能で最低１１端子必要とされて
いた。
【図１】本発明の一実施例を示すユニバーサル制御出力
回路の構成ブロック図である。
回路の構成ブロック図である。
【図２】図１の装置の詳細を説明する回路図である。
【図３】４−２０ｍＡ等のアナログ電流を負荷ＬBに供
給する場合の構成図である。
給する場合の構成図である。
【図４】電圧パルス信号を負荷ＬBに供給する場合の構
成図である。
成図である。
【図５】オープンコレクタ出力を負荷ＬAを接続する場
合の構成図である。
合の構成図である。
１０ オンオフ信号絶縁部 ２０ フィルタ部 ３０ 誤差検出部 ４０ 電流制御部 ５０ 電流電圧変換部 ６０ パルス信号絶縁部 ７０ 出力回路
Claims (1)
- 【請求項１】入力されるオンオフ信号をアナログ電圧信
号に変換するフィルタ回路と、電流制御部が出力端子に
出力するアナログ電流信号を電圧信号に変換する電流電
圧変換部と、この電流電圧変換部の出力信号と当該フィ
ルタ回路から送られるアナログ電圧信号との偏差を取る
誤差検出回路と、この誤差検出回路の偏差信号がゼロと
なるように当該アナログ電流信号を制御する前記電流制
御部と、 入力されるパルス信号がベースに与えられ、コレクタは
前記出力端子に接続され、エミッタはコモン端子に接続
され、前記パルス信号に応じてオンオフするトランジス
タとを有し、 アナログ電流信号を負荷に供給するときは、前記トラン
ジスタをオフすると共に、前記フィルタ回路にオンオフ
信号を供給し、 電圧パルス信号を負荷に供給するときは、前記フィルタ
回路にオン信号を供給して前記電流制御部から一定電流
を供給すると共に、前記トランジスタにパルス信号を供
給して、当該トランジスタにより当該電流制御部から当
該負荷に供給する一定電流をオンオフし、 オープンコレクタ出力信号を負荷に供給するときは、前
記フィルタ回路にオフ信号を供給して前記電流制御部か
らの電流供給を停止すると共に、前記トランジスタに直
流電源を接続すると共にパルス信号によりオンオフし、 前記アナログ電流信号、電圧パルス信号、オープンコレ
クタ出力信号を共通の出力端子から出力する ことを特徴
とするユニバーサル制御出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23489994A JP3244156B2 (ja) | 1994-09-29 | 1994-09-29 | ユニバーサル制御出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23489994A JP3244156B2 (ja) | 1994-09-29 | 1994-09-29 | ユニバーサル制御出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0895603A JPH0895603A (ja) | 1996-04-12 |
| JP3244156B2 true JP3244156B2 (ja) | 2002-01-07 |
Family
ID=16978051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23489994A Expired - Fee Related JP3244156B2 (ja) | 1994-09-29 | 1994-09-29 | ユニバーサル制御出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3244156B2 (ja) |
-
1994
- 1994-09-29 JP JP23489994A patent/JP3244156B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0895603A (ja) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1314932C (en) | Off-line switcher with battery reserve | |
| KR19990083436A (ko) | 범용의시리얼버스장치및범용의시리얼버스허브장치 | |
| US5434694A (en) | Signal isolating device | |
| JP3244156B2 (ja) | ユニバーサル制御出力回路 | |
| JPH05127711A (ja) | プログラマブルコントローラ | |
| US4716513A (en) | Base drive circuit in a transistor inverter | |
| US5377093A (en) | Current sensing circuit of a switching mode power supply | |
| JPH0811054Y2 (ja) | Ｄｃ―ｄｃコンバータの並列運転回路 | |
| JP3166141B2 (ja) | インターフエイス回路 | |
| JP2555686Y2 (ja) | スイッチング電源装置 | |
| KR100719100B1 (ko) | 원격 제어 기능을 가진 스위칭 모드 전원공급 장치 | |
| KR100377665B1 (ko) | 전원공급장치의 저전압 입력 차단장치 | |
| KR930011808B1 (ko) | 고기능 전기·전자 오븐 레인지 제어기기의 릴레이 구동회로 | |
| KR0122109B1 (ko) | 다출력전원의 안정화 회로 및 방법 | |
| KR940002619B1 (ko) | 레이저 가공기와 cnc 간의 인터페이스 장치 | |
| JPH0522990Y2 (ja) | ||
| JPS5952580B2 (ja) | 電子スイッチ | |
| JPH039392Y2 (ja) | ||
| KR100277171B1 (ko) | 이동통신 단말기에서의 배터리 결합시 전원 자동 공급 회로 | |
| KR0118394Y1 (ko) | 모니터의 전력 절감회로 | |
| KR910005464B1 (ko) | 스위칭모드 전원장치의 능동더미(Dummy)부하회로 | |
| KR200150911Y1 (ko) | 모니터의 서스펜드 모드 온/오프 회로 | |
| KR960005482Y1 (ko) | Ac 입력신호처리장치 | |
| KR100310219B1 (ko) | 절전모드(dpm)시 소비 전력 감소 회로 | |
| JPH05143885A (ja) | ２線式伝送器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |