JP3243190B2 - Apparatus and method for manufacturing semiconductor device - Google Patents

Apparatus and method for manufacturing semiconductor device

Info

Publication number
JP3243190B2
JP3243190B2 JP26416796A JP26416796A JP3243190B2 JP 3243190 B2 JP3243190 B2 JP 3243190B2 JP 26416796 A JP26416796 A JP 26416796A JP 26416796 A JP26416796 A JP 26416796A JP 3243190 B2 JP3243190 B2 JP 3243190B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
chip
adhesive
adhesive sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26416796A
Other languages
Japanese (ja)
Other versions
JPH10112465A (en
Inventor
哲也 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26416796A priority Critical patent/JP3243190B2/en
Publication of JPH10112465A publication Critical patent/JPH10112465A/en
Application granted granted Critical
Publication of JP3243190B2 publication Critical patent/JP3243190B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support

Landscapes

  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置の製
造装置および製造方法に関するもので、特に、半導体ウ
ェーハよりダイシングにより切り分けられた半導体チッ
プをリードフレームや外囲器上にダイボンドするダイボ
ンディング工程に用いられるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and a method for manufacturing a semiconductor device, and more particularly to a die bonding step of die bonding a semiconductor chip cut from a semiconductor wafer by dicing onto a lead frame or an envelope. What is used.

【0002】[0002]

【従来の技術】従来、半導体チップをリードフレーム上
にダイボンドするダイボンディング工程においては、ダ
イシングシート上に複数の半導体チップが作り込まれた
ウェーハを貼り付け、それをダイシングして各半導体チ
ップごとに切り分けた後、半導体チップの1つをピンで
突き上げてダイシングシートから引き剥がす。そして、
その半導体チップをピックアップして取り上げ、位置決
めなどを行った後に、リードフレーム上に固定するよう
になっている。
2. Description of the Related Art Conventionally, in a die bonding step of die bonding a semiconductor chip onto a lead frame, a wafer having a plurality of semiconductor chips formed thereon is attached to a dicing sheet, and the wafer is diced to form a semiconductor chip. After cutting, one of the semiconductor chips is pushed up with a pin and peeled off from the dicing sheet. And
The semiconductor chip is picked up, picked up, positioned, and then fixed on a lead frame.

【0003】図10は、ダイボンディング工程で用いら
れる従来の装置(ダイボンダ)の概略を示すものであ
る。すなわち、このダイボンダでは、たとえばリードフ
レーム(図示していない)がフレームローダ101を介
して供給され、搬送フィーダ102上を搬送される。そ
して、上記リードフレームは、その搬送の途中におい
て、ディスペンサ103からの半導体チップを接合する
ための接着剤が供給ノズル104を介して供給された
後、さらに搬送されて接合位置aまで送られる。
FIG. 10 schematically shows a conventional apparatus (die bonder) used in a die bonding step. That is, in this die bonder, for example, a lead frame (not shown) is supplied via the frame loader 101 and is transported on the transport feeder 102. Then, in the course of the transportation, the adhesive for bonding the semiconductor chips from the dispenser 103 is supplied through the supply nozzle 104, and is further transported to the lead position a.

【0004】一方、上記接合位置aに対しては、ウェー
ハテーブル105に固定されたダイシングシート106
上に貼り付けられたウェーハ107より切り分けられ、
位置検出機構108によって検出された半導体チップ1
09の1つが、突き上げ装置(後述する)110によっ
て突き上げられる。
On the other hand, a dicing sheet 106 fixed to a wafer table 105 is positioned at the bonding position a.
It is cut from the wafer 107 attached on top,
Semiconductor chip 1 detected by position detection mechanism 108
09 is pushed up by a push-up device (to be described later) 110.

【0005】次いで、その突き上げられた半導体チップ
109が、ピックアップヘッド111によってピックア
ップされて取り上げられ、さらに、位置修正台112に
よって位置が修正された後、今度はダイボンディングコ
レット113によって吸着されて供給される。
Then, the pushed-up semiconductor chip 109 is picked up and picked up by a pick-up head 111, and the position thereof is corrected by a position correcting table 112. Then, the semiconductor chip 109 is sucked and supplied by a die bonding collet 113. You.

【0006】そして、この接合位置aに供給された半導
体チップ109は、ダイボンディングコレット113の
加圧により、その位置aで待機しているリードフレーム
のベッド上に接着剤を介して接合される。
Then, the semiconductor chip 109 supplied to the bonding position a is bonded to the bed of the lead frame waiting at the position a via an adhesive by the pressure of the die bonding collet 113.

【0007】半導体チップ109が接合されたリードフ
レームは、さらに、搬送フィーダ102上を搬送され
て、終端のフレームマガジン114内に収納される。図
11は、上記した突き上げ装置110の概略を示すもの
である。
[0007] The lead frame to which the semiconductor chip 109 is bonded is further transported on the transport feeder 102 and stored in the end frame magazine 114. FIG. 11 schematically shows the push-up device 110 described above.

【0008】この突き上げ装置110は、たとえば、ダ
イシング工程によってウェーハ107を半導体チップ1
09ごとに切り分けた後のダイシングシート106を固
定するウェーハテーブル105の下方に、バックアップ
ホルダ121が移動自在に設けられてなる構成とされて
いる。
The push-up device 110 converts the wafer 107 into a semiconductor chip 1 by a dicing process, for example.
The backup holder 121 is configured to be movably provided below the wafer table 105 for fixing the dicing sheet 106 that has been cut into pieces 09.

【0009】バックアップホルダ121は、その上面に
おいて、上記ダイシングシート106の下面を吸着する
とともに、ピンホルダ122の上方向への移動にともな
う突き上げピン123の上昇によって、半導体チップ1
09の裏面(非素子形成面)を突き上げるようになって
いる。
The backup holder 121 sucks the lower surface of the dicing sheet 106 on the upper surface thereof, and raises the push-up pins 123 accompanying the upward movement of the pin holder 122, thereby causing the semiconductor chip 1 to move upward.
09 is pushed up.

【0010】図12は、上記した突き上げ装置110
の、半導体チップ109の突き上げ時の動作を示すもの
である。さて、半導体チップ109の突き上げ時には、
まず、バックアップホルダ121が、突き上げを行う1
つの半導体チップ109の直下に移動される。そして、
バックアップホルダ121の内部が、バキューム動作に
よって負圧に設定される。これにより、ダイシングシー
ト106は、所定のバキューム力によって吸引され、バ
ックアップホルダ121の上面に吸着される。
FIG. 12 shows the push-up device 110 described above.
This shows the operation when the semiconductor chip 109 is pushed up. By the way, when pushing up the semiconductor chip 109,
First, the backup holder 121 performs push-up 1
It is moved directly below one semiconductor chip 109. And
The inside of the backup holder 121 is set to a negative pressure by the vacuum operation. As a result, the dicing sheet 106 is sucked by a predetermined vacuum force and is sucked on the upper surface of the backup holder 121.

【0011】この状態において、ピンホルダ122が、
所定の速度および所定の加速度で上方向に移動される。
そして、ピンホルダ122が一定の高さの位置に移動さ
れることにより、半導体チップ109は、突き上げピン
123により一定の高さの位置に突き上げられる。
In this state, the pin holder 122
It is moved upward at a predetermined speed and a predetermined acceleration.
Then, the semiconductor chip 109 is pushed up to a position at a certain height by the push-up pins 123 by moving the pin holder 122 to a position at a certain height.

【0012】このとき、突き上げられた半導体チップ1
09の直下のダイシングシート106は引き伸ばされ、
その半導体チップ109の裏面から剥がされる。この
後、突き上げられた1つの半導体チップ109は、ピッ
クアップヘッド111により容易にピックアップされ、
位置修正台112により位置の修正が行われた後、ダイ
ボンディングコレット113によりリードフレーム上に
接着されることになる。
At this time, the pushed semiconductor chip 1
The dicing sheet 106 immediately below 09 is stretched,
The semiconductor chip 109 is peeled off from the back surface. Thereafter, the pushed up semiconductor chip 109 is easily picked up by the pickup head 111,
After the position is corrected by the position correction table 112, the position is fixed on the lead frame by the die bonding collet 113.

【0013】このように、従来のダイボンダでは、ダイ
シングシート106に接着された、非素子形成面である
半導体チップ109の裏面を突き上げピン123により
突き上げるとともに、その半導体チップ109の表面で
ある素子(パターン)形成面109aをピックアップヘ
ッド111によりピックアップしたり、ダイボンディン
グコレット113で吸着して保持するようになってい
た。
As described above, in the conventional die bonder, the back surface of the semiconductor chip 109, which is the non-element formation surface, adhered to the dicing sheet 106 is pushed up by the push-up pins 123, and the element (pattern), which is the front surface of the semiconductor chip 109, is formed. 3) The formation surface 109a is picked up by the pickup head 111, or is held by being sucked and held by the die bonding collet 113.

【0014】ところが、近年、半導体装置の製造の分野
においては、外囲器の小型薄厚化やウェーハの大口径化
などにともなって、素子パターンが形成された半導体チ
ップの表面をダイシングシートに貼り付ける技術が開発
されている。
However, in recent years, in the field of semiconductor device manufacturing, the surface of a semiconductor chip on which an element pattern has been formed is attached to a dicing sheet as the size of an envelope is reduced and the diameter of a wafer is increased. Technology is being developed.

【0015】図13は、素子パターンが形成された半導
体チップの表面をダイシングシートに貼り付けてなるウ
ェーハの例を示すものである。このウェーハ1は、たと
えば、その表面に複数の素子パターン2を形成した後、
各素子パターン2の相互のダイシングラインに沿って、
該ウェーハ1の表面から所定の深さで切断溝3を形成す
る。
FIG. 13 shows an example of a wafer in which the surface of a semiconductor chip on which an element pattern is formed is attached to a dicing sheet. This wafer 1 is formed, for example, after forming a plurality of element patterns 2 on its surface,
Along the mutual dicing line of each element pattern 2,
A cutting groove 3 is formed at a predetermined depth from the surface of the wafer 1.

【0016】そして、上記ウェーハ1の表面にダイシン
グシート4を貼り付けた後、その裏面を、たとえば、上
記切断溝3に達する以上の深さで研削して、所定の厚さ
の半導体チップ5を形成する。
After attaching the dicing sheet 4 to the front surface of the wafer 1, the back surface thereof is ground to a depth not less than the depth of the cut groove 3, and the semiconductor chip 5 having a predetermined thickness is cut. Form.

【0017】これにより、上記素子パターン2が形成さ
れたそれぞれの素子形成面(表面)をダイシングシート
4に貼り付けてなる、複数の半導体チップ5が得られ
る。しかしながら、ダイシングシート4に素子形成面で
ある半導体チップ5の表面が貼り付けられているものの
場合、従来のダイボンダでは使用できないという問題が
あった。
As a result, a plurality of semiconductor chips 5 are obtained in which the element forming surfaces (surfaces) on which the element patterns 2 are formed are adhered to the dicing sheet 4. However, in the case where the surface of the semiconductor chip 5 which is the element forming surface is attached to the dicing sheet 4, there is a problem that it cannot be used with a conventional die bonder.

【0018】すなわち、非素子形成面である半導体チッ
プ109の裏面を突き上げピン123により突き上げる
方式のダイボンダでは、突き上げられた面とは逆の半導
体チップ109の表面109aをピックアップして、位
置の修正やリードフレーム上へのダイボンディングを行
うようになっている。
That is, in the die bonder in which the back surface of the semiconductor chip 109, which is the non-element formation surface, is pushed up by the push-up pins 123, the surface 109a of the semiconductor chip 109 opposite to the pushed-up surface is picked up to correct the position. Die bonding on a lead frame is performed.

【0019】このため、ダイシングシート4に素子パタ
ーン2が形成された半導体チップ5の表面が貼り付けら
れているものの場合、半導体チップ5の表面が突き上げ
られる結果、そのままの状態でダイボンディングされる
と、リードフレーム上に素子形成面が接合されてしま
い、その後のワイヤボンディングなどの工程が実施でき
なくなる。
For this reason, in the case where the surface of the semiconductor chip 5 on which the element patterns 2 are formed is attached to the dicing sheet 4, the surface of the semiconductor chip 5 is pushed up, so that die bonding is performed as it is. In addition, the element formation surface is bonded to the lead frame, so that subsequent steps such as wire bonding cannot be performed.

【0020】また、修正台などとの擦れにより、半導体
チップ5の表面の素子パターン2を傷付ける可能性が高
い。このように、従来のダイボンダで、ダイシングシー
ト4に表面が貼り付けられている半導体チップ5のダイ
ボンディングを行うことは基本的に不可能であり、使用
できるようにするためには半導体チップ5の表裏を反転
させるための特別な機構が必要であった。
Further, there is a high possibility that the element pattern 2 on the surface of the semiconductor chip 5 will be damaged by rubbing with a correction table or the like. As described above, it is basically impossible to perform the die bonding of the semiconductor chip 5 having the surface adhered to the dicing sheet 4 by the conventional die bonder. A special mechanism was needed to reverse the front and back.

【0021】[0021]

【発明が解決しようとする課題】上記したように、従来
においては、ダイシングシートに貼り付けられた、非素
子形成面である半導体チップの裏面を突き上げピンによ
り突き上げ、突き上げられた裏面とは逆の半導体チップ
の表面をピックアップして、位置の修正やリードフレー
ム上へのダイボンディングを行うようになっていたた
め、ダイシングシートに表面が貼り付けられている半導
体チップのダイボンディングには使用できないという問
題があった。
As described above, in the prior art, the back surface of the semiconductor chip, which is the non-element forming surface, which is stuck to the dicing sheet, is pushed up by push-up pins, and the back surface is opposite to the pushed-up back surface. Since the surface of the semiconductor chip was picked up and the position was corrected and die bonding was performed on the lead frame, it could not be used for die bonding of the semiconductor chip with the surface attached to the dicing sheet. there were.

【0022】そこで、この発明は、何ら特別な機構を必
要とすることなく、ダイシングシートに表面が貼り付け
られている半導体チップをダイボンディングでき、構成
の簡素化および低コスト化を図ることが可能な半導体装
置の製造装置および製造方法を提供することを目的とし
ている。
Therefore, according to the present invention, a semiconductor chip having a surface adhered to a dicing sheet can be die-bonded without requiring any special mechanism, so that the structure can be simplified and the cost can be reduced. It is an object of the present invention to provide a simple semiconductor device manufacturing apparatus and manufacturing method.

【0023】[0023]

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置の製造装置にあっては、粘
着シート上に素子形成面側が貼り付けられてなる半導体
チップを、前記粘着シートを介して突き上げると同時
に、チップ搭載器上に接合する突き上げ手段を設けた構
成とされている。
In order to achieve the above object, in a semiconductor device manufacturing apparatus according to the present invention, a semiconductor chip having an element forming surface adhered to an adhesive sheet is attached to the semiconductor chip. At the same time as pushing up through the sheet, pushing up means for joining on the chip mounting device is provided.

【0024】また、この発明の半導体装置の製造装置に
あっては、半導体チップの素子形成面に貼付された粘着
シートを保持する保持手段と、前記半導体チップを、該
素子形成面側より突き上げて前記粘着シートから剥離す
る突き上げ手段と、この突き上げ手段による突き上げ位
置の上方に、前記半導体チップが接合されるチップ搭載
器を、該接合部を下にして搬送する搬送手段とを具備
し、前記突き上げ手段で前記半導体チップを突き上げる
と同時に、前記チップ搭載器の接合部に接合するように
構成されている。
In the apparatus for manufacturing a semiconductor device according to the present invention, a holding means for holding an adhesive sheet adhered to an element forming surface of a semiconductor chip, and the semiconductor chip is pushed up from the element forming surface side. A push-up means for peeling off the pressure-sensitive adhesive sheet; and a transport means for transporting the chip mounting device to which the semiconductor chip is bonded, with the bonding portion down, above the push-up position by the push-up means. At the same time, the semiconductor chip is pushed up by means and joined to the joint of the chip mounter.

【0025】また、この発明の半導体装置の製造方法に
あっては、粘着シート上に素子形成面側が貼り付けられ
てなる半導体チップを、突き上げ手段により前記粘着シ
ートを介して突き上げると同時に、チップ搭載器上に接
合するようになっている。
In the method of manufacturing a semiconductor device according to the present invention, a semiconductor chip having an element forming surface attached to an adhesive sheet is pushed up by the pushing means via the adhesive sheet, and the chip is mounted. It is designed to be joined on a vessel.

【0026】さらに、この発明の半導体装置の製造方法
にあっては、半導体チップの素子形成面に貼付された粘
着シートを保持手段により保持する工程と、この状態
で、突き上げ手段により前記半導体チップを、該素子形
成面側より突き上げて前記粘着シートから剥離すると同
時に、この突き上げ位置の上方に搬送手段で搬送される
チップ搭載器の接合部に接合する工程とからなってい
る。
Further, in the method of manufacturing a semiconductor device according to the present invention, the step of holding the adhesive sheet stuck to the element forming surface of the semiconductor chip by the holding means, and in this state, the semiconductor chip is pushed up by the push-up means. And peeling off from the pressure-sensitive adhesive sheet from the element forming surface side and, at the same time, bonding to the bonding portion of the chip mounting device conveyed by the conveying means above the protruding position.

【0027】この発明の半導体装置の製造装置および製
造方法によれば、素子形成面側が貼り付けられている半
導体チップを粘着シート上より剥離すると同時に、その
まま、チップ搭載器上へ接合できるようになる。これに
より、半導体チップの表裏を反転させるための特別な機
構を必要としないばかりか、半導体チップをダイボンデ
ィングするためのヘッドやコレットを不要とすることが
可能となるものである。
According to the apparatus and method for manufacturing a semiconductor device of the present invention, the semiconductor chip having the element forming surface attached thereto can be peeled off from the adhesive sheet and can be directly bonded to the chip mounting device. . This not only does not require a special mechanism for turning the semiconductor chip upside down, but also eliminates the need for a head and a collet for die bonding the semiconductor chip.

【0028】[0028]

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図1は、本発明の実施の
第一の形態にかかる、ダイボンディング装置(ダイボン
ダ)の構成を概略的に示すものである。なお、ここでは
チップ搭載器としてのリードフレームに半導体チップを
ダイボンディングする場合について説明する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 schematically shows a configuration of a die bonding apparatus (die bonder) according to a first embodiment of the present invention. Here, a case where a semiconductor chip is die-bonded to a lead frame as a chip mounting device will be described.

【0029】すなわち、このダイボンダは、たとえば、
チップ搭載器としてのリードフレームLFを供給するフ
レームローダ11、このフレームローダ11により供給
されるリードフレームLFを、その接合部であるベッド
を下に向けて搬送する搬送フィーダ(搬送手段)12、
この搬送フィーダ12の搬送路の途中(接合位置)にお
いて、上記リードフレームLFのベッド上に半導体チッ
プ5を接合するためのダイボンド機構13、および、こ
のダイボンド機構13により半導体チップ5が接合され
た上記リードフレームLFを収納するフレームマガジン
14などにより構成されている。
That is, this die bonder is, for example,
A frame loader 11 that supplies a lead frame LF as a chip mounting device, a transport feeder (transporting unit) 12 that transports the lead frame LF supplied by the frame loader 11 downwardly on a bed that is a joint thereof,
A die bonding mechanism 13 for bonding the semiconductor chip 5 on the bed of the lead frame LF in the middle of the transport path of the transport feeder 12 (bonding position), and the semiconductor chip 5 bonded by the die bonding mechanism 13 It comprises a frame magazine 14 for accommodating the lead frame LF.

【0030】上記ダイボンド機構13は、たとえば、ウ
ェーハ1に貼り付けられたダイシングシート(粘着シー
ト)4を固定するリング状のウェーハテーブル(保持手
段)30、このウェーハテーブル30の下方に移動自在
に設けられ、突き上げ手段としてのピンホルダを備えた
バックアップホルダ(詳細については後述する)31、
半導体チップ5の位置や良品/不良品を判別するための
認識装置32、および、接合時に上記リードフレームL
Fに圧力を加えるための加圧ブロック33からなってい
る。
The die bonding mechanism 13 is, for example, a ring-shaped wafer table (holding means) 30 for fixing a dicing sheet (adhesive sheet) 4 attached to the wafer 1, and is provided movably below the wafer table 30. A backup holder (to be described in detail later) 31 having a pin holder as a push-up means;
A recognizing device 32 for discriminating the position of the semiconductor chip 5 and non-defective / defective products;
A pressure block 33 for applying pressure to F is provided.

【0031】ここで、上記ウェーハ1は、たとえば図1
3に示したように、その表面に複数の素子パターン2が
形成され、各素子パターン2の相互のダイシングライン
に沿って所定の深さで切断溝3が形成された後、ダイシ
ングシート4が貼り付けられるとともに、その裏面が、
上記切断溝3に達する以上の深さで研削されて、所定の
厚さの半導体チップ5がそれぞれ形成されてなるもので
ある。
Here, the wafer 1 is, for example, as shown in FIG.
As shown in FIG. 3, after a plurality of element patterns 2 are formed on the surface, and a cutting groove 3 is formed at a predetermined depth along a dicing line of each element pattern 2, a dicing sheet 4 is attached. While attached, the back side,
The semiconductor chips 5 having a predetermined thickness are formed by grinding at a depth greater than the depth of the cut groove 3.

【0032】すなわち、半導体チップ5の素子パターン
2が形成されたそれぞれの素子形成面(表面)が、ダイ
シングシート4に貼り付けられた状態となっている。上
記リードフレームLFは、上記半導体チップ5が接合さ
れるベッドの位置に、あらかじめ接着剤(図示していな
い)が設けられている。接着剤としては、上記リードフ
レームLFを下向きに搬送する際に剥れ落ちたりするこ
とがないように、たとえば、ペースト状あるいはフィル
ム状の熱硬化性樹脂や熱可塑性樹脂が用いられる。
That is, each element forming surface (surface) of the semiconductor chip 5 on which the element patterns 2 are formed is in a state of being attached to the dicing sheet 4. In the lead frame LF, an adhesive (not shown) is provided in advance at a position of a bed to which the semiconductor chip 5 is bonded. As the adhesive, for example, a paste-like or film-like thermosetting resin or a thermoplastic resin is used so that the lead frame LF does not peel off when being transported downward.

【0033】上記ダイボンド機構13は、たとえば、上
記認識装置32の結果にもとづいて、リードフレームL
F上に接合する半導体チップ5の1つを、接合位置にて
待機する、上記リードフレームLFのベッドの真下に位
置させることが可能となっている。
The die bonding mechanism 13 is, for example, based on the result of the recognition device 32,
One of the semiconductor chips 5 to be joined on the F can be positioned directly below the bed of the lead frame LF, which stands by at the joining position.

【0034】上記ウェーハテーブル30は、たとえば、
上記認識装置32の結果にもとづいて、リードフレーム
LF上に接合する半導体チップ5の位置(向き)を修正
できるようになっている。
The wafer table 30 is, for example,
Based on the result of the recognition device 32, the position (orientation) of the semiconductor chip 5 bonded on the lead frame LF can be corrected.

【0035】上記認識装置32は、たとえば、接合時ご
とに、半導体チップ5の良品/不良品の判別を下すも
の、もしくは、あらかじめウェーハ1内のすべてについ
ての良品/不良品の判別を行って、その結果に対応する
半導体チップ5の位置をデータとして管理するものであ
っても良い。
For example, the recognizing device 32 discriminates a non-defective / defective product of the semiconductor chip 5 at each bonding time, or preliminarily discriminates a non-defective / defective product in the entire wafer 1. The position of the semiconductor chip 5 corresponding to the result may be managed as data.

【0036】上記加圧ブロック33は、たとえば、接合
時に、上記リードフレームLFのベッドに設けられてい
る接着剤を半硬化または完全に硬化させるための加熱機
能(加熱手段)を有して構成されている。
The pressure block 33 has a heating function (heating means) for semi-curing or completely curing the adhesive provided on the bed of the lead frame LF at the time of joining, for example. ing.

【0037】図2は、上記したバックアップホルダ31
の概略構成を示すものである。この場合、バックアップ
ホルダ31は、その上面に、複数の穴31aおよび溝3
1bが設けられている。また、バックアップホルダ31
の内部には、ピンホルダ31cが上下動自在に設けられ
ている。
FIG. 2 shows the backup holder 31 described above.
FIG. In this case, the backup holder 31 has a plurality of holes 31a and grooves 3 on its upper surface.
1b is provided. In addition, the backup holder 31
, A pin holder 31c is provided movably up and down.

【0038】そして、バックアップホルダ31の内部
は、上記半導体チップ5の接合時には、あらかじめ負圧
に設定されるようになっている。ピンホルダ31cの上
部には、上記バックアップホルダ31上の穴31aの位
置にそれぞれ対応して、半導体チップ5を突き上げるた
めの突き上げピン31dが配設されている。
The interior of the backup holder 31 is set to a negative pressure in advance when the semiconductor chip 5 is joined. Above the pin holder 31c, push-up pins 31d for pushing up the semiconductor chip 5 are arranged corresponding to the positions of the holes 31a on the backup holder 31, respectively.

【0039】突き上げピン31dは、上記ピンホルダ3
1cの上昇にともなって、上記バックアップホルダ31
上の穴31aから突出し、その際に、上記ダイシングシ
ート4を介して1つの半導体チップ5を表面側より突き
上げて、ダイシングシート4から剥離させるようになっ
ている。
The push-up pin 31d is connected to the pin holder 3
1c, the backup holder 31
One semiconductor chip 5 protrudes from the upper hole 31a from the front side through the dicing sheet 4 and is separated from the dicing sheet 4 at that time.

【0040】この場合、上記突き上げピン31dは、た
とえば、上記半導体チップ5を突き上げた際にダイシン
グシート4を突き破ったりすることなく、しかも、突き
上げた半導体チップ5をリードフレームLFのベッドに
接着剤34を介して接合するために必要な圧着力が得ら
れるように、その先端部分が半球形状を有して形成され
ている。
In this case, the push-up pins 31d do not break through the dicing sheet 4 when the semiconductor chips 5 are pushed up, and the adhesive pins 34d attach the pushed-up semiconductor chips 5 to the bed of the lead frame LF. The distal end portion is formed to have a hemispherical shape so that a crimping force required for bonding through the via is obtained.

【0041】次に、ダイボンディングにかかる、上記バ
ックアップホルダ31の動作について説明する。たとえ
ば、リードフレームLF上に半導体チップ5を接合する
場合、まず、フレームローダ11により供給されるリー
ドフレームLFが、その接合部であるベッドを下に向け
て搬送フィーダ12上を搬送され、その途中の接合位置
まで送られる。
Next, the operation of the backup holder 31 for die bonding will be described. For example, when the semiconductor chip 5 is bonded onto the lead frame LF, first, the lead frame LF supplied by the frame loader 11 is transported on the transport feeder 12 with the bed, which is the bonding portion, facing downward, and in the middle thereof. Is sent to the joining position.

【0042】一方、ウェーハ1の表面に複数の素子パタ
ーン2を形成し、各素子パターン2の相互のダイシング
ラインに沿って所定の深さで切断溝3を形成した後、さ
らに、表面にダイシングシート4が貼り付けられたウェ
ーハ1の裏面を研削して所定の厚さの半導体チップ5を
形成してなるものを、ウェーハテーブル30上にセット
する。
On the other hand, after a plurality of element patterns 2 are formed on the surface of the wafer 1, a cutting groove 3 is formed at a predetermined depth along a dicing line of each element pattern 2, and then a dicing sheet is formed on the surface. A wafer 1 on which a semiconductor chip 5 having a predetermined thickness is formed by grinding the back surface of the wafer 1 to which the wafer 4 is attached is set on a wafer table 30.

【0043】そして、認識装置32により位置や良品が
判別された半導体チップ5の1つが、接合位置に正確に
対応するように、ダイボンド機構13の位置およびウェ
ーハテーブル30の角度が制御される。
Then, the position of the die bonding mechanism 13 and the angle of the wafer table 30 are controlled so that one of the semiconductor chips 5 whose position and quality has been determined by the recognition device 32 accurately corresponds to the bonding position.

【0044】また、その半導体チップ5の位置にバック
アップホルダ31を対応させた後、バックアップホルダ
31の内部を負圧に設定して、ダイシングシート4の裏
面を穴31aおよび溝31bを介して、バックアップホ
ルダ31の上面に吸引させる(以上、図2(a))。
After the backup holder 31 is made to correspond to the position of the semiconductor chip 5, the inside of the backup holder 31 is set to a negative pressure, and the back surface of the dicing sheet 4 is backed up through the holes 31a and the grooves 31b. The suction is performed on the upper surface of the holder 31 (FIG. 2A).

【0045】この状態において、ピンホルダ31cが上
方向に移動され、そして、一定の高さの位置に移動され
ることにより、半導体チップ5が、突き上げピン31d
により一定の高さの位置に突き上げられる。
In this state, the semiconductor chip 5 is moved upward by the pin holder 31c and moved to a position at a fixed height, so that the push-up pins 31d are moved.
Is pushed up to a fixed height position.

【0046】このとき、突き上げられた半導体チップ5
は、その表面のダイシングシート4が引き伸ばされて剥
がされ、搬送フィーダ12上の接合位置にて待機する、
リードフレームLFのベッドに接着剤34を介して接合
される(図2(b))。
At this time, the semiconductor chip 5 pushed up
The dicing sheet 4 on its surface is stretched and peeled off, and waits at the joining position on the transport feeder 12.
It is joined to the bed of the lead frame LF via an adhesive 34 (FIG. 2B).

【0047】その際、加圧ブロック33を局所的に加熱
させ、リードフレームLF上への半導体チップ5の接合
にあわせて接着剤34を硬化させることにより、該半導
体チップ5はリードフレームLF上に確実に接合され
る。
At this time, the pressure block 33 is locally heated, and the adhesive 34 is cured in accordance with the bonding of the semiconductor chip 5 to the lead frame LF, whereby the semiconductor chip 5 is placed on the lead frame LF. Securely joined.

【0048】こうして、半導体チップ5を素子パターン
2の形成面である表面より突き上げると同時に、直接、
その半導体チップ5の裏面が接合された後のリードフレ
ームLFは、ピンホルダ31cの下方向への移動にとも
なって搬送フィーダ12上をさらに搬送されて終端側へ
導かれ、フレームマガジン14内に収納される。
In this manner, the semiconductor chip 5 is pushed up from the surface on which the element pattern 2 is formed, and
The lead frame LF after the back surface of the semiconductor chip 5 is bonded is further transported on the transport feeder 12 with the downward movement of the pin holder 31c, guided to the terminal side, and stored in the frame magazine 14. You.

【0049】次に、本発明の実施の他の形態について説
明する。図3は、本発明の実施の第二の形態にかかるダ
イボンディング装置(ダイボンダ)を、半導体チップを
チップ搭載器としてのパッケージ(外囲器)にダイボン
ディングするように構成した場合を例に示すものであ
る。
Next, another embodiment of the present invention will be described. FIG. 3 shows an example in which the die bonding apparatus (die bonder) according to the second embodiment of the present invention is configured to die-bond a semiconductor chip to a package (envelope) as a chip mounting device. Things.

【0050】このダイボンダの場合、上記した第一の形
態にかかるダイボンダに、さらに、パッケージP上にダ
イボンディングする半導体チップ5の裏面(非素子形成
面)側に接着剤を塗布するための塗布機構(塗布手段)
41を設けてなる構成とされている。
In the case of this die bonder, a coating mechanism for coating the die bonder according to the first embodiment with an adhesive on the back surface (non-element formation surface) side of the semiconductor chip 5 to be die-bonded on the package P. (Applying means)
41 are provided.

【0051】すなわち、このダイボンダは、たとえば、
上記フレームローダ11によってパッケージPを供給
し、このフレームローダ11により供給されるパッケー
ジPを、その接合部を下に向けて上記搬送フィーダ12
によって搬送するとともに、パッケージP上へ半導体チ
ップ5を接合する前に、塗布機構41によって半導体チ
ップ5の裏面にディスペンサ41aからの接着剤を塗布
するように構成されている。
That is, this die bonder is, for example,
The package P is supplied by the frame loader 11, and the package P supplied by the frame loader 11 is transferred to the transport feeder 12 with its joining portion facing downward.
Before the semiconductor chip 5 is bonded onto the package P, the adhesive is applied from the dispenser 41a to the back surface of the semiconductor chip 5 by the application mechanism 41.

【0052】図4は、上記した塗布機構41の概略を示
すものである。塗布機構41は、たとえば、ダイシング
シート4がウェーハテーブル30上に固定された状態に
おいて、表面が貼り付けられている半導体チップ5の裏
面に、多数のノズル42を介してペースト状の接着剤4
3を塗布するようになっている。
FIG. 4 schematically shows the coating mechanism 41 described above. The coating mechanism 41, for example, in a state where the dicing sheet 4 is fixed on the wafer table 30, pastes the adhesive 4 on the back surface of the semiconductor chip 5 to which the front surface is attached via a number of nozzles 42.
3 is applied.

【0053】この場合、接着剤43の塗布は、接合する
半導体チップ5ごとであっても良いし、1ウェーハ内で
良品と判別されたすべての半導体チップ5に対して一括
して塗布するようにしても良い。
In this case, the adhesive 43 may be applied to each of the semiconductor chips 5 to be joined, or may be applied to all the semiconductor chips 5 determined to be non-defective in one wafer. May be.

【0054】図5は、かかる、ダイボンディング動作を
説明するために示すものである。上記のようにして、半
導体チップ5の裏面に接着剤43を塗布した後、その半
導体チップ5が接合位置に正確に対応するように、ダイ
ボンド機構13の位置およびウェーハテーブル30の角
度が制御される。
FIG. 5 is a diagram for explaining such a die bonding operation. After the adhesive 43 is applied to the back surface of the semiconductor chip 5 as described above, the position of the die bonding mechanism 13 and the angle of the wafer table 30 are controlled so that the semiconductor chip 5 accurately corresponds to the bonding position. .

【0055】そして、以降、前述した第一の形態におけ
る一連の動作が同様にして行われることにより、半導体
チップ5を素子パターン2の形成面である表面より突き
上げると同時に、直接、その半導体チップ5の裏面が接
着剤43を介して接合されてなるパッケージPが得られ
る。
Thereafter, the series of operations in the first embodiment described above are performed in the same manner, whereby the semiconductor chip 5 is pushed up from the surface on which the element pattern 2 is formed, and at the same time, the semiconductor chip 5 is directly Are obtained, the back surface of which is bonded via the adhesive 43.

【0056】上記したように、表面が貼り付けられてい
る半導体チップをダイシングシート上より剥離すると同
時に、そのまま、リードフレームまたはパッケージ上へ
接合できるようにしている。
As described above, the semiconductor chip to which the surface is adhered is peeled off from the dicing sheet and, at the same time, can be directly joined to the lead frame or the package.

【0057】すなわち、半導体チップの表面を突き上げ
ることにより、該半導体チップの裏面がリードフレーム
またはパッケージ上の搭載部に接合されるようにしてい
る。これにより、表面がダイシングシートに貼り付けら
れている半導体チップを、半導体チップの表裏を反転さ
せるための特別な機構および従来のヘッドやコレットを
必要とすることなく、確実にダイボンディングできるよ
うになる。したがって、構成の簡素化および低コスト化
を図ることが可能となり、特に、外囲器の小型薄厚化や
ウェーハの大口径化およびチップの抗折応力の向上にと
もなう新規プロセス技術にとっては欠くことのできない
ものである。
That is, by pushing up the front surface of the semiconductor chip, the back surface of the semiconductor chip is joined to the mounting portion on the lead frame or package. As a result, the semiconductor chip whose surface is attached to the dicing sheet can be securely die-bonded without requiring a special mechanism for turning the semiconductor chip upside down and a conventional head or collet. . Therefore, the structure can be simplified and the cost can be reduced, and in particular, it is indispensable for a new process technology accompanying a reduction in the size and thickness of the envelope, an increase in the diameter of the wafer, and an improvement in the bending stress of the chip. It cannot be done.

【0058】なお、上記した実施の第一,第二の形態に
おいては、突き上げピンの先端部分が半球形状を有して
形成された場合を例に説明したが、これに限らず、たと
えば図6〜図9にそれぞれ示すように、突き上げピン3
1dは半導体チップを突き上げた際にダイシングシート
を破壊することなく、しかも、突き上げた半導体チップ
を接合するために必要な圧着力が得られる形状であれば
良い。
In the first and second embodiments, the case where the tip of the push-up pin has a hemispherical shape has been described as an example. However, the present invention is not limited to this case. To the push-up pin 3 as shown in FIG.
1d may be any shape that does not break the dicing sheet when the semiconductor chip is pushed up, and that can provide a crimping force necessary for bonding the pushed up semiconductor chip.

【0059】また、接着剤を半導体チップの接合と同時
に硬化させる場合に限らず、たとえば、接合後のヒート
などにより硬化させるようにしても良い。その他、この
発明の要旨を変えない範囲において、種々変形実施可能
なことは勿論である。
Further, the present invention is not limited to the case where the adhesive is cured at the same time as the bonding of the semiconductor chip. For example, the adhesive may be cured by heat after the bonding. Of course, various modifications can be made without departing from the scope of the present invention.

【0060】[0060]

【発明の効果】以上、詳述したようにこの発明によれ
ば、何ら特別な機構を必要とすることなく、ダイシング
シートに表面が貼り付けられている半導体チップをダイ
ボンディングでき、構成の簡素化および低コスト化を図
ることが可能な半導体装置の製造装置および製造方法を
提供できる。
As described in detail above, according to the present invention, a semiconductor chip having a surface attached to a dicing sheet can be die-bonded without requiring any special mechanism, thereby simplifying the structure. In addition, it is possible to provide a semiconductor device manufacturing apparatus and a manufacturing method capable of reducing cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の第一の形態にかかる、ダイボン
ダの構成を示す概略図。
FIG. 1 is a schematic diagram showing a configuration of a die bonder according to a first embodiment of the present invention.

【図2】同じく、ダイボンディングにかかる動作を説明
するために示す概略図。
FIG. 2 is a schematic view similarly illustrating an operation relating to die bonding.

【図3】本発明の実施の第二の形態にかかる、ダイボン
ダの構成を示す概略図。
FIG. 3 is a schematic diagram showing a configuration of a die bonder according to a second embodiment of the present invention.

【図4】同じく、接着剤の塗布にかかる動作を説明する
ために示す概略図。
FIG. 4 is a schematic view similarly illustrating an operation of applying an adhesive.

【図5】同じく、ダイボンディングにかかる動作を説明
するために示す概略図。
FIG. 5 is a schematic view similarly illustrating an operation relating to die bonding.

【図6】突き上げピンの他の構成を示す概略図。FIG. 6 is a schematic diagram showing another configuration of the push-up pin.

【図7】突き上げピンの他の構成を示す概略図。FIG. 7 is a schematic diagram showing another configuration of the push-up pin.

【図8】突き上げピンの他の構成を示す概略図。FIG. 8 is a schematic diagram showing another configuration of the push-up pin.

【図9】突き上げピンの他の構成を示す概略図。FIG. 9 is a schematic diagram showing another configuration of the push-up pin.

【図10】従来技術とその問題点を説明するために示
す、ダイボンダの概略構成図。
FIG. 10 is a schematic configuration diagram of a die bonder shown to explain a conventional technique and its problems.

【図11】同じく、突き上げ装置を示す概略構成図。FIG. 11 is a schematic configuration diagram showing a push-up device.

【図12】同じく、突き上げ装置の動作を説明するため
に示す概略図。
FIG. 12 is a schematic view similarly illustrating the operation of the push-up device.

【図13】素子パターンが形成された半導体チップの表
面をダイシングシートに貼り付けてなるウェーハの例を
示す概略図。
FIG. 13 is a schematic view showing an example of a wafer in which a surface of a semiconductor chip on which an element pattern is formed is attached to a dicing sheet.

【符号の説明】[Explanation of symbols]

1…ウェーハ 2…素子パターン 3…切断溝 4…ダイシングシート 5…半導体チップ 11…フレームローダ 12…搬送フィーダ 13…ダイボンド機構 14…フレームマガジン 30…ウェーハテーブル 31…バックアップホルダ 31a…孔 31b…溝 31c…ピンホルダ 31d…突き上げピン 32…認識装置 33…加圧ブロック 34,43…接着剤 41…塗布機構 42…ノズル LF…リードフレーム P…パッケージ DESCRIPTION OF SYMBOLS 1 ... Wafer 2 ... Element pattern 3 ... Cutting groove 4 ... Dicing sheet 5 ... Semiconductor chip 11 ... Frame loader 12 ... Transport feeder 13 ... Die bond mechanism 14 ... Frame magazine 30 ... Wafer table 31 ... Backup holder 31a ... Hole 31b ... Groove 31c ... Pin holder 31d ... Push-up pin 32 ... Recognition device 33 ... Pressure block 34,43 ... Adhesive 41 ... Coating mechanism 42 ... Nozzle LF ... Lead frame P ... Package

フロントページの続き (56)参考文献 特開 平4−367250(JP,A) 特開 昭61−210650(JP,A) 特開 昭62−204539(JP,A) 特開 昭53−100765(JP,A) 特開 昭54−19363(JP,A) 特開 昭54−84975(JP,A) 特開 昭61−112345(JP,A) 特開 昭61−116846(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/52 H01L 21/68 H01L 21/78 Continuation of front page (56) References JP-A-4-367250 (JP, A) JP-A-61-210650 (JP, A) JP-A-62-204539 (JP, A) JP-A-53-100765 (JP) JP-A-54-19363 (JP, A) JP-A-54-84975 (JP, A) JP-A-61-112345 (JP, A) JP-A-61-116846 (JP, A) (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/52 H01L 21/68 H01L 21/78

Claims (14)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 粘着シート上に素子形成面側が貼り付け
られてなる半導体チップを、前記粘着シートを破壊せず
前記粘着シートを介して突き上げると同時に、接着剤
を介して前記半導体チップをチップ搭載器上に接合する
突き上げ手段と、 前記チップ搭載器上に設けられ、前記チップ搭載器を介
して前記接着剤を加熱することにより前記接着剤を硬化
させるための加熱手段と、 を具備することを特徴とする半導体装置の製造装置。
1. A semiconductor chip having an element forming surface attached to an adhesive sheet without breaking the adhesive sheet.
It pushed up through said adhesive sheet at the same time, the adhesive
Means the push-up bonding the semiconductor chip on the chip mounting unit via a provided on the chip mounting unit, via the chip mounting device
Curing the adhesive by heating the adhesive
And a heating means for causing the semiconductor device to be manufactured.
【請求項2】 前記チップ搭載器は、リードフレームま
たは外囲器であることを特徴とする請求項1に記載の半
導体装置の製造装置。
2. The apparatus according to claim 1, wherein the chip mounting device is a lead frame or an envelope.
【請求項3】 前記半導体チップの非素子形成面側に前
記接着剤を塗布するための塗布手段を備えてなることを
特徴とする請求項1に記載の半導体装置の製造装置。
3. The semiconductor device manufacturing apparatus according to claim 1, further comprising an application unit for applying the adhesive to the non-element forming surface side of the semiconductor chip.
【請求項4】 半導体チップの素子形成面に貼付された
粘着シートを保持する保持手段と、前記粘着シートを破壊せずに 前記半導体チップを該素子
形成面側より突き上げて、前記半導体チップを前記粘着
シートから剥離する突き上げ手段と、 この突き上げ手段による突き上げ位置の上方に、前記半
導体チップが接着剤を介して接合されるチップ搭載器
を、該接合部を下にして搬送する搬送手段と、前記チップ搭載器上に設けられ、前記チップ搭載器を介
して前記接着剤を加熱することにより前記接着剤を硬化
させるための加熱手段と、 を具備し、 前記突き上げ手段で前記半導体チップを突き上げると同
時に、前記チップ搭載器の接合部に接合するようにした
ことを特徴とする半導体装置の製造装置。
4. A holding means for holding an adhesive sheet stuck on the element formation surface of the semiconductor chip, the semiconductor chip pushed up from the side of the element-formed surface without destroying the adhesive sheet, the said semiconductor chip means the push-up is peeled from the adhesive sheet, to a position above the push-up by the push-up means and transporting means for said semiconductor chip to the chip mounting unit which is bonded through an adhesive, to convey the the joint portion in the bottom, the Provided on the chip mounter, and via the chip mounter
Curing the adhesive by heating the adhesive
And a heating means for causing the semiconductor chip to be pushed up by the pushing up means and to be joined to a joining portion of the chip mounting device.
【請求項5】 前記半導体チップは、複数の半導体チッ
プが形成された半導体ウェーハの表面に格子状に設けら
れたダイシングラインに沿って所定の深さの切断溝を形
成し、その半導体ウェーハの表面に粘着シートを貼り付
けた後、該半導体ウェーハの裏面側を所定の厚さだけ除
去することにより、チップ単位に分離、分割されること
を特徴とする請求項4に記載の半導体装置の製造装置。
5. The semiconductor chip has a cutting groove of a predetermined depth formed along a dicing line provided in a lattice pattern on a surface of a semiconductor wafer on which a plurality of semiconductor chips are formed, and a surface of the semiconductor wafer is formed. 5. The semiconductor device manufacturing apparatus according to claim 4, wherein the semiconductor wafer is separated and divided into chips by removing a predetermined thickness of the back surface side of the semiconductor wafer after attaching an adhesive sheet to the semiconductor wafer. .
【請求項6】 前記チップ搭載器は、リードフレームま
たは外囲器であることを特徴とする請求項4に記載の半
導体装置の製造装置。
6. The apparatus according to claim 4, wherein the chip mounting device is a lead frame or an envelope.
【請求項7】 前記半導体チップの非素子形成面側に
接着剤を塗布するための塗布手段を備えてなることを
特徴とする請求項4に記載の半導体装置の製造装置。
7. A front side of the non-element forming surface side of the semiconductor chip.
5. The semiconductor device manufacturing apparatus according to claim 4, further comprising an application unit for applying the adhesive.
【請求項8】 粘着シート上に素子形成面側が貼り付け
られてなる半導体チップを、前記粘着シートを破壊せず
突き上げ手段により前記粘着シートを介して突き上げ
ると同時に、前記チップ搭載器上に設けられた加熱手段
を介して前記半導体チップと前記チップ搭載器間の接着
剤を加熱して硬化させることにより前記接着剤を介し
前記半導体チップを前記チップ搭載器上に接合するよ
うにしたことを特徴とする半導体装置の製造方法。
8. A semiconductor chip having an element forming surface adhered on an adhesive sheet without breaking the adhesive sheet.
The pushing means is pushed up through the adhesive sheet by the pushing means, and at the same time, the heating means provided on the chip mounting device is provided.
Bonding between the semiconductor chip and the chip mounter via
By heating and curing the agent, through the adhesive
The method of manufacturing a semiconductor device, characterized in that said semiconductor chip so as to bond onto said chip mounting apparatus Te.
【請求項9】 前記チップ搭載器は、リードフレームま
たは外囲器であることを特徴とする請求項8に記載の半
導体装置の製造方法。
9. The method according to claim 8, wherein the chip mounting device is a lead frame or an envelope.
【請求項10】 前記半導体チップの非素子形成面側に
塗布手段により前記接着剤が塗布されることを特徴とす
る請求項8に記載の半導体装置の製造方法。
10. The method of manufacturing a semiconductor device according to claim 8, wherein the adhesive is applied to a non-element forming surface side of the semiconductor chip by an application unit.
【請求項11】 半導体チップの素子形成面に貼付され
た粘着シートを保持する手段により保持する工程とこの
状態で、前記粘着シートを破壊せずに突き上げ手段によ
り前記半導体チップを該素子形成面側より突き上げて前
記粘着シートから剥離すると同時に、この突き上げ位置
の上方に搬送手段で搬送されるチップ搭載器の接合部に
接着剤を介して前記半導体チップを接合する工程と、前記チップ搭載器上に設けられた加熱手段により前記接
着材を加熱することにより、前記接着剤を硬化させる工
程と からなることを特徴とする半導体装置の製造方法。
11. In this state step of holding the means for holding the pressure-sensitive adhesive sheet stuck on the element formation surface of the semiconductor chip, the element formation surface side of the semiconductor chip by means pushing-up without destroying the adhesive sheet At the same time as being pushed up and peeled from the pressure-sensitive adhesive sheet, at the joint of the chip mounting device conveyed by the conveying means above this pushed-up position
Bonding the semiconductor chip with an adhesive, and connecting the semiconductor chip with a heating means provided on the chip mounter.
A process for curing the adhesive by heating the adhesive.
A method for manufacturing a semiconductor device, comprising:
【請求項12】 前記半導体チップは、複数の半導体チ
ップが形成された半導体ウェーハの表面に格子状に設け
られたダイシングラインに沿って所定の深さの切断溝を
形成し、その半導体ウェーハの表面に粘着シートを貼り
付けた後、該半導体ウェーハの裏面側を所定の厚さだけ
除去することにより、チップ単位に分離、分割されるこ
とを特徴とする請求項11に記載の半導体装置の製造方
法。
12. The semiconductor chip, wherein a cutting groove having a predetermined depth is formed along a dicing line provided in a grid pattern on a surface of the semiconductor wafer on which a plurality of semiconductor chips are formed, and a surface of the semiconductor wafer is formed. 12. The method for manufacturing a semiconductor device according to claim 11, wherein the semiconductor wafer is separated and divided into chips by removing a predetermined thickness of the back surface side of the semiconductor wafer after attaching an adhesive sheet to the semiconductor device. .
【請求項13】 前記チップ搭載器は、リードフレーム
または外囲器であることを特徴とする請求項11に記載
の半導体装置の製造方法。
13. The method according to claim 11, wherein the chip mounting device is a lead frame or an envelope.
【請求項14】 前記半導体チップの非素子形成面側に
塗布手段により前記接着材が塗布されることを特徴とす
る請求項11に記載の半導体装置の製造方法。
14. The method according to claim 11, wherein the adhesive is applied to a non-element forming surface side of the semiconductor chip by an application unit.
JP26416796A 1996-10-04 1996-10-04 Apparatus and method for manufacturing semiconductor device Expired - Fee Related JP3243190B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26416796A JP3243190B2 (en) 1996-10-04 1996-10-04 Apparatus and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26416796A JP3243190B2 (en) 1996-10-04 1996-10-04 Apparatus and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH10112465A JPH10112465A (en) 1998-04-28
JP3243190B2 true JP3243190B2 (en) 2002-01-07

Family

ID=17399392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26416796A Expired - Fee Related JP3243190B2 (en) 1996-10-04 1996-10-04 Apparatus and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3243190B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537057B1 (en) * 1998-07-03 2006-05-03 삼성전자주식회사 Holder assembly for separating chip
TW451372B (en) * 1999-06-17 2001-08-21 Shinkawa Kk Die-holding mechanism, die-packing device and die-bonding device
JP4693805B2 (en) 2007-03-16 2011-06-01 株式会社東芝 Semiconductor device manufacturing apparatus and manufacturing method

Also Published As

Publication number Publication date
JPH10112465A (en) 1998-04-28

Similar Documents

Publication Publication Date Title
JP4266106B2 (en) Adhesive tape peeling device, adhesive tape peeling method, semiconductor chip pickup device, semiconductor chip pickup method, and semiconductor device manufacturing method
KR100312898B1 (en) High speed flip-chip dispensing
KR100639587B1 (en) Protective tape joining method and apparatus using the same as well as protective tape separating method and apparatus using the same
JP4021614B2 (en) Semiconductor element pickup jig, semiconductor element pickup device, semiconductor element pickup method, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus
US6205745B1 (en) High speed flip-chip dispensing
US7060532B2 (en) Manufacturing method of semiconductor device
KR101528852B1 (en) Collet cleaning method and die bonder using the same
JP2006191144A (en) Pickup device and pickup method
TWI733164B (en) Semiconductor manufacturing device, ejector jig and manufacturing method of semiconductor device
JPH10189690A (en) Pick-up device and method of semiconductor chip
JP3243190B2 (en) Apparatus and method for manufacturing semiconductor device
JP3618080B2 (en) Die bonding sheet sticking apparatus and die bonding sheet sticking method
JPH0969553A (en) Method and system for producing semiconductor
JP2000091403A (en) Die pick-up method, semiconductor manufacturing device using the same, and manufacture of semiconductor device
JP3425315B2 (en) Method for manufacturing semiconductor device
JPH07153766A (en) Method and apparatus for jointing ball-shaped bump
JP2849519B2 (en) Semiconductor device bonding equipment
JPH0936147A (en) Semiconductor manufacturing device
JPH06260517A (en) Die bonder
JPH09223728A (en) Pickup method of pellet
JP2005353883A (en) Manufacturing method of semiconductor device
JP2005032828A (en) Manufacturing apparatus of semiconductor device, and method for manufacturing semiconductor device
JPH0964073A (en) Chip monitor and method of connecting chips
JPH1131734A (en) Method for peeling semiconductor element and device therefor
JPH10209248A (en) Push-up device in die bonder

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees