JP3239943B2 - Manufacturing method of semiconductor laser - Google Patents

Manufacturing method of semiconductor laser

Info

Publication number
JP3239943B2
JP3239943B2 JP27930398A JP27930398A JP3239943B2 JP 3239943 B2 JP3239943 B2 JP 3239943B2 JP 27930398 A JP27930398 A JP 27930398A JP 27930398 A JP27930398 A JP 27930398A JP 3239943 B2 JP3239943 B2 JP 3239943B2
Authority
JP
Japan
Prior art keywords
layer
conductivity type
current block
type current
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27930398A
Other languages
Japanese (ja)
Other versions
JP2000091700A (en
Inventor
雄一郎 奥貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27930398A priority Critical patent/JP3239943B2/en
Publication of JP2000091700A publication Critical patent/JP2000091700A/en
Application granted granted Critical
Publication of JP3239943B2 publication Critical patent/JP3239943B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光通信に用いられ
る半導体レーザおよび半導体レーザの製造方法に関し、
特に低しきい値電流、および高均一性を実現可能な半導
体レーザおよび半導体レーザの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser used for optical communication and a method for manufacturing the semiconductor laser.
In particular, the present invention relates to a semiconductor laser capable of realizing a low threshold current and high uniformity, and a method of manufacturing the semiconductor laser.

【0002】[0002]

【従来の技術】近年、光通信は、長距離の大容量の幹線
系からアクセス系へと普及しつつある。アクセス系で用
いられる光通信用レーザには、低消費電力、即ち、低し
きい値電流、高効率であることに加え、低コストである
ことが求められることから、特性の高均一化による歩留
の向上を実現することが必要となっている。
2. Description of the Related Art In recent years, optical communication has been spreading from a long-distance, large-capacity trunk system to an access system. Lasers for optical communication used in access systems are required to have low power consumption, that is, low threshold current, high efficiency, and low cost. It is necessary to improve the stay.

【0003】これらを実現する有力な技術として、例え
ば、特開平8−330665に示されるような全選択M
OVPE(Metal organic vapor
phase epitaxy)成長型レーザがある。こ
の方法においては、活性層を含むメサは、2本の誘電体
膜からなる成長阻止マスクに挟まれた領域に形成され、
活性層の幅は、成長阻止マスクの開口幅により決定され
る。この方法によれば、ウェットエッチングにより活性
層メサを形成する方法よりも、精度良く活性層幅を決定
することができるため、特性の均一化に有効である。ま
た、成長阻止マスクの幅により、活性層のバンドギャッ
プを制御することができるため、光集積素子の製造にも
適している。
As a promising technique for realizing these, for example, an all-selection M as disclosed in JP-A-8-330665 is disclosed.
OVPE (Metal organic vapor)
phase epitaxy). In this method, a mesa including an active layer is formed in a region sandwiched between growth inhibition masks formed of two dielectric films,
The width of the active layer is determined by the opening width of the growth blocking mask. According to this method, the width of the active layer can be determined more accurately than the method of forming the active layer mesa by wet etching, which is effective in making the characteristics uniform. Further, since the band gap of the active layer can be controlled by the width of the growth prevention mask, it is suitable for manufacturing an optical integrated device.

【0004】この従来の方法について、図17乃至図2
0を参照して説明する。図17に示すように、n型In
P基板1の(001)面上に、1対のSiO2膜2を<
110>方向にストライプ状に形成する。次に、有機金
属気相成長法(MOVPE成長法)により、n型InP
クラッド層3(キャリア濃度1×1018cm-3、層厚1
50nm)、InGaAsPガイド層(波長組成1.1
3μm、InPに格子整合、層厚60nm)、InGa
AsPウェル層(波長組成1.29μm、歪量0.7
%、層厚5nm)とInGaAsPバリア層(波長組成
1.13μm、InPに格子整合、層厚8nm)からな
る多重量子井戸活性層(ウェル層数7)、InGaAs
Pガイド層(波長組成1.13μm、InPに格子整
合、層厚60nm)の3層からなる導波路層4、p型I
nPクラッド層5(キャリア濃度7×1017cm-3、層
厚200nm)を形成する(図18)。
FIGS. 17 to 2 show the conventional method.
0 will be described. As shown in FIG.
On the (001) plane of the P substrate 1, a pair of SiO 2 films 2
110> direction. Next, n-type InP is grown by metal organic chemical vapor deposition (MOVPE).
Cladding layer 3 (carrier concentration 1 × 10 18 cm −3 , layer thickness 1
50 nm), InGaAsP guide layer (wavelength composition 1.1)
3 μm, lattice matched to InP, layer thickness 60 nm), InGa
AsP well layer (wavelength composition 1.29 μm, strain 0.7
%, A layer thickness of 5 nm) and an InGaAsP barrier layer (wavelength composition: 1.13 μm, lattice matching to InP, layer thickness: 8 nm), a multiple quantum well active layer (well layer number: 7), InGaAs
Waveguide layer 4 composed of three layers of a P guide layer (wavelength composition: 1.13 μm, lattice matching to InP, layer thickness: 60 nm), p-type I
An nP cladding layer 5 (carrier concentration 7 × 10 17 cm −3 , layer thickness 200 nm) is formed (FIG. 18).

【0005】次に、上記p型InPクラッド層5の頂部
にSiO2膜6を形成し、有機金属気相成長法によりp
型InP電流ブロック層7(キャリア濃度6×1017
-3、層厚0.6μm)、n型InP電流ブロック層8
(キャリア濃度3×1018cm-3、層厚0.6μm)を
形成する(図19)。その後、SiO2膜6を除去し、
全面にp型InPクラッド層(キャリア濃度1×1018
cm-3、層厚2μm)9、p型InGaAsコンタクト
層(キャリア濃度5×1018cm-3、層厚0.3μm)
を形成する(図20)。
Next, an SiO 2 film 6 is formed on the top of the p-type InP cladding layer 5 and the p-type InP cladding layer 5 is formed by metal organic chemical vapor deposition.
-Type InP current blocking layer 7 (carrier concentration 6 × 10 17 c
m −3 , layer thickness 0.6 μm), n-type InP current blocking layer 8
(Carrier concentration: 3 × 10 18 cm −3 , layer thickness: 0.6 μm) (FIG. 19). After that, the SiO 2 film 6 is removed,
A p-type InP cladding layer (carrier concentration 1 × 10 18)
cm -3 , layer thickness 2 μm) 9, p-type InGaAs contact layer (carrier concentration 5 × 10 18 cm -3 , layer thickness 0.3 μm)
Is formed (FIG. 20).

【0006】上記方法を用いて作製された半導体レーザ
は、導波路幅が精度良く制御されているため、特性の高
均一化を実現することができる。
[0006] The semiconductor laser manufactured by the above method can control the waveguide width with high precision, so that the characteristics can be made highly uniform.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、従来例
の方法により作製された半導体レーザの問題点は、しき
い値電流が高いことにある。その理由は、n型電流ブロ
ック層8の<111>方向の層厚(図21におけるt)
が薄いからである。
However, a problem of the semiconductor laser manufactured by the conventional method is that the threshold current is high. The reason is that the layer thickness of the n-type current block layer 8 in the <111> direction (t in FIG. 21).
Is thin.

【0008】即ち、p型電流ブロック層7とn型電流ブ
ロック層8はいずれも(111)B面、及び(001)
面という平面で構成されているが、InPの(111)
B面への成長速度は、(001)面上への成長速度と比
較して非常に小さいため、n型電流ブロック層8は、図
19に示すように、<001>方向には厚く、<111
>方向には非常に薄い形状となってしまう。
That is, both the p-type current block layer 7 and the n-type current block layer 8 have the (111) B plane and the (001)
Although it is composed of a plane called a plane, the InP (111)
Since the growth rate on the B-plane is much lower than the growth rate on the (001) plane, the n-type current blocking layer 8 is thick in the <001> direction as shown in FIG. 111
> Direction becomes very thin.

【0009】このn型電流ブロック層8の<111>方
向の層厚としきい値電流との相関を調査した結果、図2
2に示すように、n型電流ブロック層8の<111>方
向の層厚の増加に伴って、しきい値電流が減少すること
がわかった。図22において、縦軸はしきい値電流(単
位はミリアンペア(mA))を表し、横軸はn型電流ブ
ロック層の<111>方向の厚さ(単位はマイクロメー
トル(μm))を表している。
As a result of examining the correlation between the thickness of the n-type current block layer 8 in the <111> direction and the threshold current, FIG.
As shown in FIG. 2, it was found that the threshold current decreased as the layer thickness of the n-type current blocking layer 8 in the <111> direction increased. In FIG. 22, the vertical axis represents the threshold current (unit is milliampere (mA)), and the horizontal axis represents the thickness (unit is micrometer (μm)) of the n-type current block layer in the <111> direction. I have.

【0010】図22より、n型電流ブロック層8の<1
11>方向の層厚は、少なくとも0.05μm以上必要
であるが、従来構造の素子では、n型電流ブロック層8
の<111>方向の層厚を精度良く制御することが困難
であった。
FIG. 22 shows that n <1
The layer thickness in the 11> direction needs to be at least 0.05 μm or more.
It is difficult to accurately control the layer thickness in the <111> direction.

【0011】本発明はこのような状況に鑑みてなされた
ものであり、第1導電型電流ブロック層の<111>方
向の層厚を厚く形成することにより、しきい値電流の低
い半導体レーザを提供することができるようにするもの
である。
The present invention has been made in view of such a situation, and a semiconductor laser having a low threshold current can be provided by forming the first conductive type current block layer to be thick in the <111> direction. That can be provided.

【0012】[0012]

【課題を解決するための手段】請求項1に記載の半導体
レーザの製造方法は、第1導電型半導体基板上に、有機
金属気相成長法により、選択成長を用いて形成された活
性層を含むダブルへテロ構造からなるメサと、メサの頂
部を除く部分に、選択成長により形成された、少なくと
も第2導電型電流ブロック層を含む半導体層と、第2導
電型電流ブロック層上に形成された第1導電型電流ブロ
ック層と、メサおよび第1導電型電流ブロック層全面上
に少なくとも第2導電型クラッド層を有し、第2導電型
クラッド層と第1導電型電流ブロック層との界面が、
(001)面と(111)B面からなる半導体レーザの
製造方法であって、第2導電型電流ブロック層の成長完
了後に、第2導電型電流ブロック層の成長を停止させ、
第1の基準温度に昇温し、所定の時間だけ待機し、(0
01)面と(111)B面からなる第2導電型電流ブロ
ック層の表面形状を曲面状に変形させる第1の工程と、
第2の基準温度に降温し、第1導電型電流ブロック層を
形成する第2の工程とを含むことを特徴とする。 請求項
2に記載の半導体レーザの製造方法は、第1導電型半導
体基板上に、有機金属気相成長法により、選択成長を用
いて形成された活性層を含むダブルへテロ構造からなる
メサと、メサの頂部を除く部分に、選択成長により形成
された、少なくとも第2導電型電流ブロック層を含む半
導体層と、第2導電型電流ブロック層上に形成された第
1導電型電流ブロック層と、メサおよび第1導電型電流
ブロック層全面上に少なくとも第2導電型クラッド層を
有し、第2導電型クラッド層と第1導電型電流ブロック
層との界面が、(001)面と(111)B面からなる
半導体レーザの製造方法であって、第2導電型電流ブロ
ック層の成長完了後に、第2導電型電流ブロック層の成
長を停止させ、V族原料ガス流量を第1の基準流量まで
増加させ、所定の時間だけ待機し、(001)面と(1
11)B面からなる第2導電型電流ブロック層の表面形
状を曲面状に変形させる第1の工程と、V族原料ガス流
量を第2の基準流量に戻し、第1導電型電流ブロック層
を形成する第2工程とを含むことを特徴とする。 また、
V族原料ガスはPH 3 であるようにすることができる。
本発明の半導体レーザの製造方法においては、第2導電
型電流ブロック層の成長完了後に、第2導電型電流ブロ
ック層の成長を停止させ、第1の基準温度に昇温し、所
定の時間だけ待機し、(001)面と(111)B面か
らなる第2導電型電流ブロック層の表面形状を曲面状に
変形させる第1の工程と、第2の基準温度に降温し、第
1導電型電流ブロック層を形成する第2の工程とを含
む。あるいは、第2導電型電流ブロック層の成長完了後
に、第2導電型電流ブロック層の成長を停止させ、V族
原料ガス流量を第1の基準流量まで増加させ、所定の時
間だけ待機し、(001)面と(111)B面からなる
第2導電型電流ブロック層の表面形状を曲面状に変形さ
せる第1の工程と、V族原料ガス流量を第2の基準流量
に戻し、第1導電型電流ブロック層を形成する第2工程
とを含む。
A semiconductor according to claim 1.
The method of manufacturing a laser includes the steps of:
Activities formed using selective growth by metal vapor deposition
Mesa consisting of a double heterostructure including a sexual layer and the top of the mesa
Except for the part, at least formed by selective growth,
A semiconductor layer including a current blocking layer of the second conductivity type;
The first conductivity type current block formed on the current type current block layer
Over the entire surface of the mesa and the first conductivity type current blocking layer.
Having at least a second conductivity type cladding layer,
The interface between the cladding layer and the first conductivity type current blocking layer is
Of a semiconductor laser comprising a (001) plane and a (111) B plane
A method of manufacturing, wherein the growth of a second conductivity type current block layer is completed.
After completion, the growth of the second conductivity type current blocking layer is stopped,
The temperature is raised to the first reference temperature, and waits for a predetermined time.
A current blower of the second conductivity type consisting of the (01) plane and the (111) B plane
A first step of deforming the surface shape of the backing layer into a curved surface;
The temperature is lowered to the second reference temperature, and the first conductivity type current blocking layer is removed.
And a second step of forming. Claim
2. The method of manufacturing a semiconductor laser according to item 2.
Selective growth on metal substrate by metalorganic vapor phase epitaxy
Consists of a double heterostructure including an active layer formed by
Formed by selective growth on the mesa and the part except the top of the mesa
Half including at least the second conductivity type current blocking layer
A conductive layer, and a second conductive type current blocking layer formed on the second conductive type current blocking layer.
One conductivity type current blocking layer, mesa and first conductivity type current
At least a second conductivity type clad layer is formed on the entire surface of the block layer.
Having a second conductivity type cladding layer and a first conductivity type current block
The interface with the layer consists of the (001) plane and the (111) B plane
A method of manufacturing a semiconductor laser, comprising:
After the completion of the growth of the backing layer, the formation of the second conductivity type current blocking layer is performed.
Length and stop the group V source gas flow to the first reference flow
Increase, wait for a predetermined time, (001) plane and (1)
11) Surface shape of second-conductivity-type current block layer composed of surface B
First step of deforming the shape into a curved surface, and a group V source gas flow
Returning the flow rate to the second reference flow rate,
And forming a second step. Also,
V group material gas can be such that PH 3.
In the method for manufacturing a semiconductor laser according to the present invention, the second conductive
After the completion of the growth of the current block layer of the second conductivity type,
The growth of the backing layer is stopped, and the temperature is raised to the first reference temperature.
Wait for a certain amount of time and check whether the (001) plane and the (111) B plane
Surface of the second conductivity type current block layer made of
A first step of deforming, and cooling to a second reference temperature;
A second step of forming a one conductivity type current block layer.
No. Alternatively, after completion of the growth of the second conductivity type current block layer.
Then, the growth of the second conductivity type current blocking layer is stopped,
Increase the source gas flow rate to the first reference flow rate and
Wait for a while and consist of (001) plane and (111) B plane
The surface shape of the current block layer of the second conductivity type is changed to a curved surface.
A first step of causing the group V source gas flow to a second reference flow rate
And forming a first conductivity type current block layer in the second step
And

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図1乃至図16を参照して詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to FIGS.

【0014】(第1の実施の形態) 図1乃至図10は、本発明の半導体レーザの製造方法に
よって製造された半導体レーザの第1の実施の形態の構
成例を示すブロック図である。図1に示すように、第1
の実施の形態においては、第1導電型半導体基板(n型
InP基板)1の(001)面上に、1対の誘電体膜
(SiO2膜)2を<110>方向にストライプ状に形
成する(図1)。次に、有機金属気相成長法により、第
1導電型クラッド層3、ガイド層と活性層からなる導波
路層4,第2導電型クラッド層5を形成する(図2)。
次に、上記第2導電型クラッド層5の頂部に、誘電体膜
6を形成した後、有機金属気相成長法により、少なくと
も第2導電型電流ブロック層7を含む半導体層を形成す
る。このとき、第2導電型電流ブロック層7の表面は、
(001)面と(111)B面から構成される(図
3)。
(First Embodiment) FIGS. 1 to 10 show a method of manufacturing a semiconductor laser according to the present invention.
FIG. 2 is a block diagram illustrating a configuration example of a semiconductor laser manufactured according to the first embodiment. As shown in FIG.
In the embodiment, a pair of dielectric films (SiO 2 films) 2 are formed in a stripe shape in the <110> direction on the (001) plane of a first conductivity type semiconductor substrate (n-type InP substrate) 1. (FIG. 1). Next, the first conductivity type clad layer 3, the waveguide layer 4 including the guide layer and the active layer 4, and the second conductivity type clad layer 5 are formed by metal organic chemical vapor deposition (FIG. 2).
Next, after a dielectric film 6 is formed on the top of the second conductivity type clad layer 5, a semiconductor layer including at least the second conductivity type current blocking layer 7 is formed by metal organic chemical vapor deposition. At this time, the surface of the second conductivity type current blocking layer 7
It is composed of a (001) plane and a (111) B plane (FIG. 3).

【0015】次に、一旦、第2導電型電流ブロック層7
の成長を中止させ、温度を通常の電流ブロック層の成長
温度よりも高くする。この間に、第2導電型電流ブロッ
ク層7の表面は、マストランスポートにより曲面状に変
形する(図4)。その後、通常の電流ブロック層の成長
温度に降温し、第1導電型電流ブロック層8を成長させ
ると、図5に示すように、第2導電型電流ブロック層7
と第1導電型電流ブロック層8との界面が曲面であり、
かつ第1導電型電流ブロック層8の表面が(001)面
および(111)B面からなる構造となる。
Next, the current blocking layer 7 of the second conductivity type is
Is stopped, and the temperature is made higher than the normal growth temperature of the current blocking layer. During this time, the surface of the second conductivity type current blocking layer 7 is deformed into a curved surface by mass transport (FIG. 4). Thereafter, the temperature is lowered to the normal growth temperature of the current block layer, and the first conductivity type current block layer 8 is grown, as shown in FIG.
The interface between the first conductive type current blocking layer 8 and the first conductive type current blocking layer 8 is a curved surface,
In addition, the surface of the first conductivity type current blocking layer 8 has a (001) plane and a (111) B plane.

【0016】その後、誘電体膜6を除去し、有機金属気
相成長法により、第2導電型クラッド層9、及び第2導
電型コンタクト層10を形成する。この方法により、第
2導電型電流ブロック層7と第1導電型電流ブロック層
8との界面が曲面で構成され、第1導電型電流ブロック
層8の<111>方向の層厚が0.05μm以上と従来
構造のものと比べて厚い半導体レーザが製造される(図
6)。
Thereafter, the dielectric film 6 is removed, and a second conductivity type cladding layer 9 and a second conductivity type contact layer 10 are formed by metal organic chemical vapor deposition. According to this method, the interface between the second-conductivity-type current block layer 7 and the first-conductivity-type current block layer 8 has a curved surface, and the thickness of the first-conductivity-type current block layer 8 in the <111> direction is 0.05 μm. As described above, a semiconductor laser thicker than that of the conventional structure is manufactured (FIG. 6).

【0017】上記第1の実施の形態に示した方法で製造
された半導体レーザは、第1導電型電流ブロック層8の
<111>方向の厚さ(図7におけるt)を、0.05
μm以上と厚くすることができるため、従来構造の半導
体レーザと比べて漏れ電流を小さくするとともに、しき
い値電流の低減を図ることができる。
In the semiconductor laser manufactured by the method described in the first embodiment, the thickness (t in FIG. 7) of the first conductivity type current block layer 8 in the <111> direction is set to 0.05.
Since the thickness can be increased to μm or more, the leakage current and the threshold current can be reduced as compared with a semiconductor laser having a conventional structure.

【0018】(第1の実施例)次に、本発明の第1の実
施の形態に関する第1の実施例について、図1を参照し
て詳細に説明する。
(First Example) Next, a first example of the first embodiment of the present invention will be described in detail with reference to FIG.

【0019】n型InP基板1の(001)面上に、1
対のSiO2膜2を<110>方向にストライプ状に形
成する(図1)。SiO2膜2の幅は5μm、開口幅は
1.5μmである。次に、有機金属気相成長法により、
n型InPクラッド層3(キャリア濃度1×1018cm
-3、層厚150nm)、InGaAsPガイド層(波長
組成1.13μm、InPに格子整合、層厚60n
m)、InGaAsPウェル層(波長組成1.29μ
m、歪量0.7%、層厚5nm)とInGaAsPバリ
ア層(波長組成1.13μm、InPに格子整合、層厚
8nm)からなる多重量子井戸活性層(ウェル層数
7)、InGaAsPガイド層(波長組成1.13μ
m、InPに格子整合、層厚60nm)の3層からなる
導波路層4、p型InPクラッド層5(キャリア濃度7
×1017cm-3、層厚200nm)を形成する(図
2)。
On the (001) plane of the n-type InP substrate 1, 1
A pair of SiO 2 films 2 are formed in a stripe shape in the <110> direction (FIG. 1). The width of the SiO 2 film 2 is 5 μm, and the opening width is 1.5 μm. Next, by metal organic chemical vapor deposition,
n-type InP cladding layer 3 (carrier concentration 1 × 10 18 cm
-3 , layer thickness 150 nm), InGaAsP guide layer (wavelength composition 1.13 μm, lattice matching with InP, layer thickness 60 n)
m), InGaAsP well layer (wavelength composition 1.29 μm)
m, strain 0.7%, layer thickness 5 nm) and an InGaAsP barrier layer (wavelength composition 1.13 μm, lattice matching to InP, layer thickness 8 nm), a multiple quantum well active layer (well layer number: 7), InGaAsP guide layer (Wavelength composition 1.13μ
a waveguide layer 4 composed of three layers, lattice matched to m and InP, having a layer thickness of 60 nm, and a p-type InP clad layer 5 (carrier concentration 7).
× 10 17 cm -3 , thickness 200 nm) (FIG. 2).

【0020】次に、p型InPクラッド層5の頂部にS
iO2膜6を形成し、有機金属気相成長法により、p型
InP電流ブロック層7(キャリア濃度6×1017cm
-3、層厚0.6μm)を、成長温度575℃、成長圧力
760Torr、トリメチルインジウム(TMIn)流
量770cc/秒(min)、ホスフィン(PH3)流
量250cc/minの条件で成長する。このとき、p
型InP電流ブロック層7の表面は、(001)面と
(111)B面からなっている(図3)。
Next, on the top of the p-type InP cladding layer 5, S
An iO 2 film 6 is formed, and a p-type InP current blocking layer 7 (carrier concentration of 6 × 10 17 cm) is formed by metal organic chemical vapor deposition.
-3 , layer thickness 0.6 μm) under the conditions of a growth temperature of 575 ° C., a growth pressure of 760 Torr, a flow rate of trimethylindium (TMIn) of 770 cc / sec (min), and a flow rate of phosphine (PH 3 ) of 250 cc / min. At this time, p
The surface of the type InP current block layer 7 is composed of a (001) plane and a (111) B plane (FIG. 3).

【0021】次に、トリメチルインジウムの供給を中止
して、p型InP電流ブロック層7の成長を停止させ、
温度を625℃に昇温して5分間待機する。すると、
(001)面と(111)B面から構成されていたp型
InP電流ブロック層7の表面は、マストランスポート
が促進されて曲面状へと変化する(図4)。その後、温
度を575℃に戻し、トリメチルインジウムを供給して
成長を再開させ、n型InP電流ブロック層8(キャリ
ア濃度3×1018cm-3、層厚0.6μm)を形成する
(図5)。
Next, the supply of trimethylindium is stopped, and the growth of the p-type InP current blocking layer 7 is stopped.
The temperature is raised to 625 ° C. and waits for 5 minutes. Then
The surface of the p-type InP current block layer 7 composed of the (001) plane and the (111) B plane changes to a curved surface due to enhanced mass transport (FIG. 4). Thereafter, the temperature is returned to 575 ° C., growth is restarted by supplying trimethylindium, and an n-type InP current blocking layer 8 (carrier concentration 3 × 10 18 cm −3 , layer thickness 0.6 μm) is formed (FIG. 5). ).

【0022】その後、SiO2膜6を除去し、全面にp
型InPクラッド層9(キャリア濃度1×1018
-3、層厚2μm)、p型InGaAsコンタクト層1
0(キャリア濃度5×1018cm-3、層厚0.3μm)
を形成する(図6)。
Thereafter, the SiO 2 film 6 is removed, and p
Type InP cladding layer 9 (carrier concentration 1 × 10 18 c
m −3 , layer thickness 2 μm), p-type InGaAs contact layer 1
0 (carrier concentration 5 × 10 18 cm -3 , layer thickness 0.3 μm)
Is formed (FIG. 6).

【0023】(第2の実施例)次に本発明の第1の実施
の形態に関する第2の実施例について、スポットサイズ
変換器集積レーザを例に、図8乃至図10を参照して詳
細に説明する。
(Second Embodiment) Next, a second embodiment according to the first embodiment of the present invention will be described in detail with reference to FIGS. 8 to 10 using a spot size converter integrated laser as an example. explain.

【0024】n型InP基板1の(001)面上に、1
対のSiO2膜12を<110>方向にストライプ状に
形成する(図8)。SiO2膜12の幅は、レーザ部で
25μmであり、スポットサイズ変換部で25μmから
5μmへと変化している。また、SiO2膜12の開口
幅は1.5μm、レーザ部の長さは300μm、スポッ
トサイズ変換部の長さは200μmである。
On the (001) plane of the n-type InP substrate 1, 1
A pair of SiO 2 films 12 are formed in a stripe shape in the <110> direction (FIG. 8). The width of the SiO 2 film 12 is 25 μm in the laser part, and changes from 25 μm to 5 μm in the spot size conversion part. The opening width of the SiO 2 film 12 is 1.5 μm, the length of the laser section is 300 μm, and the length of the spot size conversion section is 200 μm.

【0025】次に、有機金属気相成長法により、n型I
nPクラッド層13(キャリア濃度1×1018cm-3
層厚150nm)、InGaAsPガイド層(波長組成
1.13μm、InPに格子整合、層厚60nm)、I
nGaAsPウェル層(波長組成1.29μm、歪量
0.7%、層厚5nm)とInGaAsPバリア層(波
長組成1.13μm、InPに格子整合、層厚8nm)
からなる多重量子井戸活性層(ウェル層数7)、InG
aAsPガイド層(波長組成1.13μm、InPに格
子整合、層厚60nm)の3層からなる導波路層14、
p型InPクラッド層15(キャリア濃度7×1017
-3、層厚200nm)を形成する(図9)。
Next, the n-type I
nP cladding layer 13 (carrier concentration 1 × 10 18 cm −3 ,
InGaAsP guide layer (wavelength composition: 1.13 μm, lattice matching to InP, layer thickness: 60 nm), I
nGaAsP well layer (wavelength composition 1.29 μm, strain 0.7%, layer thickness 5 nm) and InGaAsP barrier layer (wavelength composition 1.13 μm, lattice matching to InP, layer thickness 8 nm)
Quantum well active layer (7 well layers) made of InG
a waveguide layer 14 composed of three layers of an aAsP guide layer (wavelength composition: 1.13 μm, lattice matching to InP, layer thickness: 60 nm)
p-type InP cladding layer 15 (carrier concentration 7 × 10 17 c
m −3 , thickness 200 nm) (FIG. 9).

【0026】なお、組成、歪量、及び層厚はいずれもレ
ーザ部における値であり、スポットサイズ変換部におい
ては、マスク幅(SiO2膜12の幅)の減少に伴い、
導波路層14の層厚はおよそ1/3へと減少する。その
後、p型InPクラッド層15の頂部にSiO2膜16
を形成し(図10)、第1の実施例の場合と同様の方法
により、電流ブロック層、クラッド層、及びコンタクト
層を形成する。
The composition, the amount of strain, and the layer thickness are all values in the laser portion. In the spot size conversion portion, as the mask width (the width of the SiO 2 film 12) decreases,
The thickness of the waveguide layer 14 is reduced to about 1/3. Thereafter, an SiO 2 film 16 is formed on the top of the p-type InP cladding layer 15.
(FIG. 10), and a current blocking layer, a cladding layer, and a contact layer are formed in the same manner as in the first embodiment.

【0027】このようにして作製されたスポットサイズ
変換器集積レーザにおいては、スポットサイズ変換部に
おける導波路層厚の減少により、光の閉じ込めが弱くな
ることから、スポットサイズ変換部において光のスポッ
トサイズが拡大し、レンズなしで光ファイバとの良好な
結合効率が得られる。このような半導体レーザと他の機
能とを集積化した素子についても、本発明を適用するこ
とで、しきい値電流の低減を図ることができる。
In the spot size converter integrated laser manufactured as described above, the confinement of light is weakened due to the decrease in the thickness of the waveguide layer in the spot size conversion section. And good coupling efficiency with an optical fiber can be obtained without a lens. By applying the present invention to a device in which such a semiconductor laser and other functions are integrated, the threshold current can be reduced.

【0028】(第2の実施の形態)次に、本発明の第2
の実施の形態について、図1乃至図7を参照して詳細に
説明する。
(Second Embodiment) Next, a second embodiment of the present invention will be described.
The embodiment will be described in detail with reference to FIGS.

【0029】第1導電型半導体基板1の(001)面上
に、1対の誘電体膜2を<110>方向にストライプ状
に形成する(図1)。次に、有機金属気相成長法により
第1導電型クラッド層3、ガイド層と活性層からなる導
波路層4、第2導電型クラッド層5を形成する(図
2)。次に、上記第2導電型クラッド層5の頂部に誘電
体膜6を形成した後、有機金属気相成長法により、少な
くとも第2導電型電流ブロック層7を形成する。このと
き、第2導電型電流ブロック層7の表面は、(001)
面と(111)B面から構成される(図3)。
On the (001) plane of the first conductivity type semiconductor substrate 1, a pair of dielectric films 2 are formed in stripes in the <110> direction (FIG. 1). Next, a first conductivity type cladding layer 3, a waveguide layer 4 composed of a guide layer and an active layer, and a second conductivity type cladding layer 5 are formed by metal organic chemical vapor deposition (FIG. 2). Next, after forming the dielectric film 6 on the top of the second conductivity type clad layer 5, at least the second conductivity type current blocking layer 7 is formed by metal organic chemical vapor deposition. At this time, the surface of the second conductivity type current block layer 7 is (001)
It comprises a plane and a (111) B plane (FIG. 3).

【0030】次に、一旦、第2導電型電流ブロック層7
の成長を中止させ、V族原料ガス流量を増加させる。こ
の間に、第2導電型電流ブロック層7の表面は、マスト
ランスポートにより曲面状に変形する(図4)。その
後、通常のV族原料ガス流量に戻し、第1導電型電流ブ
ロック層8を成長させると、図5に示したように、第2
導電型電流ブロック層7と第1導電型電流ブロック層8
との界面が曲面であり、かつ第1導電型電流ブロック層
8の表面が(001)面および(111)B面からなる
構造となる。
Next, the current blocking layer 7 of the second conductivity type is
Is stopped and the flow rate of the group V source gas is increased. During this time, the surface of the second conductivity type current blocking layer 7 is deformed into a curved surface by mass transport (FIG. 4). Thereafter, the flow rate is returned to the normal group V source gas, and the first conductivity type current block layer 8 is grown, as shown in FIG.
Conductive current block layer 7 and first conductive current block layer 8
Is a curved surface, and the surface of the first-conductivity-type current block layer 8 has a (001) plane and a (111) B plane.

【0031】その後、誘電体膜6を除去し、有機金属気
相成長法により、第2導電型クラッド層9及び第2導電
型コンタクト層10を形成する。この方法により、図6
に示したように、第2導電型電流ブロック層7と第1導
電型電流ブロック層8との界面が曲面で構成され、第1
導電型電流ブロック層8の<111>方向の層厚が0.
05μm以上と従来構造のものと比べて厚い半導体レー
ザを製造することができる。
Thereafter, the dielectric film 6 is removed, and a second conductivity type cladding layer 9 and a second conductivity type contact layer 10 are formed by metal organic chemical vapor deposition. By this method, FIG.
As shown in (1), the interface between the second conductivity type current blocking layer 7 and the first conductivity type current blocking layer 8 is formed of a curved surface,
The layer thickness of the conductive type current block layer 8 in the <111> direction is set to 0.
It is possible to manufacture a semiconductor laser having a thickness of not less than 05 μm as compared with the conventional structure.

【0032】上記実施の形態に示した方法により製造さ
れた半導体レーザは、第1導電型電流ブロック層8の<
111>方向の厚さ(図7におけるt)を0.05μm
以上と厚くすることができるため、従来構造の半導体レ
ーザと比べて漏れ電流を小さくするとともに、しきい値
電流の低減を図ることができる。
The semiconductor laser manufactured by the method described in the above embodiment has a structure in which the current blocking layer 8 of the first conductivity type is
The thickness in the 111> direction (t in FIG. 7) is 0.05 μm
Since the thickness can be increased as described above, the leakage current can be reduced and the threshold current can be reduced as compared with the semiconductor laser having the conventional structure.

【0033】(実施例)次に、本発明の第2の実施の形
態に関する実施例について、図11乃至図16を参照し
て詳細に説明する。
(Example) Next, an example according to the second embodiment of the present invention will be described in detail with reference to FIGS.

【0034】p型InP基板31の(001)面上に、
1対のSiO2膜32を<110>方向にストライプ状
に形成する(図11)。このSiO2膜32の幅は5μ
m、開口幅は1.5μmである。
On the (001) plane of the p-type InP substrate 31,
A pair of SiO 2 films 32 are formed in a stripe shape in the <110> direction (FIG. 11). The width of the SiO 2 film 32 is 5 μm.
m, and the opening width is 1.5 μm.

【0035】次に、有機金属気相成長法により、p型I
nPクラッド層33(キャリア濃度7×1017cm-3
層厚150nm)、InGaAsPガイド層(波長組成
1.13μm、InPに格子整合、層厚60nm)、I
nGaAsPウェル層(波長組成1.29μm、歪量
0.7%、層厚5nm)とInGaAsPバリア層(波
長組成1.13μm、InPに格子整合、層厚8nm)
からなる多重量子井戸活性層(ウェル層数7)、InG
aAsPガイド層(波長組成1.13μm、InPに格
子整合、層厚60nm)の3層からなる導波路層34、
n型InPクラッド層35(キャリア濃度1×1018
-3、層厚200nm)を形成する(図12)。
Next, p-type I
nP cladding layer 33 (carrier concentration 7 × 10 17 cm −3 ,
InGaAsP guide layer (wavelength composition: 1.13 μm, lattice matching to InP, layer thickness: 60 nm), I
nGaAsP well layer (wavelength composition 1.29 μm, strain 0.7%, layer thickness 5 nm) and InGaAsP barrier layer (wavelength composition 1.13 μm, lattice matching to InP, layer thickness 8 nm)
Quantum well active layer (7 well layers) made of InG
a waveguide layer 34 composed of three layers of an aAsP guide layer (wavelength composition: 1.13 μm, lattice matching to InP, layer thickness: 60 nm);
n-type InP cladding layer 35 (carrier concentration 1 × 10 18 c
m −3 , thickness 200 nm) (FIG. 12).

【0036】次に、n型InPクラッド層35の頂部に
SiO2膜36を形成し、有機金属気相成長法により、
p型InP電流ブロック層37(キャリア濃度6×10
17cm-3、層厚0.2μm)、n型InP電流ブロック
層38(キャリア濃度1×1018cm-3、層厚0.4μ
m)を、成長温度625℃、成長圧力760Torr、
トリメチルインジウム流量770cc/min、PH3
流量60cc/minの条件で成長させる。このとき、
n型InP電流ブロック層38の表面は(001)面と
(111)B面からなっている(図13)。
Next, an SiO 2 film 36 is formed on the top of the n-type InP cladding layer 35 and is formed by metal organic chemical vapor deposition.
p-type InP current blocking layer 37 (carrier concentration 6 × 10
17 cm −3 , layer thickness 0.2 μm), n-type InP current blocking layer 38 (carrier concentration 1 × 10 18 cm −3 , layer thickness 0.4 μm)
m), the growth temperature is 625 ° C., the growth pressure is 760 Torr,
Trimethylindium flow rate 770cc / min, PH 3
It is grown under the condition of a flow rate of 60 cc / min. At this time,
The surface of the n-type InP current block layer 38 has a (001) plane and a (111) B plane (FIG. 13).

【0037】次に、トリメチルインジウムの供給を中止
して、成長を停止させ、PH3流量を250cc/mi
nへと増加させ、5分間待機する。すると、(001)
面と(111)B面から構成されていたn型InP電流
ブロック層38の表面は、マストランスポートが促進さ
れて曲面状へと変化する(図14)。その後、PH3
量を60cc/minに戻し、p型InP電流ブロック
層39(キャリア濃度1×1018cm-3、層厚0.6μ
m)を形成する(図15)。
Next, the supply of trimethylindium was stopped, the growth was stopped, and the PH 3 flow rate was set to 250 cc / mi.
n and wait 5 minutes. Then (001)
The surface of the n-type InP current blocking layer 38 composed of the (111) B plane and the (111) B plane changes into a curved surface due to the promotion of mass transport (FIG. 14). Thereafter, the PH 3 flow rate was returned to 60 cc / min, and the p-type InP current blocking layer 39 (carrier concentration 1 × 10 18 cm −3 , layer thickness 0.6 μm)
m) (FIG. 15).

【0038】その後、SiO2膜36を除去し、全面に
n型InPクラッド層40(キャリア濃度3×1018
-3、層厚2μm)を形成する(図16)。
Thereafter, the SiO 2 film 36 is removed, and the n-type InP cladding layer 40 (carrier concentration 3 × 10 18 c) is formed on the entire surface.
m −3 , a layer thickness of 2 μm) (FIG. 16).

【0039】このような構成としても、上記実施の形態
の場合と同様の効果を得ることができる。
With such a configuration, the same effect as in the above embodiment can be obtained.

【0040】以上説明したように、上記各実施の形態に
おいては、しきい値電流の低減を実現することができ
る。その理由は、第1導電型電流ブロック層の<111
>方向の厚さが0.05μm以上と、従来構造と比較し
て厚いため、漏れ電流を小さくできるからである。
As described above, in each of the above embodiments, a reduction in threshold current can be realized. The reason is that the <111>
This is because the leakage current can be reduced because the thickness in the direction> 0.05 μm or more, which is thicker than the conventional structure.

【0041】上記第1の実施の形態の第1の実施例にお
いて、n型電流ブロック層の<111>方向の厚さを精
度良く制御することができることにより、25℃におけ
るしきい値電流を、従来構造の半導体レーザにおいては
5.3mAであったのに対して、n型電流ブロック層の
<111>方向の厚さを0.05μmとした半導体レー
ザにおいては4.8mA、0.12μmとした半導体レ
ーザにおいては4.2mAへとそれぞれ低減することが
でき、再現性、及び均一性も良好とすることができる。
In the first example of the first embodiment, since the thickness of the n-type current block layer in the <111> direction can be accurately controlled, the threshold current at 25 ° C. In contrast to the conventional semiconductor laser of 5.3 mA, the semiconductor laser in which the thickness of the n-type current block layer in the <111> direction is 0.05 μm is 4.8 mA and 0.12 μm. In a semiconductor laser, the current can be reduced to 4.2 mA, and the reproducibility and uniformity can be improved.

【0042】以上のように、上記実施の形態において
は、第2導電型電流ブロック層7と第1導電型電流ブロ
ック層8との界面を曲面とし、かつ、第1導電型電流ブ
ロック層8と第2導電型クラッド層9との界面を(00
1)面、及び(111)B面から構成することができる
ため、第1導電型電流ブロック層8の<111>方向の
層厚を従来構造のものと比べて厚くすることができる。
これにより、漏れ電流を少なくするとともに、しきい値
電流を低下させることができる。
As described above, in the above embodiment, the interface between the second conductivity type current block layer 7 and the first conductivity type current block layer 8 is curved, and the first conductivity type current block layer 8 is The interface with the second conductivity type cladding layer 9 is (00
Since it can be composed of the 1) plane and the (111) B plane, the layer thickness of the first conductivity type current blocking layer 8 in the <111> direction can be made larger than that of the conventional structure.
As a result, the leakage current can be reduced and the threshold current can be reduced.

【0043】なお、上記各実施の形態において用いた具
体的な数値は例であって、これに限定されるものではな
い。
The specific numerical values used in each of the above embodiments are examples, and the present invention is not limited to these numerical values.

【0044】[0044]

【発明の効果】以上の如く、本発明の半導体レーザの製
造方法によれば、第2導電型電流ブロック層の成長完了
後に、第2導電型電流ブロック層の成長を停止させ、第
1の基準温度に昇温し、所定の時間だけ待機し、(00
1)面と(111)B面からなる第2導電型電流ブロッ
ク層の表面形状を曲面状に変形させる第1の工程と、第
2の基準温度に降温し、第1導電型電流ブロック層を形
成する第2の工程とを含む。あるいは、第2導電型電流
ブロック層の成長完了後に、第2導電型電流ブロック層
の成長を停止させ、V族原料ガス流量を第1の基準流量
まで増加させ、所定の時間だけ待機し、(001)面と
(111)B面からなる第2導電型電流ブロック層の表
面形状を曲面状に変形させる第1の工程と、V族原料ガ
ス流量を第2の基準流量に戻し、第1導電型電流ブロッ
ク層を形成する第2工程とを含むようにしたので、第1
導電型電流ブロック層の<111>方向の層厚を、所定
の基準値、例えば0.05μm以上とし、従来構造のも
のと比べて厚くすることができるため、漏れ電流を少な
くするとともに、しきい値電流を低下させることができ
る。また、これにより、低消費電力化することができ
る。
As described above, the production of the semiconductor laser of the present invention is described.
According to the fabrication method, the growth of the second conductivity type current block layer is completed.
Later, the growth of the second conductivity type current blocking layer is stopped,
1 and then wait for a predetermined time,
A current block of the second conductivity type including the 1) plane and the (111) B plane.
A first step of deforming the surface shape of the work layer into a curved surface;
2 to form a first conductivity type current blocking layer.
And a second step. Alternatively, the current of the second conductivity type
After completion of the growth of the block layer, the second conductivity type current block layer
Is stopped and the flow rate of the group V source gas is reduced to the first reference flow rate.
And wait for a predetermined time until the (001) plane
Table of the second conductivity type current block layer composed of the (111) B plane
A first step of deforming the surface shape into a curved surface;
The flow rate is returned to the second reference flow rate.
And a second step of forming a mask layer .
The layer thickness of the conductivity type current block layer in the <111> direction can be set to a predetermined reference value, for example, 0.05 μm or more, and can be made thicker than that of the conventional structure, so that the leakage current is reduced and the threshold is reduced. The value current can be reduced. In addition, power consumption can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態、および第1の実施
例と、第2の実施の形態を説明する図である。
FIG. 1 is a diagram illustrating a first embodiment, a first example, and a second embodiment of the present invention.

【図2】本発明の第1の実施の形態、および第1の実施
例と、第2の実施の形態を説明する図である。
FIG. 2 is a diagram illustrating a first embodiment, a first example, and a second embodiment of the present invention.

【図3】本発明の第1の実施の形態、および第1の実施
例と、第2の実施の形態を説明する図である。
FIG. 3 is a diagram illustrating a first embodiment, a first example, and a second embodiment of the present invention.

【図4】本発明の第1の実施の形態、および第1の実施
例と、第2の実施の形態を説明する図である。
FIG. 4 is a diagram illustrating a first embodiment, a first example, and a second embodiment of the present invention.

【図5】本発明の第1の実施の形態、および第1の実施
例と、第2の実施の形態を説明する図である。
FIG. 5 is a diagram illustrating a first embodiment, a first example, and a second embodiment of the present invention.

【図6】本発明の第1の実施の形態、および第1の実施
例と、第2の実施の形態を説明する図である。
FIG. 6 is a diagram illustrating a first embodiment, a first example, and a second embodiment of the present invention.

【図7】図6の実施の形態の第1導電型電流ブロック層
の<111>方向の厚さを示す図である。
7 is a diagram showing a thickness of a first conductivity type current blocking layer in the <111> direction in the embodiment of FIG. 6;

【図8】本発明の第1の実施の形態の第2の実施例を説
明する図である。
FIG. 8 is a diagram illustrating a second example of the first embodiment of the present invention.

【図9】本発明の第1の実施の形態の第2の実施例を説
明する図である。
FIG. 9 is a diagram illustrating a second example of the first embodiment of the present invention.

【図10】本発明の第1の実施の形態の第2の実施例を
説明する図である。
FIG. 10 is a diagram illustrating a second example of the first embodiment of the present invention.

【図11】本発明の第2の実施の形態の実施例を説明す
る図である。
FIG. 11 is a diagram illustrating an example of the second embodiment of the present invention.

【図12】本発明の第2の実施の形態の実施例を説明す
る図である。
FIG. 12 is a diagram illustrating an example of the second embodiment of the present invention.

【図13】本発明の第2の実施の形態の実施例を説明す
る図である。
FIG. 13 is a diagram illustrating an example of the second embodiment of the present invention.

【図14】本発明の第2の実施の形態の実施例を説明す
る図である。
FIG. 14 is a diagram illustrating an example of the second embodiment of the present invention.

【図15】本発明の第2の実施の形態の実施例を説明す
る図である。
FIG. 15 is a diagram illustrating an example of the second embodiment of the present invention.

【図16】本発明の第2の実施の形態の実施例を説明す
る図である。
FIG. 16 is a diagram illustrating an example of the second embodiment of the present invention.

【図17】従来の半導体レーザの製造方法を説明する図
である。
FIG. 17 is a diagram illustrating a conventional method of manufacturing a semiconductor laser.

【図18】従来の半導体レーザの製造方法を説明する図
である。
FIG. 18 is a diagram illustrating a conventional method for manufacturing a semiconductor laser.

【図19】従来の半導体レーザの製造方法を説明する図
である。
FIG. 19 is a diagram illustrating a conventional method of manufacturing a semiconductor laser.

【図20】従来の半導体レーザの製造方法を説明する図
である。
FIG. 20 is a diagram illustrating a conventional method of manufacturing a semiconductor laser.

【図21】従来の半導体レーザの第1導電型電流ブロッ
ク層の<111>方向の厚さを示す図である。
FIG. 21 is a diagram showing a thickness of a first conductivity type current blocking layer of a conventional semiconductor laser in a <111> direction.

【図22】半導体レーザのn型電流ブロック層の<11
1>方向の厚さと、しきい値電流の関係を表すグラフで
ある。
FIG. 22 shows the relationship <11 in the n-type current block layer of the semiconductor laser.
1 is a graph showing a relationship between a thickness in a 1> direction and a threshold current.

【符号の説明】[Explanation of symbols]

1 第1導電型半導体基板(n型InP基板) 2,12 誘電体膜(SiO2膜) 3,13 第1導電型クラッド層(n型InPクラッド
層) 4,14 導波路層(InGaAsP導波路層) 5,15 第2導電型クラッド層(p型InPクラッド
層) 6,16 誘電体膜(SiO2膜) 7 第2導電型電流ブロック層(p型InP電流ブロッ
ク層) 8 第1導電型電流ブロック層(n型InP電流ブロッ
ク層) 9 第2導電型クラッド層(p型InPクラッド層) 10 第2導電型コンタクト層(p型InGaAsコン
タクト層) 31 p型InP基板 32 SiO2膜 33 p型InPクラッド層 34 InGaAsP導波路層 35 n型InPクラッド層 36 SiO2膜 37 p型InP電流ブロック層 38 n型InP電流ブロック層 39 p型InP電流ブロック層 40 n型InPクラッド層
DESCRIPTION OF SYMBOLS 1 First conductivity type semiconductor substrate (n-type InP substrate) 2,12 Dielectric film (SiO 2 film) 3,13 First conductivity type clad layer (n-type InP clad layer) 4,14 Waveguide layer (InGaAsP waveguide) 5, 15 Second conductivity type cladding layer (p-type InP cladding layer) 6, 16 Dielectric film (SiO 2 film) 7 Second conductivity type current blocking layer (p-type InP current blocking layer) 8 First conductivity type Current block layer (n-type InP current block layer) 9 Second conductivity type cladding layer (p-type InP cladding layer) 10 Second conductivity type contact layer (p-type InGaAs contact layer) 31 p-type InP substrate 32 SiO 2 film 33 p -type InP cladding layer 34 InGaAsP waveguide layer 35 n-type InP cladding layer 36 SiO 2 layer 37 p-type InP current blocking layer 38 n-type InP current blocking layer 39 p-type I P current blocking layer 40 n-type InP cladding layer

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1導電型半導体基板上に、有機金属気
相成長法により、選択成長を用いて形成された活性層を
含むダブルへテロ構造からなるメサと、前記メサの頂部
を除く部分に、選択成長により形成された、少なくとも
第2導電型電流ブロック層を含む半導体層と、前記第2
導電型電流ブロック層上に形成された第1導電型電流ブ
ロック層と、前記メサおよび前記第1導電型電流ブロッ
ク層全面上に少なくとも第2導電型クラッド層を有し、
前記第2導電型クラッド層と前記第1導電型電流ブロッ
ク層との界面が、(001)面と(111)B面からな
る半導体レーザの製造方法であって、 前記第2導電型電流ブロック層の成長完了後に、前記第
2導電型電流ブロック層の成長を停止させ、第1の基準
温度に昇温し、所定の時間だけ待機し、(001)面と
(111)B面からなる前記第2導電型電流ブロック層
の表面形状を曲面状に変形させる第1の工程と、 第2の基準温度に降温し、前記第1導電型電流ブロック
層を形成する第2の工程と を含むことを特徴とする半導
体レーザの製造方法。
An organic metal vapor is deposited on a first conductivity type semiconductor substrate.
The active layer formed by selective growth is grown by the phase growth method.
A mesa consisting of a double heterostructure including the top of the mesa
Excluding at least the portion formed by selective growth
A semiconductor layer including a second conductivity type current blocking layer;
A first conductive type current block formed on the conductive type current block layer;
A lock layer, the mesa and the first conductivity type current block.
Having at least a second conductivity type clad layer on the entire surface of the magnetic layer,
The second conductivity type cladding layer and the first conductivity type current block
The interface with the magnetic layer consists of the (001) plane and the (111) B plane.
A method of manufacturing a semiconductor laser , comprising:
Stopping the growth of the two-conductivity type current blocking layer, the first reference
The temperature is raised to the temperature, and waits for a predetermined time.
(111) The current block layer of the second conductivity type comprising a B surface
A first step of deforming a surface shape of the current block into a curved shape, and cooling the first conductivity type current block to a second reference temperature.
Semiconductors, characterized in that it comprises a second step of forming a layer
Manufacturing method of body laser.
【請求項2】 第1導電型半導体基板上に、有機金属気
相成長法により、選択成長を用いて形成された活性層を
含むダブルへテロ構造からなるメサと、前記メサの頂部
を除く部分に、選択成長により形成された、少なくとも
第2導電型電流ブロック層を含む半導体層と、前記第2
導電型電流ブロック層上に形成された第1導電型電流ブ
ロック層と、前記メサおよび前記第1導電型電流ブロッ
ク層全面上に少なくとも第2導電型クラッド層を有し、
前記第2導電型クラッド層と前記第1導電型電流ブロッ
ク層との界面が、(001)面と(111)B面からな
る半導体レーザの製造方法であって、 前記第2導電型電流ブロック層の成長完了後に、前記第
2導電型電流ブロック層の成長を停止させ、V族原料ガ
ス流量を第1の基準流量まで増加させ、所定の時間だけ
待機し、(001)面と(111)B面からなる前記第
2導電型電流ブロック層の表面形状を曲面状に変形させ
る第1の工程と、 前記V族原料ガス流量を第2の基準流量に戻し、前記第
1導電型電流ブロック 層を形成する第2工程と を含むこ
とを特徴とする半導体レーザの製造方法。
2. The method according to claim 1, wherein the first conductive type semiconductor substrate has an organic metal
The active layer formed by selective growth is grown by the phase growth method.
A mesa consisting of a double heterostructure including the top of the mesa
Excluding at least the portion formed by selective growth
A semiconductor layer including a second conductivity type current blocking layer;
A first conductive type current block formed on the conductive type current block layer;
A lock layer, the mesa and the first conductivity type current block.
Having at least a second conductivity type clad layer on the entire surface of the magnetic layer,
The second conductivity type cladding layer and the first conductivity type current block
The interface with the magnetic layer consists of the (001) plane and the (111) B plane.
A method of manufacturing a semiconductor laser , comprising:
The growth of the two-conductivity type current block layer is stopped, and
Increase the flow rate to the first reference flow rate for a predetermined time
Waits for the (001) plane and the (111) B plane,
Deform the surface shape of the two-conductivity type current block layer into a curved surface
A first step of returning the group V source gas flow rate to a second reference flow rate;
This and a second step of forming a first conductivity type current blocking layer
And a method for manufacturing a semiconductor laser.
【請求項3】 前記V族原料ガスはPH 3 である ことを
特徴とする請求項2に記載の半導体レーザの製造方法。
Wherein the group V source gas that is PH 3
3. The method for manufacturing a semiconductor laser according to claim 2, wherein:
JP27930398A 1998-09-16 1998-09-16 Manufacturing method of semiconductor laser Expired - Fee Related JP3239943B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27930398A JP3239943B2 (en) 1998-09-16 1998-09-16 Manufacturing method of semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27930398A JP3239943B2 (en) 1998-09-16 1998-09-16 Manufacturing method of semiconductor laser

Publications (2)

Publication Number Publication Date
JP2000091700A JP2000091700A (en) 2000-03-31
JP3239943B2 true JP3239943B2 (en) 2001-12-17

Family

ID=17609295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27930398A Expired - Fee Related JP3239943B2 (en) 1998-09-16 1998-09-16 Manufacturing method of semiconductor laser

Country Status (1)

Country Link
JP (1) JP3239943B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021157027A1 (en) * 2020-02-06 2021-08-12 三菱電機株式会社 Semiconductor device and method for producing same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Electron.Lett.Vol.34 No.8(1998)p.767−768

Also Published As

Publication number Publication date
JP2000091700A (en) 2000-03-31

Similar Documents

Publication Publication Date Title
US20050194634A1 (en) Semiconductor device, semiconductor laser, their manufacturing methods and etching methods
JP2007019492A (en) Buried heterostructure device having incorporated waveguide grating produced by single step mocvd
JPH07221392A (en) Quantum thin wire and its manufacture, quantum thin wire laser and its manufacture, manufacture of diffraction grating, and distributed feedback semiconductor laser
JP5027647B2 (en) Embedded heterostructure devices fabricated by single step MOCVD
US5913107A (en) Photosemiconductor device and method of fabricating the same
JP3191784B2 (en) Method of manufacturing diffraction grating and method of manufacturing semiconductor laser
CN110459952A (en) The production method that SAG improves semiconductor laser chip reliability is grown by selective area
JP3045115B2 (en) Method for manufacturing optical semiconductor device
CN219086444U (en) Semiconductor laser
JP4002422B2 (en) Semiconductor device and manufacturing method thereof
JP3239943B2 (en) Manufacturing method of semiconductor laser
JPS62200786A (en) Semiconductor laser device and manufacture thereof
JP2894186B2 (en) Optical semiconductor device
JP3488137B2 (en) Optical semiconductor device and method of manufacturing the same
JP2542570B2 (en) Method for manufacturing optical integrated device
US6528337B1 (en) Process of producing semiconductor layer structure
JP2865160B2 (en) Manufacturing method of semiconductor laser
JP3298572B2 (en) Method for manufacturing optical semiconductor device
JPH08330665A (en) Manufacture of optical semiconductor laser
JP3196831B2 (en) Method for manufacturing semiconductor laser device
US7046708B2 (en) Semiconductor laser device including cladding layer having stripe portion different in conductivity type from adjacent portions
JP2924435B2 (en) Semiconductor laser and method of manufacturing the same
JP2830813B2 (en) Manufacturing method of self-pulsation type semiconductor laser
JP2699662B2 (en) Semiconductor laser and manufacturing method thereof
JPH03185889A (en) Semiconductor laser element and manufacture thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees