JP3236660U - 耐合金性のシリアルアレイ型合金シート構造 - Google Patents

Abstract

【課題】面積利用率を高め、材料コストを削減し、部品レイアウト密度を向上し、ユニットテストに便利で、生産・封止効率を向上することができる耐合金性のシリアルアレイ型合金シート構造を提供する。【解決手段】耐合金性のシリアルアレイ型合金シート構造は、合金シート１上に複数の合金抵抗領域４１～４５を形成するための、耐合金性のシリアルアレイ型合金シート構造であって、合金シート１上に設置された複数のマトリックスブロックの各々が、打ち抜き領域２１と、互いに平行で距離を隔てた複数のレイアウト回路３１～３３又は少なくとも一つのレイアウト回路を含み、レイアウト回路３１～３３のそれぞれに、シリアルアレイ４が配置され、シリアルアレイ４は、互いに間隔を置いて隣接する複数の合金抵抗領域４１～４５を含む。【選択図】図８

Description

本創作は、合金抵抗構造体、特に、合金シート上に計画されたマトリックスブロックの少なくとも１つのレイアウト回路を含み、互いに隣接する複数の合金抵抗領域からなるシリアルアレイがレイアウトされる耐合金性のシリアルアレイ型合金シート構造（合金電阻的串行陣列型式合金シート材結構）に関するものである。

従来の表面実装型チップ抵抗器は、一般に厚膜印刷プロセスで製造されており、選択されたセラミック基板に印刷、レーザートリミング、銅終端処理、電気めっきの一連のプロセスを経て、目的の抵抗器が形成される。また、抵抗器の種類としては、広く普及している合金抵抗器もある。

合金抵抗器には特有の利点があるが、合金抵抗器の加工において未だいくつかの技術的な問題が存在する。
例えば、材料の活用という点では、現在の技術では、計画やレイアウトの不備により高価な合金シートの消耗率が高く、面積の活用を最適化できず、材料コストの削減を実現することができない。

さらに、計画やレイアウトが悪いと、合金抵抗器の部品配置密度が改善されないことが多い。また、後工程の部品検査工程にも制限があり、生産効率や実装効率を向上させることができない場合が多くある。

従って、本考案の主目的は、既存技術の上記の欠点を克服するために、耐合金性のシリアルアレイ型合金シート構造を提供することにある。

本考案の技術的手段は、合金シート上に計画された複数のマトリックスブロックの各々が、ブランキング領域と、互いに平行で少なくとも１つのレイアウトループの距離だけ離れている複数のレイアウトループ又は少なくとも１つのレイアウトループを含むことである。そして、このような合金抵抗領域は、それぞれ筐体で囲まれる。

好ましくは、各回路の一端は、フラッシング領域の第１のフラッシングエッジで合金プレートに接続され、他端は、フラッシング領域の第２のフラッシングエッジに向かって自由端パターンで延び、第２のフラッシングエッジから距離だけ離間している。

本考案は、合金抵抗器の製造工程において、合金シートに複数の並列で間隔をあけた回路又は少なくとも一つの回路を形成し、各回路において合金の間隔をあけた複数の抵抗領域を直列に配列するので、合金シートの面積利用率が高く、材料コストの削減、部品の増産が可能である。
これにより、合金シートの面積をより多く利用することができ、材料費の節約、部品密度の向上、ユニットテストの容易化、生産・包装効率の向上が可能となる。

本考案で使用する具体的な技術について、以下の実施例および添付図面によってさらに説明する。

本考案により作製された合金シートの平面図である。 合金シート上に複数のマトリックスブロックを配置した制作の様子を示す平面図である。 ブランキングエリアと各マトリックスブロックに複数のレイアウトループを設けた作成時の平面図である。 合金シートの様々なマトリックスブロックが刻印され、複数のレイアウトループを形成している作成物の平面図である。 図４のマトリックスブロックの１つに形成された複数のレイアウトループの拡大図である。 図５におけるＡ－Ａ断面の断面図である。 図５におけるＢ－Ｂ断面の断面図である。 レイアウト回路毎に計画されたシリアルアレイのレイアウトを示す平面図である。 各合金抵抗体ゾーンをパッケージで囲んだ状態の平面図である。

図１および図２を参照する。
拡張合金シート１（図１に示す）を、例えば、ニッケル、クロム合金または耐合金性に適した他の材料で作り、合金シート１の有効領域上に、複数のマトリックスブロック２（例えば、図２に示す２ｘ６マトリックスブロック２）を互いに離間距離で設計する。

図３を参照する。
合金シート１に計画された複数のマトリックスブロック２のそれぞれには、要求される耐合金性の仕上がりサイズと抵抗値に応じて、ブランキング領域２１と、平行で間隔を置いた複数のループ３１、３２、３３を設計する（図２）。

図４を参照する。
その後の工程で、スタンピング工程によってブランキング領域２１が空白にされた後、マトリックスブロック２の各々に、少なくとも１つのレイアウトループ３１または複数のレイアウトループ３１、３２、３３を互いに平行かつ距離をおいて残し、第１ブランキングエッジ２２および第２ブランキングエッジ２３が形成される。

図５～図７に示すように、各ループ３１、３２、３３の一端（左端）は、第１ブランキングエッジ２２で未打抜き合金シート１に接続され、他端（右端）は自由端パターンで第２ブランキングエッジ２３の方向に延び、合金シート１の第２打抜き縁２３から距離を隔てて配置される。
このようなレイアウトにすることで、シートの応力を逃がしやすくなり、成形時の変形を防ぐことができる。

図面に示されたレイアウトループ３１、３２、３３の各々は、同じ方向に延びている。
当業者であれば、本作品の他の実施形態においても、最大面積利用率、シート応力、スタンピングの容易さ等が制限され得ることも理解できるであろう。
この考案の他の実施形態では、使用方法の数に制限はない。例えば、レイアウト回路の一部と２桁のレイアウト回路が異なる方向に伸びていたり、別々のレイアウト回路（例えば、２桁のレイアウト回路と１桁のレイアウト回路の区別）が異なる方向に伸びていたりする場合がある。
または、任意に、各レイアウトループの両端が、一端で切断されるのではなく、合金シート１の第１ブランキングエッジ２２及び第２ブランキングエッジ２３にそれぞれ接続されてもよい。

図８を参照する。
レイアウトループ３１、３２、３３の各々において、互いに間隔をおいて配置された複数の合金抵抗領域からなるシリアルアレイが計画されていることが示されている。各合金抵抗領域は、モールドゾーンとモールドゾーンの反対側の端に位置する導電ゾーンで定義される。

図９を参照する。
合金抵抗領域４１、４２、４３、４４、４５の各々は、その後の製造工程において、パッケージ本体５１、５２、５３、５４、５５により封止される。
パッケージ本体５１、５２、５３、５４、５５は、合金抵抗器を保護し、絶縁するために硬化処理される。包装体４の材質は、絶縁性、被覆効果の良いエポキシ樹脂等を選択することができる。

最後に、各合金抵抗体領域を分離し、複数の合金抵抗体ユニットを完成させることができる。ここで、抵抗合金モノブロックの端部には導電性電極材を形成し、将来の用途で溶接しやすくしている。

上記の実施例は、説明のためのものであり、本考案の範囲を限定することを意図するものではない。

１ 合金シート
２ マトリックスブロック（矩陣區塊）
２１ ブランキング領域（沖除區域）
２２ 第１ブランキングエッジ
２３ 第２ブランキングエッジ
３１、３２、３３ レイアウトループ（布設迴路）
４ シリアルアレイ（串行陣列）
４１、４２、４３、４４、４５ 合金抵抗領域（合金電阻區）
５１、５２、５３、５４、５５ パッケージ本体（封裝體）

本創作は、合金抵抗構造体、特に、合金シート上に計画されたマトリックスブロックの少なくとも一つのレイアウト回路を含み、互いに隣接する複数の合金抵抗領域を含むシリアルアレイが配設されている耐合金性のシリアルアレイ型合金シート構造に関するものである。

従来の表面接着型チップ抵抗器は、一般的に厚膜印刷工程により製造されており、この製造工程では、選択されたセラミックス基板上印刷、レーザトリミング、銅終端処理、電気めっきの一連のプロセスを経て、セラミックス基板上に所望の抵抗器が形成される。また、他の抵抗器の種類としては、合金性抵抗器が広く普及している。

合金抵抗器には特有の利点があるが、合金抵抗器の加工において未だいくつかの技術的な問題が存在する。
例えば、材料の活用という点では、従来技術では、レイアウトの設計不良により高価な合金シートの消耗率が高く、最適な面積利用率を達成することができず、材料コストの削減を実現することができない。

さらに、レイアウト設計が悪いと、合金抵抗器の部品配置密度を向上することができないことが多い。また、工程完了後の部品試験でも制限を受けることから、生産効率や封止効率を向上させることができない。

従って、本考案の主目的は、従来技術における各種の欠点を克服するために、耐合金性のシリアルアレイ型合金シート構造を提供することにある。

本考案の技術手段は、合金シート上に設計された複数のマトリックスブロックの各々が、打ち抜き領域と、互いに平行で離間距離を隔てている複数のレイアウト回路又は少なくとも１つのレイアウト回路とを含み、各々の前記レイアウト回路の中には、シリアルアレイが配設されており、前記シリアルアレイは、互いに間隔を空けて隣接している複数の合金抵抗領域を含む。このような合金抵抗領域は、更に封止体で封止される。

好ましくは、各レイアウト回路の一端は、打ち抜き領域の第１の打ち抜き側縁は合金シートに接続され、他端は、打ち抜き領域の第２の打ち抜き側縁に延出して自由端をなし、第２の打ち抜き側縁と距離を隔てている。

本考案は、合金抵抗器の製造工程において、合金シート上に互いに平行し且つ離間距離を隔てている複数のレイアウト回路又は少なくとも一つのレイアウト回路を形成し、各レイアウト回路中に互いに間隔をあけて隣接している複数の合金抵抗領域をシリアルアレイ型式で配列するので、合金シートの面積利用率を高め、材料コストを削減し、部品レイアウト密度を向上し、ユニットテストに便利で、生産・封止効率を向上することができる。

本考案で使用する具体的な技術について、以下の実施例および添付図面によってさらに説明する。

本考案により製作された合金シートの平面図である。 本考案の合金シート上に複数のマトリックスブロックを配置した製作の様子を示す平面概略図である。 本考案の各々のマトリックスブロックにて打ち抜き領域及び複数のレイアウト回路を設けた平面概略図である。 本考案の合金シートの各マトリックスブロックにて複数のレイアウト回路をプレスにて形成する平面概略図である。 図４のマトリックスブロックの１つに形成された複数のレイアウト回路の拡大図である。 図５におけるＡ－Ａ断面の断面図である。 図５におけるＢ－Ｂ断面の断面図である。 本考案の各レイアウト回路に設計されたシリアルアレイを示す平面概略図である。 本考案の各合金抵抗領域を封止体で封止した状態の平面概略図である。

図１よび図２を参照する。
延在型の合金シート１（図１に示す）を、例えば、ニッケル、クロム合金または耐合金性に適した他の材料で作り、合金シート１の有効面積上に、複数のマトリックスブロック２（例えば、図２に示す２×６マトリックスブロック２）を互いに離間距離を隔てて設計する。

図３を参照する。
合金シート１上に設計された複数のマトリックスブロック２のそれぞれに、耐合金性の完成品に必要なサイズと抵抗値に応じて、打ち抜き領域２１及と、互いに平行で間隔を置いた複数のレイアウト回路３１、３２、３３を設計する（図２）。

図４を参照する。
その後の工程で、プレス工程によって打ち抜き領域２１を打ち抜いた後、マトリックスブロック２の各々に、少なくとも１つのレイアウト回路３１または複数のレイアウト回路３１、３２、３３を互いに平行かつ距離をおいて残し、同時に第１の打ち抜き側縁２２および第２の打ち抜き側縁２３を形成する。

図５～７に示すように、各レイアウト回路３１、３２、３３の一端（左端）は、いずれも第１の打ち抜き側縁２２で未打抜き合金シート１に接続され、他端（右端）は、第２の打ち抜き側縁２３の方向に自由端で延び、合金シート１の第２の打ち抜き側縁２３から距離を隔てて配置される。
このようなレイアウトにすることで、板材の応力を逃がしやすくなり、成型時の変形を防ぐことができる。

図面に示されたレイアウト回路３１、３２、３３の各々は、いずれも同じ方向に延びている。
当業者であれば、本考案の他の実施形態においても、最大面積利用率、板材応力、プレスの容易さ等の要素に基づいて、この型式に限定されないということも理解できるであろう。
例えば、レイアウト回路の一部と２桁のレイアウト回路が異なる方向に伸びていたり、間隔を空けたレイアウト回路（例えば、２桁または１桁に区分したレイアウト回路）が異なる方向に伸びていたりする場合がある。
または、選択的に、各レイアウト回路の両端が、一端が開いた型ではなく、合金シート１の第１の打ち抜き側縁２２及び第２の打ち抜き側縁２３にそれぞれ接続されてもよい。

図８を参照する。
レイアウト回路３１、３２、３３の各々において、互いに間隔を置いて配置された複数の合金抵抗領域を含むシリアルアレイが設計・配設されていることが示されている。レイアウト回路３１中にはシリアルアレイ４が設計・配設されており、シリアルアレイ４中には、互いに間隔を空けて隣接している複数の合金抵抗領域４１、４２、４３、４４、４５が更に含まれる。各合金抵抗領域には、モールド（射出成形）ゾーンと、モールドゾーンの反対側の端に位置する導電ゾーンとが画定されている。

図９を参照する。
合金抵抗領域４１、４２、４３、４４、４５の各々は、その後の工程において、封止体５１、５２、５３、５４、５５により封止される。
封止体５１、５２、５３、５４、５５、合金抵抗器を保護し、絶縁するために硬化処理される。封止体４の材料は、絶縁性、被覆効果の良いエポキシ樹脂等を選択することができる。

最後に、各合金抵抗領域を分離し、複数の合金抵抗単体を完成させることができる。ここで、合金抵抗単体の両端部には導電性材料で導電性電極材を形成し、将来の用途で溶接しやすくしている。

上記の実施例は、説明のためのものであり、本考案の範囲を限定することを意図するものではない。

１ 合金シート
２ マトリックスブロック
２１ 打ち抜き領域
２２ 第１の打ち抜き側縁
２３ 第２の打ち抜き側縁
３１、３２、３３ レイアウト回路
４ シリアルアレイ
４１、４２、４３、４４、４５ 合金抵抗領域
５１、５２、５３、５４、５５ 封止体

Claims (6)

1. 合金シート上に複数の合金抵抗領域を形成するための、耐合金性のシリアルアレイ型合金シート構造であって、
   前記合金シート上に設置された複数のマトリックスブロックの各々が、ブランキング領域と、互いに平行で距離を隔てた複数のレイアウトループとを含み、
   前記レイアウトループのそれぞれに、シリアルアレイが配置され、前記シリアルアレイは、互いに間隔を置いて隣接する複数の合金抵抗領域を含むことを特徴とする、
   耐合金性のシリアルアレイ型合金シート構造。
2. 前記前記レイアウトループの一端が、前記ブランキング領域の第１ブランキングエッジで合金シートに接続され、他端が前記ブランキング領域の第２ブランキングエッジの方向に自由端で延び、前記第２ブランキングエッジから距離だけ離間していることを特徴とする、請求項１に記載の耐合金性のシリアルアレイ型合金シート構造。
3. 前記合金抵抗領域の各々がパッケージ本体によって囲まれていることを特徴とする、請求項１に記載の耐合金性のシリアルアレイ型合金シート構造。
4. 合金シート上に複数の合金抵抗領域を形成するための、耐合金性のシリアルアレイ型合金シート構造であって、
   前記合金シート上に設置された複数のマトリックスブロックの各々が、ブランキング領域と、少なくとも一つのレイアウトループを含み、
   前記少なくとも一つのレイアウトループがシリアルアレイを有し、
   前記シリアルアレイが互いに隣接する複数の合金抵抗領域を含むことを特徴とする、
   耐合金性のシリアルアレイ型合金シート構造。
5. 前記前記レイアウトループの一端が、前記ブランキング領域の第１ブランキングエッジで合金シートに接続され、他端が前記ブランキング領域の第２ブランキングエッジの方向に自由端で延び、前記第２ブランキングエッジから距離だけ離間していることを特徴とする、請求項４に記載の耐合金性のシリアルアレイ型合金シート構造。
6. 前記合金抵抗領域の各々がパッケージ本体によって囲まれていることを特徴とする、請求項４に記載の耐合金性のシリアルアレイ型合金シート構造。
   

Images