JP3236307B2 - Method of forming quantum wire structure - Google Patents
Method of forming quantum wire structureInfo
- Publication number
- JP3236307B2 JP3236307B2 JP1820091A JP1820091A JP3236307B2 JP 3236307 B2 JP3236307 B2 JP 3236307B2 JP 1820091 A JP1820091 A JP 1820091A JP 1820091 A JP1820091 A JP 1820091A JP 3236307 B2 JP3236307 B2 JP 3236307B2
- Authority
- JP
- Japan
- Prior art keywords
- quantum wire
- wire structure
- thin film
- metal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electron Beam Exposure (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、量子細線構造とその
形成方法に関するものである。さらに詳しくは、この発
明は、ＩＣ量産ラインで使用されている有機レジストの
解像度限界を超え、量子化機能素子の実現をも可能とす
る新しい量子細線構造とその形成方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a quantum wire structure and a method for forming the same. More specifically, the present invention relates to a new quantum wire structure that exceeds the resolution limit of an organic resist used in an IC mass production line and enables the realization of a quantized functional element, and a method for forming the same.
【０００２】[0002]
【従来の技術とその課題】マイクロエレクトロニクス、
超ＬＳＩ技術の急速な発展によって、微細加工は極微の
領域にまで到達しはじめている。実際、ＩＣの量産ライ
ンにおいても、有機レジストの使用によって0.2 μｍ程
度の解像度まで達成されている。しかしながら、現状の
有機レジストによる解像度は、有機レジストが膨張して
パターンを崩す近接効果などにより0.2 μｍ程度が限定
とされている。また、現在のアルミニウム配線も素子に
よる発熱のための破断などの問題をかかえている。この
ため、たとえば１ギガビット級の超ＬＳＩ開発のために
は、微細パターニング技術、微細配線技術等の面におい
て、早急に解決すべき困難な課題が残されていた。[Prior art and its problems] Microelectronics,
With the rapid development of the VLSI technology, microfabrication has begun to reach a microscopic area. Actually, even in the mass production line of ICs, the resolution of about 0.2 μm has been achieved by using an organic resist. However, the resolution of the current organic resist is limited to about 0.2 μm due to a proximity effect that causes the organic resist to expand and break the pattern. Further, the current aluminum wiring also has a problem such as breakage due to heat generated by the element. For this reason, for example, for the development of a 1 gigabit-class VLSI, difficult problems that need to be solved as soon as possible remain in terms of fine patterning technology, fine wiring technology, and the like.
【０００３】今後の超微細加工、超高集積、超高密度化
等の要請に対処していくためには、これまでのパターニ
ング、配線等における細線化技術を大きく超えていく技
術的ブレークスルーが必要とされている。このような状
況において量子細線（箱）構造についての関心が高ま
り、量子効果が実現される新たな技術的手段の探索が各
方面において精力的に進められている。In order to cope with future demands for ultra-fine processing, ultra-high integration, ultra-high density, etc., a technical breakthrough that greatly exceeds conventional thinning techniques in patterning, wiring and the like is required. is needed. Under such circumstances, interest in quantum wire (box) structures has increased, and search for new technical means for realizing the quantum effect has been vigorously pursued in various fields.
【０００４】しかしながら、これまでの状況では、アイ
デア、構想の提案は各種なされているものの技術的実現
性を明示したものや、その可能性に客観的根拠を与えた
試みはほとんど見られないのが実情である。この発明
は、以上の通りの事情に鑑みてなされたものであり、従
来の微細化技術の限界を克服し、１ギガビット級超ＬＳ
ＩやＧＨｚ帯ＳＡＷデバイス、そして化合物半導体の量
子効果の実現をも可能とする新しい手段を提供すること
を目的としている。[0004] However, in the conventional situation, there have been few proposals of ideas and concepts, but there have been few attempts to clearly show the technical feasibility or to give an objective basis to the possibility. It is a fact. The present invention has been made in view of the circumstances described above, and overcomes the limitations of the conventional miniaturization technology to achieve a 1 Gigabit class LS
It is an object of the present invention to provide a new means capable of realizing a quantum effect of an I or GHz band SAW device and a compound semiconductor.
【０００５】[0005]
【課題を解決するための手段】この発明は、上記の課題
を解決するものとして、基板または被エッチング表面に
金属酸化物薄膜を蒸着し、集束イオンビームを照射して
パターニングし、被照射部を残してエッチング処理し、
さらに還元して基板上または被エッチング表面上に２０
０ｎｍ以下、さらには１００ｎｍ以下の幅の金属細線を
配設することを特徴とする量子細線構造の形成方法を提
供する。SUMMARY OF THE INVENTION The present invention, as to solve the above problem, a metal oxide thin film is deposited on the base plate or the etched surface, and patterned by irradiating a focused ion beam, the irradiated portion Etching, leaving
It is further reduced to 20 on the substrate or the surface to be etched.
A method for forming a quantum wire structure, wherein a metal wire having a width of 0 nm or less, and further, 100 nm or less is provided.
【０００６】この発明の量子細線構造について、その形
成方法の観点からさらに説明すると、図１に例示したよ
うに、たとえば、Ｓｉ、Ｇｅ等の半導体、ＧａＡｓ、Ｉ
ｎＳｂ等の化合物半導体、ＬｉＴａＯ3 、ＬｉＮｂＯ3
等の酸化物等からなる基板（１）の表面に、電子ビーム
蒸着、抵抗加熱蒸着、ＣＶＤ等によって金属酸化物薄膜
（２）を蒸着する。The quantum wire structure of the present invention will be further described from the viewpoint of a method of forming the quantum wire structure. As shown in FIG. 1, for example, semiconductors such as Si and Ge, GaAs,
Compound semiconductor such as nSb, LiTaO 3 , LiNbO 3
A metal oxide thin film (2) is deposited on the surface of a substrate (1) made of an oxide or the like by electron beam evaporation, resistance heating evaporation, CVD, or the like.
【０００７】この金属酸化物薄膜（２）は、アモルファ
ス薄膜とするのが好ましく、たとえばＭｏ、Ｗ、Ｔａ、
Ｎｂ、Ｖ等の高融点金属等をそのための金属として好適
に使用することができる。次いでこの金属酸化物被薄膜
（２）に対して、集束イオンビーム（３）を照射する。
なお、金属酸化物薄膜（２）の厚さについて特に限定は
ないが、たとえば２０〜１５０nm程度とすることができ
る。集束イオンビーム（３）についても、この薄膜
（２）の種類と厚みに応じて、イオン種やそのビームエ
ネルギーを選定することができる。The metal oxide thin film (2) is preferably an amorphous thin film, for example, Mo, W, Ta,
High melting point metals such as Nb and V can be suitably used as the metal for that purpose. Next, the focused ion beam (3) is irradiated to the metal oxide thin film (2).
The thickness of the metal oxide thin film (2) is not particularly limited, but can be, for example, about 20 to 150 nm. Regarding the focused ion beam (3), the ion species and its beam energy can be selected according to the type and thickness of the thin film (2).
【０００８】次いで、イオンビームの照射部（４）を残
し、非照射部（５）のアモルファス組織をエッチングに
より除去する。エッチングとしては、ＮａＯＨ、その他
のアルカリ、あるいは酸によるウェットエッチングや、
イオンビーム、Ａｒスパッタ、ＲＩＥ、ＥＣＲ等の手段
によるドライエッチングの各種の手段を適宜に採用する
ことができる。Next, the amorphous structure of the non-irradiated portion (5) is removed by etching while leaving the irradiated portion (4) of the ion beam . The d etching, or wet etching using NaOH, other alkali or acid,
Various means of dry etching by means such as ion beam, Ar sputtering, RIE, and ECR can be appropriately adopted.
【０００９】次いで、さらに還元処理することにより金
属（６）の細線を形成する。この時の還元処理として
は、たとえば水素ガス中において８００℃、あるいは６
００〜１０００℃程度の熱処理によって可能となる。も
ちろん、化学的処理であってもよい。得られる金属
（６）細線は、その幅が２００nm以下、さらには１００
nm以下の量子細線構造とすることができる。このような
方法として、金属または前記の通りの金属酸化物をマス
クとしてＧａＡｓ、ＩｎＳｂ等の化合物半導体の量子細
線を形成することもでき、集乗イオンビームにより形成
された金属酸化物あるいは還元処理された金属パターン
をマスクとして化合物半導体をエッチングして形成する
ことができる。Next, a thin wire of metal (6) is formed by further reducing treatment. The reduction treatment at this time is performed, for example, at 800 ° C. or 6 ° C. in hydrogen gas.
This can be achieved by a heat treatment at about 00 to 1000 ° C. Of course, it may be a chemical treatment. The obtained metal (6) fine wire has a width of 200 nm or less, and
A quantum wire structure of nm or less can be obtained. As such a method, a quantum wire of a compound semiconductor such as GaAs or InSb can be formed using a metal or the above-described metal oxide as a mask, and a metal oxide formed by a collecting ion beam or a reduction treatment can be performed. The compound semiconductor can be formed by etching using the metal pattern as a mask.
【００１０】たとえば、半絶縁性ＧａＡｓの基板上に形
成された１０〜１００ｎｍ程度の厚みのエピ成長ＧａＡ
ｓ、あるいはヘテロ化合物うえに１０〜１００ｎｍ厚さ
のＷＯ3 またはＷ等のパターンを形成し、エピ成長層を
エッチングする。この場合、一般的には、エピ成長層と
ＷＯ3 （ＭｏＯ3 ）またはＷ（Ｍｏ）等とのエッチング
速度比（選択比）が１０以上であれば適宜な手段が使用
可能である。For example, epi-grown GaAs having a thickness of about 10 to 100 nm formed on a semi-insulating GaAs substrate.
s, or a pattern of WO 3 or W or the like of 10~100nm thick was formed on top heteroaryl compounds, to etch the epitaxial growth layer. In this case, generally, an appropriate means can be used as long as the etching rate ratio (selection ratio) between the epi growth layer and WO 3 (MoO 3 ) or W (Mo) is 10 or more.
【００１１】具体的には、電圧５００ＶのＡｒスパッタ
リング装置のＧａＡｓとＷとのエッチング速度はそれぞ
れ、７００ｎｍ／分、２０〜３０ｎｍ／分であり、選択
比が２５〜３０と良好な値である。また、ＧａＡｓ用エ
ッチングガスとして知られているＣＣｌ2 Ｆ2 とＨｅ、
ＣＣｌ4 とＯ2 を用いたＲＩＥでは、ＧａＡｓのエッチ
レートは６００ｎｍ／分であるのに対し、Ｗは２０ｎｍ
／分以下であり、充分な選択比を有している。一方、ウ
エットエッチングにおいては、ＧａＡｓが硫酸系（Ｈ2
ＳＯ4 ／Ｈ2Ｏ2／Ｈ2 Ｏ）とリン酸系（Ｈ3 ＰＯ4 ／Ｈ
2 Ｏ2 ／Ｈ2 Ｏ）のエッチングで４００〜１５００ｎｍ
／分のエッチレートでエッチングされるが、ＷＯ3 、Ｍ
ｏＯ3 は酸に対して不溶である。このことを利用するこ
ともできる。Specifically, the etching rates of GaAs and W in an Ar sputtering apparatus at a voltage of 500 V are 700 nm / min and 20-30 nm / min, respectively, and the selectivity is a good value of 25-30. Also, CCl 2 F 2 , which is known as an etching gas for GaAs, and He,
In RIE using CCl 4 and O 2 , the etching rate of GaAs is 600 nm / min, while W is 20 nm.
/ Min or less, and has a sufficient selectivity. On the other hand, in wet etching, GaAs is made of sulfuric acid (H 2
SO 4 / H 2 O 2 / H 2 O) and phosphoric acid (H 3 PO 4 / H)
400-1500 nm by etching of 2 O 2 / H 2 O)
/ Min etch rate, but WO 3 , M
oO 3 is insoluble in acids. This can also be used.
【００１２】以下、実施例を示し、さらに詳しくこの発
明について説明する。Hereinafter, the present invention will be described in more detail with reference to examples.
【００１３】[0013]
【実施例】単結晶Ｓｉ基板上に、電子ビーム蒸着によ
り、ＭｏＯ3 、ＷＯ3 およびその混合物のアモルファス
薄膜を各々形成した。薄膜の厚みは２０〜１００ｎｍと
した。この薄膜表面に３０〜５０ＫｅＶのＧａ+ 集束イ
オンビームを照射し、その後、アルカリ溶液によってエ
ッチング処理した。EXAMPLE An amorphous thin film of MoO 3 , WO 3 and a mixture thereof was formed on a single crystal Si substrate by electron beam evaporation. The thickness of the thin film was 20 to 100 nm. The surface of the thin film was irradiated with a Ga + focused ion beam of 30 to 50 KeV, and thereafter, was etched with an alkaline solution.
【００１４】Ｈ2 ガス中において約８００℃の温度で還
元処理し、ＭｏおよびＷの金属細線を形成した。図２
は、ＭｏＯ3 について、細線幅とイオン量との相関を、
還元の前（Ａ）と後（Ｂ）について評価したものであ
る。この方法によって、ＭｏおよびＷの１００ｎｍ幅以
下の細線パターンを得た。Reduction treatment was carried out at a temperature of about 800 ° C. in H 2 gas to form thin metal wires of Mo and W. FIG.
Shows the correlation between the fine line width and the ion amount for MoO 3 ,
The results were evaluated before (A) and after (B) reduction. By this method, a thin line pattern of Mo and W having a width of 100 nm or less was obtained.
【００１５】また、図３は、蒸着手法による差を示して
おり、電子ビーム蒸着（ＥＢ）と、Ｗボード抵抗加熱
（ＷＢ）との差異を表している。同様にして、Ｍｏ，Ｗ
の５０ｎｍ程度までの細線を形成することができた。ま
た、長さ４０μｍの線の場合には、２〜３秒で約５０本
の細線を作製することができた。FIG. 3 shows the difference between the evaporation methods, and shows the difference between electron beam evaporation (EB) and W board resistance heating (WB). Similarly, Mo, W
A thin line up to about 50 nm could be formed. In the case of a wire having a length of 40 μm, about 50 fine wires could be produced in a few seconds.
【００１６】[0016]
【発明の効果】この発明により、以上詳しく説明した通
り、１ギガビット級の超ＬＳＩの配線やＸ線マスク、２
０ＧＨｚ帯ＳＡＷ素子等への応用が可能となる。５０ｎ
ｍ以下の細線化も可能となる。According to the present invention, as described in detail above, the wiring and X-ray mask of 1 gigabit VLSI
Application to a 0 GHz band SAW element or the like becomes possible. 50n
It is also possible to reduce the thickness to less than m.
【図１】この発明の方法を例示した拡大断面工程図であ
る。FIG. 1 is an enlarged sectional process view illustrating a method of the present invention.
【図２】実施例として示した細線幅とイオン量との相関
図である。FIG. 2 is a correlation diagram between a fine line width and an ion amount shown as an example.
【図３】同様に実施例として示した細線幅とイオン量と
の相関図である。FIG. 3 is a correlation diagram between a fine line width and an ion amount similarly shown as an example.
１ 基板 ２ 金属酸化物薄膜 ３ 集束イオンビーム ４ イオンビーム照射部 ５ 非照射部 ６ 金属 DESCRIPTION OF SYMBOLS 1 Substrate 2 Metal oxide thin film 3 Focused ion beam 4 Ion beam irradiation part 5 Non-irradiation part 6 Metal
───────────────────────────────────────────────────── フロントページの続き 特許法第30条第１項適用申請有り Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ ｓ ｎｏ．10 ｖｏｌ．29ｐ．430−433（1990年10月) に発表 特許法第30条第１項適用申請有り 日刊工業新聞1990年 12月12日に発表 (56)参考文献 特開 平２−271616（ＪＰ，Ａ) 特開 昭54−77068（ＪＰ，Ａ) 特開 昭59−126636（ＪＰ，Ａ) 特開 昭63−29932（ＪＰ，Ａ) Ｄｉｇｅｓｔ ｏｆ Ｐａｐｅｒｓ 1990 ３ｒｄ ＭｉｃｒｏＰｒｏｃｅｓ ｓ Ｃｏｎｆｅｒｅｎｃｅ（1990−７) ｐ．106−107 Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ｖｏｌ．29 ｎｏ．10（1990）ｐ. 430−433 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 H01L 21/3065 ────────────────────────────────────────────────── ─── Continuing on the front page Application for Patent Law Article 30 (1) is applied. Japanese Journal of Applied Physics no. 10 vol. 29p. Published in 430-433 (October 1990) Applied for application of Article 30, Paragraph 1 of the Patent Act Published on December 12, 1990 by the Nikkan Kogyo Shimbun (56) References JP-A-2-271616 (JP, A) JP-A-54-77068 (JP, A) JP-A-59-126636 (JP, A) JP-A-63-29932 (JP, A) Digest of Papers 1990 3rd MicroProcesses Conference (1990-7) p. 106-107 Japanese Journal of Applied Physics vol. 29 no. 10 (1990) p. 430-433 (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/20 H01L 21/3065
Claims (3)
物薄膜を蒸着し、集束イオンビームを照射してパターニ
ングし、被照射部を残してエッチング処理し、さらに還
元して基板上または被エッチング表面上に金属細線を配
設することを特徴とする量子細線構造の形成方法。1. A metal oxide thin film is vapor-deposited on a substrate or a surface to be etched, patterned by irradiating a focused ion beam, etched to leave a portion to be irradiated, and further reduced to form a thin film on the substrate or the surface to be etched. A method for forming a quantum wire structure, comprising disposing a metal wire on the substrate.
る請求項１の量子細線構造の形成方法。2. The method for forming a quantum wire structure according to claim 1, wherein a metal wire having a width of 200 nm or less is provided.
る請求項１の量子細線構造の形成方法。3. The method according to claim 1, wherein a thin metal wire having a width of 100 nm or less is provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1820091A JP3236307B2 (en) | 1991-01-14 | 1991-01-14 | Method of forming quantum wire structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1820091A JP3236307B2 (en) | 1991-01-14 | 1991-01-14 | Method of forming quantum wire structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304092A JPH05304092A (en) | 1993-11-16 |
| JP3236307B2 true JP3236307B2 (en) | 2001-12-10 |
Family
ID=11964997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1820091A Expired - Fee Related JP3236307B2 (en) | 1991-01-14 | 1991-01-14 | Method of forming quantum wire structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3236307B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005088628A1 (en) * | 2004-03-12 | 2008-01-31 | 松下電器産業株式会社 | Method for manufacturing stamper for direct mastering, stamper and optical disk manufactured by the method |
-
1991
- 1991-01-14 JP JP1820091A patent/JP3236307B2/en not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ｄｉｇｅｓｔ ｏｆ Ｐａｐｅｒｓ １９９０ ３ｒｄ ＭｉｃｒｏＰｒｏｃｅｓｓ Ｃｏｎｆｅｒｅｎｃｅ（１９９０−７）ｐ．１０６−１０７ |
| Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ｖｏｌ．２９ ｎｏ．１０（１９９０）ｐ．４３０−４３３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05304092A (en) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4398341A (en) | Method of fabricating a highly conductive structure | |
| US4569124A (en) | Method for forming thin conducting lines by ion implantation and preferential etching | |
| US5075243A (en) | Fabrication of nanometer single crystal metallic CoSi2 structures on Si | |
| JP3236307B2 (en) | Method of forming quantum wire structure | |
| Tsutsumi et al. | Fabrication technology of ultrafine SiO 2 masks and Si nanowires using oxidation of vertical sidewalls of a poly-Si layer | |
| JP2002299705A (en) | Method of manufacturing tunnel junction having very small area | |
| JP2757642B2 (en) | Dry etching method | |
| JPH06224158A (en) | Dry etching method | |
| JP2776053B2 (en) | Method for manufacturing semiconductor device | |
| JPH06209018A (en) | Formation of fine gate electrode | |
| JPS6160591B2 (en) | ||
| JP2003051488A (en) | Ion beam micromachining method | |
| JP3298226B2 (en) | Dry etching method | |
| KR101832130B1 (en) | Method for forming nano scale copper pattern on substrate | |
| JPS62204576A (en) | Manufacture of vertical type transistor | |
| JP2007115903A (en) | Semiconductor device and its manufacturing method | |
| Lai et al. | A novel fabrication technique of T-shaped gates using an EGMEA and PMIPK multi-layer resist system and a single-step electron-beam exposure | |
| JPH06132188A (en) | Pattern forming method | |
| JPS6340323A (en) | Formation of fine pattern | |
| JPH0311628A (en) | Semiconductor device and manufacture thereof | |
| JPH03177016A (en) | Selective epitaxial growth method | |
| JP4331437B2 (en) | Method for producing compound / alloy structure | |
| JP2657950B2 (en) | Method of forming gate electrode | |
| JPS59161074A (en) | Manufacture of field-effect transistor | |
| JPH0246740A (en) | Formation of gate electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080928 |
|
| LAPS | Cancellation because of no payment of annual fees |