JP3235121B2 - LCD drive circuit - Google Patents
LCD drive circuitInfo
- Publication number
- JP3235121B2 JP3235121B2 JP19216291A JP19216291A JP3235121B2 JP 3235121 B2 JP3235121 B2 JP 3235121B2 JP 19216291 A JP19216291 A JP 19216291A JP 19216291 A JP19216291 A JP 19216291A JP 3235121 B2 JP3235121 B2 JP 3235121B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- output
- voltage
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、アクティブマトリクス
液晶パネルを駆動する液晶駆動回路とその駆動方法に利
用され、特に、チップ面積の小さい集積回路で実現可能
な液晶駆動回路とその駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal driving circuit for driving an active matrix liquid crystal panel and a driving method thereof, and more particularly to a liquid crystal driving circuit which can be realized by an integrated circuit having a small chip area and a driving method thereof.
【０００２】[0002]
【従来の技術】アクティブマトリクス液晶パネルは、例
えばディジタル画像信号を入力する駆動回路によって表
示制御される。2. Description of the Related Art Display of an active matrix liquid crystal panel is controlled by, for example, a drive circuit for inputting a digital image signal.
【０００３】図５は従来の液晶駆動回路の一例を示すブ
ロック構成図である。画像信号入力端子２より入力され
た画像信号は、クロックパルス入力端子１に加えられた
クロックパルスにより、ｎ段のシフトレジスタ１０ａ〜
１０ｎに転送され、また、ラッチパルス入力端子３に加
えられたラッチパルスにより対応するａ〜ｎ段のラッチ
回路１１ａ〜１１ｎにそれぞれ転送される。FIG. 5 is a block diagram showing an example of a conventional liquid crystal drive circuit. The image signal input from the image signal input terminal 2 is supplied to the n-stage shift registers 10 a to 10 n by the clock pulse applied to the clock pulse input terminal 1.
10n, and are transferred to the corresponding latch circuits 11a to 11n in the corresponding an to n stages according to the latch pulse applied to the latch pulse input terminal 3.
【０００４】それぞれラッチされた保持信号は、それぞ
れ対応するａ〜ｎ段のセレクタ２３ａ〜２３ｎにより選
択されて、各々の液晶駆動電圧出力端子１８１〜１８ｎ
に接続されている出力トランジスタＱ1a〜Ｑma段からＱ
1n〜Ｑmn段までの各段につきｍ個のトランジスタのどれ
か一つずつを「オン」状態にさせ、基準電圧端子２０１
〜２０ｍのうち希望する基準電圧の一つずつをｍ階調の
電圧として図外の液晶パネルに与えている。The latched holding signals are selected by the corresponding selectors 23a to 23n of the corresponding a to n stages, and each of the liquid crystal driving voltage output terminals 181 to 18n is selected.
Q from the output transistor Q 1a to Q ma stage connected to
1n ~Q one by one one of the m transistors for each stage of up to mn-stage is in the "on" state, the reference voltage terminal 201
Each of the desired reference voltages of 20 m to 20 m is applied to a liquid crystal panel (not shown) as a voltage of m gradation.
【０００５】また、一般に階調数ｍの数は１６以上、段
数ｎの数は１００以上である。In general, the number m of gradations is 16 or more, and the number n of stages is 100 or more.
【０００６】[0006]
【発明が解決しようとする課題】前述した従来の駆動回
路では、階調数が多いと出力トランジスタ数が増えるた
め、シリコンチップ上に集積回路を構成した場合、出力
トランジスタがチップ面積の占有率が大きいため、チッ
プサイズが大きくなり、コスト高となる欠点があった。In the conventional driving circuit described above, the number of output transistors increases when the number of gradations is large. Therefore, when an integrated circuit is formed on a silicon chip, the output transistors occupy a small area of the chip area. Because of the large size, there is a disadvantage that the chip size is increased and the cost is increased.
【０００７】また、液晶パネルの画面が増大すれば、出
力トランジスタの駆動能力をさらに上げる必要があるた
め、さらにチップサイズが大きくなり、集積回路に適さ
なくなる欠点があった。In addition, if the screen of the liquid crystal panel increases, the driving capability of the output transistor must be further increased, so that the chip size is further increased, and there is a disadvantage that it is not suitable for an integrated circuit.
【０００８】本発明の目的は、前記の欠点を除去するこ
とにより、高集積化された集積回路で実現可能な階調数
の大きい液晶駆動回路とその駆動方法を提供することに
ある。An object of the present invention is to provide a liquid crystal driving circuit having a large number of gradations and a driving method thereof, which can be realized by a highly integrated integrated circuit by eliminating the above-mentioned disadvantages.
【０００９】[0009]
【課題を解決するための手段】本発明の液晶駆動回路
は、入力される画像信号に対応してアクティブマトリク
ス液晶パネルの駆動電圧を出力する手段を備えた液晶駆
動回路において、それぞれ異なる基準電圧を有する複数
の基準電圧線と、入力された画像信号によりパルス幅変
調を行うパルス幅変調回路と、前記画像信号と前記パル
ス幅変調回路の信号とから前記基準電圧を選択する信号
を生成する選択スイッチ回路と、前記選択スイッチ回路
の出力により前記基準電圧を切り替え出力するサンプリ
ングスイッチ回路と、前記サンプリングスイッチ回路で
サンプリングされた基準電圧を駆動電圧として出力する
出力回路とを備え、前記複数の基準電圧線の基準電圧
は、それぞれ１水平期間内で変化する複数の基準電圧で
あることを特徴とする。Means for Solving the Problems] The liquid crystal driving circuit of the present invention, in the liquid crystal drive circuit having means for outputting in response to the image signal drive voltage of the active matrix liquid crystal panel that is input, a different reference voltages generate a plurality of reference voltage lines, and row Upa pulse width modulation circuit a pulse width modulated by the input image signal, a signal for selecting the reference voltage and a signal of the image signal and the pulse width modulation circuit having a selection switch circuit that, and Rusa Prix <br/> ring switching circuit to output switching the reference voltage by an output of the selection switch circuits, you output the sampled reference voltage as the drive voltage by the sampling switch circuit
And a output circuit, the reference voltage of the plurality of reference voltage lines
Is a plurality of reference voltages that change within one horizontal period.
There is a feature.
【００１０】なお、前記複数の基準電圧は、ステップ電
圧であることが好ましい。It is to be noted that the plurality of reference voltages are a step voltage.
Pressure is preferred .
【００１１】なお、前記複数の基準電圧は、ランプ電圧
であることが好ましい。[0011] The plurality of reference voltages are a lamp voltage.
It is preferred that
【００１２】[0012]
【作用】シフトレジスタで転送されラッチ回路で保持さ
れた画像信号の大きさに応じ、さらにラッチ回路に保持
された画像信号の大きさに応じてパルス幅変調されたパ
ルス幅被変調信号により、サンプリングスイッチ回路
は、外部より与えられた複数のステップ状またはラップ
状の基準電圧の中から一つを選択し、出力回路を介して
所定の駆動電圧として出力する。According to the present invention, sampling is performed by a pulse width modulated signal that has been subjected to pulse width modulation in accordance with the magnitude of an image signal transferred by a shift register and held by a latch circuit, and further according to the magnitude of the image signal held by the latch circuit. The switch circuit selects one of a plurality of step-like or wrap-like reference voltages given from the outside and outputs it as a predetermined drive voltage via an output circuit.
【００１３】このために必要となる出力回路は、例え
ば、サンプリングスイッチ回路で選択された基準電圧を
蓄積するホールドコンデンサとその出力を増幅する出力
バッファとで構成でき、その入力容量は液晶パネルに比
し十分に小さくでき、このため、サンプリングスイッチ
回路を構成素子を小さくして入力抵抗が大きくなっても
かまわない。The output circuit required for this purpose can be composed of, for example, a hold capacitor for accumulating a reference voltage selected by a sampling switch circuit and an output buffer for amplifying the output of the hold capacitor. Therefore, the sampling switch circuit may be made smaller and the input resistance may be increased.
【００１４】従って、チップ面積の小さい集積回路の実
現が可能となる。Accordingly, an integrated circuit having a small chip area can be realized.
【００１５】[0015]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１６】図１は本発明の液晶駆動回路の一実施例を
示すブロック構成図、および図２はその選択スイッチ回
路の一例を示すブロック構成図である。FIG. 1 is a block diagram showing an embodiment of a liquid crystal drive circuit according to the present invention, and FIG. 2 is a block diagram showing an example of the selection switch circuit.
【００１７】本実施例の液晶駆動回路は、本発明の特徴
とするところの、画像信号入力端子２より入力された画
像信号Ｖ7 を転送するためのシフトレジスタ１０１ａ〜
１０ｎａ、１０１ｂ〜１０ｎｂと、このシフトレジスタ
１０１ａ〜１０ｎａ、１０１ｂ〜１０ｎｂの出力信号を
それぞれ保持するためのラッチ回路１１１ａ〜１１ｎ
ａ、１１１ｂ〜１１ｎｂと、このラッチ回路１１１ａ〜
１１ｎａの保持信号によりパルス幅変調を行うためのパ
ルス幅変調回路１２１〜１２ｎと、このパルス幅変調回
路１２１〜１２ｎの出力をラッチ回路１１１ｂ〜１１ｎ
ｂの出力信号により選択するための選択スイッチ回路１
３１〜１３ｎと、選択スイッチ回路１３１〜１３ｎによ
り選択されたパルス幅変調回路１２１〜１２ｎの出力信
号により「オン」、「オフ」を行うサンプリングスイッ
チ回路１４１〜１４ｎと、基準電圧入力端子１７１〜１
７ｍに印加された基準電圧をサンプリングスイッチ回路
１４１〜１４ｎでサンプリングした基準電圧をそれぞれ
保持するためのホールドコンデンサ１５１〜１５ｎと、
ホールドコンデンサ１５１〜１５ｎの電圧をそれぞれ出
力端子１８１〜１８ｎに増幅出力するための出力バッフ
ァ１６１〜１６ｎとを含んでいる。The liquid crystal drive circuit of the present embodiment, the place where the feature of the present invention, the shift register 101a~ for transferring an image signal V 7 input from the image signal input terminal 2
10na, 101b to 10nb and latch circuits 111a to 11n for holding output signals of the shift registers 101a to 10na, 101b to 10nb, respectively.
a, 111b to 11nb and the latch circuits 111a to 111nb.
Pulse width modulation circuits 121 to 12n for performing pulse width modulation by the hold signal of 11na, and outputs of the pulse width modulation circuits 121 to 12n to latch circuits 111b to 11n.
selection switch circuit 1 for selecting by the output signal b
31 to 13n, sampling switch circuits 141 to 14n for performing "ON" and "OFF" according to output signals of the pulse width modulation circuits 121 to 12n selected by the selection switch circuits 131 to 13n, and reference voltage input terminals 171-1.
Holding capacitors 151 to 15 n for holding reference voltages applied to the 7 m by the sampling switch circuits 141 to 14 n, respectively;
It includes output buffers 161 to 16n for amplifying and outputting the voltages of the hold capacitors 151 to 15n to output terminals 181 to 18n, respectively.
【００１８】ここで、サンプリングスイッチ回路１４１
〜１４ｎは、それぞれｍ個のサンプリングスイッチ１４
１−１〜１４１−ｍ、…、１４ｎ−１〜１４ｎ−ｍを含
み、それぞれ外部基準電圧入力端子１７１〜１７ｍに接
続される。Here, the sampling switch circuit 141
To 14n are respectively m sampling switches 14
.., 14n-1 to 14n-m, and are connected to external reference voltage input terminals 171 to 17m, respectively.
【００１９】また、図２によると、選択スイッチ回路１
３１〜１３ｎは、入力ａ1 を切り替えて出力ａ11〜ａ1m
を出力するスイッチＳＷ１〜ＳＷｍと、入力ａ2 により
スイッチＳＷ１〜ＳＷｍの「オン」、「オフ」を制御す
るデコーダ５とを含んでいる。FIG. 2 shows that the selection switch circuit 1
31~13n switches the input a 1 output a 11 ~a 1 m
A switch SW1~SWm for outputting, and a decoder 5 for controlling the "on", "off" switch SW1~SWm the input a 2.
【００２０】なお、ホールドコンデンサ１５１〜１５ｎ
ならびに出力バッファ１６１〜１６ｎは出力回路を構成
する。Note that the hold capacitors 151 to 15n
The output buffers 161 to 16n constitute an output circuit.
【００２１】次に、本発明の液晶駆動回路の駆動方法の
第一実施例を、図１と、図３に示す各部の信号波形図と
を用いて説明する。Next, a first embodiment of the driving method of the liquid crystal driving circuit according to the present invention will be described with reference to FIG. 1 and signal waveform diagrams of respective parts shown in FIG.
【００２２】図３に示すように画像信号Ｖ7 は画像信号
入力端子２より入力され、クロック入力端子１からのク
ロックパルスＶ8 により各段のシフトレジスタ１０１
ａ、１０１ｂ〜１０ｎａ、１０ｎｂを転送され、ラッチ
回路１１１ａ、１１１ｂ〜１１ｎａ、１１ｎｂに、ラッ
チパルス入力端子３からのラッチパルスＶ9 により次の
水平期間の間の入力画像信号Ｖ7 が保持される。As shown in FIG. 3, an image signal V 7 is inputted from an image signal input terminal 2 and a shift register 101 at each stage is supplied by a clock pulse V 8 from a clock input terminal 1.
a, 101b~10na, is transferred to 10nb, latch circuits 111a, 111b~11na, the 11Nb, the input image signal V 7 during the next horizontal period is held by the latch pulse V 9 from the latch pulse input terminal 3 .
【００２３】ここで、シフトレジスタ１０１ａ〜１０ｎ
ａはそれぞれ入力画像信号Ｖ7 の下位ビットの信号を転
送し、シフトレジスタ１０１ｂ〜１０ｎｂは画像信号Ｖ
7 の上位ビットの信号を転送する。また、ラッチ回路１
１１ａ〜１１ｎａはそれぞれシフトレジスタ１０１ａ〜
１０ｎａの信号をラッチし、ラッチ回路１１１ｂ〜１１
ｎｂはそれぞれシフトレジスタ１０１ｂ〜１０ｎｂの信
号をラッチする。Here, shift registers 101a to 10n
a transferring signals of lower bits of the input image signal V 7, respectively, the shift register 101b~10nb image signal V
Transfer the signal of the upper 7 bits. Latch circuit 1
11a to 11na are shift registers 101a to 101a, respectively.
10na is latched, and the latch circuits 111b to 111b are latched.
nb latches the signals of the shift registers 101b to 10nb, respectively.
【００２４】外部基準電圧入力端子１７１〜１７ｍに
は、１水平期間を周期としたステップ電圧Ｖr1〜Ｖrmが
入力される。ステップ電圧Ｖr1〜Ｖrmの各ステップ電圧
値は、液晶の階調を出すための駆動電圧値であり、Ｖ10
＜Ｖ11＜Ｖ12…である。また、ステップ電圧Ｖr1〜Ｖrm
のステップ値は、パルス幅変調回路１２１〜１２ｎのパ
ルス幅変調数と同じとしておく。Step voltages V r1 to V rm having a cycle of one horizontal period are input to the external reference voltage input terminals 171 to 17m. Each step voltage value of the step voltages V r1 to V rm is a drive voltage value for producing a gradation of liquid crystal, and V 10
<V 11 <V 12 . Also, the step voltages V r1 to V rm
Is the same as the pulse width modulation number of the pulse width modulation circuits 121 to 12n.
【００２５】選択スイッチ回路１３１〜１３ｎは、それ
ぞれラッチ回路１１１ｂ〜１１ｎｂの出力ａ2 によりデ
コーダ５を制御し、スイッチＳＷ１〜ＳＷｍのうちどれ
か一つを選択する。例えば、ラッチ回路１１１ｂに保持
された画像信号Ｖ7 の上位ビットのデータにより、サン
プリングスイッチ回路１４１は外部基準電圧入力端子１
７１〜１７ｍから入力されたステップ電圧Ｖr1〜Ｖrmの
中のいずれか一つを選択する。The selection switch circuit 131~13n respectively controls the decoder 5 by the output a 2 of the latch circuit 111B～11nb, selects one or which of the switches SW1 to SWm. For example, the upper bits of data of the image signal V 7 held in the latch circuit 111b, a sampling switch circuit 141 external reference voltage input terminal 1
Selecting any one of a step voltage V r1 ~V rm input from 71～17M.
【００２６】次に、ラッチ回路１１１ａに保持された画
像信号Ｖ7 の下位ビットのデータは、データの大きさと
パルス幅の大きさが比例するようなパルス幅変調を行う
パルス幅変調回路１２１によりパルス幅変調され、パル
ス幅被変調信号Ｖ4 として選択スイッチ回路１３１の入
力ａ1 に入力される。画像信号Ｖ7 の上位ビットにより
選択されたサンプリングスイッチ回路１４１のサンプリ
ングスイッチ１４１−１〜１４１−ｍは、前記パルス幅
被変調信号Ｖ4 により「オン」、「オフ」を行う。ステ
ップ電圧Ｖr1〜Ｖrmはパルス幅被変調信号Ｖ4 と同期し
ているため、ラッチ回路１１１ａのデータ値に応じた電
圧を、サンプリングスイッチ回路１４１を通してホール
ドコンデンサ１５１を図３のＶ5 のように充電し、出力
バッファ１６１の入力電圧となる。これにより、出力バ
ッファ１６１からは図３のＶ6 に示す出力電圧が出力端
子１８１に出力される。Next, been significant bits of the data of the image signal V 7 held in the latch circuit 111a, the pulse by a pulse width modulation circuit 121 for performing pulse width modulation, such as the size of the magnitude and the pulse width of the data is proportional to are width modulated, it is inputted to the input a 1 of the selection switch circuit 131 as a pulse-width modulated signal V 4. Sampling switches 141-1 to 141-m of the sampling switch circuits 141 selected by the upper bits of the image signal V 7 performs the "on", "off" by the pulse width modulated signal V 4. Since the step voltages V r1 to V rm are synchronized with the pulse width modulated signal V 4 , a voltage corresponding to the data value of the latch circuit 111 a is applied to the hold capacitor 151 through the sampling switch circuit 141 as shown by V 5 in FIG. , And becomes the input voltage of the output buffer 161. As a result, the output voltage indicated by V 6 in FIG. 3 is output from the output buffer 161 to the output terminal 181.
【００２７】ここで、出力バッファ１６１は、液晶パネ
ルの負荷を十分に駆動するためのものであり、出力バッ
ファ１６１の入力容量が液晶パネル負荷に比べ十分小さ
いため、サンプリングスイッチ回路１４１のオン抵抗が
大きくてもよいため、サンプリングスイッチ回路１４１
〜１４ｎはシリコン基板上で小さい面積で構成可能とな
り、液晶駆動回路は従来のものより小さい面積でシリコ
ン基板上に実現することが可能である。Here, the output buffer 161 is for sufficiently driving the load of the liquid crystal panel. Since the input capacitance of the output buffer 161 is sufficiently smaller than the load of the liquid crystal panel, the ON resistance of the sampling switch circuit 141 is reduced. Since it may be large, the sampling switch circuit 141
.About.14n can be configured with a small area on the silicon substrate, and the liquid crystal driving circuit can be realized on the silicon substrate with a smaller area than the conventional one.
【００２８】図４は本発明の液晶駆動回路の駆動方法の
第二の実施例の各部信号の波形例を示したものである。
回路構成は図１と同じである。本第二実施例では、図１
の外部基準電圧入力端子１７１〜１７ｍに、図３のステ
ップ電圧Ｖr1〜Ｖrmに代えて、それぞれランプ電圧ＶR1
〜ＶRmを供給するようにしたものである。本第二実施例
は、図３の第一実施例と同様に、画像信号Ｖ7 のデータ
の大きさにパルス幅の大きさが比例するようなパルス幅
変調を行うパルス幅変調回路１２１〜１２ｎにより「オ
ン」、「オフ」を行うサンプリングスイッチ回路１４１
〜１４ｎにより、ランプ電圧ＶR1〜ＶRmをパルス幅変調
し、出力バッファ１６１〜１６ｎを介して出力させる。FIG. 4 shows an example of waveforms of signals of respective parts in a second embodiment of the driving method of the liquid crystal driving circuit according to the present invention.
The circuit configuration is the same as in FIG. In the second embodiment, FIG.
The external reference voltage input terminal 171~17m of, instead of the step voltage V r1 ~V rm in FIG. 3, respectively lamp voltage V R1
~ VRm . Second Embodiment This is similar to the first embodiment of FIG. 3, the pulse width modulation circuit size of the pulse width to the size of the data to perform pulse width modulation, such as proportional image signal V 7 121 to 12n Switch circuit 141 that turns “ON” and “OFF”
To 14n, the lamp voltages V R1 to V Rm are pulse width modulated and output via output buffers 161 to 16n.
【００２９】本第二実施例では、パルス変調用基準クロ
ックＶ3 とランプ電圧ＶR1〜ＶRmとの位相差αを調整す
ることにより、サンプリングスイッチ回路１４１〜１４
ｎでサンプリングされる電圧を変化させることが可能と
なり、液晶に与える階調電圧を微調整することができ
る。また、出力バッファ１６１〜１６ｎのオフセット値
を微調整することが可能となる。In the second embodiment, the sampling switch circuits 141 to 14 are adjusted by adjusting the phase difference α between the pulse modulation reference clock V 3 and the ramp voltages V R1 to V Rm.
The voltage sampled by n can be changed, and the gradation voltage applied to the liquid crystal can be finely adjusted. Further, the offset values of the output buffers 161 to 16n can be finely adjusted.
【００３０】[0030]
【発明の効果】以上説明したように、本発明は、多階調
の液晶パネルの表示をするために、複数のステップ状の
基準電圧を与え、そのうちの一つを画像信号の大きさ
と、画像信号の大きさに応じてパルス幅変調された信号
とにより基準電圧を選択することにより、従来の液晶駆
動回路のような大きなチップ面積を必要とせず、小さい
チップ面積でシリコン基板上に実現できる効果がある。
また、比較的精度の高い基準電圧発生回路を同じシリコ
ン基板上に集積させることも可能で、基準電圧の入力数
も従来の液晶駆動回路に比べ減少できる効果がある。As described above, according to the present invention, a plurality of step-like reference voltages are applied to display a multi-tone liquid crystal panel. By selecting a reference voltage based on a pulse-width-modulated signal according to the signal size, it is possible to achieve a small chip area on a silicon substrate without requiring a large chip area unlike a conventional liquid crystal drive circuit. There is.
In addition, it is possible to integrate a relatively accurate reference voltage generation circuit on the same silicon substrate, and the number of input reference voltages can be reduced as compared with the conventional liquid crystal drive circuit.
【図１】本発明の液晶駆動回路の一実施例を示すブロッ
ク構成図。FIG. 1 is a block diagram showing an embodiment of a liquid crystal driving circuit according to the present invention.
【図２】その選択スイッチ回路の一例を示すブロック構
成図。FIG. 2 is a block diagram showing an example of the selection switch circuit.
【図３】本発明の液晶駆動回路の駆動方法の第一実施例
を示す信号波形図。FIG. 3 is a signal waveform diagram showing a first embodiment of a method for driving a liquid crystal drive circuit according to the present invention.
【図４】本発明の液晶駆動回路の駆動方法の第二実施例
を示す信号波形図。FIG. 4 is a signal waveform diagram showing a second embodiment of the driving method of the liquid crystal driving circuit of the present invention.
【図５】従来の液晶駆動回路の一例を示すブロック構成
図。FIG. 5 is a block diagram showing an example of a conventional liquid crystal driving circuit.
１ クロック入力端子 ２ 画像信号入力端子 ３ ラッチパルス入力端子 ４ パルス変調用基準クロック入力端子 ５ デコーダ １０ａ〜１０ｎ、１０１ａ〜１０ｎａ、１０１ｂ〜１０
ｎｂ シフトレジスタ １１ａ〜１１ｎ、１１１ａ〜１１ｎａ、１１１ｂ〜１１
ｎｂ ラッチ回路 ２３ａ〜２３ｎ セレクタ １２１〜１２ｎ パルス幅変調回路 １３１〜１３ｎ 選択スイッチ回路 １４１〜１４ｎ サンプリングスイッチ回路 １４１−１〜１４１−ｍ、１４ｎ−１〜１４ｎ−ｍ
サンプリングスイッチ １５１〜１５ｎ ホールドコンデンサ １６１〜１６ｎ 出力バッファ １７１〜１７ｍ 基準電圧入力端子 １８１〜１８ｎ 出力端子 ２０１〜２０ｍ 基準電圧端子 ａ1 、ａ2 （選択スイッチ回路の）入力 ａ11〜ａ1m （選択スイッチ回路の）出力 Ｑ1a〜Ｑmn 出力トランジスタ ＳＷ１〜ＳＷｍ スイッチ Ｖ3 パルス変調用基準クロック Ｖ4 パルス幅被変調信号 Ｖ5 コンデンサ電圧 Ｖ6 駆動電圧 Ｖ7 画像信号 Ｖ8 クロックパルス Ｖ9 ラッチパルス Ｖ10〜Ｖ21、Ｖr1〜Ｖrm ステップ電圧 ＶR1〜ＶRm、ＶR10 、ＶR11 、ＶR20 、ＶR21 、
ＶRm0 、ＶRm1 ランプ電圧DESCRIPTION OF SYMBOLS 1 Clock input terminal 2 Image signal input terminal 3 Latch pulse input terminal 4 Reference clock input terminal for pulse modulation 5 Decoder 10a-10n, 101a-10na, 101b-10
nb shift register 11a to 11n, 111a to 11na, 111b to 11
nb latch circuits 23a to 23n selectors 121 to 12n pulse width modulation circuits 131 to 13n selection switch circuits 141 to 14n sampling switch circuits 141-1 to 141-m, 14n-1 to 14n-m
Sampling switch 151~15n hold capacitor 161~16n output buffer 171~17m reference voltage input terminal 181~18n output terminal 201~20m reference voltage terminal a 1, a 2 (the selection switch circuit) input a 11 ~a 1m (selection switches circuit) the output Q 1a to Q mn output transistor SW1~SWm switch V 3 pulse modulation reference clock V 4 pulse width modulated signal V 5 capacitor voltage V 6 driving voltage V 7 image signal V 8 clock pulses V 9 latch pulse V 10 ~V 21, V r1 ~V rm step voltage V R1 ~V Rm, V R10, V R11, V R20, V R21,
V Rm0, V Rm1 lamp voltage
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G02F 1/133 575 G09G 3/20 623 G09G 3/20 641 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G09G 3/36 G02F 1/133 575 G09G 3/20 623 G09G 3/20 641
Claims (3)
ブマトリクス液晶パネルの駆動電圧を出力する手段を備
えた液晶駆動回路において、それぞれ異なる 基準電圧を有する複数の基準電圧線と、 入力された画像信号によりパルス幅変調を行うパルス幅
変調回路と、 前記画像信号と前記パルス幅変調回路の信号とから前記
基準電圧を選択する信号を生成する選択スイッチ回路
と、 前記選択スイッチ回路の出力により前記基準電圧を切り
替え出力するサンプリングスイッチ回路と、 前記サンプリングスイッチ回路でサンプリングされた基
準電圧を駆動電圧として出力する出力回路とを備え、 前記複数の基準電圧線の基準電圧は、それぞれ１水平期
間内で変化する複数の基準電圧である ことを特徴とする
液晶駆動回路。1. An active system according to an input image signal.
Means for outputting the driving voltage of the submatrix liquid crystal panel.
In the obtained liquid crystal drive circuit,Each different Pulse width modulation is performed by a plurality of reference voltage lines having a reference voltage and an input image signal.UpaLoose width
A modulation circuit, and the signal from the image signal and the pulse width modulation circuit.
Generate a signal to select the reference voltageSelectionSwitch circuit
Cutting off the reference voltage by the output of the selection switch circuit.
OutputRusaA sampling switch circuit, and a base sampled by the sampling switch circuit.
Output reference voltage as drive voltageOutWith power circuit, The reference voltages of the plurality of reference voltage lines are each one horizontal period.
Multiple reference voltages that vary between Characterized by
LCD drive circuit.
ある請求項１記載の液晶駆動回路。2. The method according to claim 1, wherein the plurality of reference voltages are step voltages .
The liquid crystal driving circuit according to an claim 1, wherein.
る請求項１記載の液晶駆動回路。Wherein said plurality of reference voltages, the lamp voltage der
The liquid crystal driving circuit according to claim 1, wherein that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19216291A JP3235121B2 (en) | 1991-07-31 | 1991-07-31 | LCD drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19216291A JP3235121B2 (en) | 1991-07-31 | 1991-07-31 | LCD drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0535218A JPH0535218A (en) | 1993-02-12 |
| JP3235121B2 true JP3235121B2 (en) | 2001-12-04 |
Family
ID=16286720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19216291A Expired - Fee Related JP3235121B2 (en) | 1991-07-31 | 1991-07-31 | LCD drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235121B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008056462A1 (en) * | 2006-11-07 | 2008-05-15 | Panasonic Corporation | Digital/analog converter circuit |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6778159B1 (en) | 1991-10-08 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and a method of driving the same |
| JP2639763B2 (en) | 1991-10-08 | 1997-08-13 | 株式会社半導体エネルギー研究所 | Electro-optical device and display method thereof |
| JPH06314080A (en) * | 1993-04-14 | 1994-11-08 | Internatl Business Mach Corp <Ibm> | Liquid-crystal display device |
| GB9320246D0 (en) * | 1993-10-01 | 1993-11-17 | Sgs Thomson Microelectronics | A driver circuit |
| KR100209643B1 (en) * | 1996-05-02 | 1999-07-15 | 구자홍 | Driving circuit for liquid crystal display element |
| JP3659103B2 (en) * | 1999-12-28 | 2005-06-15 | セイコーエプソン株式会社 | Electro-optical device, driving circuit and driving method of electro-optical device, and electronic apparatus |
| JP2003029687A (en) * | 2001-07-16 | 2003-01-31 | Sony Corp | D/a conversion circuit, display device using the same circuit and portable terminal using the same device |
| JP2005157013A (en) * | 2003-11-27 | 2005-06-16 | Hitachi Displays Ltd | Display device |
-
1991
- 1991-07-31 JP JP19216291A patent/JP3235121B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008056462A1 (en) * | 2006-11-07 | 2008-05-15 | Panasonic Corporation | Digital/analog converter circuit |
| US7936295B2 (en) | 2006-11-07 | 2011-05-03 | Panasonic Corporation | Digital/analog converter circuit |
| JP4864978B2 (en) * | 2006-11-07 | 2012-02-01 | パナソニック株式会社 | Digital / analog conversion circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0535218A (en) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6310616B1 (en) | Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device | |
| US6011533A (en) | Image display device, image display method and display drive device, together with electronic equipment using the same | |
| EP0600498B1 (en) | Circuit for driving liquid crystal device | |
| JP4693306B2 (en) | Multi-format sampling register, multi-format digital-analog converter, multi-format data driver, and multi-format active matrix display | |
| US7190342B2 (en) | Shift register and display apparatus using same | |
| JP4359504B2 (en) | Simplified multi-output digital-to-analog converter for flat panel displays | |
| EP1783777B1 (en) | Shift register circuit | |
| US6329980B1 (en) | Driving circuit for display device | |
| US20070040855A1 (en) | Display control apparatus capable of decreasing the size thereof | |
| WO2011162057A1 (en) | Scanning signal line drive circuit and display device provided with same | |
| JP3368819B2 (en) | LCD drive circuit | |
| JP2003280596A (en) | Display driving apparatus and display apparatus using the same | |
| JPH1173163A (en) | Output circuit for liquid crystal display device | |
| JPH1152931A (en) | Active matrix type picture display device | |
| KR102089156B1 (en) | Display device, source driving circuit, and control method for source driving circuit | |
| KR20070002412A (en) | Analog sampling apparatus for liquid crystal display | |
| JP3235121B2 (en) | LCD drive circuit | |
| JP4528748B2 (en) | Driving circuit | |
| JP2005215052A (en) | Liquid crystal driving power supply circuit, liquid crystal driving device and liquid crystal display apparatus | |
| KR19990007004A (en) | Active matrix type image display apparatus and driving method thereof | |
| JPH11296143A (en) | Analog buffer and display device | |
| KR100755939B1 (en) | Data Driver For Thin Film Transistor Liquid Display | |
| JP4147480B2 (en) | Data transfer circuit and flat display device | |
| JP3691034B2 (en) | Signal output device and liquid crystal display device using the same | |
| KR100438659B1 (en) | Column Driver Integrated Circuit And Column Driving Method For Pre_Driving Liquid Crystal Display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |