JP3232856B2 - Analog filter - Google Patents
Analog filterInfo
- Publication number
- JP3232856B2 JP3232856B2 JP02867494A JP2867494A JP3232856B2 JP 3232856 B2 JP3232856 B2 JP 3232856B2 JP 02867494 A JP02867494 A JP 02867494A JP 2867494 A JP2867494 A JP 2867494A JP 3232856 B2 JP3232856 B2 JP 3232856B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- current
- circuit
- biquad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明は波形等化などの信号処理
に必須であるところのアナログフィルタに関するもので
ある。通信、情報機器いずれの分野においても、処理す
べき信号の速度は増加の一途をたどり、まだまだディジ
タル処理では対応しきれないところがある。そこで、ア
ナログにおいていかにうまく信号処理を行うことができ
るかが、装置性能の決め手になっていると言っても過言
ではない。本発明は、アナログ信号処理の様々な形態に
対応できる、汎用性の高いアナログフィルタを提供する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog filter which is essential for signal processing such as waveform equalization. In both the fields of communication and information equipment, the speed of signals to be processed continues to increase, and there are still places where digital processing cannot cope. Therefore, it is no exaggeration to say that how well signal processing can be performed in analog is a decisive factor in device performance. The present invention provides a highly versatile analog filter that can cope with various forms of analog signal processing.
【0002】[0002]
【従来の技術】従来のアナログフィルタは、ディスクリ
ート部品によるパッシブフィルタか、もしくはCMOS
技術を応用したスイッチドキャパシタ(SC)フィルタ
が主流であった。前者は高速化には適するが、コイル等
を有するため実装空間を要し、高価であるとともに可変
調整には不可能に近いものがある。後者はIC化が可能
であり広く用いられているが、一般に処理速度が遅く、
また高速なサンプリングクロックを必要とするため、
(雑音の防止のため)他のアナログ回路との分離技術に
一考を要する。2. Description of the Related Art A conventional analog filter is a passive filter using discrete components or a CMOS.
Switched capacitor (SC) filters that use technology have been the mainstream. The former is suitable for speeding up, but requires a mounting space because it has coils and the like, and is expensive and almost impossible to perform variable adjustment. The latter can be integrated into an IC and is widely used, but generally has a slow processing speed.
Also, because it requires a high-speed sampling clock,
Consideration should be given to the technology of separating from other analog circuits (to prevent noise).
【0003】また、図12に示すように、損失をもつ積分
器17、逆相積分器18、逆相増幅器19により構成され、双
2次伝達関数を実現したBIQUAD(バイカッド)回
路がある。特に電圧/電流変換手段を用いたBIQUA
D回路は、スイッチドキャパシタを用いたBIQUAD
回路よりもはるかに高速であり、磁気記録の分野で広く
用いられているが、あくまで特定用途向けである。Further, as shown in FIG. 12, there is a BIQUAD (biquad) circuit constituted by an integrator 17 having a loss, a negative-phase integrator 18, and a negative-phase amplifier 19 and realizing a biquadratic transfer function. Especially BIQUA using voltage / current conversion means
The D circuit is a BIQUAD using a switched capacitor.
It is much faster than circuits and is widely used in the field of magnetic recording, but is only for specific applications.
【0004】[0004]
【発明が解決しようとする課題】前述したように従来の
BIQUAD回路によるアナログフィルタはあくまで特
定用途向けであった。As described above, the analog filter using the conventional BIQUAD circuit is only for a specific application.
【0005】したがって本発明は、アナログ信号処理の
様々な形態に対応できる、汎用性の高いアナログフィル
タを提供することを目的とする。Accordingly, an object of the present invention is to provide a highly versatile analog filter which can cope with various forms of analog signal processing.
【0006】[0006]
【課題を解決するための手段】上記問題点は図1に示す
回路の構成によって解決される。即ち図1において、
(請求項1) 入力信号を表す第1の入力電圧に第2の
入力電圧の位相を反転させて加算し、加算値を外部から
可変できる電圧利得により増幅して出力する第1の電圧
増幅手段(図1の第1の電圧利得可変手段に対応)と、
該第1の電圧増幅手段の出力電圧を電流に変換後積分し
て出力するとともに、該電流を外部から可変できる第1
の積分手段(図1の第1の電圧/電流変換率可変型積分
手段に対応)と、該第1の積分手段の出力に該第2の入
力電圧の位相を反転させて加算し、加算値を外部から可
変できる電圧利得により増幅して出力する第2の電圧増
幅手段(図1の第2の電圧利得可変手段に対応)と、該
第2の電圧増幅手段の出力電圧を電流に変換後積分して
出力し、該出力を分岐して該第2の入力電圧とするとと
もに、該電流を外部から可変できる第2の積分手段(図
1の第2の電圧/電流変換率可変型積分手段に対応)と
からなるBIQUAD(バイカッド)回路と、 該第1の
入力電圧を分岐して入力し、外部から可変できる電圧利
得(K)により増幅して正および負の信号を出力する第
3の電圧増幅手段(図1の第3の電圧利得可変手段に対
応)と、 外部からの切替え信号により該第3の電圧増幅
手段の出力のうち一方を選択して出力し、該第2の積分
手段の出力に加算するスイッチ手段とを備えた構成にす
る。 The above problem is solved by the circuit configuration shown in FIG. That is, in FIG.
(Claim 1) A first input voltage representing an input signal has a second input voltage.
A first voltage output by inverting and adding the phase of an input voltage and amplifying the added value with a voltage gain that can be varied from the outside
Amplifying means (corresponding to the first voltage gain variable means in FIG. 1) ;
The output voltage of the first voltage amplifying means is converted into a current, integrated and output, and the first voltage is variable from the outside .
(The first voltage / current conversion rate variable type integration shown in FIG. 1)
Means) and the second input to the output of the first integrating means .
Added by inverting the phase of the force voltage and the second voltage increase for amplifying and outputting a voltage gain that can be variable <br/> varying the added value from the outside
Width means (corresponding to the second voltage gain varying means in FIG. 1), and the output voltage of the second voltage amplifying means is converted into a current, integrated and output , the output is branched and the second input Voltage
First, a second integrating means (FIG. 4) capable of varying the current from outside
( Corresponding to the second voltage / current conversion rate variable type integrating means), and a BIQUAD (biquad) circuit comprising:
The input voltage is branched and input, and the voltage can be varied externally.
(K) to amplify and output positive and negative signals.
3 voltage amplifying means (corresponding to the third voltage gain varying means in FIG. 1).
A) and the third voltage amplification by an external switching signal.
Selecting and outputting one of the outputs of the means;
Switch means for adding to the output of the means.
You.
【0007】(請求項2) 前記第1および第2の積分
手段を、それぞれコンデンサと抵抗と演算増幅器により
構成する。 (Claim 2) The first and second integrals
Means, by the capacitor and resistors and an operational amplifier
Constitute.
【0008】[0008]
【0009】(請求項3) 前記請求項1に記載のBI
QUAD回路と第3の電圧増幅手段、及びスイッチ手段
とで構成されるアナログフィルタを2個並列にして作動
させるように構成する。(Claim 3 ) The BI according to claim 1
Two analog filters each composed of a QUAD circuit, a third voltage amplifying unit , and a switch unit are configured to be operated in parallel.
【0010】[0010]
【作用】図1において、第1の電圧増幅手段(図1の第
1の電圧利得可変手段に対応)への入力電圧をVin、第
1、第2、及び第3の電圧増幅手段(図1の第1、第
2、及び第3の電圧利得可変手段に対応)の利得をそれ
ぞれG1 、G2 、K、第1及び第2の積分手段(図1の
第1及び第2の電圧/電流変換率可変型積分手段に対
応)の電圧/電流変換率をそれぞれgm1 、gm2 、第
1及び第2の積分手段の積分用の容量をC、第2の積分
手段の出力電圧をVout とすると、第2の積分手段の出
力は、In FIG. 1, first voltage amplifying means ( the first voltage amplifying means in FIG. 1)
The input voltage to the first voltage gain varying means is Vin, and the first, second, and third voltage amplifying means (the first and second voltage amplifying means in FIG. 1).
The gains of the second and third voltage gain variable means are respectively G 1 , G 2 , K, and the first and second integrating means (FIG. 1).
For the first and second variable voltage / current conversion rate integrating means,
A), the voltage / current conversion rates are gm 1 and gm 2 , the integration capacity of the first and second integration means is C, and the second integration is
Assuming that the output voltage of the means is Vout, the output of the second integrating means is
【0011】[0011]
【数1】 (Equation 1)
【0012】となり、Vin、Vout でそれぞれまとめる
と、## EQU1 ## When Vin and Vout are combined,
【0013】[0013]
【数2】 (Equation 2)
【0014】となる。したがって伝達関数T(S)は、## EQU1 ## Therefore, the transfer function T (S) is
【0015】[0015]
【数3】 (Equation 3)
【0016】と求められる。ここで、S=jω、ω=2
πf、fは周波数である。上式の分子多項式のKが+の
とき、帯域阻止型、−のとき高域強調型、またK=0の
とき低域通過型となり、それぞれスイッチ手段の切り替
え状態によって決められる。この結果、アナログ信号処
理の様々な形態に対応することができる。Is required. Here, S = jω, ω = 2
πf, f are frequencies. When K in the above numerator polynomial is +, it is a band rejection type, when-is a high-frequency emphasis type, and when K = 0, it is a low-pass type. As a result, it is possible to cope with various forms of analog signal processing.
【0017】さらに、第1および第2の積分手段と第
1、第2および第3の電圧増幅手段を用い、外部から電
流を可変して電圧/電流変換率および電圧利得を任意に
可変することにより、フィルタの伝達関数を自由に作り
だすことができ、これまで以上に広い調整範囲を確保す
ることが可能となる。Further, the first and second integrating means and the first, second and third voltage amplifying means are used to externally supply power.
By arbitrarily varying the voltage / current conversion rate and the voltage gain by varying the flow, the transfer function of the filter can be freely created, and a wider adjustment range than before can be secured.
【0018】[0018]
【実施例】図2は本発明の実施例のBIQUAD回路の
構成図である。同図において、2-1 、2-2 、4-1 、4-2
、6-1、6-2 は電圧増幅器、3-1 、3-2 、7-1 、7-2は
電圧/電流変換器、1、8はバッファ、5-1 、5-2はス
イッチであり、電圧増幅器2-1 、6-1と電圧/電流変換
器3-1 、7-1及びコンデンサCで構成される回路で一つ
のBIQUAD回路9を構成し、電圧増幅器2-2 、6-2
と電圧/電流変換器3-2 、7-2 及びコンデンサCで構成
される回路でもう一つのBIQUAD回路10を構成して
いる。そして、これら2個のBIQUAD回路9、10が
差動で動作する構成になっている。FIG. 2 is a block diagram of a BIQUAD circuit according to an embodiment of the present invention. In the figure, 2-1 2-2 4-1 4-2
, 6-1 and 6-2 are voltage amplifiers, 3-1, 3-2 7-1 and 7-2 are voltage / current converters, 1 and 8 are buffers, and 5-1 and 5-2 are switches. One BIQUAD circuit 9 is constituted by a circuit composed of the voltage amplifiers 2-1 and 6-1, the voltage / current converters 3-1 and 7-1, and the capacitor C, and the voltage amplifiers 2-2 and 6- Two
Another BIQUAD circuit 10 is constituted by a circuit comprising the voltage / current converters 3-2 and 7-2 and the capacitor C. The two BIQUAD circuits 9 and 10 operate differentially.
【0019】まず上記BIQUAD回路の伝達関数を求
める。電圧増幅器2-1 の+入力電圧をVin、電圧/電流
変換器7-1の出力電圧をVout、電圧増幅器2-1 の利得を
Ga 、電圧/電流変換器3-1のコンダクタンスをg
ma 、電圧増幅器6-1 の利得をGb 、電圧/電流変換器
7-1のコンダクタンスをgmb とすると、First, the transfer function of the BIQUAD circuit is obtained. The positive input voltage of the voltage amplifier 2-1 is Vin, the output voltage of the voltage / current converter 7-1 is Vout, the gain of the voltage amplifier 2-1 is G a , and the conductance of the voltage / current converter 3-1 is g.
m a , the gain of the voltage amplifier 6-1 is G b , the voltage / current converter
The conductance of the 7-1 and the gm b,
【0020】[0020]
【数4】 (Equation 4)
【0021】となる。Vin、Vout でそれぞれまとめる
と、## EQU1 ## Summarizing by Vin and Vout respectively
【0022】[0022]
【数5】 (Equation 5)
【0023】したがって伝達関数T(S)は(2)式か
らTherefore, the transfer function T (S) is given by the following equation (2).
【0024】[0024]
【数6】 (Equation 6)
【0025】と求められる。ここで、S=jωであり、
ω=2πf、fは周波数である。(3)式より、アクテ
ィブフィルタのパラメータωo (共振角周波数)および
Q(選択度)はそれぞれ次式で与えられる。Is required. Here, S = jω,
ω = 2πf, f is the frequency. From the equation (3), the parameters ω o (resonance angular frequency) and Q (selectivity) of the active filter are respectively given by the following equations.
【0026】[0026]
【数7】 (Equation 7)
【0027】(3)式において、分子多項式のKの符号
が+のとき帯域阻止型、−のとき高域強調型、またK=
0のとき低域通過型となり、それぞれスイッチ5-1 、5-
2の切り替え状態によって決められる。帯域阻止型およ
び高域強調型の場合のT(jω)の周波数特性をそれぞ
れ図3の(a) および(b)に示す。同図において、ωn、ω
b は共振角周波数、Qb は高域強調型の場合の選択度を
表す。In the equation (3), when the sign of K in the numerator polynomial is +, the band rejection type, when-, the high-frequency emphasis type, and K =
When it is 0, it becomes a low-pass type, and switches 5-1 and 5-
It is determined by the switching state of 2. The frequency characteristics of T (jω) in the case of the band rejection type and the high frequency emphasis type are shown in FIGS. 3A and 3B, respectively. In the figure, ω n , ω
b is the resonance angular frequency, Q b represents the selectivity in the case of high-tone-emphasized.
【0028】まず、必要なQ値を得るために、gmの
比、Gの比を決め、しかる後ωo の絶対値を合わせるこ
とにより、伝達関数を任意に操作できる。尚、BIQU
AD回路には図4に示す(1)及び(2)の2つのタイプが考
えられるが、ここで各タイプのS/N(信号/雑音比)
について検討する。各タイプの回路において、通過帯域
内においてコンデンサの値を無視できると仮定すると、
電圧/電流変換器は高利得Aの電圧増幅器であると考え
ることができ、BIQUAD回路の各タイプはそれぞれ
図5に示すモデルで表すことができる。Firstly, in order to obtain the required Q value, a ratio of gm, determines the ratio of G, by combining the absolute value of the Thereafter omega o, can be arbitrarily manipulate the transfer function. BIKU
There are two types of AD circuits, (1) and (2) shown in FIG. 4, where the S / N (signal / noise ratio) of each type is determined.
To consider. For each type of circuit, assuming that the value of the capacitor is negligible within the passband,
The voltage / current converter can be considered as a high gain A voltage amplifier, and each type of BIQUAD circuit can be represented by a model shown in FIG.
【0029】図5において、タイプ(1) について、各電
圧/電流変換器の入力部に雑音na、nb が混入したと
仮定した場合の、出力Vout におけるS/Nを求める。[0029] In FIG. 5, for the type (1), the noise n a to the input of the voltage / current converter, assuming that n b is mixed, obtaining the S / N at the output Vout.
【0030】[0030]
【数8】 (Equation 8)
【0031】となり、Va 、Vb を消去してVout につ
いてまとめると、When Va and Vb are erased and Vout is summarized,
【0032】[0032]
【数9】 (Equation 9)
【0033】となる。A≧1であるから、Vout は次式
のようになる。## EQU1 ## Since A ≧ 1, Vout is given by the following equation.
【0034】[0034]
【数10】 [Equation 10]
【0035】したがってタイプ(1)の、出力におけるS
/Nは次式のようになる。Therefore, S at the output of type (1)
/ N is as follows.
【0036】[0036]
【数11】 [Equation 11]
【0037】タイプ(2)のBIQUAD回路についても
同様にして求めることができ、以下の式が成り立つ。The type (2) BIQUAD circuit can be obtained in the same manner, and the following equation is established.
【0038】[0038]
【数12】 (Equation 12)
【0039】となり、Va 、Vb を消去してVout につ
いてまとめると、When Va and Vb are erased and Vout is summarized,
【0040】[0040]
【数13】 (Equation 13)
【0041】となる。A≧1であるから、Vout は次式
のようになる。## EQU1 ## Since A ≧ 1, Vout is given by the following equation.
【0042】[0042]
【数14】 [Equation 14]
【0043】したがってタイプ(2)の、出力におけるS
/Nは次式のようになる。Therefore, S at the output of type (2)
/ N is as follows.
【0044】[0044]
【数15】 (Equation 15)
【0045】(11)式と(17)式とを比較して分かるよ
うに、タイプ(2)の方は後段の入力に混入されたノイズ
成分nb が、電圧/電流変換器の電圧利得分だけ抑圧さ
れている。このことからBIQUAD回路の雑音特性に
ついては、タイプ(1)よりもタイプ(2)の方が優れている
と言える。前述した図2に示す本発明の実施例では以上
の結果を使用した。As can be seen by comparing Equations (11) and (17), in the case of Type (2), the noise component n b mixed in the input at the subsequent stage is the voltage gain component of the voltage / current converter. Only being suppressed. From this, it can be said that the noise characteristic of the BIQUAD circuit is better in the type (2) than in the type (1). In the embodiment of the present invention shown in FIG. 2 described above, the above results are used.
【0046】図6は図2の電圧/電流変換器3-1(3-2)、
7-1(7-2)の代わりにそれぞれ演算増幅器11、12を用いた
場合のBIQUAD回路の実施例の構成図である。この
場合、可変パラメータは電圧増幅器2、6の利得
(Ga 、Gb )だけとなり、回路もT(S)の分子のS
の部分が0の全極型となって、速度も演算増幅器を使用
しているため図2の場合に比べて劣るが、例えば抵抗R
をCMOSを使用したスイッチトキャパシタに置き換え
れば、図2におけるgma 、gmb を可変するのと同様
の効果が期待できる。FIG. 6 shows the voltage / current converter 3-1 (3-2) of FIG.
FIG. 8 is a configuration diagram of an embodiment of a BIQUAD circuit when operational amplifiers 11 and 12 are used instead of 7-1 (7-2). In this case, the only variable parameters are the gains (G a , G b ) of the voltage amplifiers 2 and 6, and the circuit is also the S (N) numerator of T (S).
Is inferior to the case of FIG. 2 because of the use of an operational amplifier because of the use of an operational amplifier.
The be replaced with switched capacitor using the CMOS, the same effect can be expected as to vary the gm a, gm b in FIG.
【0047】図7は本発明の実施例のアナログフィルタ
全体の回路構成図である。同図に示すように、図2に示
すBIQUAD回路を複数個縦続に接続することにより
フィルタのカットオフ特性を急峻なものとすることがで
き、用途に応じて任意に個数を選択できる。また、使用
しないBIQUAD回路は電源供給をオフさせることに
より、省エネ化を図ることもできる。FIG. 7 is a circuit diagram of the whole analog filter according to the embodiment of the present invention. As shown in the figure, by connecting a plurality of BIQUAD circuits shown in FIG. 2 in cascade, the cutoff characteristic of the filter can be made steep, and the number can be arbitrarily selected according to the application. In addition, energy saving can be achieved by turning off the power supply to the unused BIQUAD circuit.
【0048】図8は実施例におけるK値設定回路の構成
図である。K値設定回路は、Kの基準値を決めるための
アナログの差動増幅器14と、Kの可変部分を決める2個
の差動増幅器からなる回路15と、該2個の差動増幅器の
いずれかを選択するためのスイッチ回路16とで構成され
る。FIG. 8 is a configuration diagram of a K value setting circuit in the embodiment. The K value setting circuit includes an analog differential amplifier 14 for determining a reference value of K, a circuit 15 including two differential amplifiers for determining a variable portion of K, and one of the two differential amplifiers. And a switch circuit 16 for selecting one.
【0049】前段の差動増幅器14の電圧利得G1は、負
荷としてのダイオードDの内部抵抗をrerefとするとThe voltage gain G1 of the preceding-stage differential amplifier 14 is given by the following equation , where the internal resistance of the diode D as a load is reref.
【0050】[0050]
【数16】 (Equation 16)
【0051】後段の回路15の差動増幅器の利得G2は、
エミッタ結合トランジスタの内部抵抗をrevarとする
と、The gain G2 of the differential amplifier of the subsequent circuit 15 is
Assuming that the internal resistance of the emitter-coupled transistor is revar ,
【0052】[0052]
【数17】 [Equation 17]
【0053】となる。(18)、(19)式から全体の利得
G、即ち|K|はIs as follows. From equations (18) and (19), the overall gain G, ie, | K |
【0054】[0054]
【数18】 (Equation 18)
【0055】となる。ここに、kはボルツマン定数、T
は絶対温度、qは電子の電荷、IKrefは基準電流、I
Kvarは可変電流である。Kの符号はSWの切り換えによ
り選択できる。Is as follows. Where k is Boltzmann's constant, T
Is the absolute temperature, q is the electron charge, I Kref is the reference current, I
Kvar is a variable current. The sign of K can be selected by switching SW.
【0056】図9は実施例における電圧利得可変回路の
構成図である。図9の回路構成は基本的には前述した図
8の回路構成と同じであるが、図9には図8のスイッチ
回路16が存在しない。前述したと同様にして図9の回路
の利得Gは次式で与えられる。FIG. 9 is a configuration diagram of a voltage gain variable circuit in the embodiment. The circuit configuration of FIG. 9 is basically the same as the circuit configuration of FIG. 8 described above, but FIG. 9 does not include the switch circuit 16 of FIG. As described above, the gain G of the circuit of FIG. 9 is given by the following equation.
【0057】[0057]
【数19】 (Equation 19)
【0058】ここに、IGrefは基準電流、IGvarは可変
電流である。図10、図11は実施例における可変電圧/電
流変換回路の構成図である。図10はバイポーラトランジ
スタの場合を示すが、同図の回路構成も前述した図9の
回路構成と基本的に同じであり、電圧/電流変換回路の
コンダクタンスgmは、IRE F 端子に流れる電流を2I
Iref、IVAR 端子に流れる電流を3IIvarとすると、Here, I Gref is a reference current, and I Gvar is a variable current. FIG. 10 and FIG. 11 are configuration diagrams of the variable voltage / current conversion circuit in the embodiment. Although FIG. 10 shows the case of a bipolar transistor, the circuit arrangement of FIG even a circuit configuration basically the same as in FIG. 9 described above, the conductance gm of the voltage / current conversion circuit, the current flowing through the I RE F terminal 2I
Iref, and the current flowing through the I VAR terminal and 3I Ivar,
【0059】[0059]
【数20】 (Equation 20)
【0060】と求められる。以上のようにして(3)式
の伝達関数を自由に操作できる。また、図11はCMOS
トランジスタの場合を示すが、制御電流端子が1個であ
り、制御電流IVARA(B)に対してgmがリニアに可変で
きない。しかし、本発明のように、利得可変の電圧増幅
器との併用によって、このgmの非線形性を補うことが
できる。(IVARA(B)を固定し、可変パラメータをGの
みとする。)Is obtained. As described above, the transfer function of the expression (3) can be freely operated. FIG. 11 shows a CMOS
Although the case of a transistor is shown, there is one control current terminal, and gm cannot be linearly changed with respect to the control current I VARA (B) . However, the non-linearity of gm can be compensated for by using together with a variable gain voltage amplifier as in the present invention. (I VARA (B) is fixed and the variable parameter is only G.)
【0061】[0061]
【発明の効果】以上説明したように本発明によれば、第
3の電圧利得可変手段の出力をスイッチ手段により切り
替えることによって、アナログ信号処理の様々な形態に
対応することができる。また、第1および第2の電圧/
電流変換率可変型積分手段と、第1、第2および第3の
電圧利得可変手段を用い、電圧/電流変換率および電圧
利得を任意に可変することにより、フィルタの伝達関数
を自由に作りだすことができ、これまで以上に広い調整
範囲を確保することが可能となる。同時に、コンデンサ
の容量値の相対的なバラツキなども、上記手段によって
補正できる。As described above, according to the present invention, various forms of analog signal processing can be handled by switching the output of the third voltage gain variable means by the switch means. In addition, the first and second voltages /
Freely creating a transfer function of a filter by arbitrarily varying a voltage / current conversion rate and a voltage gain by using a current conversion rate variable integration means and first, second, and third voltage gain variable means. And a wider adjustment range than before can be secured. At the same time, the relative variation of the capacitance value of the capacitor can be corrected by the above means.
【図1】は本発明の原理図、FIG. 1 is a principle diagram of the present invention,
【図2】は本発明の実施例のBIQUAD回路の構成
図、FIG. 2 is a configuration diagram of a BIQUAD circuit according to an embodiment of the present invention;
【図3】は実施例におけるT(jω)の周波数特性図、FIG. 3 is a frequency characteristic diagram of T (jω) in the embodiment;
【図4】は一例のBIQUAD回路の2つのタイプを示
す図、FIG. 4 is a diagram showing two types of BIQUAD circuits of an example;
【図5】は図4のBIQUAD回路の各タイプの通過域
モデルを示す図、FIG. 5 is a diagram showing passband models of each type of the BIQUAD circuit of FIG. 4;
【図6】は本発明の別の実施例のBIQUAD回路の構
成図、FIG. 6 is a configuration diagram of a BIQUAD circuit according to another embodiment of the present invention;
【図7】は本発明の実施例のアナログフィルタ全体の回
路構成図、FIG. 7 is a circuit configuration diagram of an entire analog filter according to an embodiment of the present invention;
【図8】は実施例におけるK値設定回路の構成図、FIG. 8 is a configuration diagram of a K value setting circuit in the embodiment,
【図9】は実施例における電圧利得可変回路の構成図、FIG. 9 is a configuration diagram of a voltage gain variable circuit according to the embodiment;
【図10】は実施例における可変電圧/電流変換回路の構
成図(その1)、FIG. 10 is a configuration diagram (part 1) of a variable voltage / current conversion circuit in an embodiment;
【図11】は実施例における可変電圧/電流変換器回路の
構成図(その2)、FIG. 11 is a configuration diagram (part 2) of a variable voltage / current converter circuit according to the embodiment;
【図12】は従来例のBIQUAD回路の構成図である。FIG. 12 is a configuration diagram of a conventional BIQUAD circuit.
200 は第1の電圧利得可変手段、 300 は第1の電圧/電流変換率可変型積分手段、 400 は第3の電圧利得可変手段、 500 はスイッチ手段、 600 は第2の電圧利得可変手段、 700 は第2の電圧/電流変換率可変型積分手段 を示す。 200 is first voltage gain variable means, 300 is first voltage / current conversion rate variable integration means, 400 is third voltage gain variable means, 500 is switch means, 600 is second voltage gain variable means, Reference numeral 700 denotes a second voltage / current conversion rate variable type integrating means.
Claims (3)
入力電圧の位相を反転させて加算し、加算値を外部から
可変できる電圧利得により増幅して出力する第1の電圧
増幅手段と、 該第1の電圧増幅手段の出力電圧を電流に変換後積分し
て出力するとともに、該電流を外部から可変できる第1
の積分手段と、 該第1の積分手段の出力に該第2の入力電圧の位相を反
転させて加算し、加算値を外部から可変できる電圧利得
により増幅して出力する第2の電圧増幅手段と、 該第2の電圧増幅手段の出力電圧を電流に変換後積分し
て出力し、該出力を分岐して該第2の入力電圧とすると
ともに、該電流を外部から可変できる第2の積分手段と
からなるBIQUAD(バイカッド)回路と、 該第1の入力電圧を分岐して入力し、外部から可変でき
る電圧利得(K)により増幅して正および負の信号を出
力する第3の電圧増幅手段と、 外部からの切替え信号により該第3の電圧増幅手段の出
力のうち一方を選択して出力し、該第2の積分手段の出
力に加算するスイッチ手段と、 を備えた ことを特徴とするアナログフィルタ。A first input voltage representing an input signal;
A first voltage output by inverting and adding the phase of an input voltage and amplifying the added value with a voltage gain that can be varied from the outside
Amplifying means, together with integrating the outputs after converting the output voltage into a current of the first voltage amplifier means, first can vary the electric current from the outside 1
And integrating means, the output of the first integrating means the phase of the second input voltage anti of
A second voltage amplifying means for amplifying and outputting the added value with a voltage gain which can be varied from outside , converting the output voltage of the second voltage amplifying means into a current, integrating and outputting the current , If the output is branched to be the second input voltage
In both cases, a BIQUAD (biquad) circuit comprising a second integrating means capable of varying the current from the outside , and a branch input of the first input voltage, which can be varied from the outside.
Amplify with positive voltage gain (K) to produce positive and negative signals
The third voltage amplifying means, and the output of the third voltage amplifying means by an external switching signal.
One of the forces is selected and output, and the output of the second integrating means is output.
An analog filter , comprising: switch means for adding to a force .
ぞれコンデンサと抵抗と演算増幅器とからなることを特
徴とする請求項1記載のアナログフィルタ。2. The analog filter according to claim 1, wherein said first and second integration means each comprise a capacitor, a resistor, and an operational amplifier.
と第3の電圧増幅手段、及びスイッチ手段とで構成され
るアナログフィルタを2個並列にして作動させることを
特徴とするアナログフィルタ。 3. The BIQUAD circuit according to claim 1, wherein:
And third voltage amplifying means, and switch means.
Operating two analog filters in parallel
An analog filter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02867494A JP3232856B2 (en) | 1994-02-28 | 1994-02-28 | Analog filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02867494A JP3232856B2 (en) | 1994-02-28 | 1994-02-28 | Analog filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07240664A JPH07240664A (en) | 1995-09-12 |
JP3232856B2 true JP3232856B2 (en) | 2001-11-26 |
Family
ID=12255053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02867494A Expired - Fee Related JP3232856B2 (en) | 1994-02-28 | 1994-02-28 | Analog filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3232856B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060126578A (en) * | 2004-03-05 | 2006-12-07 | 로무 가부시키가이샤 | Filter circuit and reproduction device using the same |
EP2880762A4 (en) * | 2012-09-05 | 2016-03-30 | Spero Devices Inc | Bi-quad calibration |
-
1994
- 1994-02-28 JP JP02867494A patent/JP3232856B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07240664A (en) | 1995-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Rasekh et al. | Design of low-power low-area tunable active RC filters | |
JPH11261764A (en) | Variable gain amplifier | |
US5872475A (en) | Variable attenuator | |
US7119608B2 (en) | Forward-amplifying filter circuit | |
JP3316038B2 (en) | Frequency tuning system for operational transconductance amplifier-capacitor pairs | |
JPH066229A (en) | D/a converter | |
JP3232856B2 (en) | Analog filter | |
EP0479374B1 (en) | Companding current-mode transconductor-C integrator | |
Karybakas et al. | Low-sensitive CCII-based biquadratic filters offering electronic frequency shifting | |
US5742199A (en) | Filter circuit and electronic apparatus | |
KR100298090B1 (en) | Frequency dependent resistor | |
US8941438B2 (en) | Bandwidth limiting for amplifiers | |
Gunes et al. | CFA based fully integrated n th-order lowpass filter | |
CN111969963B (en) | Pre-amplifier | |
EP0696846B1 (en) | High-pass filter structure with programmable zeros | |
SE508697C2 (en) | Method and apparatus for time continuous filtration in digital CMOS process | |
JP2006340046A (en) | Variable gain circuit and application device using the same | |
JP4794025B2 (en) | Sample and retainer using complementary bipolar technology | |
Nicodimus et al. | Capacitance reduction technique for switched-capacitor circuits based on charge distribution and partial charge transfer | |
JP3161833B2 (en) | Active trap circuit | |
JP3455063B2 (en) | Variable gain amplifier | |
JPS63193710A (en) | Integration circuit | |
Chen | Versatile current-mode universal biquadratic filter using plus-type dual-output ICCIIs | |
JPH08298436A (en) | Filter circuit | |
JPWO2003084059A1 (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
LAPS | Cancellation because of no payment of annual fees |