JP3232195B2 - Electron-emitting device - Google Patents
Electron-emitting deviceInfo
- Publication number
- JP3232195B2 JP3232195B2 JP16397394A JP16397394A JP3232195B2 JP 3232195 B2 JP3232195 B2 JP 3232195B2 JP 16397394 A JP16397394 A JP 16397394A JP 16397394 A JP16397394 A JP 16397394A JP 3232195 B2 JP3232195 B2 JP 3232195B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- emitter
- base
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、平板形表示装置などに
おいて電子源として用いられる電子放出素子に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device used as an electron source in a flat panel display or the like.
【0002】[0002]
【従来の技術】最近では、平板形表示装置などの電子源
として電界放射型の電子放出素子が採用されている。平
板形表示装置では面積の比較的大きい発光面に対して電
子線を均一に照射することが要求されるから、この種の
用途に用いる電子放出素子では、多数の電界放射型の陰
極をアレイ状に配列することで冷陰極アレイとして形成
することが考えられている(Technical Digest of IVMC
91, Nagahama 1991, p.50、(社)日本電子工業振興協
会,真空マイクロエレクトロニクス調査報告書I,1992
年 3月,p.37等参照)。2. Description of the Related Art Recently, a field emission type electron-emitting device has been employed as an electron source of a flat panel display device or the like. In a flat panel display device, it is required to uniformly irradiate an electron beam to a light emitting surface having a relatively large area. Therefore, in an electron-emitting device used in this kind of application, a large number of field emission cathodes are arranged in an array. It is considered that they can be formed as a cold cathode array by arranging them in a matrix (Technical Digest of IVMC
91, Nagahama 1991, p.50, Japan Electronic Industry Development Association, Vacuum Microelectronics Research Report I, 1992
March, p.37).
【0003】すなわち、図7(b)に示すように、ベー
ス電極1を備えるベース層2とゲート電極3とを絶縁層
5を介して積層し、ゲート電極3と絶縁層5とでなるゲ
ート層4にベース層2に達するように形成した凹所6内
にエミッタ7を形成した構造を有している。エミッタ7
は図7(a)のようにゲート層4の全面に分布して多数
形成される。また、エミッタ7は凹所6内でベース層2
におけるゲート層4側の一面に突設され、エミッタ7の
先端部は10μm以下の曲率半径に形成され、小空隙
(1μm以下)を介してゲート電極3に対向する。ここ
に、ベース電極1およびゲート電極3はクロムにより形
成され、エミッタ7の先端部はタングステンやモリブデ
ンのような高融点材料により形成され、エミッタ7にお
けるベース層2側の基部はシリコンにより形成されてい
る。また、上述した説明より明らかなように、冷陰極ア
レイを形成するすべてのエミッタ7はベース電極1およ
びゲート電極3を共通に用いて並列的に接続されてい
る。That is, as shown in FIG. 7B, a base layer 2 having a base electrode 1 and a gate electrode 3 are laminated with an insulating layer 5 interposed therebetween, and a gate layer comprising the gate electrode 3 and the insulating layer 5 is formed. 4 has a structure in which an emitter 7 is formed in a recess 6 formed to reach the base layer 2. Emitter 7
7A are distributed over the entire surface of the gate layer 4 as shown in FIG. Further, the emitter 7 is located within the recess 6 in the base layer 2.
Of the emitter 7 has a radius of curvature of 10 μm or less, and faces the gate electrode 3 via a small gap (1 μm or less). Here, the base electrode 1 and the gate electrode 3 are formed of chromium, the tip of the emitter 7 is formed of a high melting point material such as tungsten or molybdenum, and the base of the emitter 7 on the base layer 2 side is formed of silicon. I have. As is clear from the above description, all the emitters 7 forming the cold cathode array are connected in parallel using the base electrode 1 and the gate electrode 3 in common.
【0004】このような構成の電子放射素子は、ベース
電極1とゲート電極3との間に50〜200Vの電圧を
印加する(ゲート電極3を正極にする)ことで、ゲート
電極3とエミッタ7との間に100MV/m程度の強電
界を形成し、電界放射によってエミッタ7の表面から電
子を放出させるのである。1個のエミッタ7から放出さ
れる電子流は10〜100nA程度になるが、適当な分
布密度でアレイ状に形成することによって、1mm2 当
たり20〜100μA程度の電子流を得ることが可能に
なる。In the electron-emitting device having such a configuration, a voltage of 50 to 200 V is applied between the base electrode 1 and the gate electrode 3 (the gate electrode 3 is made a positive electrode), so that the gate electrode 3 and the emitter 7 are turned on. A strong electric field of about 100 MV / m is formed between the two, and electrons are emitted from the surface of the emitter 7 by field emission. The electron flow emitted from one emitter 7 is about 10 to 100 nA, but by forming an array with an appropriate distribution density, an electron flow of about 20 to 100 μA per 1 mm 2 can be obtained. .
【0005】[0005]
【発明が解決しようとする課題】ところで、上記構成の
電子放出素子において、何らかの原因でゲート電極3と
エミッタ7との間に過電流が流れると、エミッタ7の先
端部が蒸発して絶縁層5に付着することがある。上述し
た構成のベース層2およびゲート層4では、ベース電極
1およびゲート電極3が露出しているものであるから、
エミッタ7が蒸発して絶縁層5に付着すると、付着した
金属被膜を介してベース電極1とゲート電極3とが短絡
し、エミッタ7から電子が放出されなくなるという問題
が生じる。しかも上記構成ではベース電極1およびゲー
ト電極3は、各エミッタ7で共通に用いられているか
ら、1つのエミッタ7の蒸発でベース電極1とゲート電
極3とが短絡すると、すべてのエミッタ7についてゲー
ト電極3との間に電界を形成することができなくなり、
蒸発していないエミッタ7についても電子を放出するこ
とができなくなるという問題がある。すなわち、一般に
アレイ状に形成すれば、1箇所で異常が生じても他箇所
の機能を維持することができるが、上記構成の場合には
1箇所でも異常が生じると他箇所が正常であっても使用
できなくなるという問題が生じるのである。In the electron-emitting device having the above structure, if an overcurrent flows between the gate electrode 3 and the emitter 7 for some reason, the tip of the emitter 7 evaporates and the insulating layer 5 May adhere to In the base layer 2 and the gate layer 4 having the above-described configurations, the base electrode 1 and the gate electrode 3 are exposed.
When the emitter 7 evaporates and adheres to the insulating layer 5, a short circuit occurs between the base electrode 1 and the gate electrode 3 via the adhered metal film, and a problem arises in that electrons are not emitted from the emitter 7. In addition, in the above configuration, the base electrode 1 and the gate electrode 3 are commonly used for each of the emitters 7. Therefore, when the base electrode 1 and the gate electrode 3 are short-circuited by the evaporation of one emitter 7, the gates of all the emitters 7 are removed. An electric field cannot be formed between the electrodes 3 and
There is a problem that electrons cannot be emitted from the emitter 7 that has not evaporated. In other words, generally, if an array is formed, even if an abnormality occurs in one location, the function of another location can be maintained, but in the above configuration, if an abnormality occurs in one location, the other location is normal. A problem arises in that the device cannot be used.
【0006】本発明は上記問題点の解決を目的とするも
のであり、1つのエミッタが蒸発しても他のエミッタに
ついては電子を放出する機能を維持することができるよ
うにした電子放出素子を提供しようとするものである。SUMMARY OF THE INVENTION An object of the present invention is to provide an electron-emitting device which can maintain the function of emitting electrons from another emitter even if one of the emitters evaporates. It is something to offer.
【0007】[0007]
【課題を解決するための手段】請求項1の発明は、ベー
ス電極を有するベース層に絶縁層を介してゲート電極を
積層し、ゲート電極と絶縁層とでなるゲート層に多数形
成した各凹所内でベース層におけるゲート層側の一面に
先端部がゲート電極と小さい空隙を介して対向するエミ
ッタをそれぞれ突設し、ベース電極とゲート電極との間
に電圧を印加することにより、ゲート電極とエミッタと
の間に形成される強電界によりエミッタから電子を電界
放出させるようにした電子放出素子であって、ゲート層
はゲート電極の少なくともエミッタとの対向部位が非良
導体の被覆で覆われ、非良導体はゲート電極を形成する
金属の酸化物であることを特徴とする。According to a first aspect of the present invention, there is provided a semiconductor device comprising: a plurality of recesses formed by laminating a gate electrode on a base layer having a base electrode via an insulating layer, and forming a large number of gate layers formed of the gate electrode and the insulating layer; An emitter whose front end faces the gate electrode through a small gap protrudes from one surface of the base layer on the gate layer side of the base layer, and a voltage is applied between the base electrode and the gate electrode. An electron-emitting device in which electrons are field-emitted from an emitter by a strong electric field formed between the emitter and the gate layer.
Is not good in at least the part of the gate electrode facing the emitter
Covered with conductor coating, poor conductors form gate electrode
It is a metal oxide .
【0008】[0008]
【0009】[0009]
【0010】[0010]
【0011】[0011]
【0012】[0012]
【作用】請求項1の発明の構成によれば、ゲート層はゲ
ート電極の少なくとも一部が非良導体の被覆で覆われて
いるから、エミッタが蒸発してベース層とゲート層との
間に蒸発物質が付着しても、ベース電極とゲート電極と
の間に非良導体が介在していることによってベース電極
とゲート電極との間の電位差を保つことができ、蒸発し
ていない正常なエミッタからは電子を放出し続けること
ができるのである。According to the structure of the first aspect of the present invention , the gate layer has a gate layer.
At least a part of the electrode is covered with a coating of a poor conductor.
Therefore, the emitter evaporates and the base layer and gate layer
Even if evaporating substances adhere between them, the base electrode and gate electrode
The presence of a poor conductor between the base electrode
Potential difference between the gate electrode and the
An unsuccessful normal emitter can continue to emit electrons .
【0013】[0013]
【0014】[0014]
【0015】[0015]
【0016】しかも、ゲート層に形成する非良導体をゲ
ート電極を形成する金属の酸化物としているから、ゲー
ト電極を形成して表面を酸化させればゲート層の表面に
非良導体を形成することができるのであって、非良導体
の層を別に形成する場合に比較すれば製造工程が簡単に
なり、また被覆を均一に形成することが可能になる。 Moreover, since the non-conforming conductor formed on the gate layer is an oxide of a metal forming the gate electrode, the non-conforming conductor can be formed on the surface of the gate layer by forming the gate electrode and oxidizing the surface. This makes it possible to simplify the manufacturing process and to form a uniform coating as compared with the case where a layer of a poor conductor is separately formed.
【0017】[0017]
【実施例】まず参考例1〜5を説明した後で実施例を説
明する。 (参考例1) 本参考例 は、図1に示すように、ベース層2が、クロム
よりなるベース電極1と、非良導体としてのアルミナ
(Al2O3)の非良導体層8との積層体である点を除く
と、図7に示した従来構成と同様である。すなわち、ベ
ース電極1には非良導体層8を介して酸化シリコンより
なる絶縁層5が積層され、さらに絶縁層5の表面にはク
ロムよりなるゲート電極3が積層される。ここで、ゲー
ト層4はゲート電極3と絶縁層5とで形成されている。
ゲート層4には、底面がベース層2に達する凹所6が形
成され、凹所6の底面からエミッタ7が突設される。エ
ミッタ7は先端部がタングステンやモリブデンにより形
成され、ベース層2側の基部7aはシリコンにより形成
されている。すなわち、このような構造の電子放出素子
を形成するには、ベース電極1の上にアルミナ被膜と酸
化シリコンとを順に積層した後に、酸化シリコンにエッ
チングを施してエミッタ7の基部7aや凹所6を形成
し、さらにゲート電極3やエミッタ7の先端部を被着す
ればよいのである。ここで、エミッタ7aの基部7aは
還元処理によってシリコンになる。また、寸法関係につ
いては従来例で説明したものと同様である。DESCRIPTION OF THE PREFERRED EMBODIMENTS First, reference examples 1 to 5 will be described, and then the embodiment will be described.
I will tell. Reference Example 1 In this reference example , as shown in FIG. 1, a base layer 2 is a laminate of a base electrode 1 made of chromium and a non-conforming conductor layer 8 of alumina (Al 2 O 3 ) as a non-conforming conductor. Except for this point, the configuration is the same as the conventional configuration shown in FIG. That is, an insulating layer 5 made of silicon oxide is stacked on the base electrode 1 via the poor conductor layer 8, and a gate electrode 3 made of chromium is stacked on the surface of the insulating layer 5. Here, the gate layer 4 is formed by the gate electrode 3 and the insulating layer 5.
A recess 6 whose bottom reaches the base layer 2 is formed in the gate layer 4, and an emitter 7 projects from the bottom of the recess 6. The tip of the emitter 7 is formed of tungsten or molybdenum, and the base 7a on the base layer 2 side is formed of silicon. That is, in order to form an electron-emitting device having such a structure, an alumina film and silicon oxide are sequentially stacked on the base electrode 1 and then the silicon oxide is etched to form the base 7a of the emitter 7 and the recess 6. Is formed, and the tips of the gate electrode 3 and the emitter 7 may be further deposited. Here, the base 7a of the emitter 7a becomes silicon by the reduction process. The dimensional relationship is the same as that described in the conventional example.
【0018】非良導体層8は10nm程度の厚みになる
ように高周波スパッタリングなどの技術を用いて形成さ
れており、エミッタ7の金属部分が蒸発してベース層2
とゲート層4との間に10nm程度の厚みで蒸発物質が
付着したとしても、ベース電極1とゲート電極3との間
で非良導体層8内で電流が流れる断面積は非常に小さく
ベース電極1とゲート電極3との間の抵抗は100MΩ
以上になる。すなわち、ベース電極1とゲート電極3と
の間は非良導体層8によって実質的に絶縁されたことに
なる。一方、ベース電極1とエミッタ7との間の抵抗は
10〜100MΩであって、真空中の放電路の抵抗に比
較して十分に小さいからベース電極1からエミッタ7へ
の通電には支障がなく、この構成でのベース電極1から
エミッタ7への通常の通電電流は最大で10nA程度で
あるから、非良導体層8での電圧降下はほとんど無視で
きる程度(最大で1V程度)になる。The poor conductor layer 8 is formed by using a technique such as high-frequency sputtering so as to have a thickness of about 10 nm.
Even if the evaporating substance adheres to the gate electrode 4 with a thickness of about 10 nm, the cross-sectional area where the current flows in the non-conducting layer 8 between the base electrode 1 and the gate electrode 3 is very small. Resistance between the gate electrode 3 and the gate electrode 3 is 100 MΩ
That is all. That is, the base electrode 1 and the gate electrode 3 are substantially insulated by the poor conductor layer 8. On the other hand, the resistance between the base electrode 1 and the emitter 7 is 10 to 100 MΩ, which is sufficiently smaller than the resistance of the discharge path in vacuum, so that there is no problem in energizing the base electrode 1 to the emitter 7. In this configuration, the normal current flowing from the base electrode 1 to the emitter 7 is about 10 nA at the maximum, so that the voltage drop in the non-conducting conductor layer 8 becomes almost negligible (about 1 V at the maximum).
【0019】また、ベース電極1からエミッタ7に過電
流が流れようとすると、非良導体層8で大きな電圧降下
が生じることによって、ゲート電極3とエミッタ7との
間で放電が生じないようにゲート電極3とエミッタ7と
の間の電位差の上昇を抑制することができ、結果的に過
電流が流れるのを防止することができるのである。この
ように、非良導体層8が存在することによってエミッタ
7が蒸発しても蒸発物質によるベース電極1とゲート電
極3との間の短絡を防止して電位差を保つことができる
のはもちろんのこと、エミッタ7の蒸発の原因となる過
電流を防止することができるのである。When an overcurrent flows from the base electrode 1 to the emitter 7, a large voltage drop occurs in the poor conductor layer 8, so that a discharge is not generated between the gate electrode 3 and the emitter 7. An increase in the potential difference between the electrode 3 and the emitter 7 can be suppressed, and as a result, an overcurrent can be prevented from flowing. As described above, even if the emitter 7 evaporates due to the presence of the poor conductor layer 8, it is possible to prevent a short circuit between the base electrode 1 and the gate electrode 3 due to the evaporating substance, thereby keeping the potential difference. Thus, an overcurrent which causes evaporation of the emitter 7 can be prevented.
【0020】本参考例においては非良導体層8をアルミ
ナで形成しているが、酸化シリコンなどを用いても同様
の効果が得られる。(参考例2) 参考例 1では非良導体層8をベース電極1とは別材料を
被着することによって形成していたが、本参考例では、
ベース電極1の表面を酸化させることによって非良導体
層8を形成している。すなわち、図2に示すように、ク
ロムよりなるベース電極1の表面を酸化させて酸化クロ
ムの層よりなる非良導体層8を形成した後に絶縁層5や
エミッタ7を形成しているのであって、ベース電極1の
表面の酸化という簡単な処理で非良導体層8を形成する
ことができるのである。このような工程は、従来工程に
比較すれば酸化工程が増加することになるが、参考例1
のような別材料の被膜を形成する場合に比較すると、工
程の所要時間が短く、また非良導体層8を均一に形成す
ることができるものである。他の構成および動作は参考
例1と同様である。In this embodiment , the poor conductor layer 8 is made of alumina, but the same effect can be obtained by using silicon oxide or the like. (Reference Example 2) In Reference Example 1, the non-conforming conductor layer 8 was formed by applying a material different from that of the base electrode 1, but in this reference example ,
The poor conductor layer 8 is formed by oxidizing the surface of the base electrode 1. That is, as shown in FIG. 2, the surface of the base electrode 1 made of chromium is oxidized to form the poor conductor layer 8 made of a chromium oxide layer, and then the insulating layer 5 and the emitter 7 are formed. The nonconductive layer 8 can be formed by a simple process of oxidizing the surface of the base electrode 1. Such step is so that the oxidation process in comparison with the conventional process is increased, Reference Example 1
As compared with the case of forming a film of another material as described above, the time required for the process is shorter and the non-conductive layer 8 can be formed uniformly. Other configurations and operations are for reference
Same as Example 1.
【0021】(参考例3) 本参考例 は、図3に示すように、ベース層2に形成した
非良導体層8とエミッタ7の金属部分を除いたシリコン
部分とを連続一体に形成したものであって、この非良導
体層8は絶縁層5とも連続一体に形成されている。すな
わち、ベース電極1の上に比較的厚みの大きいシリコン
の非良導体層8(絶縁層5)を積層し、エミッタ7およ
び凹所6を形成する際のエッチング処理においてベース
電極1に達しないように非良導体層8に凹所6を形成す
る。このような作業によってベース層2の表面部分と絶
縁層5とエミッタ7の一部とを連続一体に形成すること
ができるのである。また、このような作業工程では従来
のものと比較して絶縁層5を形成するために積層するシ
リコンの厚みを大きくし、またシリコンのエッチング深
さを調節すればよいだけであって工程数が増加しないか
ら、製造が容易になる。(Embodiment 3) In this embodiment , as shown in FIG. 3, the non-conducting layer 8 formed on the base layer 2 and the silicon portion excluding the metal portion of the emitter 7 are continuously and integrally formed. In addition, the poor conductor layer 8 is formed continuously and integrally with the insulating layer 5. That is, the silicon non-conducting layer 8 (insulating layer 5) having a relatively large thickness is laminated on the base electrode 1 so that the base electrode 1 does not reach the base electrode 1 in the etching process when the emitter 7 and the recess 6 are formed. The recess 6 is formed in the non-conforming conductor layer 8. By such an operation, the surface portion of the base layer 2, the insulating layer 5, and a part of the emitter 7 can be continuously and integrally formed. In addition, in such an operation process, the thickness of the silicon to be laminated for forming the insulating layer 5 is increased as compared with the conventional process, and the etching depth of the silicon only needs to be adjusted. Because it does not increase, manufacturing becomes easier.
【0022】上記構成においてベース層2の非良導体層
8を形成するシリコンの厚みと、エミッタ7を形成する
シリコンの厚みとをそれぞれ1μm程度に設定すれば、
参考例1と同程度の仕様で動作させることができる。ま
た、本参考例においてもエミッタ7の金属部分が蒸発し
てもベース電極1とゲート電極3とが短絡されることが
なく、しかもエミッタ7への過電流を非良導体層8が抑
制する効果を奏するのである。他の構成および動作は参
考例1と同様である。In the above configuration, if the thickness of the silicon forming the poor conductor layer 8 of the base layer 2 and the thickness of the silicon forming the emitter 7 are each set to about 1 μm ,
It can be operated with the same specifications as in Reference Example 1. Also in the present embodiment , even when the metal portion of the emitter 7 evaporates, the base electrode 1 and the gate electrode 3 are not short-circuited, and the effect of suppressing the overcurrent to the emitter 7 by the poor conductor layer 8 is also obtained. To play. Other configurations and operations are
The same as in the first embodiment .
【0023】(参考例4) 本参考例 は、図4に示すように、図7に示した従来構成
と構造的には同様の構成を有しているが、ゲート電極3
を従来はクロムにより形成していたのに対して本参考例
ではシリコンにより形成した点が相違する。すなわち、
ゲート電極3が高抵抗材料で形成しているのである。 ( Embodiment 4) As shown in FIG. 4, this embodiment has the same structure as the conventional structure shown in FIG.
Is formed of chromium, whereas the present embodiment is different in that it is formed of silicon. That is,
The gate electrode 3 is formed of a high resistance material.
【0024】このような構成を採用すれば、エミッタ7
の金属材料が蒸発しベース電極1およびゲート電極3が
蒸発物質により覆われた場合に、蒸発したエミッタ7に
対応する凹所6内ではベース電極1とゲート電極3との
間の電位差がなくなってエミッタ7からの電子放出が行
なわれなくなるが、ゲート電極3が高抵抗であるから他
の凹所6については、ベース電極1とゲート電極3との
間の電位差を保つことができ、電子の放出を継続するこ
とができるのである。他の構成および動作は参考例1と
同様である。If such a configuration is adopted, the emitter 7
If the metallic material is evaporated base electrode 1 and the gate electrode 3 is covered with the evaporation material, becomes no potential difference between the base electrode 1 and the gate electrode 3 in the recess 6 corresponding to an emitter 7 evaporated Although the emission of electrons from the emitter 7 is stopped, the potential difference between the base electrode 1 and the gate electrode 3 can be maintained in the other recess 6 because the gate electrode 3 has a high resistance, and The release can be continued. Other configurations and operations are the same as in the first embodiment .
【0025】(参考例5) 本参考例 は、図5に示すように、図7に示した従来の電
子放出素子について、ゲート電極3の表面部分から絶縁
層5に跨がる部位を酸化シリコン(SiO2)よりなる
非良導体の被覆9で覆ったものである。この構成でも参
考例1と同様に、エミッタ7が蒸発したときに蒸発物質
がベース層2とゲート層4との間に付着したとしても、
ベース電極1とゲート電極3との間に非良導体の被覆9
が介在することによって絶縁性が保たれるのであり、結
果的に、他のエミッタ7では電子放出を継続することが
できるのである。 Reference Example 5 In this reference example , as shown in FIG. 5, a portion extending from the surface portion of the gate electrode 3 to the insulating layer 5 in the conventional electron-emitting device shown in FIG. This is covered with a coating 9 of a poor conductor made of (SiO 2 ). Participation in this configuration
As in the case of the first embodiment, even if the evaporating substance adheres between the base layer 2 and the gate layer 4 when the emitter 7 evaporates,
Non-conductive coating 9 between base electrode 1 and gate electrode 3
, The insulation is maintained, and as a result, the other emitters 7 can continue to emit electrons.
【0026】ベース電極1とゲート電極3との間に印加
する電圧は、従来例で説明したように50〜200Vで
あって、酸化シリコンの絶縁耐圧は1GV/m程度であ
るから、200Vの耐圧を得るには被覆9としては20
0μm以上の膜厚を有していればよい。他の構成および
動作は参考例1と同様である。 (実施例) 本実施例では、図6に示すように、参考例4のようにゲ
ート電極3をシリコンで形成するとともに、ゲート電極
3の表面を酸化させて酸化シリコンよりなる被覆9を形
成したものである。すなわち、参考例4の構成について
ゲート電極3となる部位の表面のみを酸化シリコンとす
るように熱酸化させた構成を有する。このように、参考
例4と同様にゲート電極3をシリコンで形成しているこ
とだけでも、エミッタ7の蒸発によるベース電極1とゲ
ート電極3との短絡が生じないのであり、さらに、ゲー
ト電極3の熱酸化により形成した被覆9を有することに
よって、短絡をより確実に防止することができる。しか
も、被覆9は熱酸化処理により形成されるから、参考例
5のように別材料を被着する場合に比較して製造が容易
になる。他の構成および動作は参考例1と同様である。The voltage applied between the base electrode 1 and the gate electrode 3 is 50 to 200 V as described in the conventional example, and the withstand voltage of silicon oxide is about 1 GV / m. To obtain a coating 9 of 20
What is necessary is just to have a film thickness of 0 μm or more. Other configurations and operations are the same as in the first embodiment . (Embodiment ) In this embodiment, as shown in FIG. 6, the gate electrode 3 was formed of silicon as in Reference Example 4, and the surface of the gate electrode 3 was oxidized to form a coating 9 made of silicon oxide. Things. In other words , the configuration of Reference Example 4 has a configuration in which thermal oxidation is performed so that only the surface of the portion to be the gate electrode 3 is made of silicon oxide. Thus , reference
Even if the gate electrode 3 is formed of silicon as in Example 4, short-circuit between the base electrode 1 and the gate electrode 3 due to evaporation of the emitter 7 does not occur, and furthermore, the gate electrode 3 is formed by thermal oxidation. By having the coating 9 formed, a short circuit can be more reliably prevented. In addition, since the coating 9 is formed by the thermal oxidation treatment , the production becomes easier as compared with the case where another material is applied as in Reference Example 5. Other configurations and operations are the same as in the first embodiment .
【0027】[0027]
【発明の効果】請求項1の発明は、ゲート層はゲート電
極の少なくとも一部が非良導体の被覆で覆われているか
ら、エミッタが蒸発してベース層とゲート層との間に蒸
発物質が付着しても、ベース電極とゲート電極との間に
非良導体が介在していることによってベース電極とゲー
ト電極との間の電位差を保つことができ、蒸発していな
い正常なエミッタからは電子を放出し続けることができ
るという効果を奏するのである。According to the first aspect of the present invention , the gate layer has a gate electrode.
Are at least some of the poles covered with a poor conductor coating?
When the emitter evaporates, the vapor evaporates between the base layer and the gate layer.
Even if the emitting material adheres, the gap between the base electrode and the gate electrode
The base electrode and the gate
Can maintain the potential difference between the
This has the effect that electrons can be continuously emitted from a normal emitter .
【0028】[0028]
【0029】[0029]
【0030】[0030]
【0031】しかも、ゲート層に形成する非良導体をゲ
ート電極を形成する金属の酸化物としているから、ゲー
ト電極を形成して表面を酸化させればゲート層の表面に
非良導体を形成することができるのであって、非良導体
の層を別に形成する場合に比較すれば製造工程が簡単に
なるという利点がある。Further , since the non-conforming conductor formed on the gate layer is an oxide of a metal forming the gate electrode, the non-conforming conductor can be formed on the surface of the gate layer by forming the gate electrode and oxidizing the surface. This is advantageous in that the manufacturing process can be simplified as compared with the case where a layer of a poor conductor is separately formed.
【図1】参考例1の要部断面図である。FIG. 1 is a sectional view of a main part of Reference Example 1.
【図2】参考例2の要部断面図である。FIG. 2 is a sectional view of a main part of Reference Example 2.
【図3】参考例3の要部断面図である。FIG. 3 is a cross-sectional view of a main part of Reference Example 3.
【図4】参考例4の要部断面図である。FIG. 4 is a sectional view of a main part of Reference Example 4.
【図5】参考例5の要部断面図である。FIG. 5 is a sectional view of a main part of Reference Example 5.
【図6】実施例の要部断面図である。Figure 6 is a fragmentary cross-sectional view of an embodiment.
【図7】従来例を示し、(a)は平面図、(b)は同図
(a)のA−A線断面図である。7A and 7B show a conventional example, in which FIG. 7A is a plan view, and FIG. 7B is a sectional view taken along line AA of FIG.
1 ベース電極 2 ベース層 3 ゲート電極 4 ゲート層 5 絶縁層 6 凹所 7 エミッタ 8 非良導体層 9 被覆 DESCRIPTION OF SYMBOLS 1 Base electrode 2 Base layer 3 Gate electrode 4 Gate layer 5 Insulating layer 6 Depression 7 Emitter 8 Non-conductive layer 9 Coating
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水山 洋右 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平5−94760(JP,A) 特開 平6−124649(JP,A) 特開 平4−229922(JP,A) 特開 平7−240143(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 1/304 ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yosuke Mizuyama 1048 Odakadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works, Ltd. (56) References JP-A-5-94760 (JP, A) JP-A-6-124649 (JP, A) JP-A-4-229922 (JP, A) JP-A-7-240143 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01J 1/304
Claims (1)
介してゲート電極を積層し、ゲート電極と絶縁層とでな
るゲート層に多数形成した各凹所内でベース層における
ゲート層側の一面に先端部がゲート電極と小さい空隙を
介して対向するエミッタをそれぞれ突設し、ベース電極
とゲート電極との間に電圧を印加することにより、ゲー
ト電極とエミッタとの間に形成される強電界によりエミ
ッタから電子を電界放出させるようにした電子放出素子
であって、ゲート層はゲート電極の少なくともエミッタ
との対向部位が非良導体の被覆で覆われ、非良導体はゲ
ート電極を形成する金属の酸化物であることを特徴とす
る電子放出素子。 A gate electrode is laminated on a base layer having a base electrode with an insulating layer interposed therebetween, and a plurality of recesses formed in the gate layer including the gate electrode and the insulating layer are formed on one surface of the base layer on the gate layer side. By applying a voltage between the base electrode and the gate electrode, a strong electric field is formed between the gate electrode and the emitter. An electron emission device in which electrons are emitted from an emitter in a field emission manner , wherein a gate layer has at least an emitter of a gate electrode.
Is covered with a coating of a poor conductor.
An electron-emitting device comprising an oxide of a metal forming a gate electrode .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16397394A JP3232195B2 (en) | 1994-07-15 | 1994-07-15 | Electron-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16397394A JP3232195B2 (en) | 1994-07-15 | 1994-07-15 | Electron-emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0831305A JPH0831305A (en) | 1996-02-02 |
JP3232195B2 true JP3232195B2 (en) | 2001-11-26 |
Family
ID=15784340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16397394A Expired - Fee Related JP3232195B2 (en) | 1994-07-15 | 1994-07-15 | Electron-emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3232195B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100591242B1 (en) | 2004-05-04 | 2006-06-19 | 한국전자통신연구원 | Field Emission Display |
JP4763973B2 (en) * | 2004-05-12 | 2011-08-31 | 日本放送協会 | Cold cathode device and manufacturing method thereof |
EP2126953B8 (en) * | 2006-12-29 | 2013-04-10 | Selex Electronic Systems S.p.A. | High frequency, cold cathode, triode-type, field-emitter vacuum tube and process for manufacturing the same |
JP5151667B2 (en) | 2008-05-12 | 2013-02-27 | パナソニック株式会社 | Matrix type cold cathode electron source device |
-
1994
- 1994-07-15 JP JP16397394A patent/JP3232195B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0831305A (en) | 1996-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3999276B2 (en) | Charge dissipation type field emission device | |
JP3568345B2 (en) | Electron generator | |
JP3232195B2 (en) | Electron-emitting device | |
JP3066573B2 (en) | Field emission display device | |
JPH02299136A (en) | Image forming device | |
JPH05307930A (en) | Cold cathode | |
KR100334017B1 (en) | A flat panel display | |
US5894187A (en) | Field emission cold cathode having concentric cathode areas and feeder areas, and cathode ray tube having such a field emission cold cathode | |
JP2000348602A (en) | Electron emitting source and manufacture thereof, and display device using electron emitting source | |
JP2727193B2 (en) | Method for manufacturing electron-emitting device | |
CN100576411C (en) | The separator of electron emission display device and manufacture method thereof | |
JP3752808B2 (en) | Field electron emission device | |
JP2000348601A (en) | Electron emitting source and manufacture thereof, and display device using electron emitting source | |
JPH01186740A (en) | Electron emission element | |
JP2992902B2 (en) | Electron beam generator | |
JPH01311534A (en) | Surface conductive emitting element | |
JP2632365B2 (en) | Electron emitting device and method of manufacturing the same | |
JP3332891B2 (en) | Electron source and image forming apparatus using the same | |
JP2002042635A (en) | Triode | |
JP2903880B2 (en) | Cold cathode electron gun | |
JP3601275B2 (en) | Field emission device | |
JP3399008B2 (en) | Electron gun | |
KR100421207B1 (en) | Field electron emitter and method for manufacturing the same | |
JP2981503B2 (en) | Electron emitting element, electron source and image display device | |
JP2835962B2 (en) | Image forming device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010828 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |