JP3230005B2 - オプション・ボードｐｒｏｍ - Google Patents
オプション・ボードｐｒｏｍInfo
- Publication number
- JP3230005B2 JP3230005B2 JP17900391A JP17900391A JP3230005B2 JP 3230005 B2 JP3230005 B2 JP 3230005B2 JP 17900391 A JP17900391 A JP 17900391A JP 17900391 A JP17900391 A JP 17900391A JP 3230005 B2 JP3230005 B2 JP 3230005B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- prom
- option board
- vector table
- obp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
- G06F9/4413—Plug-and-play [PnP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
- G06F9/4413—Plug-and-play [PnP]
- G06F9/4415—Self describing peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/442—Shutdown
Description
【０００１】
【産業上の利用分野】本発明は、周辺装置をホスト・コ
ンピュータ・システムとインタフェイスする分野に関す
る。とりわけ、本発明は、ホスト・コンピュータのビル
トイン・ソフトウェア（ＣＰＵ ＰＲＯＭ）をレトロフ
ィットすることなく、自動的にホスト・コンピュータ・
システムにオプションの周辺装置を組み入れるか、それ
をグレードアップするか、またはその双方である。
ンピュータ・システムとインタフェイスする分野に関す
る。とりわけ、本発明は、ホスト・コンピュータのビル
トイン・ソフトウェア（ＣＰＵ ＰＲＯＭ）をレトロフ
ィットすることなく、自動的にホスト・コンピュータ・
システムにオプションの周辺装置を組み入れるか、それ
をグレードアップするか、またはその双方である。
【０００２】
【従来の技術】従来、マルチプル・ボード・コンピュー
タ・システムの設計者や製造者は、ホスト・コンピュー
タのＣＰＵ ＰＲＯＭがオプション・ボードを適切に認
識して組み入れることができるように、これらオプショ
ン・ボードの実体と能力の相互知識を必要としていた。
また、オプション・ボードとは、一般には、ホスト・コ
ンピュータの能力を高めまたはホスト・コンピュータに
新しい機能性を加える、ユーザ組み入れ可能すなわちプ
ラグ・イン周辺装置である。ホスト・コンピュータのＣ
ＰＵ ＰＲＯＭは、それがオンになった時、コンピュー
タ・システムを初期化してテストする。一般のオプショ
ン・ボードのいくつかは、加速または高解像度ビデオ・
ボード、モデムおよび他の通信装置である。
タ・システムの設計者や製造者は、ホスト・コンピュー
タのＣＰＵ ＰＲＯＭがオプション・ボードを適切に認
識して組み入れることができるように、これらオプショ
ン・ボードの実体と能力の相互知識を必要としていた。
また、オプション・ボードとは、一般には、ホスト・コ
ンピュータの能力を高めまたはホスト・コンピュータに
新しい機能性を加える、ユーザ組み入れ可能すなわちプ
ラグ・イン周辺装置である。ホスト・コンピュータのＣ
ＰＵ ＰＲＯＭは、それがオンになった時、コンピュー
タ・システムを初期化してテストする。一般のオプショ
ン・ボードのいくつかは、加速または高解像度ビデオ・
ボード、モデムおよび他の通信装置である。
【０００３】ＣＰＵ ＰＲＯＭのリリース後に新しいオ
プション・ボードを導入する場合、ユーザがホスト・コ
ンピュータ・システムにオプション・ボードを組み入れ
ることを望む度に、設計者はＣＰＵ ＰＲＯＭを変更し
なければならない。また、オリジナルＣＰＵ ＰＲＯＭ
をプロフィトする際のコストが、新しいオプション・ボ
ードを加えたことよって得られる恩恵よりも上まわって
しまう場合もある。ＣＰＵ ＰＲＯＭをプロフィトする
際のコストは、第三者の設計者またはオプション・ボー
ドの独自のバージョンを販売している製造者にとっては
なおさら高い。これらの場合、第三者のオプション・ボ
ードの設計者は、ＣＰＵ ＰＲＯＭの原始コードの使用
ライセンスを得なければならないか、またはホスト・コ
ンピュータのファミリア・ボードをエミュレートするオ
プション・ボードを作らなければならない。ホスト会社
のオリジナルＣＰＵ ＰＲＯＭのグレードアップは、ラ
イセンシング・オプションの魅力を減少してはいるが、
ソフトウェアの互換性の問題や設計の改善または追加不
能など、エミュレーティング・オプションには問題が残
されている。
プション・ボードを導入する場合、ユーザがホスト・コ
ンピュータ・システムにオプション・ボードを組み入れ
ることを望む度に、設計者はＣＰＵ ＰＲＯＭを変更し
なければならない。また、オリジナルＣＰＵ ＰＲＯＭ
をプロフィトする際のコストが、新しいオプション・ボ
ードを加えたことよって得られる恩恵よりも上まわって
しまう場合もある。ＣＰＵ ＰＲＯＭをプロフィトする
際のコストは、第三者の設計者またはオプション・ボー
ドの独自のバージョンを販売している製造者にとっては
なおさら高い。これらの場合、第三者のオプション・ボ
ードの設計者は、ＣＰＵ ＰＲＯＭの原始コードの使用
ライセンスを得なければならないか、またはホスト・コ
ンピュータのファミリア・ボードをエミュレートするオ
プション・ボードを作らなければならない。ホスト会社
のオリジナルＣＰＵ ＰＲＯＭのグレードアップは、ラ
イセンシング・オプションの魅力を減少してはいるが、
ソフトウェアの互換性の問題や設計の改善または追加不
能など、エミュレーティング・オプションには問題が残
されている。
【０００４】オプション・ボードをホスト・コンピュー
タにインタフェイスすることは、オプション・ボード
が、ホスト・コンピュータのパワ・オン・シーケンスの
役割を演じる、という事実によりさらに複雑化される。
したがって、ＣＰＵＰＲＯＭは、一般に、オプション・
ボードをパワ・オン・シーケンスに統合する必要があ
る。最初、コンピュータ・システムにパワが与えられる
と、ＣＰＵ ＰＲＯＭはパワ・オン自己テスト（ＰＯＳ
Ｔ）として知られている一連のオペレーションを実行す
る。パワ・オン自己テストは、コンピュータが正しく動
作するのに必要な基本的ハードウェア要素のインテグリ
ティを初期化しかつ確認する。ノーマルＰＯＳＴシーケ
ンス中、ＣＰＵは、レジスタをリセットしかつ初期化
し、組み入れられる周辺装置の種類を決定するためコン
ピュータ・システムを調査し、ハードウェア故障を知ら
せ、周辺装置とインタラクトするのに必要なソフトウェ
ア・ドライバを組み入れ、最後に、主要なオペレーティ
ング・システムのソフトウェアをロードする（すなわ
ち、重大なハードウェア故障が診断されなかった場合に
はシステムをブートする）。以下の説明に示すように、
パワ・オン・シーケンスはＰＯＳＴと交換可能に用いら
れる。
タにインタフェイスすることは、オプション・ボード
が、ホスト・コンピュータのパワ・オン・シーケンスの
役割を演じる、という事実によりさらに複雑化される。
したがって、ＣＰＵＰＲＯＭは、一般に、オプション・
ボードをパワ・オン・シーケンスに統合する必要があ
る。最初、コンピュータ・システムにパワが与えられる
と、ＣＰＵ ＰＲＯＭはパワ・オン自己テスト（ＰＯＳ
Ｔ）として知られている一連のオペレーションを実行す
る。パワ・オン自己テストは、コンピュータが正しく動
作するのに必要な基本的ハードウェア要素のインテグリ
ティを初期化しかつ確認する。ノーマルＰＯＳＴシーケ
ンス中、ＣＰＵは、レジスタをリセットしかつ初期化
し、組み入れられる周辺装置の種類を決定するためコン
ピュータ・システムを調査し、ハードウェア故障を知ら
せ、周辺装置とインタラクトするのに必要なソフトウェ
ア・ドライバを組み入れ、最後に、主要なオペレーティ
ング・システムのソフトウェアをロードする（すなわ
ち、重大なハードウェア故障が診断されなかった場合に
はシステムをブートする）。以下の説明に示すように、
パワ・オン・シーケンスはＰＯＳＴと交換可能に用いら
れる。
【０００５】一般に、もし周辺装置が前もって入手でき
ずかつＣＰＵ ＰＲＯＭの設計者により理解されておら
ず、しかもＣＰＵ ＰＲＯＭにより適切に識別されない
ならば、ＣＰＵ ＰＲＯＭは周辺装置を認識しない。Ｃ
ＰＵ ＰＲＯＭ中のソフトウェア・ドライバはこれら周
辺装置を制御し、かつこのドライバにより、ホスト・コ
ンピュータおよびそのユーザは、周辺装置の機能性をア
クセスして利用することができる。多くのホスト・コン
ピュータにより、オペレーティング・システムのソフト
ウェアは、ＣＰＵ ＰＲＯＭにより保持されるベクトル
・テーブル（ＲＯＭＶＥＣテーブル）によりこれらＣＰ
Ｕ ＰＲＯＭベースド・ドライバをアクセスすることも
できる。ＲＯＭＶＥＣテーブルは、ＣＰＵ ＰＲＯＭに
様々なドライバ・ルーチンのソフトウェア・ポインタを
確立し、その後、それはアクセスされオペレーティング
・システムのソフトウェアにより使用される。したがっ
て、周辺装置と正しくインタフェイスするためのレスポ
ンシビリティと低レベル・コードの大部分は、ＣＰＵ
ＰＲＯＭに残されかつ他の全てのブート化ソフトウェア
により共用されて、オペレーティング・システムおよび
アプリケーション・プログラムに関するソフトウェアを
書込むという仕事を単純化する。
ずかつＣＰＵ ＰＲＯＭの設計者により理解されておら
ず、しかもＣＰＵ ＰＲＯＭにより適切に識別されない
ならば、ＣＰＵ ＰＲＯＭは周辺装置を認識しない。Ｃ
ＰＵ ＰＲＯＭ中のソフトウェア・ドライバはこれら周
辺装置を制御し、かつこのドライバにより、ホスト・コ
ンピュータおよびそのユーザは、周辺装置の機能性をア
クセスして利用することができる。多くのホスト・コン
ピュータにより、オペレーティング・システムのソフト
ウェアは、ＣＰＵ ＰＲＯＭにより保持されるベクトル
・テーブル（ＲＯＭＶＥＣテーブル）によりこれらＣＰ
Ｕ ＰＲＯＭベースド・ドライバをアクセスすることも
できる。ＲＯＭＶＥＣテーブルは、ＣＰＵ ＰＲＯＭに
様々なドライバ・ルーチンのソフトウェア・ポインタを
確立し、その後、それはアクセスされオペレーティング
・システムのソフトウェアにより使用される。したがっ
て、周辺装置と正しくインタフェイスするためのレスポ
ンシビリティと低レベル・コードの大部分は、ＣＰＵ
ＰＲＯＭに残されかつ他の全てのブート化ソフトウェア
により共用されて、オペレーティング・システムおよび
アプリケーション・プログラムに関するソフトウェアを
書込むという仕事を単純化する。
【０００６】
【発明が解決しようとする課題】したがって、本発明の
目的は、ＣＰＵ ＰＲＯＭの前の変更および各周辺装置
におけるオプション・ボード・プロトコル（ＯＢＰ）Ｐ
ＲＯＭの前の組み入れによりＣＰＵ ＰＲＯＭがオプシ
ョン周辺装置を捜しかつこれとインタフェイスする方法
を変えることである。
目的は、ＣＰＵ ＰＲＯＭの前の変更および各周辺装置
におけるオプション・ボード・プロトコル（ＯＢＰ）Ｐ
ＲＯＭの前の組み入れによりＣＰＵ ＰＲＯＭがオプシ
ョン周辺装置を捜しかつこれとインタフェイスする方法
を変えることである。
【０００７】本発明の他の目的は、ホスト・コンピュー
タに組み入れられたオプション・ボードのＣＰＵ ＰＲ
ＯＭにより自動認識を行なうことである。本発明の他の
目的は、ＣＰＵ ＰＲＯＭが、ＯＢＰ ＰＲＯＭを活性
化し、それ自身の自己テスト・コードを組み入れ、それ
自身をテストし、かつオプション・ボードとホスト・コ
ンピュータとの間を通信するそれ自身のソフトウェア・
ドライバを組み入れることにより、ＰＯＳＴシーケンス
に関係するオプション・ボードを有することである。
タに組み入れられたオプション・ボードのＣＰＵ ＰＲ
ＯＭにより自動認識を行なうことである。本発明の他の
目的は、ＣＰＵ ＰＲＯＭが、ＯＢＰ ＰＲＯＭを活性
化し、それ自身の自己テスト・コードを組み入れ、それ
自身をテストし、かつオプション・ボードとホスト・コ
ンピュータとの間を通信するそれ自身のソフトウェア・
ドライバを組み入れることにより、ＰＯＳＴシーケンス
に関係するオプション・ボードを有することである。
【０００８】本発明の他の目的は、ＰＯＳＴシーケンス
中、ＯＢＰをホスト・コンピュータの診断基準に透過的
に合致させる支援ルーチンをＣＰＵ ＲＯＭＶＥＣテー
ブルに作ることである。本発明の他の目的は、ホスト・
コンピュータにより透過使用されるようＯＢＰＰＲＯＭ
のソフトウェア・ドライバを自己組み入れすることであ
る。ＯＢＰＰＲＯＭソフトウェア・ドライバは、古いポ
インタを新しいドライバ・ルーチンのポインタに置き換
えるため、ＲＯＭＶＥＣテーブル・エントリを変更す
る。したがって、ＲＯＭＶＥＣテーブル・ルーチンのノ
ーマル使用の間、オペレーティング・システムは、新し
いオプション・ボードを実際に使用している。ＣＰＵＰ
ＲＯＭのビルトイン・ドライバは、もしオプション・ボ
ードが取り除かれる場合には破壊されることなく迂回さ
れる。
中、ＯＢＰをホスト・コンピュータの診断基準に透過的
に合致させる支援ルーチンをＣＰＵ ＲＯＭＶＥＣテー
ブルに作ることである。本発明の他の目的は、ホスト・
コンピュータにより透過使用されるようＯＢＰＰＲＯＭ
のソフトウェア・ドライバを自己組み入れすることであ
る。ＯＢＰＰＲＯＭソフトウェア・ドライバは、古いポ
インタを新しいドライバ・ルーチンのポインタに置き換
えるため、ＲＯＭＶＥＣテーブル・エントリを変更す
る。したがって、ＲＯＭＶＥＣテーブル・ルーチンのノ
ーマル使用の間、オペレーティング・システムは、新し
いオプション・ボードを実際に使用している。ＣＰＵＰ
ＲＯＭのビルトイン・ドライバは、もしオプション・ボ
ードが取り除かれる場合には破壊されることなく迂回さ
れる。
【０００９】
【課題を解決するための手段】本発明は、ＣＰＵ ＰＲ
ＯＭをレトロフィットすることなく、オプションの周辺
装置またはボードをホスト・コンピュータとインタフェ
イスするオプション・ボード・プロトコル（ＯＢＰ）Ｐ
ＲＯＭである。一般に、オプション・ボードが、ＣＰＵ
ＰＲＯＭの設計者に理解されておらず、しかもＣＰＵ
ＰＲＯＭのＲＯＭＶＥＣテーブルによりアクセスされ
る場合に、ＣＰＵ ＰＲＯＭのビルトイン・ドライバに
より適切に制御されなければ、ＣＰＵ ＰＲＯＭはオプ
ション・ボードを認識しない。ＯＢＰ ＰＲＯＭによ
り、オプション・ボードは、他の標準周辺装置と同様に
パワ・オン・シーケンスに関係することができる。ＰＯ
ＳＴシーケンス中、ＣＰＵは、ＯＢＰコードを活性化し
かつ診断を組み入れ、その後、ＯＢＰ ＰＲＯＭは、Ｃ
ＰＵ ＰＲＯＭにより供給されるツールスを用いて、オ
プション・ボード自身をテストする。ＯＢＰ ＰＲＯＭ
は、ＰＯＳＴシーケンスが完了する前にそれ自身のドラ
イバをロードする。ＣＰＵ ＰＲＯＭのＯＢＰ支援コー
ドは、コードの複製を減少し、テスト方法を標準化し、
かつＰＯＳＴシーケンスの診断機能を能率化するという
３つの新しい機能を提供する。
ＯＭをレトロフィットすることなく、オプションの周辺
装置またはボードをホスト・コンピュータとインタフェ
イスするオプション・ボード・プロトコル（ＯＢＰ）Ｐ
ＲＯＭである。一般に、オプション・ボードが、ＣＰＵ
ＰＲＯＭの設計者に理解されておらず、しかもＣＰＵ
ＰＲＯＭのＲＯＭＶＥＣテーブルによりアクセスされ
る場合に、ＣＰＵ ＰＲＯＭのビルトイン・ドライバに
より適切に制御されなければ、ＣＰＵ ＰＲＯＭはオプ
ション・ボードを認識しない。ＯＢＰ ＰＲＯＭによ
り、オプション・ボードは、他の標準周辺装置と同様に
パワ・オン・シーケンスに関係することができる。ＰＯ
ＳＴシーケンス中、ＣＰＵは、ＯＢＰコードを活性化し
かつ診断を組み入れ、その後、ＯＢＰ ＰＲＯＭは、Ｃ
ＰＵ ＰＲＯＭにより供給されるツールスを用いて、オ
プション・ボード自身をテストする。ＯＢＰ ＰＲＯＭ
は、ＰＯＳＴシーケンスが完了する前にそれ自身のドラ
イバをロードする。ＣＰＵ ＰＲＯＭのＯＢＰ支援コー
ドは、コードの複製を減少し、テスト方法を標準化し、
かつＰＯＳＴシーケンスの診断機能を能率化するという
３つの新しい機能を提供する。
【００１０】
【実施例】以下の詳細な説明において、コンピュータ・
メモリ中のデータ構造やデータ・ビットに関するオペレ
ーションはアルゴリズムおよび記号により主に表示され
ている。これらアルゴリズム的表示は、データ処理技術
における当業者がそれらの仕事の内容を他の当業者に最
も有効的に伝えるために使用される方法である。
メモリ中のデータ構造やデータ・ビットに関するオペレ
ーションはアルゴリズムおよび記号により主に表示され
ている。これらアルゴリズム的表示は、データ処理技術
における当業者がそれらの仕事の内容を他の当業者に最
も有効的に伝えるために使用される方法である。
【００１１】アルゴリズムは、ここでは、また一般的
に、目標結果に導く首尾一貫した一連の過程であると考
えられる。これら過程は、物理量の物理的マニピュレー
ションを要する過程である。通常、必ずしもではない
が、これら量は、記憶し、転送し、結合し、比較し、さ
もなければマニピュレートできる電気的または磁気的信
号の形態である。それは、主に共同使用においては、ビ
ット、バイト、アドレス空間、記号および数字などとし
てこれら信号を示すのに時として便利である。しかし、
注目すべきことは、これらおよび同様の語句は全て、適
切な物理量に関連したものであって、これら量に与えら
れる単に便利な呼称にすぎない。
に、目標結果に導く首尾一貫した一連の過程であると考
えられる。これら過程は、物理量の物理的マニピュレー
ションを要する過程である。通常、必ずしもではない
が、これら量は、記憶し、転送し、結合し、比較し、さ
もなければマニピュレートできる電気的または磁気的信
号の形態である。それは、主に共同使用においては、ビ
ット、バイト、アドレス空間、記号および数字などとし
てこれら信号を示すのに時として便利である。しかし、
注目すべきことは、これらおよび同様の語句は全て、適
切な物理量に関連したものであって、これら量に与えら
れる単に便利な呼称にすぎない。
【００１２】さらに、実行されるマニピュレーション
は、人間のオペレータが実行するメンタル・オペレーシ
ョンに通常関連している加算または比較または翻訳のよ
うな語句で示される場合がよくある。人間のオペレータ
のこのような能力は、必要とされてれていない、すなわ
ち本発明の一部を成しているここに示されているオペレ
ーションおいて望ましくない。このオペレーションはマ
シン・オペレーションである。本発明のオペレーション
を実行する有効的なマシンは、汎用ディジタル・コンピ
ュータまたは他の同様なディバイスである。いずれの場
合においても、コンピュータを動作する際のオペレーシ
ョンの方法と計算そのものの方法とは違うことに留意し
なければならない。本発明は、要求されている他の物理
信号を発生するため、電気的または他の（たとえば、機
械的または化学的）物理信号を処理する際のコンピュー
タを動作する方法に関している。
は、人間のオペレータが実行するメンタル・オペレーシ
ョンに通常関連している加算または比較または翻訳のよ
うな語句で示される場合がよくある。人間のオペレータ
のこのような能力は、必要とされてれていない、すなわ
ち本発明の一部を成しているここに示されているオペレ
ーションおいて望ましくない。このオペレーションはマ
シン・オペレーションである。本発明のオペレーション
を実行する有効的なマシンは、汎用ディジタル・コンピ
ュータまたは他の同様なディバイスである。いずれの場
合においても、コンピュータを動作する際のオペレーシ
ョンの方法と計算そのものの方法とは違うことに留意し
なければならない。本発明は、要求されている他の物理
信号を発生するため、電気的または他の（たとえば、機
械的または化学的）物理信号を処理する際のコンピュー
タを動作する方法に関している。
【００１３】また、本発明は、これらオペレーションを
実行する装置にも関している。装置は、要求されている
目的専用に構成してもいいし、または、コンピュータに
記憶されたコンピュータ・プログラムにより選択的に活
性化または再構成されるような汎用コンピュータを有し
ていてもいい。ここに示されているアルゴリズムは、特
定のコンピュータまたは他の装置に特に関連しているわ
けではない。たとえば、ここに示されている技術に従っ
て書込まれているプログラムともに様々な汎用マシンを
使用することができるし、また上記汎用マシンを用いれ
ば、要求されている方法を実行するように更に専門化し
た装置を構成するのに一層便利になる。様々なこれらマ
シンに必要な構造については後述する。
実行する装置にも関している。装置は、要求されている
目的専用に構成してもいいし、または、コンピュータに
記憶されたコンピュータ・プログラムにより選択的に活
性化または再構成されるような汎用コンピュータを有し
ていてもいい。ここに示されているアルゴリズムは、特
定のコンピュータまたは他の装置に特に関連しているわ
けではない。たとえば、ここに示されている技術に従っ
て書込まれているプログラムともに様々な汎用マシンを
使用することができるし、また上記汎用マシンを用いれ
ば、要求されている方法を実行するように更に専門化し
た装置を構成するのに一層便利になる。様々なこれらマ
シンに必要な構造については後述する。
【００１４】以下の説明は、いくつかの部分に分割され
ている。第１の部分では、パワ・オン・シーケンス中、
ホスト・コンピュータ・システムにより参照される様々
なディバイスが説明されている。次に、ホスト・コンピ
ュータ・システムにＯＢＰＰＲＯＭディバイスを備えて
いない標準パワ・オン・シーケンスは、ホスト・コンピ
ュータ・システムにＯＢＰ ＰＲＯＭディバイスを備え
ている標準パワ・オン・シーケンスと比較される。ホス
ト・コンピュータ・システムにＯＢＰ ＰＲＯＭがない
システム・ドライバを使用しているオペレーティング・
システムも、ホスト・コンピュータ・システムにビデオ
ＯＢＰ ＰＲＯＭディバイスが設置されているシステム
・ドライバを使用しているオペレーティング・システム
に比較される。最後に、診断コードの複製を減少し、テ
スト方法を標準化し、かつＰＯＳＴシーケンスの診断機
能を能率化するための、ＣＰＵ ＰＲＯＭにおいて使用
される３つの新しい支援ルーチンについて説明されてい
る。以下、添付の図面に基いて、本発明の実施例に関し
説明する。
ている。第１の部分では、パワ・オン・シーケンス中、
ホスト・コンピュータ・システムにより参照される様々
なディバイスが説明されている。次に、ホスト・コンピ
ュータ・システムにＯＢＰＰＲＯＭディバイスを備えて
いない標準パワ・オン・シーケンスは、ホスト・コンピ
ュータ・システムにＯＢＰ ＰＲＯＭディバイスを備え
ている標準パワ・オン・シーケンスと比較される。ホス
ト・コンピュータ・システムにＯＢＰ ＰＲＯＭがない
システム・ドライバを使用しているオペレーティング・
システムも、ホスト・コンピュータ・システムにビデオ
ＯＢＰ ＰＲＯＭディバイスが設置されているシステム
・ドライバを使用しているオペレーティング・システム
に比較される。最後に、診断コードの複製を減少し、テ
スト方法を標準化し、かつＰＯＳＴシーケンスの診断機
能を能率化するための、ＣＰＵ ＰＲＯＭにおいて使用
される３つの新しい支援ルーチンについて説明されてい
る。以下、添付の図面に基いて、本発明の実施例に関し
説明する。
【００１５】図１は、本発明の実施例の代表的なパワ・
オン・シーケンス中に関係する様々なディバイスを示し
ている。パワ・オン・シーケンスは、パワが最初に供給
された時にホスト・コンピュータが正しく動作するのに
必要な基本的なハードウェア要素のインテグリティを初
期化しかつ確認するためにＣＰＵ ＰＲＯＭが行なう過
程のシーケンスである。ＣＰＵ ＰＲＯＭ１０は、ホス
ト・コンピュータ・システム５０のＣＰＵボードに配置
されている。なお、パワ・オン・シーケンス中に関係す
る様々なディバイスは、ホスト・コンピュータ・システ
ム５０の様々なハードウェア要素のメモリ場所に配置さ
れていることは、当業者には明白であろう。ノーマル・
パワ・オン・シーケンス中、ＣＰＵは、ＣＰＵ ＰＲＯ
Ｍ１０のメモリ場所１２に配置されたリセット、初期化
およびＰＯＳＴコードを用いて、ホスト・コンピュータ
のレジスタをリセットおよび初期化する。ＣＰＵは、ま
た組み入れられる周辺装置の形式を決定するためコンピ
ュータ・システムを調査し、かつＣＰＵ ＰＲＯＭ１０
のメモリ場所１４に配置されたＣＰＵ ＰＲＯＭモニタ
・コードを用いることにより、どのようなハードウェア
故障も知らせる。その後、ＣＰＵは、周辺装置とインタ
ラクトするのに必要な、ＣＰＵ ＰＲＯＭ１０のメモリ
場所１６に位置するソフトウェア・ドライバを検索す
る。メモリ場所１６に配置されたディバイス・ドライバ
もまた周辺装置を制御し、このディバイス・ドライバに
よりホスト・コンピュータとそのユーザは、周辺装置の
機能性をアクセスしかつ利用することができる。最後
に、重大なハードウェア故障が診断されなかった場合、
ＣＰＵ ＰＲＯＭのメモリ場所１６に位置するブート・
コードにより、ＣＰＵ ＰＲＯＭは第１オペレーティン
グ・システムのソフトウェアをロードすることができ
る。
オン・シーケンス中に関係する様々なディバイスを示し
ている。パワ・オン・シーケンスは、パワが最初に供給
された時にホスト・コンピュータが正しく動作するのに
必要な基本的なハードウェア要素のインテグリティを初
期化しかつ確認するためにＣＰＵ ＰＲＯＭが行なう過
程のシーケンスである。ＣＰＵ ＰＲＯＭ１０は、ホス
ト・コンピュータ・システム５０のＣＰＵボードに配置
されている。なお、パワ・オン・シーケンス中に関係す
る様々なディバイスは、ホスト・コンピュータ・システ
ム５０の様々なハードウェア要素のメモリ場所に配置さ
れていることは、当業者には明白であろう。ノーマル・
パワ・オン・シーケンス中、ＣＰＵは、ＣＰＵ ＰＲＯ
Ｍ１０のメモリ場所１２に配置されたリセット、初期化
およびＰＯＳＴコードを用いて、ホスト・コンピュータ
のレジスタをリセットおよび初期化する。ＣＰＵは、ま
た組み入れられる周辺装置の形式を決定するためコンピ
ュータ・システムを調査し、かつＣＰＵ ＰＲＯＭ１０
のメモリ場所１４に配置されたＣＰＵ ＰＲＯＭモニタ
・コードを用いることにより、どのようなハードウェア
故障も知らせる。その後、ＣＰＵは、周辺装置とインタ
ラクトするのに必要な、ＣＰＵ ＰＲＯＭ１０のメモリ
場所１６に位置するソフトウェア・ドライバを検索す
る。メモリ場所１６に配置されたディバイス・ドライバ
もまた周辺装置を制御し、このディバイス・ドライバに
よりホスト・コンピュータとそのユーザは、周辺装置の
機能性をアクセスしかつ利用することができる。最後
に、重大なハードウェア故障が診断されなかった場合、
ＣＰＵ ＰＲＯＭのメモリ場所１６に位置するブート・
コードにより、ＣＰＵ ＰＲＯＭは第１オペレーティン
グ・システムのソフトウェアをロードすることができ
る。
【００１６】オプション・ボード・プロトコル（ＯＢ
Ｐ）ＰＲＯＭ２０は、ＣＰＵ ＰＲＯＭ１０とインタフ
ェイスされるべき各オプション・ボード・ディバイスに
配置されている。ＯＢＰ ＰＲＯＭ２０は、メモリ場所
２２に配置されたポインタおよびオフセットと、オプシ
ョン・ボード・ディバイスのメモリ場所２４に配置され
た複数のＯＢＰ自己テストおよび初期化コードを有して
いる。ＯＢＰＰＲＯＭ２０の構造および内容については
後述する。本発明の実施例において、ＣＰＵＰＲＯＭ１
０の前の変更と各周辺装置におけるＯＢＰ ＰＲＯＭの
前の組み入れとにより、新しいオプション周辺装置とＣ
ＰＵ ＰＲＯＭは、ＣＰＵ ＰＲＯＭをレトロフィット
することなく、十分にインタフェイスすることができ
る。これはオプション・ボードを導入するたびに、ＣＰ
Ｕ ＰＲＯＭを更新しなければならない一般的な手段と
は著しく異なっている。
Ｐ）ＰＲＯＭ２０は、ＣＰＵ ＰＲＯＭ１０とインタフ
ェイスされるべき各オプション・ボード・ディバイスに
配置されている。ＯＢＰ ＰＲＯＭ２０は、メモリ場所
２２に配置されたポインタおよびオフセットと、オプシ
ョン・ボード・ディバイスのメモリ場所２４に配置され
た複数のＯＢＰ自己テストおよび初期化コードを有して
いる。ＯＢＰＰＲＯＭ２０の構造および内容については
後述する。本発明の実施例において、ＣＰＵＰＲＯＭ１
０の前の変更と各周辺装置におけるＯＢＰ ＰＲＯＭの
前の組み入れとにより、新しいオプション周辺装置とＣ
ＰＵ ＰＲＯＭは、ＣＰＵ ＰＲＯＭをレトロフィット
することなく、十分にインタフェイスすることができ
る。これはオプション・ボードを導入するたびに、ＣＰ
Ｕ ＰＲＯＭを更新しなければならない一般的な手段と
は著しく異なっている。
【００１７】割込みハンドラ・ベクトル・テーブル（Ｉ
ＶＴ）３０は、ホスト・コンピュータ・システムの主メ
モリにおける隣接アレイに配置されている。ＩＶＴ３０
は、ホスト・コンピュータ・システムに関する割込みを
操作する各ルーチンを示す、主メモリのメモリ場所３２
に配置されたソフトウェア・ポインタを有している。Ｐ
ＲＯＭドライバ・ベクトル・テーブル（ＲＯＭＶＥＣ）
４０は、ホスト・コンピュータ・システムの主メモリ場
所の別の隣接アレイに配置されている。ＲＯＭＶＥＣテ
ーブル４０は、各サブ・システム（たとえば、キーボー
ド、ビデオ、シリアル・ポート、ディスク、フロッピー
およびイーサネットなど）を活性化するドライバ・ルー
チンを示す、主メモリのメモリ場所４２に配置されたソ
フトウェア・ポインタを有している。ＩＶＴ３０によ
り、ホスト・コンピュータはオペレーティング・システ
ムの実行を割り込むことができるのに対し、ＲＯＭＶＥ
Ｃテーブル４０は翻訳機構を提供し、それによってホス
ト・コンピュータ・システムはＣＰＵ ＰＲＯＭベース
ド機能をアクセスする。最後に、ホスト・コンピュータ
・システム５０は、好結果のパワ・オン・シーケンスの
実行後、ブート化オペレーティング・システムを動作す
る。
ＶＴ）３０は、ホスト・コンピュータ・システムの主メ
モリにおける隣接アレイに配置されている。ＩＶＴ３０
は、ホスト・コンピュータ・システムに関する割込みを
操作する各ルーチンを示す、主メモリのメモリ場所３２
に配置されたソフトウェア・ポインタを有している。Ｐ
ＲＯＭドライバ・ベクトル・テーブル（ＲＯＭＶＥＣ）
４０は、ホスト・コンピュータ・システムの主メモリ場
所の別の隣接アレイに配置されている。ＲＯＭＶＥＣテ
ーブル４０は、各サブ・システム（たとえば、キーボー
ド、ビデオ、シリアル・ポート、ディスク、フロッピー
およびイーサネットなど）を活性化するドライバ・ルー
チンを示す、主メモリのメモリ場所４２に配置されたソ
フトウェア・ポインタを有している。ＩＶＴ３０によ
り、ホスト・コンピュータはオペレーティング・システ
ムの実行を割り込むことができるのに対し、ＲＯＭＶＥ
Ｃテーブル４０は翻訳機構を提供し、それによってホス
ト・コンピュータ・システムはＣＰＵ ＰＲＯＭベース
ド機能をアクセスする。最後に、ホスト・コンピュータ
・システム５０は、好結果のパワ・オン・シーケンスの
実行後、ブート化オペレーティング・システムを動作す
る。
【００１８】以下に詳述するように、ＣＰＵ ＰＲＯＭ
は、パワ・オン・シーケンス中、ＲＯＭＶＥＣテーブル
によりＣＰＵ ＰＲＯＭベースド機能をアクセスする。
同様に、パワ・オン・シーケンスの後にオペレーティン
グ・システムをロードする時、オペレーティング・シス
テムも、同じＣＰＵ ＰＲＯＭベースド機能のいくつか
を使用する。本発明は、ＣＰＵ ＰＲＯＭとインタフェ
イスする時、ＲＯＭＶＥＣテーブルのポインタを置き換
えるオプション・ボード・プロトコル（ＯＢＰ）ＰＲＯ
Ｍを提供する。ＲＯＭＶＥＣテーブルのポインタをリデ
ィレクトすることにより、本発明はＣＰＵ ＰＲＯＭの
ノーマル・レスポンスを迂回し、これにより別の未知の
ボードを認識しかつ使用することができる。ＯＢＰによ
り、オプション・ボードは、ＰＯＳＴシーケンス中、Ｃ
ＰＵ ＰＲＯＭベースド機能をアクセスするこができ
る。したがって、オプション・ボードは、必要な場合、
ＣＰＵ ＰＲＯＭベースド機能を用いて、自己テスト
し、自己初期化し、かつそれ自身のドライバをロードす
ることができる。
は、パワ・オン・シーケンス中、ＲＯＭＶＥＣテーブル
によりＣＰＵ ＰＲＯＭベースド機能をアクセスする。
同様に、パワ・オン・シーケンスの後にオペレーティン
グ・システムをロードする時、オペレーティング・シス
テムも、同じＣＰＵ ＰＲＯＭベースド機能のいくつか
を使用する。本発明は、ＣＰＵ ＰＲＯＭとインタフェ
イスする時、ＲＯＭＶＥＣテーブルのポインタを置き換
えるオプション・ボード・プロトコル（ＯＢＰ）ＰＲＯ
Ｍを提供する。ＲＯＭＶＥＣテーブルのポインタをリデ
ィレクトすることにより、本発明はＣＰＵ ＰＲＯＭの
ノーマル・レスポンスを迂回し、これにより別の未知の
ボードを認識しかつ使用することができる。ＯＢＰによ
り、オプション・ボードは、ＰＯＳＴシーケンス中、Ｃ
ＰＵ ＰＲＯＭベースド機能をアクセスするこができ
る。したがって、オプション・ボードは、必要な場合、
ＣＰＵ ＰＲＯＭベースド機能を用いて、自己テスト
し、自己初期化し、かつそれ自身のドライバをロードす
ることができる。
【００１９】図２は、ホスト・コンピュータ・システム
にＯＢＰ ＰＲＯＭディバイスがない場合の標準パワ・
オン・シーケンスを示している。シーケンス６０におい
て、ＣＰＵボードはパワ・オンされる。シーケンス６２
において、ＲＯＭＶＥＣテーブル４０の初期状態は、そ
こにあるポインタが不活性の状態である。シーケンス６
４において、リセットおよび初期化コードは、コンピュ
ータ・システムのハードウェア要素をリセットしかつ初
期化するよう活性化され。とりわけ、ＣＰＵＰＲＯＭ
は、ＲＯＭＶＥＣテーブル４０とＩＶＴ３０の省略時ポ
インタを組み入れている。ＣＰＵ ＰＲＯＭは、ＲＯＭ
ＶＥＣテーブル４０とＩＶＴ３０のポインタをそれ自身
のビルト・イン・ドライバに接続する。次に、ＣＰＵ
ＰＲＯＭは、シーケンス６６においてメモリの種類およ
び大きさに関してシステムを調査し、シーケンス６８に
おいて既知のプラグ・イン・ボードに関してシステムを
調査し、かつシーケンス７０においてＯＢＰボードに関
してシステムを調査する。なお、ＣＰＵ ＰＲＯＭ機能
性の順序は、この説明に限定されるものでなく、また必
ずしも図２に示すような順番で生じるものでもないこと
は、当業者には明白であろう。シーケンス７２において
システムのテストおよび初期化が完了する。シーケンス
７４において、ＣＰＵ ＰＲＯＭは、オペレーティング
・システムにより使用されるようＣＰＵ ＰＲＯＭベー
スド・ドライバを活性化する。最後に、ＣＰＵ ＰＲＯ
Ｍは、オペレーティング・システムをブートするようブ
ート・コードを活性化する。
にＯＢＰ ＰＲＯＭディバイスがない場合の標準パワ・
オン・シーケンスを示している。シーケンス６０におい
て、ＣＰＵボードはパワ・オンされる。シーケンス６２
において、ＲＯＭＶＥＣテーブル４０の初期状態は、そ
こにあるポインタが不活性の状態である。シーケンス６
４において、リセットおよび初期化コードは、コンピュ
ータ・システムのハードウェア要素をリセットしかつ初
期化するよう活性化され。とりわけ、ＣＰＵＰＲＯＭ
は、ＲＯＭＶＥＣテーブル４０とＩＶＴ３０の省略時ポ
インタを組み入れている。ＣＰＵ ＰＲＯＭは、ＲＯＭ
ＶＥＣテーブル４０とＩＶＴ３０のポインタをそれ自身
のビルト・イン・ドライバに接続する。次に、ＣＰＵ
ＰＲＯＭは、シーケンス６６においてメモリの種類およ
び大きさに関してシステムを調査し、シーケンス６８に
おいて既知のプラグ・イン・ボードに関してシステムを
調査し、かつシーケンス７０においてＯＢＰボードに関
してシステムを調査する。なお、ＣＰＵ ＰＲＯＭ機能
性の順序は、この説明に限定されるものでなく、また必
ずしも図２に示すような順番で生じるものでもないこと
は、当業者には明白であろう。シーケンス７２において
システムのテストおよび初期化が完了する。シーケンス
７４において、ＣＰＵ ＰＲＯＭは、オペレーティング
・システムにより使用されるようＣＰＵ ＰＲＯＭベー
スド・ドライバを活性化する。最後に、ＣＰＵ ＰＲＯ
Ｍは、オペレーティング・システムをブートするようブ
ート・コードを活性化する。
【００２０】図３は、本発明の実施例において使用され
るオプション・ボード・プロトコル（ＯＢＰ）ＰＲＯＭ
ディバイスを備えた標準パワ・オン・シーケンスを示し
ている。シーケンス８０において、ＣＰＵボードはパワ
・オンされる。シーケンス８２において、ＲＯＭＶＥＣ
テーブル４０の初期状態は、そこにあるポインタが不活
性の状態である。シーケンス８４において、ＣＰＵ Ｐ
ＲＯＭ１０は、システムの全ビルトイン・ハードウェア
をリセットしかつ初期化するよう、リセットおよび初期
化コードを活性化する。とりわけ、ＣＰＵ ＰＲＯＭ１
０は、ＲＯＭＶＥＣテーブル４０とＩＶＴテーブル３０
の省略時ポインタを組み入れている。ＣＰＵ ＰＲＯＭ
１０は、ＲＯＭＶＥＣテーブル４０とＩＶＴ３０のポイ
ンタをそれ自身のビルトイン・ドライバに接続する。次
に、ＣＰＵ ＰＲＯＭは、シーケンス８６においてメモ
リの大きさおよび種類に関しシステムを調査し、シーケ
ンス８８において既知のプラグ・イン・ボードに関して
システムを調査し、かつシーケンス９０においてＯＢＰ
ボードに関してシステムを調査する。ここまでは、図３
のシーケンスは、図２のシーケンスと同じである。しか
し、オプション・ボードにＯＢＰ ＰＲＯＭが存在して
いるので、シーケンス９０はシーケンス９８に進行しな
い。従来技術では、ＣＰＵ ＰＲＯＭは、このようなボ
ードを認識しない。本発明の実施例では、ＣＰＵ ＰＲ
ＯＭは、シーケンス９２に示すようにＯＢＰ ＰＲＯＭ
コードを活性化する。この新しいシーケンスのもとで、
ＯＢＰＰＲＯＭは、ＩＶＴおよびＲＯＭＶＥＣテーブル
の省略時ポインタを切り離して、ＯＢＰ ＰＲＯＭにお
ける対応するルーチンの新しいポインタを接続する。そ
の後、ＯＢＰは、シーケンス９４においてそれ自身をテ
ストし、シーケンス９６においてＯＢＰドライバを組み
入れる。シーケンス９８において、システムのテストお
よび初期化は完了する。シーケンス１００において、Ｃ
ＰＵ ＰＲＯＭは、オペレーティング・システムにより
使用されるよう、ＣＰＵ ＰＲＯＭベースド・ドライバ
を活性化する。最後に、ＣＰＵ ＰＲＯＭは、オペレー
ティング・システムをブートするようブート・コードを
活性化する。
るオプション・ボード・プロトコル（ＯＢＰ）ＰＲＯＭ
ディバイスを備えた標準パワ・オン・シーケンスを示し
ている。シーケンス８０において、ＣＰＵボードはパワ
・オンされる。シーケンス８２において、ＲＯＭＶＥＣ
テーブル４０の初期状態は、そこにあるポインタが不活
性の状態である。シーケンス８４において、ＣＰＵ Ｐ
ＲＯＭ１０は、システムの全ビルトイン・ハードウェア
をリセットしかつ初期化するよう、リセットおよび初期
化コードを活性化する。とりわけ、ＣＰＵ ＰＲＯＭ１
０は、ＲＯＭＶＥＣテーブル４０とＩＶＴテーブル３０
の省略時ポインタを組み入れている。ＣＰＵ ＰＲＯＭ
１０は、ＲＯＭＶＥＣテーブル４０とＩＶＴ３０のポイ
ンタをそれ自身のビルトイン・ドライバに接続する。次
に、ＣＰＵ ＰＲＯＭは、シーケンス８６においてメモ
リの大きさおよび種類に関しシステムを調査し、シーケ
ンス８８において既知のプラグ・イン・ボードに関して
システムを調査し、かつシーケンス９０においてＯＢＰ
ボードに関してシステムを調査する。ここまでは、図３
のシーケンスは、図２のシーケンスと同じである。しか
し、オプション・ボードにＯＢＰ ＰＲＯＭが存在して
いるので、シーケンス９０はシーケンス９８に進行しな
い。従来技術では、ＣＰＵ ＰＲＯＭは、このようなボ
ードを認識しない。本発明の実施例では、ＣＰＵ ＰＲ
ＯＭは、シーケンス９２に示すようにＯＢＰ ＰＲＯＭ
コードを活性化する。この新しいシーケンスのもとで、
ＯＢＰＰＲＯＭは、ＩＶＴおよびＲＯＭＶＥＣテーブル
の省略時ポインタを切り離して、ＯＢＰ ＰＲＯＭにお
ける対応するルーチンの新しいポインタを接続する。そ
の後、ＯＢＰは、シーケンス９４においてそれ自身をテ
ストし、シーケンス９６においてＯＢＰドライバを組み
入れる。シーケンス９８において、システムのテストお
よび初期化は完了する。シーケンス１００において、Ｃ
ＰＵ ＰＲＯＭは、オペレーティング・システムにより
使用されるよう、ＣＰＵ ＰＲＯＭベースド・ドライバ
を活性化する。最後に、ＣＰＵ ＰＲＯＭは、オペレー
ティング・システムをブートするようブート・コードを
活性化する。
【００２１】図４は、ホスト・コンピュータ・システム
にＯＢＰ ＰＲＯＭディバイスがない場合のＲＯＭＶＥ
Ｃテーブルを用いているオペレーティング・システムを
示している。そこで、システム・コール・シーケンス
は、オペレーティング・システムからＲＯＭＶＥＣテー
ブルに、さらにＣＰＵ ＰＲＯＭに進行する。図４に示
した従来のパワ・オン自己テスト・シーケンスは、標準
周辺装置の配置を予想する。なお、標準周辺装置は、コ
ンピュータ・システムのＣＰＵ ＰＲＯＭとコンパチブ
ルな周辺装置のことであることは、当業者には明白であ
ろう。もし、製造者または第三者が、オプション・ボー
ドのような新しい周辺装置をコンピュータ・システムに
インタフェイスしようと決定したならば、ＣＰＵ ＰＲ
ＯＭをレトロフィットしなければならないであろう。Ｃ
ＰＵ ＰＲＯＭをレトロフィットすることは、かなりの
労力とソフトウェア経費のかかる大変な仕事である。Ｃ
ＰＵＰＲＯＭをレトロフィットするという手間のかかる
仕事を軽減するため、本発明は、オプション・ボード・
プロトコル（ＯＢＰ）ＰＲＯＭディバイスを導入し、か
つＲＯＭＶＥＣテーブルのポインタを置き換えることに
より、新しい周辺装置とコンピュータ・システムのイン
タフェイスを促進する。
にＯＢＰ ＰＲＯＭディバイスがない場合のＲＯＭＶＥ
Ｃテーブルを用いているオペレーティング・システムを
示している。そこで、システム・コール・シーケンス
は、オペレーティング・システムからＲＯＭＶＥＣテー
ブルに、さらにＣＰＵ ＰＲＯＭに進行する。図４に示
した従来のパワ・オン自己テスト・シーケンスは、標準
周辺装置の配置を予想する。なお、標準周辺装置は、コ
ンピュータ・システムのＣＰＵ ＰＲＯＭとコンパチブ
ルな周辺装置のことであることは、当業者には明白であ
ろう。もし、製造者または第三者が、オプション・ボー
ドのような新しい周辺装置をコンピュータ・システムに
インタフェイスしようと決定したならば、ＣＰＵ ＰＲ
ＯＭをレトロフィットしなければならないであろう。Ｃ
ＰＵ ＰＲＯＭをレトロフィットすることは、かなりの
労力とソフトウェア経費のかかる大変な仕事である。Ｃ
ＰＵＰＲＯＭをレトロフィットするという手間のかかる
仕事を軽減するため、本発明は、オプション・ボード・
プロトコル（ＯＢＰ）ＰＲＯＭディバイスを導入し、か
つＲＯＭＶＥＣテーブルのポインタを置き換えることに
より、新しい周辺装置とコンピュータ・システムのイン
タフェイスを促進する。
【００２２】図５は、ビデオ装置に関するＯＢＰ ＰＲ
ＯＭがＣＰＵ ＰＲＯＭとインタフェイスする場合のＲ
ＯＭＶＥＣテーブルを使用しているオペレーティング・
システムを示している。ここでは、システム・コール・
シーケンスは、図４の場合と同様のＲＯＭＶＥＣテーブ
ルにより、ビデオ・ディバイスのドライバをアクセスす
るようシステム・コールを発生するオペレーティング・
システムから進行する。しかし、標準ＣＰＵ ＰＲＯＭ
ドライバ・ルーチンをトリガする代りに、ＯＢＰの前も
って組み入れられたＲＯＭＶＥＣポインタが、ＣＰＵ
ＰＲＯＭをバイパスし、かつオプション・ボードのドラ
イバ・ルーチンをトリガする。
ＯＭがＣＰＵ ＰＲＯＭとインタフェイスする場合のＲ
ＯＭＶＥＣテーブルを使用しているオペレーティング・
システムを示している。ここでは、システム・コール・
シーケンスは、図４の場合と同様のＲＯＭＶＥＣテーブ
ルにより、ビデオ・ディバイスのドライバをアクセスす
るようシステム・コールを発生するオペレーティング・
システムから進行する。しかし、標準ＣＰＵ ＰＲＯＭ
ドライバ・ルーチンをトリガする代りに、ＯＢＰの前も
って組み入れられたＲＯＭＶＥＣポインタが、ＣＰＵ
ＰＲＯＭをバイパスし、かつオプション・ボードのドラ
イバ・ルーチンをトリガする。
【００２３】シーケンス９０において示されているよう
なオプション・ボードを識別する場合、図３および図５
のＣＰＵ ＰＲＯＭは、そのオプション・ボードを特徴
付けている証しを捜す。ＣＰＵ ＰＲＯＭによる識別を
容易にするため、各ＯＢＰは、図６のオプションＰＲＯ
Ｍヘッダ２２により示されるような構造や内容を選ぶこ
とが望ましい。オプションＰＲＯＭヘッダ２２のエント
リ１０８は、ディバイス識別番号を有している。エント
リ１０８は、オプションＰＲＯＭヘッダ２２の第１バイ
トに配置されている。オプションＰＲＯＭヘッダ２２の
残りのエントリは、各オプション・ボードの特性やそれ
とどのようにインタラクトするかを決定する際にＣＰＵ
ＰＲＯＭ１０を助ける。
なオプション・ボードを識別する場合、図３および図５
のＣＰＵ ＰＲＯＭは、そのオプション・ボードを特徴
付けている証しを捜す。ＣＰＵ ＰＲＯＭによる識別を
容易にするため、各ＯＢＰは、図６のオプションＰＲＯ
Ｍヘッダ２２により示されるような構造や内容を選ぶこ
とが望ましい。オプションＰＲＯＭヘッダ２２のエント
リ１０８は、ディバイス識別番号を有している。エント
リ１０８は、オプションＰＲＯＭヘッダ２２の第１バイ
トに配置されている。オプションＰＲＯＭヘッダ２２の
残りのエントリは、各オプション・ボードの特性やそれ
とどのようにインタラクトするかを決定する際にＣＰＵ
ＰＲＯＭ１０を助ける。
【００２４】ＯＢＰヘッダ２２は、図１に示されたよう
な各オプション・ボードにあるＯＢＰ ＰＲＯＭ２０の
一部である。ＣＰＵ ＰＲＯＭ１０が、図３のシーケン
ス９０においてオプション・ボードを識別する場合、Ｃ
ＰＵ ＰＲＯＭ１０は、識別されるオプション・ボード
のＯＢＰ ＰＲＯＭ２０を活性化する。ＯＢＰ ＰＲＯ
Ｍ２０は、システムにより必要とされるファームウェア
・サポートを供給するよう応答可能である。本発明の実
施例において、ファームウェア・サポートまたは資源
は、ＲＯＭＶＥＣテーブル４０により供給される。オペ
レーティング・システムは、通常、ＲＯＭＶＥＣテーブ
ル４０の仮想メモリ場所をＣＰＵ ＰＲＯＭの物理的ア
ドレスに直接的にマップする。オプション・ボードが識
別されると、ＣＰＵ ＰＲＯＭは、ＩＶＴ３０およびＲ
ＯＭＶＥＣテーブル４０をシステムの主メモリの保護メ
モリ場所にコピーする。同時に、ＲＡＭのその保護領域
は、ＲＯＭＶＥＣの仮想アドレスを示すようリマップさ
れる。ＣＰＵ ＰＲＯＭにおけるルーチンの各ＲＯＭＶ
ＥＣテーブル・ポインタは、そこにあるＯＢＰ ＰＲＯ
ＭとＯＢＰドライバ・コードの新しいポインタと置き換
えられる。パワ・オン・シーケンス中にＲＯＭＶＥＣテ
ーブルのポインタを置き換えることの利点は、プロセス
がユーザに対して透過的に完了されるということと、シ
ステムが自動的にそれ自身を配置するということであ
る。
な各オプション・ボードにあるＯＢＰ ＰＲＯＭ２０の
一部である。ＣＰＵ ＰＲＯＭ１０が、図３のシーケン
ス９０においてオプション・ボードを識別する場合、Ｃ
ＰＵ ＰＲＯＭ１０は、識別されるオプション・ボード
のＯＢＰ ＰＲＯＭ２０を活性化する。ＯＢＰ ＰＲＯ
Ｍ２０は、システムにより必要とされるファームウェア
・サポートを供給するよう応答可能である。本発明の実
施例において、ファームウェア・サポートまたは資源
は、ＲＯＭＶＥＣテーブル４０により供給される。オペ
レーティング・システムは、通常、ＲＯＭＶＥＣテーブ
ル４０の仮想メモリ場所をＣＰＵ ＰＲＯＭの物理的ア
ドレスに直接的にマップする。オプション・ボードが識
別されると、ＣＰＵ ＰＲＯＭは、ＩＶＴ３０およびＲ
ＯＭＶＥＣテーブル４０をシステムの主メモリの保護メ
モリ場所にコピーする。同時に、ＲＡＭのその保護領域
は、ＲＯＭＶＥＣの仮想アドレスを示すようリマップさ
れる。ＣＰＵ ＰＲＯＭにおけるルーチンの各ＲＯＭＶ
ＥＣテーブル・ポインタは、そこにあるＯＢＰ ＰＲＯ
ＭとＯＢＰドライバ・コードの新しいポインタと置き換
えられる。パワ・オン・シーケンス中にＲＯＭＶＥＣテ
ーブルのポインタを置き換えることの利点は、プロセス
がユーザに対して透過的に完了されるということと、シ
ステムが自動的にそれ自身を配置するということであ
る。
【００２５】本発明の実施例において、ＲＯＭＶＥＣテ
ーブル・エントリを置き換えるのに必要な仮想アドレス
は、ＯＢＰコードにより構成されることが望ましい。こ
れは、ＯＢＰコードが開始するベース・アドレスに、Ｏ
ＢＰ ＰＲＯＭにおける機能の相対オフセットを加える
ことにより行なわれる。ベース・アドレスは、その後、
オプション・ボードのラン・モードに従う。本実施例に
おいて、ＯＢＰ ＰＲＯＭは２つのラン・モードを有し
ている。すなわち、第１モード（モード１）において、
ＣＰＵ ＰＲＯＭはＯＢＰコードを直接的に実行し、第
２モード（モード０）において、ＣＰＵ ＰＲＯＭはＯ
ＢＰコードを主メモリにアンパックし、かつＯＢＰコー
ドは主メモリの新しい場所からアクセスされる。第１モ
ードにおいて、ＣＰＵ ＰＲＯＭは、割当てられた仮想
アドレスにＯＢＰ ＰＲＯＭ自身をマップする。第２モ
ードにおいて、ＣＰＵ ＰＲＯＭは、割当てられた仮想
アドレスに、主メモリのアンパックされたコードの場所
をマップする。いずれのモードにおいても、割当てられ
た仮想アドレスは、その後、ＲＯＭＶＥＣテーブル４０
の場所１３０に記憶される。したがって、ＲＯＭＶＥＣ
ポインタを置き換えるというプロセスは、ＯＢＰ ＰＲ
ＯＭが、要求されたルーチンのＯＢＰ ＰＲＯＭにおけ
る相対オフセットを、ＲＯＭＶＥＣテーブル４０の場所
１３０に記憶された割当てられた仮想アドレスに加える
時に達成される。この結果は、その後、適切なＲＯＭＶ
ＥＣテーブルのポインタ場所に記憶され、置き換えプロ
セスは完了する。
ーブル・エントリを置き換えるのに必要な仮想アドレス
は、ＯＢＰコードにより構成されることが望ましい。こ
れは、ＯＢＰコードが開始するベース・アドレスに、Ｏ
ＢＰ ＰＲＯＭにおける機能の相対オフセットを加える
ことにより行なわれる。ベース・アドレスは、その後、
オプション・ボードのラン・モードに従う。本実施例に
おいて、ＯＢＰ ＰＲＯＭは２つのラン・モードを有し
ている。すなわち、第１モード（モード１）において、
ＣＰＵ ＰＲＯＭはＯＢＰコードを直接的に実行し、第
２モード（モード０）において、ＣＰＵ ＰＲＯＭはＯ
ＢＰコードを主メモリにアンパックし、かつＯＢＰコー
ドは主メモリの新しい場所からアクセスされる。第１モ
ードにおいて、ＣＰＵ ＰＲＯＭは、割当てられた仮想
アドレスにＯＢＰ ＰＲＯＭ自身をマップする。第２モ
ードにおいて、ＣＰＵ ＰＲＯＭは、割当てられた仮想
アドレスに、主メモリのアンパックされたコードの場所
をマップする。いずれのモードにおいても、割当てられ
た仮想アドレスは、その後、ＲＯＭＶＥＣテーブル４０
の場所１３０に記憶される。したがって、ＲＯＭＶＥＣ
ポインタを置き換えるというプロセスは、ＯＢＰ ＰＲ
ＯＭが、要求されたルーチンのＯＢＰ ＰＲＯＭにおけ
る相対オフセットを、ＲＯＭＶＥＣテーブル４０の場所
１３０に記憶された割当てられた仮想アドレスに加える
時に達成される。この結果は、その後、適切なＲＯＭＶ
ＥＣテーブルのポインタ場所に記憶され、置き換えプロ
セスは完了する。
【００２６】図３のシーケンス９４に示すように、ＯＢ
Ｐ ＰＲＯＭは、ＯＢＰ自己テストおよび初期化コード
２２を組み入れ、オプション・ボードをテストする。図
６におけるオプションＰＲＯＭヘッダ２２のエントリ１
２０が、ＯＢＰ ＰＲＯＭアドレスを示している適切な
オフセットを診断コードに供給するので、自己テストお
よび初期化（診断）コードの組み入れは自動的に行なわ
れる。このコードは、パワ・オン・シーケンス中、ラン
状態で、シーケンス９４，９６におけるオプション・ボ
ード・ハードウェアの全パワ・オン・テストおよび初期
化に対して応答可能である。この時、オプション・ボー
ドは、ＣＰＵ ＰＲＯＭからの制御を引き受けていた
が、診断の続行を助けるようＣＰＵ ＰＲＯＭ機能に要
求することができる。したがって、オプション・ボード
は、ＣＰＵ ＰＲＯＭから使用可能な機能または資源を
用いて、自己テストし、自己初期化し、かつそれ自身の
ドライバをロードする。オプション・ボードが活性化さ
れた後、オプション・ボードは、シーケンス９８におい
てパワ・オン・シーケンスに戻り、シーケンス１００に
おいてオペレーティング・システムのロードを開始す
る。
Ｐ ＰＲＯＭは、ＯＢＰ自己テストおよび初期化コード
２２を組み入れ、オプション・ボードをテストする。図
６におけるオプションＰＲＯＭヘッダ２２のエントリ１
２０が、ＯＢＰ ＰＲＯＭアドレスを示している適切な
オフセットを診断コードに供給するので、自己テストお
よび初期化（診断）コードの組み入れは自動的に行なわ
れる。このコードは、パワ・オン・シーケンス中、ラン
状態で、シーケンス９４，９６におけるオプション・ボ
ード・ハードウェアの全パワ・オン・テストおよび初期
化に対して応答可能である。この時、オプション・ボー
ドは、ＣＰＵ ＰＲＯＭからの制御を引き受けていた
が、診断の続行を助けるようＣＰＵ ＰＲＯＭ機能に要
求することができる。したがって、オプション・ボード
は、ＣＰＵ ＰＲＯＭから使用可能な機能または資源を
用いて、自己テストし、自己初期化し、かつそれ自身の
ドライバをロードする。オプション・ボードが活性化さ
れた後、オプション・ボードは、シーケンス９８におい
てパワ・オン・シーケンスに戻り、シーケンス１００に
おいてオペレーティング・システムのロードを開始す
る。
【００２７】ＯＢＰは、オプション・ボードの設計者と
製造者とに、ＣＰＵ ＰＲＯＭとインタフェイスする際
のフレキシビリティを提供する一方、ＣＰＵ ＰＲＯＭ
から使用可能な診断機能をエミュレートする必要がある
ため、パワ・オン・シーケンス中、各ディバイスごとに
コードを複製しなければならない。その結果、パワ・オ
ン・シーケンスをテストするための一般経費は、別のハ
ードウェア要素を組み込むのと同じくらいの重荷にな
る。したがって、本発明は、テスト・コードの複製を減
少しかつパワ・オン・シーケンスの診断機能を能率化す
るため、ＣＰＵＰＲＯＭに３つのＰＯＳＴ機能を供給し
ている。
製造者とに、ＣＰＵ ＰＲＯＭとインタフェイスする際
のフレキシビリティを提供する一方、ＣＰＵ ＰＲＯＭ
から使用可能な診断機能をエミュレートする必要がある
ため、パワ・オン・シーケンス中、各ディバイスごとに
コードを複製しなければならない。その結果、パワ・オ
ン・シーケンスをテストするための一般経費は、別のハ
ードウェア要素を組み込むのと同じくらいの重荷にな
る。したがって、本発明は、テスト・コードの複製を減
少しかつパワ・オン・シーケンスの診断機能を能率化す
るため、ＣＰＵＰＲＯＭに３つのＰＯＳＴ機能を供給し
ている。
【００２８】図７において、ＲＯＭＶＥＣテーブルは、
ＣＰＵ ＰＲＯＭにおける３つのＰＯＳＴ支援ルーチ
ン、すなわちＰＯＳＴ−ＥＮＴＥＲ１３２、ＰＯＳＴ−
ＥＲＲＯＲ１３４、ＰＯＳＴ−ＥＸＩＴ１３６を示して
いる。ＣＰＵ ＰＲＯＭは、ＯＢＰの定義のもとで所定
のテストの実行を容易にするよう、これら３つの機能を
供給している。加えられるべき他のテストに関しては、
いかにＰＯＳＴシーケンスに合わすかではなく、いかに
そのハードウェア・サブセットをテストするかに関して
のみ考えればよい。
ＣＰＵ ＰＲＯＭにおける３つのＰＯＳＴ支援ルーチ
ン、すなわちＰＯＳＴ−ＥＮＴＥＲ１３２、ＰＯＳＴ−
ＥＲＲＯＲ１３４、ＰＯＳＴ−ＥＸＩＴ１３６を示して
いる。ＣＰＵ ＰＲＯＭは、ＯＢＰの定義のもとで所定
のテストの実行を容易にするよう、これら３つの機能を
供給している。加えられるべき他のテストに関しては、
いかにＰＯＳＴシーケンスに合わすかではなく、いかに
そのハードウェア・サブセットをテストするかに関して
のみ考えればよい。
【００２９】図８は、ＰＯＳＴ−ＥＮＴＥＲルーチンの
フローチャートである。ＰＯＳＴ−ＥＮＴＥＲ１３２
は、過程１３８における共用変数およびシステム資源の
ようなテスト・パラメータを初期化する。過程１４０に
おいて、ＰＯＳＴ−ＥＮＴＥＲは、パワ・オン・シーケ
ンスが診断モードにあるかどうかを決定する。診断モー
ドにある場合には、ＰＯＳＴ−ＥＮＴＥＲは、結果をＬ
ＥＤに出力するか、またはテスト名をシリアル・ポート
にプリントするかにより、どのテストが実行されている
かを知らせる。また、診断モードにない場合には、ＰＯ
ＳＴ−ＥＮＴＥＲはイグジット（ｅｘｉｔ）する。
フローチャートである。ＰＯＳＴ−ＥＮＴＥＲ１３２
は、過程１３８における共用変数およびシステム資源の
ようなテスト・パラメータを初期化する。過程１４０に
おいて、ＰＯＳＴ−ＥＮＴＥＲは、パワ・オン・シーケ
ンスが診断モードにあるかどうかを決定する。診断モー
ドにある場合には、ＰＯＳＴ−ＥＮＴＥＲは、結果をＬ
ＥＤに出力するか、またはテスト名をシリアル・ポート
にプリントするかにより、どのテストが実行されている
かを知らせる。また、診断モードにない場合には、ＰＯ
ＳＴ−ＥＮＴＥＲはイグジット（ｅｘｉｔ）する。
【００３０】図９は、ＰＯＳＴ−ＥＲＲＯＲルーチンの
フローチャートである。ＰＯＳＴ−ＥＲＲＯＲ１３４
は、エラー状態がパワ・オン・シーケンス中に検出され
た場合に活性化される。過程１４４において、ＰＯＳＴ
−ＥＲＲＯＲは、キーボード入力に関してチェックす
る。次に、ＰＯＳＴ−ＥＲＲＯＲは、プリント機能が活
性化されるかどうかを決定する。活性化される場合、そ
れは、ノーマルまたは診断モード・プロトコルのいずれ
かに基いたエラー・メッセージをプリント・アウトす
る。活性化されない場合、ＰＯＳＴ−ＥＲＲＯＲは、エ
ラーが過程１５０において致命的であるかどうかの決定
を開始する。致命的である場合、ＰＯＳＴ−ＥＲＲＯＲ
は、過程１５２においてループ・フラグをセットする。
そうでない場合には、それはルーチンからイグジットす
る。
フローチャートである。ＰＯＳＴ−ＥＲＲＯＲ１３４
は、エラー状態がパワ・オン・シーケンス中に検出され
た場合に活性化される。過程１４４において、ＰＯＳＴ
−ＥＲＲＯＲは、キーボード入力に関してチェックす
る。次に、ＰＯＳＴ−ＥＲＲＯＲは、プリント機能が活
性化されるかどうかを決定する。活性化される場合、そ
れは、ノーマルまたは診断モード・プロトコルのいずれ
かに基いたエラー・メッセージをプリント・アウトす
る。活性化されない場合、ＰＯＳＴ−ＥＲＲＯＲは、エ
ラーが過程１５０において致命的であるかどうかの決定
を開始する。致命的である場合、ＰＯＳＴ−ＥＲＲＯＲ
は、過程１５２においてループ・フラグをセットする。
そうでない場合には、それはルーチンからイグジットす
る。
【００３１】図１０は、ＰＯＳＴ−ＥＸＩＴルーチンの
フローチャートである。ＰＯＳＴ−ＥＸＩＴ１３６は、
テスト特徴にＰＯＳＴループを保持し、かつＰＯＳＴ−
ＥＲＲＯＲルーチンから不測に逃れた致命的なエラーを
モニタする。ＰＯＳＴ−ＥＸＩＴは、また、それぞれの
別の診断テストからの出口を操作する。したがって、過
程１５４において、ＰＯＳＴ−ＥＸＩＴは、パワ・オン
・シーケンスが診断モードにあるかどうかを決定する。
もし、診断モードにある場合には、それは、テストが過
程１５６においてループにプリセットされたかどうかを
調べるため、さらにテストする。プリセットされた場合
には、ＰＯＳＴ−ＥＸＩＴは、ループ・フラッグをセッ
トする。そうでない場合には、それは、過程１６０にお
いてイグジットする前に、テストが失敗したかどうかの
決定を開始する。テストが失敗した場合には、ＰＯＳＴ
−ＥＸＩＴは、エラーが致命的である場合、過程１６２
において発見される。そうでない場合には、ＰＯＳＴ−
ＥＸＩＴは、過程１６６においてキーボード入力に関し
てチェックする。
フローチャートである。ＰＯＳＴ−ＥＸＩＴ１３６は、
テスト特徴にＰＯＳＴループを保持し、かつＰＯＳＴ−
ＥＲＲＯＲルーチンから不測に逃れた致命的なエラーを
モニタする。ＰＯＳＴ−ＥＸＩＴは、また、それぞれの
別の診断テストからの出口を操作する。したがって、過
程１５４において、ＰＯＳＴ−ＥＸＩＴは、パワ・オン
・シーケンスが診断モードにあるかどうかを決定する。
もし、診断モードにある場合には、それは、テストが過
程１５６においてループにプリセットされたかどうかを
調べるため、さらにテストする。プリセットされた場合
には、ＰＯＳＴ−ＥＸＩＴは、ループ・フラッグをセッ
トする。そうでない場合には、それは、過程１６０にお
いてイグジットする前に、テストが失敗したかどうかの
決定を開始する。テストが失敗した場合には、ＰＯＳＴ
−ＥＸＩＴは、エラーが致命的である場合、過程１６２
において発見される。そうでない場合には、ＰＯＳＴ−
ＥＸＩＴは、過程１６６においてキーボード入力に関し
てチェックする。
【００３２】
【発明の効果】ＣＰＵ ＢＯＯＴ ＰＲＯＭの上記３つ
のＰＯＳＴ機能は、パワ・オン・シーケンスに関する最
小自己テスト機能性の支援層を有している。ＰＯＳＴ機
能は、コンピュータ・システムの全てのオペレーティン
グ・システムとハードウェア要素によりアクセス可能で
あるので、独立した診断コードの必要がより少ない。さ
らに、ＰＯＳＴ機能の引数は定義済みであるので、ディ
スプレイされたエラー・メッセージには一貫性がある。
最後に、ＰＯＳＴ機能はアクセス可能であるので、特に
診断モードにおいて、修理および保守の職員は、終始一
貫した方法で、診断とインタラクトすることができる。
のＰＯＳＴ機能は、パワ・オン・シーケンスに関する最
小自己テスト機能性の支援層を有している。ＰＯＳＴ機
能は、コンピュータ・システムの全てのオペレーティン
グ・システムとハードウェア要素によりアクセス可能で
あるので、独立した診断コードの必要がより少ない。さ
らに、ＰＯＳＴ機能の引数は定義済みであるので、ディ
スプレイされたエラー・メッセージには一貫性がある。
最後に、ＰＯＳＴ機能はアクセス可能であるので、特に
診断モードにおいて、修理および保守の職員は、終始一
貫した方法で、診断とインタラクトすることができる。
【００３３】本発明について、図１〜６に関して述べて
きたが、図面は単に理解を深めるためのものであって、
本発明はこれら図面に限定されないことは、当業者には
明白であろう。また、当業者にとって、本発明の技術を
含んでいる多くの実施例や適用例を推定することは、容
易に成し得るであろう。
きたが、図面は単に理解を深めるためのものであって、
本発明はこれら図面に限定されないことは、当業者には
明白であろう。また、当業者にとって、本発明の技術を
含んでいる多くの実施例や適用例を推定することは、容
易に成し得るであろう。
【図１】 本発明の実施例の代表的なパワ・オン・シー
ケンス中に関係した様々なディバイス（たとえば、メモ
リ場所）を示している。
ケンス中に関係した様々なディバイス（たとえば、メモ
リ場所）を示している。
【図２】 システムにＯＢＰディバイスを有していない
標準的なパワ・オン・シーケンスを示している。
標準的なパワ・オン・シーケンスを示している。
【図３】 本発明の実施例において使用されるオプショ
ン・ボード・プロトコル（ＯＢＰ）ＰＲＯＭを備えた標
準的なパワ・オン・シーケンスを示している。
ン・ボード・プロトコル（ＯＢＰ）ＰＲＯＭを備えた標
準的なパワ・オン・シーケンスを示している。
【図４】 ホスト・コンピュータ・システム中にＯＢＰ
ＰＲＯＭディバイスがない場合のＲＯＭＶＥＣテーブ
ルを使用しているオペレーティング・システムを示して
いる。
ＰＲＯＭディバイスがない場合のＲＯＭＶＥＣテーブ
ルを使用しているオペレーティング・システムを示して
いる。
【図５】 ホスト・コンピュータ・システム中にＯＢＰ
ＰＲＯＭディバイスがある場合のＲＯＭＶＥＣテーブ
ルを使用しているオペレーティング・システムを示して
いる。
ＰＲＯＭディバイスがある場合のＲＯＭＶＥＣテーブ
ルを使用しているオペレーティング・システムを示して
いる。
【図６】 本発明の実施例において使用されるＯＢＰ
ＰＲＯＭヘッダの構造と内容を示している。
ＰＲＯＭヘッダの構造と内容を示している。
【図７】 本発明の実施例において使用されるＲＯＭＶ
ＥＣテーブルの構造を示している。
ＥＣテーブルの構造を示している。
【図８】 本発明の実施例において使用されるＰＯＳＴ
−ＥＮＴＥＲ支援ルーチンを示したフローチャートであ
る。
−ＥＮＴＥＲ支援ルーチンを示したフローチャートであ
る。
【図９】 本発明の実施例において使用されるＰＯＳＴ
−ＥＲＲＯＲ支援ルーチンを示したフローチャートであ
る。
−ＥＲＲＯＲ支援ルーチンを示したフローチャートであ
る。
【図１０】 本発明の実施例において使用されるＰＯＳ
Ｔ−ＥＸＩＴ支援ルーチンを示したフローチャートであ
る。
Ｔ−ＥＸＩＴ支援ルーチンを示したフローチャートであ
る。
１０ ＣＰＵ ＰＲＯＭ ２０ ＯＢＰ ＰＲＯＭ ２２ ＯＢＰヘッダ ３０ ＩＶＴ ４０ ＲＯＭＶＥＣ ５０ ホスト・コンピュータ・システム
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 591064003 901 ＳＡＮ ＡＮＴＯＮＩＯ ＲＯＡ Ｄ ＰＡＬＯ ＡＬＴＯ，ＣＡ 94303, Ｕ．Ｓ．Ａ. (56)参考文献 特開 平１−232457（ＪＰ，Ａ) 特開 昭61−26158（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 13/10 - 13/14
Claims (2)
- 【請求項１】 中央処理装置（ＣＰＵ）、主メモリ、お
よびパワ・オン・シーケンス中およびその後に上記ＣＰ
Ｕおよびオペレーティング・システムによりアクセス可
能な複数のＣＰＵ ＰＲＯＭ機能を記憶するＣＰＵプロ
グラマブル読取り専用メモリ（ＰＲＯＭ）を有している
コンピュータ・システムにおける、複数のＯＢＰ ＰＲ
ＯＭ機能およびオプション・ボード識別番号を記憶する
オプション・ボード・プロトコル（ＯＢＰ）ＰＲＯＭを
有している多数のオプション・ボードが上記コンピュー
タ・システム中に設置されている場合にパワ・オン・シ
ーケンス中に上記ＣＰＵ ＰＲＯＭ機能をオーバライド
する方法において、 上記主メモリ内にエントリを含み、第１の仮想アドレス
範囲により識別される第１のベクトル・テーブルを組み
立てる過程と、 上記ＣＰＵ ＰＲＯＭ中に記憶された上記ＣＰＵ ＰＲ
ＯＭ機能に対応する物理アドレスを上記第１のベクトル
・テーブルの上記エントリ中に記憶することにより上記
ＣＰＵ ＰＲＯＭ機能への第１の複数のポインタを与え
る過程と、 上記ＣＰＵ ＰＲＯＭ機能が上記第１の仮想アドレス範
囲をアクセスすることにより上記ＣＰＵにアクセスでき
るように、上記オペレーティング・システムを介して上
記第１のベクトル・テーブルを上記ＣＰＵにマッピング
する過程と、 上記オプション・ボードが上記コンピュータ・システム
中に設置されている場合に上記ＣＰＵに対して上記オプ
ション・ボードを識別するように上記オプション・ボー
ド識別番号を読み取る過程と、 上記オプション・ボード識別番号が上記ＣＰＵに対して
識別された場合に第２のベクトル・テーブルを生成する
ように上記第１のベクトル・テーブルを上記メモリの保
護部分にコピーする過程と、 上記第２のベクトル・テーブルを識別する第２の仮想ア
ドレス範囲を与える過程と、 上記第１の仮想アドレス範囲に対応するアドルスを上記
第２のベクトル・テーブルの上記エントリ中に記憶する
ことにより上記第１の仮想アドルス範囲への第２の複数
のポインタを与える過程と、 上記オプション・ボード用の上記ＯＢＰ ＰＲＯＭに対
応するベース・アドレスを上記第２のベクトル・テーブ
ルの上記エントリ中に記憶することにより上記ＯＢＰ
ＰＲＯＭ機能への第３の複数のポインタを与え、それに
より上記第３の複数のポインタにより識別された上記Ｏ
ＢＰ ＰＲＯＭ機能が上記第２の複数のポインタを上記
第１の仮想アドルス範囲にオーバライド化て、上記ＣＰ
Ｕ ＰＲＯＭ機能を識別する過程と、 上記ＣＰＵが上記ＣＰＵ ＰＲＯＭ機能をアクセスする
上記第１の仮想アドレス範囲内のアドレスおよび上記Ｏ
ＢＰ ＰＲＯＭ機能をアクセスする上記第３の複数のポ
インタを得るために上記第２の仮想アドレス範囲内のア
ドルスをアクセスすることができるように、上記オペレ
ーティング・システムを介して上記第２のベクトル・テ
ーブルを上記ＣＰＵに再マッピングする過程と、 から成ることを特徴とする方法。 - 【請求項２】 中央処理装置（ＣＰＵ）、主メモリ、お
よびパワ・オン・シーケンス中およびその後に上記ＣＰ
Ｕおよびオペレーティング・システムによりアクセス可
能な複数のＣＰＵ ＰＲＯＭ機能を記憶するＣＰＵプロ
グラマブル読取り専用メモリ（ＰＲＯＭ）を有している
コンピュータ・システムにおける、複数のＯＢＰ ＰＲ
ＯＭ機能およびオプション・ボード識別番号を記憶する
オプション・ボード・プロトコル（ＯＢＰ）ＰＲＯＭを
有している多数のオプション・ボードが上記コンピュー
タ・システム中に設置されている場合にパワ・オン・シ
ーケンス中に上記ＣＰＵ ＰＲＯＭ機能をオーバライド
する初期設定オーバライド・システムにおいて、 上記主メモリ中に記憶され、第１の仮想アドレス範囲に
より識別され、かつ複数のエントリを含む第１のベクト
ル・テーブルと、 上記第１のベクトル・テーブルの上記エントリ中に記憶
され、上記ＣＰＵ ＰＲＯＭ機能を識別し、かつ上記Ｃ
ＰＵ ＰＲＯＭ中に記憶された上記ＣＰＵ ＰＲＯＭ機
能に対応する物理アドレスを含む第１の複数のポインタ
と、 上記第２のベクトル・テーブルおよび上記ＣＰＵに結合
され、上記ＣＰＵ ＰＲＯＭ機能が上記第１の仮想アド
レス範囲をアクセスすることにより上記ＣＰＵにアクセ
スできるように、上記第１のベクトル・テーブルを上記
ＣＰＵにマッピングするマッピング手段と、 上記ＣＰＵに結合され、上記オプション・ボードが上記
コンピュータ・システム中に設置されている場合に上記
ＣＰＵに対して上記オプション・ボードを識別するよう
に上記オプション・ボード識別番号を読み取る読取り手
段と、 上記メモリに結合され、上記オプション・ボード識別番
号が上記ＣＰＵに対して識別された場合に第２のベクト
ル・テーブルを生成するように上記第１のベクトル・テ
ーブルを上記メモリの保護部分にコピーするコピー手段
と、 上記第２のベクトル・テーブルを識別する第２の仮想ア
ドレス範囲と、 上記第１の仮想アドレス範囲に対応するアドレスを上記
第２のベクトル・テーブルの上記エントリ中に記憶する
ことによる上記第１の仮想アドレス範囲への第２の複数
のポインタと、 上記第２のベクトル・テーブルの上記エントリ中に記憶
され、設置された上記オプション・ボード用の上記ＯＢ
Ｐ ＰＲＯＭ機能を指示し、かつ上記ＯＢＰＰＲＯＭに
対応するベース・アドレスを含む第３の複数のポインタ
であって、上記第３の複数のポインタにより識別された
上記ＯＢＰ ＰＲＯＭ機能が上記第２の複数のポインタ
を上記第１の仮想アドルス範囲にオーバライドして、上
記ＣＰＵＰＲＯＭ機能を識別するようになされた第３の
複数のポインタと、 上記第２のベクトル・テーブルおよび上記ＣＰＵに結合
され、上記ＣＰＵが上記ＣＰＵ ＰＲＯＭ機能をアクセ
スする上記第１の仮想アドルス範囲内のアドレスおよび
上記ＯＢＰ ＰＲＯＭ機能をアクセスする上記第３の複
数のポインタを得るために上記第２の仮想アドレス範囲
内のアドレスをアクセスすることができるように、上記
オペレーティング・システムを介して上記第２のベクト
ル・テーブルを上記ＣＰＵに再マッピングする再マッピ
ング手段と、 から成ることを特徴とする初期設定オーバライド・シス
テム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US54585090A | 1990-06-29 | 1990-06-29 | |
| US545850 | 1990-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04233057A JPH04233057A (ja) | 1992-08-21 |
| JP3230005B2 true JP3230005B2 (ja) | 2001-11-19 |
Family
ID=24177804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17900391A Expired - Fee Related JP3230005B2 (ja) | 1990-06-29 | 1991-06-25 | オプション・ボードｐｒｏｍ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5418960A (ja) |
| JP (1) | JP3230005B2 (ja) |
| KR (1) | KR940001270B1 (ja) |
| FR (1) | FR2664069B1 (ja) |
| GB (1) | GB2245726B (ja) |
| HK (1) | HK57295A (ja) |
| SG (1) | SG10995G (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5435001A (en) * | 1993-07-06 | 1995-07-18 | Tandem Computers Incorporated | Method of state determination in lock-stepped processors |
| US5517646A (en) * | 1994-04-25 | 1996-05-14 | Compaq Computer Corp. | Expansion device configuration system having two configuration modes which uses automatic expansion configuration sequence during first mode and configures the device individually during second mode |
| US5768542A (en) * | 1994-06-08 | 1998-06-16 | Intel Corporation | Method and apparatus for automatically configuring circuit cards in a computer system |
| EP0710914B1 (en) * | 1994-11-04 | 2000-05-03 | Canon Information Systems, Inc. | Smart programming of flash memory |
| US5689726A (en) * | 1995-05-03 | 1997-11-18 | United Microelectronics Corporation | Computer system interface adapter capable of automatic self-configuration and self-diagnosis before operating system initiation |
| US5630076A (en) * | 1995-05-05 | 1997-05-13 | Apple Computer, Inc. | Dynamic device matching using driver candidate lists |
| US5802365A (en) * | 1995-05-05 | 1998-09-01 | Apple Computer, Inc. | Dynamic device matching using driver candidate lists |
| US5948091A (en) * | 1995-12-01 | 1999-09-07 | Texas Instruments Incorporated | Universal digital display interface |
| US6006305A (en) | 1996-10-17 | 1999-12-21 | Cypress Semiconductor Corp. | Method and architecture for non-sequentially programming one-time programmable memory technology without initially erasing the memory |
| US6078968A (en) * | 1997-10-03 | 2000-06-20 | Vicom Systems, Inc. | Platform-independent communications protocol supporting communications between a processor and subsystem controller based on identifying information |
| US5898843A (en) * | 1997-10-08 | 1999-04-27 | International Business Machines Corporation | System and method for controlling device which is present in media console and system unit of a split computer system |
| US6694381B1 (en) | 1997-12-17 | 2004-02-17 | Vicom Systems, Inc. | Platform-independent communications protocol supporting communications between a processor and subsystem controller |
| US6085156A (en) * | 1998-03-20 | 2000-07-04 | National Instruments Corporation | Instrumentation system and method having instrument interchangeability |
| US5963726A (en) * | 1998-03-20 | 1999-10-05 | National Instruments Corporation | Instrumentation system and method including an improved driver software architecture |
| DE60117676T2 (de) * | 2000-12-29 | 2006-11-16 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren zur einfachen Ausdehnung der Funktionalität eines tragbaren elektronischen Geräts und zugehöriges, tragbares elektronisches Gerät |
| US20020108009A1 (en) * | 2000-12-29 | 2002-08-08 | Michele Borgatti | Electronic system having modular expansion function facilities |
| US6766401B2 (en) | 2001-04-27 | 2004-07-20 | International Business Machines Corporation | Increasing control information from a single general purpose input/output (GPIO) mechanism |
| US7206928B2 (en) * | 2003-06-03 | 2007-04-17 | Digi International Inc. | System boot method |
| US7660412B1 (en) * | 2005-12-09 | 2010-02-09 | Trend Micro Incorporated | Generation of debug information for debugging a network security appliance |
| US20090172229A1 (en) * | 2007-12-28 | 2009-07-02 | Krystof Zmudzinski | Methods for selecting cores to execute system management interrupts |
| JP6163678B2 (ja) * | 2013-12-26 | 2017-07-19 | マカフィー， インコーポレイテッド | プログラムバイナリの汎用的なアンパッキング |
| WO2015100327A1 (en) | 2013-12-26 | 2015-07-02 | Mcafee, Inc. | Generic unpacking of program binaries |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3419559A1 (de) * | 1984-05-25 | 1985-11-28 | Robert Bosch Gmbh, 7000 Stuttgart | Steuervorrichtung fuer funktionen im kraftfahrzeug |
| US4701848A (en) * | 1984-11-19 | 1987-10-20 | Clyde, Inc. | System for effectively paralleling computer terminal devices |
| US5003466A (en) * | 1987-02-06 | 1991-03-26 | At&T Bell Laboratories | Multiprocessing method and arrangement |
| GB2203869B (en) * | 1987-04-17 | 1991-10-23 | Apple Computer | Computer resource configuration method and apparatus |
| US5083259A (en) * | 1988-12-07 | 1992-01-21 | Xycom, Inc. | Computer bus interconnection device |
-
1991
- 1991-02-27 GB GB9104078A patent/GB2245726B/en not_active Expired - Fee Related
- 1991-03-21 FR FR9103440A patent/FR2664069B1/fr not_active Expired - Fee Related
- 1991-04-03 KR KR1019910005369A patent/KR940001270B1/ko not_active IP Right Cessation
- 1991-06-25 JP JP17900391A patent/JP3230005B2/ja not_active Expired - Fee Related
-
1993
- 1993-01-05 US US08/000,821 patent/US5418960A/en not_active Expired - Fee Related
-
1995
- 1995-01-24 SG SG10995A patent/SG10995G/en unknown
- 1995-04-11 HK HK57295A patent/HK57295A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04233057A (ja) | 1992-08-21 |
| GB2245726B (en) | 1994-08-24 |
| SG10995G (en) | 1995-06-16 |
| KR940001270B1 (ko) | 1994-02-18 |
| GB9104078D0 (en) | 1991-04-17 |
| HK57295A (en) | 1995-04-21 |
| US5418960A (en) | 1995-05-23 |
| KR920001349A (ko) | 1992-01-30 |
| FR2664069B1 (fr) | 1996-02-09 |
| GB2245726A (en) | 1992-01-08 |
| FR2664069A1 (fr) | 1992-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230005B2 (ja) | オプション・ボードｐｒｏｍ | |
| EP0417888B1 (en) | Loading method and apparatus for computer system | |
| KR930007679B1 (ko) | 개인용 컴퓨터 시스템과, 이 시스템에 bios를 적재하기 위한장치 및 방법 | |
| KR950002945B1 (ko) | 퍼스널 컴퓨터 시스템내의 시스템 유틸리티 보호 장치 | |
| US7308511B2 (en) | System for allocating resources in a computer system | |
| US5463766A (en) | System and method for loading diagnostics routines from disk | |
| US5214695A (en) | Apparatus and method for loading a system reference diskette image from a system partition in a personal computer system | |
| EP0419004B1 (en) | Computer system with program loading apparatus and loading method | |
| US5325532A (en) | Automatic development of operating system boot image | |
| US6944867B2 (en) | Method for providing a single preloaded software image with an ability to support multiple hardware configurations and multiple types of computer systems | |
| US6889340B1 (en) | Use of extra firmware flash ROM space as a diagnostic drive | |
| US5634137A (en) | Method and apparatus for updating system configuration based on open/closed state of computer housing cover | |
| US5918048A (en) | Booting an operating system using soft read-only storage (ROS) for firmware emulation | |
| US20030074550A1 (en) | Method for allowing CD removal when booting embedded OS from a CD-ROM device | |
| JPH08249191A (ja) | ブート方法及び装置 | |
| JPH09508227A (ja) | Ｐｃｉバス・コンピュータのための使用可／使用不可拡張ｒｏｍを有する追加ボード | |
| JPH0754463B2 (ja) | Ｂｉｏｓ保護装置及び方法、システム在中プログラム保護装置、並びにアクセス防止装置 | |
| KR20030014352A (ko) | 장치 계산을 위한 가상 ｒｏｍ | |
| JPH08272736A (ja) | 互換性のない中央処理装置をコンピュータシステムに使用する装置及び方法 | |
| JPH04332033A (ja) | コンピュータプロセッサ動作用ユーザインターフェイス | |
| JPH06332716A (ja) | リモートブートシステム | |
| JPH0322160A (ja) | 計算機システムにおけるアダプタ制御プログラムの組込方式 | |
| US5754852A (en) | Apparatus for combining cellular telephone ring signals and PSTN ring signals | |
| JP2002318703A (ja) | 制御システム | |
| KR19990053043A (ko) | 진단용 메모리를 구비한 컴퓨터 및 그 진단방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |