JP3224930B2 - 半導体装置の再生方法 - Google Patents
半導体装置の再生方法Info
- Publication number
- JP3224930B2 JP3224930B2 JP35283793A JP35283793A JP3224930B2 JP 3224930 B2 JP3224930 B2 JP 3224930B2 JP 35283793 A JP35283793 A JP 35283793A JP 35283793 A JP35283793 A JP 35283793A JP 3224930 B2 JP3224930 B2 JP 3224930B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- temperature
- chip
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/345—Arrangements for heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Description
【０００１】
【産業上の利用分野】本発明は、回路基板に半導体素子
がその突起電極などの接続電極を介して接続された構造
の半導体装置の再生方法に関するものである。
がその突起電極などの接続電極を介して接続された構造
の半導体装置の再生方法に関するものである。
【０００２】
【従来の技術】従来、半導体素子を回路基板に搭載する
には、半導体素子（以下、チップという）から導出した
複数のリード先端を回路基板上の配線パターンに電気的
に接続するか、あるいは、半導体素子を直接回路基板に
搭載し、ワイヤボンディング、ＴＡＢ(Tape Automated
Bonding)により電気的に接続するなどの方法がある。し
かし、チップからリートを突出させ、回路基板に取付け
ることは半導体装置の高密度実装化に対する大きな障害
になっている。特に近年、半導体装置の用途は多様化
し、さらに高密度実装化が進んでおり、例えば、メモリ
カードのような薄い回路基板を用い、しかもメモリ素子
の実装数も増加する傾向にある中で、リードを用いてチ
ップを実装することには限界がある。そこで、チップに
形成した複数の接続電極を直接回路基板の配線パターン
に接続するフリップチップ法が注目されている。
には、半導体素子（以下、チップという）から導出した
複数のリード先端を回路基板上の配線パターンに電気的
に接続するか、あるいは、半導体素子を直接回路基板に
搭載し、ワイヤボンディング、ＴＡＢ(Tape Automated
Bonding)により電気的に接続するなどの方法がある。し
かし、チップからリートを突出させ、回路基板に取付け
ることは半導体装置の高密度実装化に対する大きな障害
になっている。特に近年、半導体装置の用途は多様化
し、さらに高密度実装化が進んでおり、例えば、メモリ
カードのような薄い回路基板を用い、しかもメモリ素子
の実装数も増加する傾向にある中で、リードを用いてチ
ップを実装することには限界がある。そこで、チップに
形成した複数の接続電極を直接回路基板の配線パターン
に接続するフリップチップ法が注目されている。
【０００３】図７は、シリコンチップを回路基板にフリ
ップチップ接続した従来の半導体装置を表わしている。
チップ１は、その表面に内部の集積回路に電気的に接続
された接続電極として、Ａｌなどからなるパッド電極７
と、このパッド電極７の上に接続され、Ｐｂ、Ｓｎなど
を主成分とする低融点金属から構成された高さ約１００
μｍの突起電極３を備えている。回路基板２には複数の
チップ１が実装されている。チップ上の複数の突起電極
３は、回路基板２の表面に形成された配線層の回路パタ
ーン８に電気的に接続されて回路基板２に搭載される。
突起電極３は、低融点金属以外にも金を使用することも
あるし、絶縁性の球状体の表面に導電層を形成した電極
を用いることもある。低融点金属としては、Ｐｂ−Ｓ
ｎ、Ｉｎ−Ｓｎ半田などが知られている。回路基板に
は、ガラス基材にエポキシ樹脂を含浸させて積層してな
るプリント基板、セラミック基板、シリコン基板等が用
いられている。
ップチップ接続した従来の半導体装置を表わしている。
チップ１は、その表面に内部の集積回路に電気的に接続
された接続電極として、Ａｌなどからなるパッド電極７
と、このパッド電極７の上に接続され、Ｐｂ、Ｓｎなど
を主成分とする低融点金属から構成された高さ約１００
μｍの突起電極３を備えている。回路基板２には複数の
チップ１が実装されている。チップ上の複数の突起電極
３は、回路基板２の表面に形成された配線層の回路パタ
ーン８に電気的に接続されて回路基板２に搭載される。
突起電極３は、低融点金属以外にも金を使用することも
あるし、絶縁性の球状体の表面に導電層を形成した電極
を用いることもある。低融点金属としては、Ｐｂ−Ｓ
ｎ、Ｉｎ−Ｓｎ半田などが知られている。回路基板に
は、ガラス基材にエポキシ樹脂を含浸させて積層してな
るプリント基板、セラミック基板、シリコン基板等が用
いられている。
【０００４】
【発明が解決しようとする課題】一般に、半導体装置は
その使用に際してチップから発生する熱によって温度上
昇する。チップから発生した熱は、前記突起電極を通し
て回路基板に伝わり、回路基板をも高温にする。この時
チップと回路基板が熱膨張する。フリップチップ接続で
は、半導体基板と回路基板の熱膨張係数に違いがある
と、それにより発生する熱応力は突起電極に集中する。
図８は、点線部分にその変形を示している。つまり、図
に示すように、回路基板２の熱膨張係数をαsub 、チッ
プ１の熱膨張係数をαsi、変形の中立点（チップの中心
部）Ｏから突起電極３までの距離をＬとする。そして半
導体装置の使用によってチップ１と回路基板２が室温
（Ｔ0 ）からＴ度まで温度上昇するとチップ１の伸びΔ
Ｌ1 はαsi×（Ｔ−Ｔ0 ）×Ｌ、回路基板２の伸びΔＬ
2 はαsub ×（Ｔ−Ｔ0 ）×Ｌとなるので、チップ１と
回路基板２の伸びは互いに異なる。図８は回路基板２の
熱膨張係数（αsub ）は、シリコンチップ１の熱膨張係
数（αSi）より大きい場合を示しており、回路基板２の
伸びは、チップ１の伸びより大きくなっている（ΔＬ1
＜ΔＬ2 ）。その結果、前記チップと前記回路基板との
接続点である前記チップ１の突起電極３には前述のよう
に熱応力が集中し、半導体装置の信頼性を低下させる。
その使用に際してチップから発生する熱によって温度上
昇する。チップから発生した熱は、前記突起電極を通し
て回路基板に伝わり、回路基板をも高温にする。この時
チップと回路基板が熱膨張する。フリップチップ接続で
は、半導体基板と回路基板の熱膨張係数に違いがある
と、それにより発生する熱応力は突起電極に集中する。
図８は、点線部分にその変形を示している。つまり、図
に示すように、回路基板２の熱膨張係数をαsub 、チッ
プ１の熱膨張係数をαsi、変形の中立点（チップの中心
部）Ｏから突起電極３までの距離をＬとする。そして半
導体装置の使用によってチップ１と回路基板２が室温
（Ｔ0 ）からＴ度まで温度上昇するとチップ１の伸びΔ
Ｌ1 はαsi×（Ｔ−Ｔ0 ）×Ｌ、回路基板２の伸びΔＬ
2 はαsub ×（Ｔ−Ｔ0 ）×Ｌとなるので、チップ１と
回路基板２の伸びは互いに異なる。図８は回路基板２の
熱膨張係数（αsub ）は、シリコンチップ１の熱膨張係
数（αSi）より大きい場合を示しており、回路基板２の
伸びは、チップ１の伸びより大きくなっている（ΔＬ1
＜ΔＬ2 ）。その結果、前記チップと前記回路基板との
接続点である前記チップ１の突起電極３には前述のよう
に熱応力が集中し、半導体装置の信頼性を低下させる。
【０００５】特に、突起電極などの接続電極にＰｂやＳ
ｎなどを主成分とする半田などの低融点金属を用いた場
合、低融点金属の降伏応力は小さいため、熱応力の集中
は、塑性ひずみとして現れる。そして、半導体装置のオ
ン−オフを繰り返したときに突起電極には繰り返しの塑
性ひずみの発生による疲労が進行し、半導体装置の長期
信頼性が低下する。また、回路基板としてシリコン基板
やシリコンチップと熱膨張係数が同じ材料を選んだ場合
でも、温度変化の過渡期やチップと回路基板に温度差が
ある場合には、前述と同様に突起電極の疲労が進行し、
半導体装置の信頼性が低下する。この様なチップに形成
された突起電極の長期信頼性は、チップのサイズが大き
くなるに従い図８に示すＬが大きくなるため益々厳しく
なる。本発明は、この様な事情により成されたものであ
り、チップの接続電極である突起電極と回路基板との接
続が長期的に確実に行われる長期信頼性の高い半導体装
置を提供することを目的にしている。
ｎなどを主成分とする半田などの低融点金属を用いた場
合、低融点金属の降伏応力は小さいため、熱応力の集中
は、塑性ひずみとして現れる。そして、半導体装置のオ
ン−オフを繰り返したときに突起電極には繰り返しの塑
性ひずみの発生による疲労が進行し、半導体装置の長期
信頼性が低下する。また、回路基板としてシリコン基板
やシリコンチップと熱膨張係数が同じ材料を選んだ場合
でも、温度変化の過渡期やチップと回路基板に温度差が
ある場合には、前述と同様に突起電極の疲労が進行し、
半導体装置の信頼性が低下する。この様なチップに形成
された突起電極の長期信頼性は、チップのサイズが大き
くなるに従い図８に示すＬが大きくなるため益々厳しく
なる。本発明は、この様な事情により成されたものであ
り、チップの接続電極である突起電極と回路基板との接
続が長期的に確実に行われる長期信頼性の高い半導体装
置を提供することを目的にしている。
【０００６】
【課題を解決するための手段】本発明は、チップの接続
電極を回路基板に直接接続する半導体装置において回路
基板に温度調節手段を設け、半導体装置の使用中チップ
と回路基板の熱膨脹の差を減少させるように回路基板の
温度を制御し、前記温度調節手段でチップの接続電極で
ある突起電極の低融点金属をアニールすることを特徴と
している。即ち、本発明の半導体装置の再生方法は、回
路基板と、前記回路基板に形成された温度調節手段と、
低融点金属からなる接続電極を有し、この接続電極を介
して前記回路基板に接続された半導体素子とを備え、前
記温度調節手段によって温度変化による前記回路基板と
半導体素子との伸び又は縮みの差を小さくする半導体装
置を複数回数又は所定の時間使用した後に前記接続電極
を前記温度調節手段でアニールすることを特徴としてい
る。前記温度調節手段は、加熱手段又は冷却手段もしく
は加熱手段及び冷却手段を備えているようにしても良
い。また、前記回路基板又は半導体素子には温度を検知
する温度センサをチップ内に作り込むようにするか又は
取り付けても良い。
電極を回路基板に直接接続する半導体装置において回路
基板に温度調節手段を設け、半導体装置の使用中チップ
と回路基板の熱膨脹の差を減少させるように回路基板の
温度を制御し、前記温度調節手段でチップの接続電極で
ある突起電極の低融点金属をアニールすることを特徴と
している。即ち、本発明の半導体装置の再生方法は、回
路基板と、前記回路基板に形成された温度調節手段と、
低融点金属からなる接続電極を有し、この接続電極を介
して前記回路基板に接続された半導体素子とを備え、前
記温度調節手段によって温度変化による前記回路基板と
半導体素子との伸び又は縮みの差を小さくする半導体装
置を複数回数又は所定の時間使用した後に前記接続電極
を前記温度調節手段でアニールすることを特徴としてい
る。前記温度調節手段は、加熱手段又は冷却手段もしく
は加熱手段及び冷却手段を備えているようにしても良
い。また、前記回路基板又は半導体素子には温度を検知
する温度センサをチップ内に作り込むようにするか又は
取り付けても良い。
【０００７】
【作用】半導体装置の動作時にチップ温度が上昇し半導
体装置の電源を切るとチップ温度は下がる。そして、チ
ップを搭載している回路基板もチップからの熱伝導によ
り温度変化するが、本発明では回路基板の温度をチップ
と回路基板の熱膨張（熱膨張係数×温度差）×Ｌを合わ
せる様にそれぞれ別個にコントロールをする。半導体装
置の使用時にチップと回路基板の熱膨張の差を温度調節
手段により減少させるように回路基板の温度制御を行う
ことにより、チップの接続電極である突起電極への応力
集中を減少させる。また、定期的に又は半導体装置のオ
ンオフ動作を繰り返した後に、この温度調節手段により
回路基板に取付けられているチップの低融点金属からな
る突起電極をアニールしてその疲労を取り除く。
体装置の電源を切るとチップ温度は下がる。そして、チ
ップを搭載している回路基板もチップからの熱伝導によ
り温度変化するが、本発明では回路基板の温度をチップ
と回路基板の熱膨張（熱膨張係数×温度差）×Ｌを合わ
せる様にそれぞれ別個にコントロールをする。半導体装
置の使用時にチップと回路基板の熱膨張の差を温度調節
手段により減少させるように回路基板の温度制御を行う
ことにより、チップの接続電極である突起電極への応力
集中を減少させる。また、定期的に又は半導体装置のオ
ンオフ動作を繰り返した後に、この温度調節手段により
回路基板に取付けられているチップの低融点金属からな
る突起電極をアニールしてその疲労を取り除く。
【０００８】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１および図２を参照して第１の実施例を
説明する。図１は、半導体装置の断面図、図２は、使用
時の半導体装置の断面図である。回路基板２は、例え
ば、合成樹脂の積層体からなり、ガラス繊維にエポキシ
樹脂を含浸させた絶縁基材を複数枚積層し、加熱圧着し
て形成される。各絶縁基板表面に回路配線を形成し積層
すれば回路基板を多層配線にすることもできる。この回
路基板２に、例えば、シリコン半導体のチップ１を複数
の突起電極３を介してフリップチップ実装する。チップ
１は、その表面に内部の集積回路に電気的に接続された
Ａｌなどからなるパッド電極７を備えており、その上
に、例えば、Ｐｂ−Ｓｎ半田などの低融点金属から構成
された突起電極３を複数個備えている。この突起電極３
の高さは、約１００μｍである。また、回路基板２には
複数のチップ１が実装されている。チップ１上の突起電
極３は、回路基板２の表面に形成されたＡｌ配線層の回
路パターン８の上に電気的に接続されてこの回路基板２
上に実装される。
する。まず、図１および図２を参照して第１の実施例を
説明する。図１は、半導体装置の断面図、図２は、使用
時の半導体装置の断面図である。回路基板２は、例え
ば、合成樹脂の積層体からなり、ガラス繊維にエポキシ
樹脂を含浸させた絶縁基材を複数枚積層し、加熱圧着し
て形成される。各絶縁基板表面に回路配線を形成し積層
すれば回路基板を多層配線にすることもできる。この回
路基板２に、例えば、シリコン半導体のチップ１を複数
の突起電極３を介してフリップチップ実装する。チップ
１は、その表面に内部の集積回路に電気的に接続された
Ａｌなどからなるパッド電極７を備えており、その上
に、例えば、Ｐｂ−Ｓｎ半田などの低融点金属から構成
された突起電極３を複数個備えている。この突起電極３
の高さは、約１００μｍである。また、回路基板２には
複数のチップ１が実装されている。チップ１上の突起電
極３は、回路基板２の表面に形成されたＡｌ配線層の回
路パターン８の上に電気的に接続されてこの回路基板２
上に実装される。
【０００９】突起電極として、低融点金属以外に金を使
用することもあるし、絶縁性の球状体の表面に導電層を
形成した電極を用いることもある。低融点金属として
は、Ｐｂ−Ｓｎ半田以外にも、Ｉｎ−Ｓｎ半田などが知
られている。実装基板には、ガラス基材にエポキシ樹脂
を含浸させて積層してなるプリント基板、セラミック基
板、シリコン基板、ガラス基板等が用いられる。この回
路基板の内部には、例えば、抵抗発熱体のような温度調
節手段４を内蔵させる。例えば、積層させたガラス繊維
にエポキシ樹脂を含浸させた絶縁基材のいずれかに温度
調節手段（抵抗発熱体）４を載置してからこの複数の絶
縁基材を積層し、加熱圧着することにより回路基板２に
抵抗発熱体４を埋設させる。温度調節手段４の発熱体の
電源６は、回路基板２上に配置されており、接続配線４
１を介して温度調節手段４と接続されている。この電源
６は、チップ１に形成された半導体集積回路の電源と共
通にしても良い。また、この温度調節手段４の抵抗発熱
体は、回路基板２の温度を上げるために用いる。
用することもあるし、絶縁性の球状体の表面に導電層を
形成した電極を用いることもある。低融点金属として
は、Ｐｂ−Ｓｎ半田以外にも、Ｉｎ−Ｓｎ半田などが知
られている。実装基板には、ガラス基材にエポキシ樹脂
を含浸させて積層してなるプリント基板、セラミック基
板、シリコン基板、ガラス基板等が用いられる。この回
路基板の内部には、例えば、抵抗発熱体のような温度調
節手段４を内蔵させる。例えば、積層させたガラス繊維
にエポキシ樹脂を含浸させた絶縁基材のいずれかに温度
調節手段（抵抗発熱体）４を載置してからこの複数の絶
縁基材を積層し、加熱圧着することにより回路基板２に
抵抗発熱体４を埋設させる。温度調節手段４の発熱体の
電源６は、回路基板２上に配置されており、接続配線４
１を介して温度調節手段４と接続されている。この電源
６は、チップ１に形成された半導体集積回路の電源と共
通にしても良い。また、この温度調節手段４の抵抗発熱
体は、回路基板２の温度を上げるために用いる。
【００１０】半導体装置の使用中にこの抵抗発熱体４を
用い、チップ１と回路基板２の温度上昇による熱膨張の
差を減少させる。使用中の半導体装置の温度が室温から
Ｔ１度に上昇すると、チップ１と回路基板２の熱膨張Δ
Ｌ1 、ΔＬ2 はそれぞれΔＬ1 ＝αSi×（Ｔ１−Ｔ０）
×Ｌ、ΔＬ2 ＝αsub ×（Ｔ１−Ｔ０）×Ｌとなる。Ｌ
は中立点（チップ１の中心）Ｏから突起電極３までの距
離を示している。この式によれば半導体装置の温度上昇
によるチップ１及び回路基板２の伸びは、温度上昇が両
者同じであるのでチップ及び回路基板の熱膨張係数αS
i、αsub に依存しており、２つの熱膨張係数が同じで
ない場合は、ΔＬ1 はΔＬ2 とは等しくならない。通
常、前記の様な回路基板の熱膨張係数は、シリコン半導
体の熱膨張係数より大きい（αSi＜αsub ）。したがっ
て、その使用時に両者の熱膨張を同じくする（ΔＬ1 ＝
ΔＬ2 ）には、半導体装置がオフ状態のときに回路基板
２の温度を室温（Ｔ０）より高い温度Ｔｘにする。この
場合、使用中のチップ１の温度がＴ１であるときには回
路基板２の温度もＴ１になる。
用い、チップ１と回路基板２の温度上昇による熱膨張の
差を減少させる。使用中の半導体装置の温度が室温から
Ｔ１度に上昇すると、チップ１と回路基板２の熱膨張Δ
Ｌ1 、ΔＬ2 はそれぞれΔＬ1 ＝αSi×（Ｔ１−Ｔ０）
×Ｌ、ΔＬ2 ＝αsub ×（Ｔ１−Ｔ０）×Ｌとなる。Ｌ
は中立点（チップ１の中心）Ｏから突起電極３までの距
離を示している。この式によれば半導体装置の温度上昇
によるチップ１及び回路基板２の伸びは、温度上昇が両
者同じであるのでチップ及び回路基板の熱膨張係数αS
i、αsub に依存しており、２つの熱膨張係数が同じで
ない場合は、ΔＬ1 はΔＬ2 とは等しくならない。通
常、前記の様な回路基板の熱膨張係数は、シリコン半導
体の熱膨張係数より大きい（αSi＜αsub ）。したがっ
て、その使用時に両者の熱膨張を同じくする（ΔＬ1 ＝
ΔＬ2 ）には、半導体装置がオフ状態のときに回路基板
２の温度を室温（Ｔ０）より高い温度Ｔｘにする。この
場合、使用中のチップ１の温度がＴ１であるときには回
路基板２の温度もＴ１になる。
【００１１】半導体装置の使用していないときの温度
（常温）Ｔ０と、使用時のチップ１の温度Ｔ１との差を
ΔＴSi( ＝Ｔ１−Ｔ０）とし、回路基板２の使用時の温
度Ｔ１とオフ状態のときの温度Ｔｘとの差をΔＴsub(＝
Ｔ１−Ｔｘ）とすると、チップ１の伸びΔＬ1 はαSi×
ΔＴSi×Ｌであり、回路基板２の伸びΔＬ2 はαsub ×
ΔＴsub ×Ｌで表わされる。抵抗発熱体４は、ΔＬ1 ＝
ΔＬ2 になるようにオフ状態のときの回路基板２の温度
Ｔｘを適宜設定する。この様に温度を制御することによ
り、突起電極３の応力集中が著しく減少する。この実施
例に係る半導体装置は、例えば、メモリなどがあり、不
使用時に電源６を入れて常時回路基板を加熱している。
したがって、例えば、大型コンピュータシステムなどに
使用して最適である。
（常温）Ｔ０と、使用時のチップ１の温度Ｔ１との差を
ΔＴSi( ＝Ｔ１−Ｔ０）とし、回路基板２の使用時の温
度Ｔ１とオフ状態のときの温度Ｔｘとの差をΔＴsub(＝
Ｔ１−Ｔｘ）とすると、チップ１の伸びΔＬ1 はαSi×
ΔＴSi×Ｌであり、回路基板２の伸びΔＬ2 はαsub ×
ΔＴsub ×Ｌで表わされる。抵抗発熱体４は、ΔＬ1 ＝
ΔＬ2 になるようにオフ状態のときの回路基板２の温度
Ｔｘを適宜設定する。この様に温度を制御することによ
り、突起電極３の応力集中が著しく減少する。この実施
例に係る半導体装置は、例えば、メモリなどがあり、不
使用時に電源６を入れて常時回路基板を加熱している。
したがって、例えば、大型コンピュータシステムなどに
使用して最適である。
【００１２】次に、回路基板にシリコン半導体基板を用
いた例を説明する。この場合においては、チップと回路
基板とは熱膨張係数が等しいので、使用時の温度上昇に
よる伸びの差は出ないはずであるが、オン時又はオフ時
から定常状態になるまで温度勾配があるのは当然であ
る。したがってこのような場合には、両者の温度が等し
くなるように回路基板に取付けた温度調整手段を用いて
その温度制御をすれば良い。
いた例を説明する。この場合においては、チップと回路
基板とは熱膨張係数が等しいので、使用時の温度上昇に
よる伸びの差は出ないはずであるが、オン時又はオフ時
から定常状態になるまで温度勾配があるのは当然であ
る。したがってこのような場合には、両者の温度が等し
くなるように回路基板に取付けた温度調整手段を用いて
その温度制御をすれば良い。
【００１３】次に、図３及び図４を参照してチップに温
度センサを設けた例を説明する。図３は、半導体装置の
断面図、図４は、回路基板に搭載されるチップの平面図
及びこれを回路基板に取付けたこの平面図のＡ−Ａ′線
に沿う部分の断面図である。アルミナ回路基板２には、
温度調節手段４が埋設されている。基板回路２表面には
電源６が配置されており、埋設された温度調節手段４と
電気的に接続されている。回路基板２には配線パターン
８が形成されていて、ここにチップ１のＰｂ−Ｓｎ半田
の突起電極３が取り付けられている。チップ１はシリコ
ンからなり、内部に温度センサ５が内蔵されている。チ
ップ１の主面には、その周辺に沿ってＡｌからなるパッ
ド電極７が形成されている。チップ１の半導体基板に形
成された温度センサ５は、例えば、ＰＮ接合により構成
されている。そして、その信号は、信号配線を通ってパ
ッド電極７列の１つの温度センサ用パッド電極７１から
外部に出る。このシリコンチップ１は熱膨張係数αSiが
３．５×１０-6であり、アルミナ回路基板２の熱膨張係
数αA は、６．５×１０-6である。温度調節手段４は、
例えば、ＷやＭｏなどの抵抗発熱体からなる。
度センサを設けた例を説明する。図３は、半導体装置の
断面図、図４は、回路基板に搭載されるチップの平面図
及びこれを回路基板に取付けたこの平面図のＡ−Ａ′線
に沿う部分の断面図である。アルミナ回路基板２には、
温度調節手段４が埋設されている。基板回路２表面には
電源６が配置されており、埋設された温度調節手段４と
電気的に接続されている。回路基板２には配線パターン
８が形成されていて、ここにチップ１のＰｂ−Ｓｎ半田
の突起電極３が取り付けられている。チップ１はシリコ
ンからなり、内部に温度センサ５が内蔵されている。チ
ップ１の主面には、その周辺に沿ってＡｌからなるパッ
ド電極７が形成されている。チップ１の半導体基板に形
成された温度センサ５は、例えば、ＰＮ接合により構成
されている。そして、その信号は、信号配線を通ってパ
ッド電極７列の１つの温度センサ用パッド電極７１から
外部に出る。このシリコンチップ１は熱膨張係数αSiが
３．５×１０-6であり、アルミナ回路基板２の熱膨張係
数αA は、６．５×１０-6である。温度調節手段４は、
例えば、ＷやＭｏなどの抵抗発熱体からなる。
【００１４】アルミナ回路基板２は複数のアルミナ（Ａ
ｌ2 Ｏ3 ）基板を積層し、張合わせて形成されるが、前
記温度調節手段４はこのアルミナ基板のいずれかの表面
にスパッタリングなどの方法で塗布し、アルミナ基板間
に挟み込むことによって、アルミナ回路基板２に埋め込
む。温度調節手段４の発熱体の電源６は、接続配線４１
を介してこの発熱体に接続されており、回路基板２上に
形成されている。この電源６は、チップ１の半導体基板
に形成された半導体集積回路の電源と共通にしても良
い。温度センサ５からの信号は、チップ１の表面に形成
された接続パッド７の中の温度センサ用パッド電極７１
から突起電極３を通して回路基板２上の配線パターン８
に接続されて前記電源６と電気的に接続されている。し
たがって、温度センサ５は、チップ１の温度をモニタ
し、回路基板２中の発熱体４の電流にフィードバック
し、回路基板２の温度を適宜変化させる。
ｌ2 Ｏ3 ）基板を積層し、張合わせて形成されるが、前
記温度調節手段４はこのアルミナ基板のいずれかの表面
にスパッタリングなどの方法で塗布し、アルミナ基板間
に挟み込むことによって、アルミナ回路基板２に埋め込
む。温度調節手段４の発熱体の電源６は、接続配線４１
を介してこの発熱体に接続されており、回路基板２上に
形成されている。この電源６は、チップ１の半導体基板
に形成された半導体集積回路の電源と共通にしても良
い。温度センサ５からの信号は、チップ１の表面に形成
された接続パッド７の中の温度センサ用パッド電極７１
から突起電極３を通して回路基板２上の配線パターン８
に接続されて前記電源６と電気的に接続されている。し
たがって、温度センサ５は、チップ１の温度をモニタ
し、回路基板２中の発熱体４の電流にフィードバック
し、回路基板２の温度を適宜変化させる。
【００１５】ここで、半導体装置の使用時の温度をチッ
プ１及び回路基板２ともに７５℃とする。半導体装置を
オフにしたときに２５℃（室温）に戻るとすると、アル
ミナ回路基板２を発熱体４による加熱により４８℃まで
しか下がらないようにする。したがって、この半導体装
置のオン状態のときのチップ１と回路基板２の熱膨張
は、いずれも１．８×１０-4％となり、熱膨張があって
も突起電極３に応力が集中しない。すなわち、突起電極
３の上辺と下辺の移動距離は等しく、突起電極３に剪断
力は働かず、突起電極の塑性ひずみが発生しない。この
オンオフ動作を１サイクルとして多数回繰返しても突起
電極３に疲労が発生しない。回路基板側にも温度センサ
を取付けて回路基板側の温度を測定すれば、さらに詳細
な温度制御が可能になる。また、温度センサはチップに
外づけしても良い。次に、図３の半導体装置において、
回路基板２に形成された温度調節手段４として冷却手段
を用いた例を説明する。冷却手段には、例えば、ペルチ
ェ効果素子の様な電子冷凍素子を用いる。その配置構造
は、この図３の場合と同じである。半導体装置を使用し
ていない時の温度がシリコンチップ１、アルミナ配線基
板２ともに室温（２５℃）にあるとする。
プ１及び回路基板２ともに７５℃とする。半導体装置を
オフにしたときに２５℃（室温）に戻るとすると、アル
ミナ回路基板２を発熱体４による加熱により４８℃まで
しか下がらないようにする。したがって、この半導体装
置のオン状態のときのチップ１と回路基板２の熱膨張
は、いずれも１．８×１０-4％となり、熱膨張があって
も突起電極３に応力が集中しない。すなわち、突起電極
３の上辺と下辺の移動距離は等しく、突起電極３に剪断
力は働かず、突起電極の塑性ひずみが発生しない。この
オンオフ動作を１サイクルとして多数回繰返しても突起
電極３に疲労が発生しない。回路基板側にも温度センサ
を取付けて回路基板側の温度を測定すれば、さらに詳細
な温度制御が可能になる。また、温度センサはチップに
外づけしても良い。次に、図３の半導体装置において、
回路基板２に形成された温度調節手段４として冷却手段
を用いた例を説明する。冷却手段には、例えば、ペルチ
ェ効果素子の様な電子冷凍素子を用いる。その配置構造
は、この図３の場合と同じである。半導体装置を使用し
ていない時の温度がシリコンチップ１、アルミナ配線基
板２ともに室温（２５℃）にあるとする。
【００１６】この半導体装置の使用時にシリコンチップ
が前述の例と同様に７５℃になったとすると、アルミナ
配線基板は、ペルチェ素子によって５２℃に制御され
る。シリコンチップが使用時に前記室温から７５℃にな
ったときに回路基板を５２℃に制御すれば、両者の熱膨
張は、ほぼ等しくなるのでシリコンチップとアルミナ回
路基板との間に介在している突起電極に塑性ひずみが発
生しない。次に、図３の半導体装置において、回路基板
２に形成された温度調節手段４として冷却手段と加熱手
段とを併用した例を説明する。冷却手段には、例えば、
ペルチェ効果素子の様な電子冷凍素子を用いる。加熱手
段にはＷやＭｏなどの抵抗加熱体を用いる。その配置構
造は、この図３の場合と同じであり、両者は、同時に用
いないので、同一の電源を用いることができる。また、
回路基板内における冷却手段と加熱手段の埋込み深さを
互いに異ならせることもできる。半導体装置を使用して
いない時の温度がシリコンチップ１、アルミナ配線基板
２ともに室温（２５℃）にあるとする。
が前述の例と同様に７５℃になったとすると、アルミナ
配線基板は、ペルチェ素子によって５２℃に制御され
る。シリコンチップが使用時に前記室温から７５℃にな
ったときに回路基板を５２℃に制御すれば、両者の熱膨
張は、ほぼ等しくなるのでシリコンチップとアルミナ回
路基板との間に介在している突起電極に塑性ひずみが発
生しない。次に、図３の半導体装置において、回路基板
２に形成された温度調節手段４として冷却手段と加熱手
段とを併用した例を説明する。冷却手段には、例えば、
ペルチェ効果素子の様な電子冷凍素子を用いる。加熱手
段にはＷやＭｏなどの抵抗加熱体を用いる。その配置構
造は、この図３の場合と同じであり、両者は、同時に用
いないので、同一の電源を用いることができる。また、
回路基板内における冷却手段と加熱手段の埋込み深さを
互いに異ならせることもできる。半導体装置を使用して
いない時の温度がシリコンチップ１、アルミナ配線基板
２ともに室温（２５℃）にあるとする。
【００１７】この半導体装置がオフ状態のときは、アル
ミナ回路基板の温度を抵抗加熱素子により前記室温より
上げてシリコンチップの温度より高くしておき、半導体
装置がオン状態（使用時）の時には、アルミナ回路基板
の温度をペルチェ素子などによりシリコンチップの温度
（例えば、７５℃）より低くして、温度調整動作を含む
オンオフ動作を１サイクルとする１サイクル当たりのシ
リコンチップとアルミナ回路基板の熱膨張を等しくす
る。両者の熱膨張は、実質的に等しくなるのでシリコン
チップとアルミナ回路基板との間に介在している突起電
極に塑性ひずみが発生しない。以上のように回路基板の
温度の制御操作を行うことにより、半導体装置のオン−
オフ動作を繰り返したときに発生する突起電極の疲労の
進行を減少させることができ、半導体装置の長期信頼性
を向上させることができる。なお、この半導体装置は、
複数回数又は所定の時間使用した後に前記接続電極を前
記温度調節手段でアニールすることにより再生させる。
ミナ回路基板の温度を抵抗加熱素子により前記室温より
上げてシリコンチップの温度より高くしておき、半導体
装置がオン状態（使用時）の時には、アルミナ回路基板
の温度をペルチェ素子などによりシリコンチップの温度
（例えば、７５℃）より低くして、温度調整動作を含む
オンオフ動作を１サイクルとする１サイクル当たりのシ
リコンチップとアルミナ回路基板の熱膨張を等しくす
る。両者の熱膨張は、実質的に等しくなるのでシリコン
チップとアルミナ回路基板との間に介在している突起電
極に塑性ひずみが発生しない。以上のように回路基板の
温度の制御操作を行うことにより、半導体装置のオン−
オフ動作を繰り返したときに発生する突起電極の疲労の
進行を減少させることができ、半導体装置の長期信頼性
を向上させることができる。なお、この半導体装置は、
複数回数又は所定の時間使用した後に前記接続電極を前
記温度調節手段でアニールすることにより再生させる。
【００１８】次に、図５及び図６を参照して第２の実施
例を説明する。図は、いずれも半導体装置の突起電極を
アニールする工程を示すフローチャート図である。前述
のように半導体装置は、オン−オフ動作を繰り返すと突
起電極に疲労が溜まり、回路基板からの剥がれなどが生
じ、長期的な信頼性が損なわれる。その傾向は、特に突
起電極の材料がＰｂ−Ｓｎ半田などの低融点金属である
場合に著しい。疲労した材料は、その溶融点近傍までの
温度でアニールするとその疲労を解放することができ
る。この実施例ではこの発熱体を用いて疲労を解放する
アニールを実施する。このアニールは、半導体装置のオ
ン−オフ動作を所定の回数（回数ｎ＝Ａ）行った後に行
うか（図５）、もしくは定期的（時間ｔ＝Ｂ）行う（図
６）。アニール温度は、その材料の溶融点の１／２の大
きさから溶融点までの温度で行うのが適当である。前記
実施例で用いられるＰｂ−Ｓｎ半田などのアニールは１
００℃程度或いはそれ以上で行うのが適当である。低融
点金属の突起電極をどの様なサイクルでアニールするか
は、その使用状態にも影響するので、半導体装置ごとに
異なるが、例えば、１年に１回で済ませる例もある。温
度調整手段は、回路基板のチップが搭載される領域の下
の全面に形成されるが、回路基板の一部のみに形成する
こともでき、また、回路基板に外付けしても良い。
例を説明する。図は、いずれも半導体装置の突起電極を
アニールする工程を示すフローチャート図である。前述
のように半導体装置は、オン−オフ動作を繰り返すと突
起電極に疲労が溜まり、回路基板からの剥がれなどが生
じ、長期的な信頼性が損なわれる。その傾向は、特に突
起電極の材料がＰｂ−Ｓｎ半田などの低融点金属である
場合に著しい。疲労した材料は、その溶融点近傍までの
温度でアニールするとその疲労を解放することができ
る。この実施例ではこの発熱体を用いて疲労を解放する
アニールを実施する。このアニールは、半導体装置のオ
ン−オフ動作を所定の回数（回数ｎ＝Ａ）行った後に行
うか（図５）、もしくは定期的（時間ｔ＝Ｂ）行う（図
６）。アニール温度は、その材料の溶融点の１／２の大
きさから溶融点までの温度で行うのが適当である。前記
実施例で用いられるＰｂ−Ｓｎ半田などのアニールは１
００℃程度或いはそれ以上で行うのが適当である。低融
点金属の突起電極をどの様なサイクルでアニールするか
は、その使用状態にも影響するので、半導体装置ごとに
異なるが、例えば、１年に１回で済ませる例もある。温
度調整手段は、回路基板のチップが搭載される領域の下
の全面に形成されるが、回路基板の一部のみに形成する
こともでき、また、回路基板に外付けしても良い。
【００１９】
【発明の効果】以上、本発明の半導体装置では、オン−
オフ動作を繰り返したときに問題となる突起電極などの
接続電極の疲労の発生を著しく減少させ、この電極に溜
まった疲労を温度調節手段により効率的に解放して再生
させることができる。
オフ動作を繰り返したときに問題となる突起電極などの
接続電極の疲労の発生を著しく減少させ、この電極に溜
まった疲労を温度調節手段により効率的に解放して再生
させることができる。
【図１】本発明の第１の実施例の半導体装置の断面図。
【図２】第１の実施例の半導体装置の断面図。
【図３】第１の実施例の半導体装置の断面図。
【図４】本発明に係るチップの平面図及びそのＡ−Ａ′
線に沿う部分の断面図。
線に沿う部分の断面図。
【図５】第２の実施例の半導体装置のアニール工程断面
図。
図。
【図６】第２の実施例の半導体装置のアニール工程断面
図。
図。
【図７】従来の半導体装置の断面図。
【図８】従来の半導体装置の断面図。
１ 半導体素子（チップ） ２ 回路基板 ３ 突起電極 ４ 温度調節手段 ５ 温度センサ ６ 電源 ７、７１ パッド電極 ８ 配線パターン ４１ 接続配線
フロントページの続き (56)参考文献 特開 平１−138742（ＪＰ，Ａ) 特開 平６−21588（ＪＰ，Ａ) 特開 昭63−9960（ＪＰ，Ａ) 特開 昭61−148830（ＪＰ，Ａ) 特開 平２−137394（ＪＰ，Ａ) 特開 昭61−264744（ＪＰ，Ａ) 特開 平４−348280（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12 H01L 23/34 H01L 23/58 H05K 3/00
Claims (3)
- 【請求項１】 回路基板と、前記回路基板に形成された
温度調節手段と、低融点金属からなる接続電極を有し、
この接続電極を介して前記回路基板に接続された半導体
素子とを備え、前記温度調節手段によって温度変化によ
る前記回路基板と半導体素子との伸び又は縮みの差を小
さくする半導体装置を複数回数又は所定の時間使用した
後に前記接続電極を前記温度調節手段でアニールするこ
とを特徴とする半導体装置の再生方法。 - 【請求項２】 前記温度調節手段は、加熱手段又は冷却
手段もしくは加熱手段及び冷却手段からなることを特徴
とする請求項１に記載の半導体装置の再生方法。 - 【請求項３】 前記回路基板又は半導体素子には温度を
検知する温度センサが取り付けられているかもしくは作
り込まれていることを特徴とする請求項１又は請求項２
に記載の半導体装置の再生方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35283793A JP3224930B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の再生方法 |
| US08/352,780 US5645123A (en) | 1993-12-28 | 1994-12-01 | Semiconductor device having temperature regulation means formed in circuit board |
| KR1019940037225A KR0178564B1 (ko) | 1993-12-28 | 1994-12-27 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35283793A JP3224930B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の再生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201919A JPH07201919A (ja) | 1995-08-04 |
| JP3224930B2 true JP3224930B2 (ja) | 2001-11-05 |
Family
ID=18426781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35283793A Expired - Fee Related JP3224930B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の再生方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5645123A (ja) |
| JP (1) | JP3224930B2 (ja) |
| KR (1) | KR0178564B1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2330289A (en) | 1997-10-13 | 1999-04-14 | Ericsson Omc Limited | Heated printed circuit board |
| US6121576A (en) * | 1998-09-02 | 2000-09-19 | Micron Technology, Inc. | Method and process of contact to a heat softened solder ball array |
| DE19851172A1 (de) * | 1998-11-06 | 2000-05-11 | Alcatel Sa | Anordnung zur Erwärmung einer bestückten gedruckten Schaltung |
| US6288365B1 (en) * | 1999-05-18 | 2001-09-11 | Mcammond Matthew J. | Soldering assembly |
| US6144013A (en) * | 1999-07-01 | 2000-11-07 | International Business Machines Corporation | Local humidity control system for low temperature electronic module |
| US6327149B1 (en) * | 2000-09-06 | 2001-12-04 | Visteon Global Technologies, Inc. | Electrical circuit board and method for making the same |
| US6911624B2 (en) * | 2002-08-23 | 2005-06-28 | Micron Technology, Inc. | Component installation, removal, and replacement apparatus and method |
| US6781056B1 (en) * | 2003-02-28 | 2004-08-24 | Motorola, Inc. | Heater for temperature control integrated in circuit board and method of manufacture |
| CN100382666C (zh) * | 2003-12-24 | 2008-04-16 | 华为技术有限公司 | 一种加热系统 |
| NO20042771D0 (no) | 2004-06-30 | 2004-06-30 | Thin Film Electronics Asa | Optimering av driftstemperatur i et ferroelektrisk eller elektret minne |
| US7586064B1 (en) * | 2006-07-13 | 2009-09-08 | National Semiconductor Corporation | Method and system for providing thermostatic temperature control in an integrated circuit |
| DE102007033003A1 (de) * | 2007-07-16 | 2009-01-22 | Robert Bosch Gmbh | Bauelement mit wenigstens einem Halbleitersubstrat mit einer integrierten elektrischen Schaltung |
| FR2929070B1 (fr) * | 2008-03-18 | 2010-03-12 | Kontron Modular Computers | Dispositif de prechauffage d'un composant refroidi par conduction et/ou par convection |
| JP2010238843A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 電源制御装置、電子回路搭載装置及び電源制御方法 |
| US8704630B2 (en) | 2010-08-25 | 2014-04-22 | Itron, Inc. | Apparatus and methods for temperature-based control of communication device operations |
| US8880765B2 (en) | 2010-08-25 | 2014-11-04 | Itron, Inc. | Interface bus for utility-grade network communication devices |
| JP2013243263A (ja) * | 2012-05-21 | 2013-12-05 | Internatl Business Mach Corp <Ibm> | ３次元積層パッケージにおける電力供給と放熱（冷却）との両立 |
| US8981259B2 (en) * | 2012-07-24 | 2015-03-17 | Mildef Crete Inc. | Heating apparatus for heating electronic components on a printed circuit board in low temperature environment |
| JP6417700B2 (ja) | 2014-04-23 | 2018-11-07 | 富士通株式会社 | 半導体部品および電子機器 |
| CN109742085B (zh) * | 2018-11-30 | 2020-10-16 | 中国科学院微电子研究所 | Soi器件及其制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3440407A (en) * | 1966-12-29 | 1969-04-22 | Rca Corp | Temperature controlled circuit boards |
| US3887785A (en) * | 1974-08-29 | 1975-06-03 | Us Air Force | Temperature controlled hybrid oven |
| JPS5635383A (en) * | 1979-08-29 | 1981-04-08 | Kyoto Ceramic | Semiconductor integrated circuit support with heating mechanism |
| US4739443A (en) * | 1985-12-30 | 1988-04-19 | Olin Corporation | Thermally conductive module |
| US5010233A (en) * | 1988-11-29 | 1991-04-23 | Amp Incorporated | Self regulating temperature heater as an integral part of a printed circuit board |
| US5367434A (en) * | 1993-05-06 | 1994-11-22 | Motorola, Inc. | Electrical module assembly |
-
1993
- 1993-12-28 JP JP35283793A patent/JP3224930B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-01 US US08/352,780 patent/US5645123A/en not_active Expired - Fee Related
- 1994-12-27 KR KR1019940037225A patent/KR0178564B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5645123A (en) | 1997-07-08 |
| KR0178564B1 (ko) | 1999-04-15 |
| JPH07201919A (ja) | 1995-08-04 |
| KR950021429A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3224930B2 (ja) | 半導体装置の再生方法 | |
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| US5014111A (en) | Electrical contact bump and a package provided with the same | |
| US5875096A (en) | Apparatus for heating and cooling an electronic device | |
| JP3165807B2 (ja) | 電子半導体素子、多重チップモジュール及びその列 | |
| US6461890B1 (en) | Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same | |
| EP0481720B1 (en) | Self-adjusting heat sink design for vlsi packages | |
| US20040227229A1 (en) | Fluxless die-to-heat spreader bonding using thermal interface material | |
| EP1068639A1 (en) | Wire bond attachment of a integrated circuit package to a heat sink | |
| US4290079A (en) | Improved solder interconnection between a semiconductor device and a supporting substrate | |
| US5951893A (en) | Integrated circuit pad structure with high temperature heating element and method therefor | |
| US5844319A (en) | Microelectronic assembly with collar surrounding integrated circuit component on a substrate | |
| KR930024140A (ko) | 반도체장치 및 그 제조방법 | |
| JP2881029B2 (ja) | プリント配線板 | |
| JPH06291165A (ja) | フリップチップ接続構造 | |
| EP0349000A2 (en) | A TAB film tape carrier | |
| US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
| RU2145732C1 (ru) | Модуль интегральной схемы | |
| US7040012B2 (en) | Method of electrically and mechanically connecting electronic devices to one another | |
| JP2847949B2 (ja) | 半導体装置 | |
| US6175148B1 (en) | Electrical connection for a power semiconductor component | |
| US6479318B2 (en) | Method of manufacturing a substrate with directionally anisotropic warping | |
| JPH06216194A (ja) | 半導体チップの実装構造 | |
| JPS6431444A (en) | Porcelain substrate for surface mounting | |
| JP2001015627A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |