JP3224478B2 - Debug and analysis method by comparing memory access status - Google Patents

Debug and analysis method by comparing memory access status

Info

Publication number
JP3224478B2
JP3224478B2 JP18818094A JP18818094A JP3224478B2 JP 3224478 B2 JP3224478 B2 JP 3224478B2 JP 18818094 A JP18818094 A JP 18818094A JP 18818094 A JP18818094 A JP 18818094A JP 3224478 B2 JP3224478 B2 JP 3224478B2
Authority
JP
Japan
Prior art keywords
memory
data
address
program
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18818094A
Other languages
Japanese (ja)
Other versions
JPH0855043A (en
Inventor
直樹 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Techtom Ltd
Original Assignee
Techtom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Techtom Ltd filed Critical Techtom Ltd
Priority to JP18818094A priority Critical patent/JP3224478B2/en
Publication of JPH0855043A publication Critical patent/JPH0855043A/en
Application granted granted Critical
Publication of JP3224478B2 publication Critical patent/JP3224478B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、メモリのアクセス状態
の比較によるデバッグ・解析方法に関するものであり、
更に詳しくは2つのメモリを用意し、プログラムの条件
を異にして実行した時のメモリをアクセスしたアドレス
と同じアドレス位置のデータをオンにして記憶し、その
記憶したデータの内、相違するデータを抽出して表示す
るようにしたプログラムのデバッグ・解析方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a debugging / analyzing method by comparing memory access states.
More specifically, two memories are prepared, the data at the same address position as the address where the memory was accessed when the program was executed under different program conditions is turned on and stored, and of the stored data, different data is stored. The present invention relates to a method for debugging and analyzing a program which is extracted and displayed.

【0002】[0002]

【従来の技術】従来、コンピュータプログラムを新たに
作成した場合や作成されたプログラムを追加または修正
を行う場合、先ずプログラムリストによって机上でデバ
ッグを行った後、予め決められたデータを用いてシミュ
ーションを行いその結果によってプログラムの良否を評
価し、必要によっては、作業メモリ領域内の途中処理デ
ータのダンプリストを出力させることにより細部の解析
や修正を行っていた。
2. Description of the Related Art Conventionally, when a computer program is newly created or a created program is added or modified, debugging is first performed on a desk according to a program list, and then simulation is performed using predetermined data. Program, the quality of the program is evaluated based on the results, and if necessary, a dump list of the in-process data in the working memory area is output to analyze and correct the details.

【0003】又、自動車エンジンの制御用プログラム等
のように処理速度を早くするためにアセンブラー言語で
作成されたプログラムのデバッグおよび解析を効率的に
行うためにICU(インサーキットエミュレータ)が使
用されている。これは、システムに実装されているコン
ピュータを取り外し、その代わりに汎用コンピュータを
取り付け、この汎用コンピュータにデバッグ対象のプロ
グラムとデバッグ用プログラムとを持たせて各種の模擬
動作を行わせると共に自動的にデバッグを行うものであ
る。
An ICU (In-Circuit Emulator) is used to efficiently debug and analyze a program written in an assembler language to increase the processing speed, such as a control program for an automobile engine. I have. This involves removing the computer mounted on the system, attaching a general-purpose computer instead, and having this general-purpose computer have a program to be debugged and a program for debugging to perform various simulation operations and automatically debug. Is what you do.

【0004】更に、プログラムの部分的な論理動作を解
析するために、ロジックアナライザが使用されている。
Further, a logic analyzer is used to analyze a partial logical operation of a program.

【0005】一方、最近における自動車、ロボット等の
大規模システムはプログラム制御されるものが主流とな
っている。このような大規模システムで駆動するプログ
ラムは、幾つかのサブプログラムを統合した構成となっ
ている。これらサブプログラムにおいては各サブプログ
ラム間で相互に複雑に関連し合っているものが多い。即
ち、システムがある動作を行う時、その動作に関係する
サブプログラムは絡み合っている場合もあれば分散して
いる場合もある。また、サブプログラムには、特定のシ
ステム動作においてのみ実行されるものもあれば、幾つ
かのシステム動作において共通に使用されるものもあ
る。
On the other hand, recent large-scale systems such as automobiles and robots are mainly controlled by programs. A program driven by such a large-scale system has a configuration in which several subprograms are integrated. Many of these subprograms are intricately related to each other. That is, when the system performs an operation, the subprograms related to the operation may be entangled or dispersed. Some of the subprograms are executed only in a specific system operation, while others are commonly used in some system operations.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記説
明したように複雑に絡み合ったプログラムで構成されて
いるシステムのある特定の動作のみに関係するプログラ
ム領域をデバッグまたは解析したい場合には、先ず目的
とする特定のプログラム領域を見つけるのに多大の労力
と時間を要すると云う問題点がある。
However, as described above, when it is desired to debug or analyze a program area related to only a specific operation of a system constituted by a complicatedly entangled program, first, the purpose and the purpose are as follows. The problem is that it takes a great deal of effort and time to find a specific program area.

【0007】又、システムのある特定の動作のみに関係
するプログラム領域をデバッグまたは解析したい場合に
は、その動作のみに関係するプログラム領域を抽出する
ことができればよいが、従来、上記の各種のデバッグま
たは解析方法のいずれを用いるにせよ、特定の条件にお
ける特定の動作のみに関係するプログラム領域のみだけ
を抽出することができないと云う問題点もある。
When it is desired to debug or analyze a program area related to only a specific operation of the system, it is sufficient to extract a program area related to only the specific operation. In addition, no matter which analysis method is used, there is a problem that it is not possible to extract only a program region related to only a specific operation under a specific condition.

【0008】従って、メモリに格納されているプログラ
ムを特定の条件で実行した時に、メモリをアクセスした
アドレスデータを抽出して大略のプログラム領域を検出
することに解決しなければならない課題を有している。
Therefore, when a program stored in the memory is executed under a specific condition, there is a problem that the address data accessing the memory must be extracted and the approximate program area must be detected. I have.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するため
に、本発明に係るメモリのアクセス状態の比較によるデ
バッグ・解析方法は、メモリに格納されているターゲッ
トプログラムと、該ターゲットプログラムを実行した時
の前記メモリをアクセスしたアドレスと同じアドレス位
置のデータをオンにして記憶する第1及び第2のメモリ
と、該第1及び第2のメモリに記憶されているデータを
比較して相違するデータを抽出する抽出手段とからな
り、前記第1のメモリは、前記ターゲットプログラムを
実行した時の前記メモリをアクセスしたアドレスと同じ
アドレス位置のデータをオンにして記憶し、前記第2の
メモリは、前記ターゲットプログラムへの条件を異にし
て実行した時の前記メモリをアクセスしたアドレスと同
じアドレス位置のデータをオンにして記憶し、前記抽出
手段により、前記第1及び第2のメモリに記憶されてい
るデータの相違する部分を前記第2のメモリから抽出し
て表示するようにしたことである。
In order to solve the above-mentioned problems, a debugging / analyzing method according to the present invention by comparing the access states of a memory includes executing a target program stored in a memory and executing the target program. The first and second memories for turning on and storing data at the same address position as the address at which the memory was accessed at the time, and comparing the data stored in the first and second memories with different data The first memory turns on and stores data at the same address position as the address that accessed the memory when the target program was executed, and the second memory includes: The data at the same address position as the address where the memory was accessed when the target program was executed under different conditions. And stored in turn on the motor, by the extraction means, it is that the divergent portion of the data stored in the first and second memory and to display extracted from the second memory.

【0010】[0010]

【作用】上記構成によるメモリのアクセス状態の比較に
よるデバッグ・解析方法は、システムを通常動作させた
時に実行されたプログラム領域即ちアクセスされたアド
レスの集合、即ち、アクセスされたアドレスと同じアド
レス位置のデータをオンにした集合と、条件の異なった
特定の動作をさせた時に実行されたプログラム領域即ち
アクセスされたアドレスと同じアドレス位置のオンされ
たデータの集合を比較し、特定の動作をさせたデータを
抽出して表示するようにしたことにより、特定の条件下
で実行されるプログラム領域の大略を簡単に検出するこ
とができ、デバッグおよび解析を簡単かつ短時間で行う
ことが可能になる。
The debug / analysis method based on the comparison of the access state of the memory according to the above configuration is a program area executed when the system is normally operated, that is, a set of accessed addresses, that is, a set of addresses accessed, The set where data was turned on was compared with the set of turned-on data at the same address position as the program area executed when the specific operation under different conditions was performed, that is, the accessed address, and the specific operation was performed. By extracting and displaying the data, it is possible to easily detect the outline of the program area executed under a specific condition, and it is possible to perform debugging and analysis easily and in a short time.

【0011】[0011]

【実施例】以下、本発明に係るメモリのアクセス状態の
比較によるデバッグ・解析方法の実施例について図面を
参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a debugging / analyzing method according to the present invention by comparing access states of memories will be described below with reference to the drawings.

【0012】本デバッグ・解析方法は、図1に示すよう
に、デバッグの対象となるターゲットプログラムを格納
しているメモリ1と、該メモリ1のアドレスデータを第
1のメモリ3と第2のメモリに切り替えるメモリバンク
切替回路2と、メモリ1と同じメモリ領域からなりメモ
リ1のアクセスされたアドレスと同じアドレス位置のデ
ータをオンにして記憶する第1及び第2のメモリ3、4
と、当該第1及び第2のメモリに記憶されているデータ
を比較するメモリ比較プログラム手段5と、比較結果を
抽出して表示する比較結果手段6とから構成されてい
る。このうち、メモリ比較プログラム手段5と比較結果
手段6とで抽出手段を構成する。
As shown in FIG. 1, the debugging / analyzing method includes a memory 1 storing a target program to be debugged, and an address data of the memory 1 stored in a first memory 3 and a second memory. And the first and second memories 3 and 4 which have the same memory area as the memory 1 and turn on and store data at the same address position as the accessed address of the memory 1.
And a memory comparison program unit 5 for comparing data stored in the first and second memories, and a comparison result unit 6 for extracting and displaying a comparison result. Among them, the memory comparison program means 5 and the comparison result means 6 constitute an extraction means.

【0013】メモリ1は、例えばROMからなり、ワン
チップマイコンの場合のようにマイコンに組み込まれた
ものでも、或いはマイコンに外付けされたものでもよ
く、また、その機能及び種類は限定されない。
The memory 1 is, for example, a ROM, and may be built in the microcomputer as in the case of a one-chip microcomputer, or may be external to the microcomputer, and its functions and types are not limited.

【0014】このメモリ1とマイコンに搭載されている
CPUとは、周知のように2進N桁のアドレス番号を転
送するN本の線からなるアドレスバスと、データの読出
し用のデータバスとで接続されている。CPUからアド
レスバスを介してメモリ1のアドレスを指定しかつ読出
し信号を与えると、メモリ1の指定されたアドレスに記
憶されている命令語がデータバスを介してCPUに読み
出されて実行される。
As is well known, the memory 1 and the CPU mounted on the microcomputer are composed of an address bus consisting of N lines for transferring binary N-digit address numbers and a data bus for reading data. It is connected. When an address of the memory 1 is designated from the CPU via the address bus and a read signal is given, the instruction word stored at the designated address of the memory 1 is read out by the CPU via the data bus and executed. .

【0015】メモリバンク切替回路2は、1つの入力端
子と、2つの出力端子と、入力端子を2つの出力端子の
いずれかと接続するスイッチ回路とを有している。
The memory bank switching circuit 2 has one input terminal, two output terminals, and a switch circuit for connecting the input terminal to one of the two output terminals.

【0016】メモリバンク切替回路2の入力端子は、図
示していない接続回路を介してアドレスバスと接続され
ている。この接続回路は、アドレスバスにクリップ状に
簡単に取り付けて接続できる構造となっている。これに
より、アドレスバス上に存在するアドレスデータは、メ
モリバンク切替回路2へ供給できる。
An input terminal of the memory bank switching circuit 2 is connected to an address bus via a connection circuit (not shown). This connection circuit has a structure that can be easily attached to the address bus in a clip shape and connected. Thus, the address data existing on the address bus can be supplied to the memory bank switching circuit 2.

【0017】メモリバンク切替回路2の2つの出力端子
は、夫々第1及び第2のメモリ3、4と接続されてい
る。また、切り替えは、システムの動作モード選択信号
によって制御され、特定の動作モードの時は入力端子を
第2のメモリ4と接続し、上記特定の動作モードでない
時は入力端子と第1のメモリ3と接続するようになって
いる。
The two output terminals of the memory bank switching circuit 2 are connected to the first and second memories 3 and 4, respectively. The switching is controlled by an operation mode selection signal of the system. When the operation mode is a specific operation mode, the input terminal is connected to the second memory 4. When the operation mode is not the specific operation mode, the input terminal is connected to the first memory 3. To be connected.

【0018】第1及び第2のメモリ3、4は、いずれも
メモリ1と同じ容量であり、通常のRAMからなる。こ
のRAMのアクセスタイムはメモリ1のそれに比して充
分に小さく設定されている。従って、第1及び第2のメ
モリ3、4は、CPUからメモリ1への読出信号を入力
し、その都度、それを自己の書き込みのためのトリガー
とすることにより、アドレスバス上のアドレスデータに
相当する同じアドレス位置のデータをオンにして記憶す
ることが、メモリバンク切替回路2を介して正確に且つ
順番に書き込むことができる。
Each of the first and second memories 3 and 4 has the same capacity as the memory 1 and is composed of a normal RAM. The access time of this RAM is set sufficiently shorter than that of the memory 1. Therefore, the first and second memories 3 and 4 input a read signal from the CPU to the memory 1 and use the read signal as a trigger for its own writing each time to read address signals on the address bus. Turning on and storing the corresponding data at the same address position can be accurately and sequentially written through the memory bank switching circuit 2.

【0019】従って、システムの特定の動作でない通常
動作モードを選択すると、通常動作モードでシステムを
動かすために実行される命令語を格納しているアドレス
番号のリスト、即ち、メモリ1をアクセスしたアドレス
を抽出して、第1のメモリ3の同じアドレス位置のデー
タをオンにして記憶する。同様に、システムの特定の動
作モードを選択すると、その動作モードでシステムを動
かすために実行される命令語を格納しているアドレス番
号のリスト、即ち、メモリ1をアクセスしたアドレスを
抽出して、第2のメモリ4の同じアドレス位置のデータ
をオンにして記憶する。
Therefore, when a normal operation mode which is not a specific operation of the system is selected, a list of address numbers storing instruction words to be executed to operate the system in the normal operation mode, that is, an address at which the memory 1 is accessed. And turns on the data at the same address position in the first memory 3 and stores it. Similarly, when a specific operation mode of the system is selected, a list of address numbers storing instructions executed to operate the system in the operation mode, that is, an address at which the memory 1 is accessed is extracted. The data at the same address position in the second memory 4 is turned on and stored.

【0020】夫々の動作モードで実行されるサブプログ
ラムまたはサブルーチンは、動作モード独自でのみ実行
されるものもあれば、各動作モードに共通に使用される
ものもあるから、第1のメモリ3および第2のメモリ4
に夫々記憶されたデータは、相互に異なる部分と同一の
部分とを含んでいる。
Some of the subprograms or subroutines executed in each operation mode are executed only in the operation mode alone, while others are commonly used in each operation mode. Second memory 4
The data stored in each of the data includes different parts and the same part.

【0021】そして、第1及び第2のメモリ3、4に記
憶されているデータをメモリ比較プログラム手段5によ
り比較し、両方に記憶されているデータを第2のメモリ
4から取り除く。
Then, the data stored in the first and second memories 3 and 4 are compared by the memory comparison program means 5, and the data stored in both are removed from the second memory 4.

【0022】次に、条件を異にして動作したデータのみ
を第2のメモリ4から抽出して表示するようにすれば、
特定の動作のみに関係する大略のプログラム領域が得ら
れることになる。
Next, if only data operated under different conditions is extracted from the second memory 4 and displayed,
An approximate program area related to only a specific operation is obtained.

【0023】この第2のメモリ4に蓄積されている特定
の動作に関係するデータを表示または印刷し、デバッグ
または解析の用に供すれば、特定の動作に関係する大略
のプログラム領域が解り、デバッグを効率的に行うこと
ができる。
If data related to a specific operation stored in the second memory 4 is displayed or printed and used for debugging or analysis, a general program area related to the specific operation can be understood. Debugging can be performed efficiently.

【0024】なお、本発明に係る方法を具現化するため
の装置としては、図1に示すような各機能を連続的に行
うようなデバッグ装置を構成することは容易に可能であ
るし、あるいは、メモリ比較プログラム手段5による処
理はパソコン等の汎用のコンピュータにより後で行うよ
うにしてもよい。
As a device for realizing the method according to the present invention, it is possible to easily configure a debugging device that continuously performs each function as shown in FIG. 1, or The processing by the memory comparison program means 5 may be performed later by a general-purpose computer such as a personal computer.

【0025】[0025]

【発明の効果】以上説明したように、本発明に係るメモ
リのアクセス状態の比較によるデバッグ・解析方法によ
れば、システムの特定の動作にのみ関係するプログラム
領域を大略知ることができるから、プログラムのデバッ
グおよび解析を効率的に行うことができる。
As described above, according to the debugging / analyzing method by comparing the access states of the memory according to the present invention, the program area related only to a specific operation of the system can be roughly known. Debugging and analysis can be performed efficiently.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るメモリのアクセス状態の比較によ
るデバッグ・解析方法の構成を示した説明図である。
FIG. 1 is an explanatory diagram showing a configuration of a debug / analysis method based on comparison of access states of a memory according to the present invention.

【符号の説明】[Explanation of symbols]

1 メモリ 2 メモリバンク切替回路 3 第1のメモリ 4 第2のメモリ 5 メモリ比較プログラム手段 6 比較結果手段 Reference Signs List 1 memory 2 memory bank switching circuit 3 first memory 4 second memory 5 memory comparison program means 6 comparison result means

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−154256(JP,A) 特開 昭59−35257(JP,A) 特開 平5−34189(JP,A) 実開 平1−120254(JP,U) NIKKEI ELECTRONIC S 1982.3.15 PP.137〜144 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-1-154256 (JP, A) JP-A-59-35257 (JP, A) JP-A-5-34189 (JP, A) 120254 (JP, U) NIKKEI ELECTRONIC S 1982. 3.15 PP. 137-144

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】メモリに格納されているターゲットプログ
ラムと、 該ターゲットプログラムを実行した時の前記メモリをア
クセスしたアドレスと同じアドレス位置のデータをオン
にして記憶する第1及び第2のメモリと、 該第1及び第2のメモリに記憶されているデータを比較
して相違するデータを抽出する抽出手段とからなり、 前記第1のメモリは、前記ターゲットプログラムを実行
した時の前記メモリをアクセスしたアドレスと同じアド
レス位置のデータをオンにして記憶し、 前記第2のメモリは、前記ターゲットプログラムへの条
件を異にして実行した時の前記メモリをアクセスしたア
ドレスと同じアドレス位置のデータをオンにして記憶
し、 前記抽出手段により、前記第1及び第2のメモリに記憶
されているデータの相違する部分を前記第2のメモリか
ら抽出して表示するようにしたこと を特徴とするメモリ
のアクセス状態の比較によるデバッグ・解析方法。
1. A target program stored in a memory.
And the memory when the target program is executed.
Turn on data at the same address location as the accessed address
Comparison between the first and second memories to be stored and the data stored in the first and second memories
And extracting means for extracting different data, wherein the first memory executes the target program.
Same address as the address that accessed the memory when
The second memory stores the data at the address of the target program.
Access to the memory when executed differently
Turn on the data at the same address position as the dress and store it
The extraction means stores the data in the first and second memories.
The different part of the data being stored in the second memory.
A debugging and analysis method based on a comparison of memory access states, characterized in that the data is extracted and displayed .
JP18818094A 1994-08-10 1994-08-10 Debug and analysis method by comparing memory access status Expired - Lifetime JP3224478B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18818094A JP3224478B2 (en) 1994-08-10 1994-08-10 Debug and analysis method by comparing memory access status

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18818094A JP3224478B2 (en) 1994-08-10 1994-08-10 Debug and analysis method by comparing memory access status

Publications (2)

Publication Number Publication Date
JPH0855043A JPH0855043A (en) 1996-02-27
JP3224478B2 true JP3224478B2 (en) 2001-10-29

Family

ID=16219173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18818094A Expired - Lifetime JP3224478B2 (en) 1994-08-10 1994-08-10 Debug and analysis method by comparing memory access status

Country Status (1)

Country Link
JP (1) JP3224478B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8252565B2 (en) 2007-03-06 2012-08-28 Kao Corporation Method for production of microbial fermentation product

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935257A (en) * 1982-08-20 1984-02-25 Nec Corp Status history storage device
JPH01154256A (en) * 1987-12-11 1989-06-16 Hitachi Ltd Detecting method for program error position

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NIKKEI ELECTRONICS 1982.3.15 PP.137〜144

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8252565B2 (en) 2007-03-06 2012-08-28 Kao Corporation Method for production of microbial fermentation product

Also Published As

Publication number Publication date
JPH0855043A (en) 1996-02-27

Similar Documents

Publication Publication Date Title
JP3277900B2 (en) Program inspection method, program inspection device, and computer-readable storage medium storing inspection program
JP2731692B2 (en) Debug device
DE69817725T2 (en) Microprocessor test system
US5680599A (en) Program counter save on reset system and method
US5544307A (en) Microcomputer development support system operable with only background monitor and without cache replacement
KR970012153A (en) How to run data processor and breakpoint operations
JP3224478B2 (en) Debug and analysis method by comparing memory access status
KR0177742B1 (en) Micro controller development system
JP2663895B2 (en) CPU simulator
JP2521020B2 (en) Information processing system
JP2967741B2 (en) CPU compatibility test equipment
JP2000194580A (en) Cpu development assisting device
JPS59202546A (en) Debugging device
JPH05173830A (en) Abnormal operation detecting method and emulator
JPH08171505A (en) Semiconductor device
JPH07281924A (en) Trace device and emulator using the trace device
JP2001318802A (en) In-circuit emulator
JPS59163653A (en) Debug device
JPH0744420A (en) Program debugging device
JPH05324396A (en) Program traveling history recording system
JPH11167501A (en) Program debugging system and program debugging method
JP2001202272A (en) Debugging method, debugging device using this method and recording medium with debugging method recorded thereon
JPS6061841A (en) Control system of program evaluating device
JPH05181702A (en) Soft debugger
JPH01214942A (en) In-circuit emulator

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090824

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090824

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term