JP3222331B2 - 固体撮像素子の駆動方法 - Google Patents
固体撮像素子の駆動方法Info
- Publication number
- JP3222331B2 JP3222331B2 JP23267794A JP23267794A JP3222331B2 JP 3222331 B2 JP3222331 B2 JP 3222331B2 JP 23267794 A JP23267794 A JP 23267794A JP 23267794 A JP23267794 A JP 23267794A JP 3222331 B2 JP3222331 B2 JP 3222331B2
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- rows
- row
- analog shift
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、カラー複写機および
カラーイメージスキャナ等に用いられるカラー読み取り
用のＣＣＤリニアイメージセンサ等の固体撮像素子の駆
動方法に関するものである。
カラーイメージスキャナ等に用いられるカラー読み取り
用のＣＣＤリニアイメージセンサ等の固体撮像素子の駆
動方法に関するものである。
【０００２】
【従来の技術】近年、複写機やイメージスキャナ等の装
置においてカラー化の要望が急速に高まってきており、
これらの装置において画像の読み取りという重要な役割
を担うＣＣＤカラーリニアイメージセンサの高性能化が
期待されている。従来のＣＣＤカラーリニアイメージセ
ンサは、赤色・緑色・青色などの３色をそれぞれ読み取
るためのＣＣＤリニアイメージセンサを３個隣接して一
つのチップ内に配置した構成になっている。
置においてカラー化の要望が急速に高まってきており、
これらの装置において画像の読み取りという重要な役割
を担うＣＣＤカラーリニアイメージセンサの高性能化が
期待されている。従来のＣＣＤカラーリニアイメージセ
ンサは、赤色・緑色・青色などの３色をそれぞれ読み取
るためのＣＣＤリニアイメージセンサを３個隣接して一
つのチップ内に配置した構成になっている。
【０００３】この従来のＣＣＤカラーリニアイメージセ
ンサにおいて、各色を読み取るためのフォトダイオード
行間の間隔を限界まで小さくすることを可能としたの
が、平成３年特許願第１７０９１６号に記載の構造を有
する固体撮像素子（以下「提案例の固体撮像素子」とい
う）であり、この提案例の固体撮像素子の従来の駆動方
法について、以下図面を参照しながら説明する。
ンサにおいて、各色を読み取るためのフォトダイオード
行間の間隔を限界まで小さくすることを可能としたの
が、平成３年特許願第１７０９１６号に記載の構造を有
する固体撮像素子（以下「提案例の固体撮像素子」とい
う）であり、この提案例の固体撮像素子の従来の駆動方
法について、以下図面を参照しながら説明する。
【０００４】図９は提案例の固体撮像素子の一例におけ
るＣＣＤリニアイメージセンサの平面配置および回路接
続図、図１０は図９に示すＣＣＤリニアイメージセンサ
のＡ−Ａ’線に沿った断面図、図１１は図９に示すＣＣ
Ｄリニアイメージセンサの従来の駆動方法による駆動パ
ルスタイミング図、図１２〜図１６は図１１に示す駆動
パルスのそれぞれの時刻ｔh ，ｔi ，ｔj ，ｔk ，ｔl
における信号電荷に対するポテンシャル分布図である。
るＣＣＤリニアイメージセンサの平面配置および回路接
続図、図１０は図９に示すＣＣＤリニアイメージセンサ
のＡ−Ａ’線に沿った断面図、図１１は図９に示すＣＣ
Ｄリニアイメージセンサの従来の駆動方法による駆動パ
ルスタイミング図、図１２〜図１６は図１１に示す駆動
パルスのそれぞれの時刻ｔh ，ｔi ，ｔj ，ｔk ，ｔl
における信号電荷に対するポテンシャル分布図である。
【０００５】図９において、（１１ａ、１２ａ、１３
ａ、・・・、１ｎａ）、（１１ｂ、１２ｂ、１３ｂ、・
・・、１ｍｂ、・・・、１ｎｂ）、（１１ｃ、１２ｃ、
１３ｃ、・・・、１ｍｃ、・・・、１ｎｃ）はそれぞれ
フォトダイオード行で、カラー画像読み取りに用いる場
合には、例えばそれぞれの行に緑色、青色、赤色等の色
分解用のカラーフィルターが付加されている。各フォト
ダイオード行を構成する個々のフォトダイオードは並び
方向にピッチｐで配列されており、フォトダイオード行
（１１ａ、１２ａ、１３ａ、・・・、１ｎａ）と（１１
ｂ、１２ｂ、１３ｂ、・・・、１ｍｂ、・・・、１ｎ
ｂ）の間隔をＬ１とし、フォトダイオード行（１１ｂ、
１２ｂ、１３ｂ、・・・、１ｍｂ、・・・、１ｎｂ）と
（１１ｃ、１２ｃ、１３ｃ、・・・、１ｍｃ、・・・、
１ｎｃ）の間隔をＬ２とする。
ａ、・・・、１ｎａ）、（１１ｂ、１２ｂ、１３ｂ、・
・・、１ｍｂ、・・・、１ｎｂ）、（１１ｃ、１２ｃ、
１３ｃ、・・・、１ｍｃ、・・・、１ｎｃ）はそれぞれ
フォトダイオード行で、カラー画像読み取りに用いる場
合には、例えばそれぞれの行に緑色、青色、赤色等の色
分解用のカラーフィルターが付加されている。各フォト
ダイオード行を構成する個々のフォトダイオードは並び
方向にピッチｐで配列されており、フォトダイオード行
（１１ａ、１２ａ、１３ａ、・・・、１ｎａ）と（１１
ｂ、１２ｂ、１３ｂ、・・・、１ｍｂ、・・・、１ｎ
ｂ）の間隔をＬ１とし、フォトダイオード行（１１ｂ、
１２ｂ、１３ｂ、・・・、１ｍｂ、・・・、１ｎｂ）と
（１１ｃ、１２ｃ、１３ｃ、・・・、１ｍｃ、・・・、
１ｎｃ）の間隔をＬ２とする。
【０００６】（２１ａ、２２ａ、２３ａ、・・・、２ｎ
ａ）、（２１ｂ、２２ｂ、２３ｂ、・・・、２ｍｂ、・
・・、２ｎｂ）、（２１ｃ、２２ｃ、２３ｃ、・・・、
２ｍｃ、・・・、２ｎｃ）は、それぞれフォトダイオー
ド行（１１ａ、１２ａ、１３ａ、・・・、１ｎａ）、
（１１ｂ、１２ｂ、１３ｂ、・・・、１ｍｂ、・・・、
１ｎｂ）、（１１ｃ、１２ｃ、１３ｃ、・・・、１ｍ
ｃ、・・・、１ｎｃ）に対応した信号電荷転送のための
ＣＣＤアナログシフトレジスタである。
ａ）、（２１ｂ、２２ｂ、２３ｂ、・・・、２ｍｂ、・
・・、２ｎｂ）、（２１ｃ、２２ｃ、２３ｃ、・・・、
２ｍｃ、・・・、２ｎｃ）は、それぞれフォトダイオー
ド行（１１ａ、１２ａ、１３ａ、・・・、１ｎａ）、
（１１ｂ、１２ｂ、１３ｂ、・・・、１ｍｂ、・・・、
１ｎｂ）、（１１ｃ、１２ｃ、１３ｃ、・・・、１ｍ
ｃ、・・・、１ｎｃ）に対応した信号電荷転送のための
ＣＣＤアナログシフトレジスタである。
【０００７】３ａ、３ｂ、３ｃ、３ｄは、それぞれフォ
トダイオード行（１１ａ、１２ａ、１３ａ、・・・、１
ｎａ）からＣＣＤアナログシフトレジスタ（２１ａ、２
２ａ、２３ａ、・・・、２ｎａ）へ、フォトダイオード
行（１１ｂ、１２ｂ、１３ｂ、・・・、１ｍｂ、・・
・、１ｎｂ）からフォトダイオード行（１１ｃ、１２
ｃ、１３ｃ、・・・、１ｍｃ、・・・、１ｎｃ）へ、フ
ォトダイオード行（１１ｃ、１２ｃ、１３ｃ、・・・、
１ｍｃ、・・・、１ｎｃ）からＣＣＤアナログシフトレ
ジスタ（２１ｂ、２２ｂ、２３ｂ、・・・、２ｍｂ、・
・・、２ｎｂ）へ、ＣＣＤアナログシフトレジスタ（２
１ｂ、２２ｂ、２３ｂ、・・・、２ｍｂ、・・・、２ｎ
ｂ）からＣＣＤアナログシフトレジスタ（２１ｃ、２２
ｃ、２３ｃ、・・・、２ｍｃ、・・・、２ｎｃ）へ信号
電荷を移送するためのシフトゲートである。各ＣＣＤア
ナログシフトレジスタの端部には、電荷−電圧変換部４
ａ、４ｂ、４ｃおよび出力端子５ａ、５ｂ、５ｃが設け
られている。
トダイオード行（１１ａ、１２ａ、１３ａ、・・・、１
ｎａ）からＣＣＤアナログシフトレジスタ（２１ａ、２
２ａ、２３ａ、・・・、２ｎａ）へ、フォトダイオード
行（１１ｂ、１２ｂ、１３ｂ、・・・、１ｍｂ、・・
・、１ｎｂ）からフォトダイオード行（１１ｃ、１２
ｃ、１３ｃ、・・・、１ｍｃ、・・・、１ｎｃ）へ、フ
ォトダイオード行（１１ｃ、１２ｃ、１３ｃ、・・・、
１ｍｃ、・・・、１ｎｃ）からＣＣＤアナログシフトレ
ジスタ（２１ｂ、２２ｂ、２３ｂ、・・・、２ｍｂ、・
・・、２ｎｂ）へ、ＣＣＤアナログシフトレジスタ（２
１ｂ、２２ｂ、２３ｂ、・・・、２ｍｂ、・・・、２ｎ
ｂ）からＣＣＤアナログシフトレジスタ（２１ｃ、２２
ｃ、２３ｃ、・・・、２ｍｃ、・・・、２ｎｃ）へ信号
電荷を移送するためのシフトゲートである。各ＣＣＤア
ナログシフトレジスタの端部には、電荷−電圧変換部４
ａ、４ｂ、４ｃおよび出力端子５ａ、５ｂ、５ｃが設け
られている。
【０００８】なお、図９において、フォトダイオード行
（１１ａ、１２ａ、１３ａ、・・・、１ｎａ）、ＣＣＤ
アナログシフトレジスタ（２１ａ、２２ａ、２３ａ、・
・・、２ｎａ）、シフトゲート３ａ、電荷−電圧変換部
４ａおよび出力端子５ａは、一般的なＣＣＤリニアイメ
ージセンサを構成し、この一般的なＣＣＤリニアイメー
ジセンサにより例えば緑色を読み取る。また、フォトダ
イオード行（１１ｂ、１２ｂ、１３ｂ、・・・、１ｎ
ｂ）、ＣＣＤアナログシフトレジスタ（２１ｂ、２２
ｂ、２３ｂ、・・・、２ｎｂ）、シフトゲート３ｂ、電
荷−電圧変換部４ｂおよび出力端子５ｂで構成されるＣ
ＣＤリニアイメージセンサにより例えば青色を読み取
り、フォトダイオード行（１１ｃ、１２ｃ、１３ｃ、・
・・、１ｎｃ）、ＣＣＤアナログシフトレジスタ（２１
ｃ、２２ｃ、２３ｃ、・・・、２ｎｃ）、シフトゲート
３ｃ、電荷−電圧変換部４ｃおよび出力端子５ｃで構成
されるＣＣＤリニアイメージセンサにより例えば赤色を
読み取る。
（１１ａ、１２ａ、１３ａ、・・・、１ｎａ）、ＣＣＤ
アナログシフトレジスタ（２１ａ、２２ａ、２３ａ、・
・・、２ｎａ）、シフトゲート３ａ、電荷−電圧変換部
４ａおよび出力端子５ａは、一般的なＣＣＤリニアイメ
ージセンサを構成し、この一般的なＣＣＤリニアイメー
ジセンサにより例えば緑色を読み取る。また、フォトダ
イオード行（１１ｂ、１２ｂ、１３ｂ、・・・、１ｎ
ｂ）、ＣＣＤアナログシフトレジスタ（２１ｂ、２２
ｂ、２３ｂ、・・・、２ｎｂ）、シフトゲート３ｂ、電
荷−電圧変換部４ｂおよび出力端子５ｂで構成されるＣ
ＣＤリニアイメージセンサにより例えば青色を読み取
り、フォトダイオード行（１１ｃ、１２ｃ、１３ｃ、・
・・、１ｎｃ）、ＣＣＤアナログシフトレジスタ（２１
ｃ、２２ｃ、２３ｃ、・・・、２ｎｃ）、シフトゲート
３ｃ、電荷−電圧変換部４ｃおよび出力端子５ｃで構成
されるＣＣＤリニアイメージセンサにより例えば赤色を
読み取る。
【０００９】図１０において、図９と対応する部分には
同一符号を付している。図１１において、Ｖ3b、Ｖ3c、
Ｖ3dはそれぞれ図９、図１０のシフトゲート３ｂ、３
ｃ、３ｄにかかるパルス電圧であり、Ｈはハイレベル、
Ｌはローレベルを示す。図１２〜図１６において、φ
3bL 、φ3cL 、φ3dL はそれぞれＶ3b、Ｖ3c、Ｖ3dがロ
ーレベルのときに対応するシフトゲート３ｂ、３ｃ、３
ｄのポテンシャルを示し、φ3bH 、φ3cH 、φ3dH はそ
れぞれＶ3b、Ｖ3c、Ｖ3dがハイレベルのときに対応する
シフトゲート３ｂ、３ｃ、３ｄのポテンシャルを示して
いる。φ3bL 、φ3cL 、φ3dL は信号電荷Ｑ1mb 、Ｑ
1mc に対して十分な障壁となるように設定する。
φ1mb 、φ1mc は光信号電荷が存在しない場合のフォト
ダイオード１ｍｂ、１ｍｃの初期ポテンシャル、
φ2mb 、φ2mc はＣＣＤアナログシフトレジスタ２ｍ
ｂ、２ｍｃの転送ゲートのポテンシャル井戸の底のポテ
ンシャルを示す。この図１２〜図１６においては、図の
下方ほど信号電荷に対して低いポテンシャルであるとす
る。
同一符号を付している。図１１において、Ｖ3b、Ｖ3c、
Ｖ3dはそれぞれ図９、図１０のシフトゲート３ｂ、３
ｃ、３ｄにかかるパルス電圧であり、Ｈはハイレベル、
Ｌはローレベルを示す。図１２〜図１６において、φ
3bL 、φ3cL 、φ3dL はそれぞれＶ3b、Ｖ3c、Ｖ3dがロ
ーレベルのときに対応するシフトゲート３ｂ、３ｃ、３
ｄのポテンシャルを示し、φ3bH 、φ3cH 、φ3dH はそ
れぞれＶ3b、Ｖ3c、Ｖ3dがハイレベルのときに対応する
シフトゲート３ｂ、３ｃ、３ｄのポテンシャルを示して
いる。φ3bL 、φ3cL 、φ3dL は信号電荷Ｑ1mb 、Ｑ
1mc に対して十分な障壁となるように設定する。
φ1mb 、φ1mc は光信号電荷が存在しない場合のフォト
ダイオード１ｍｂ、１ｍｃの初期ポテンシャル、
φ2mb 、φ2mc はＣＣＤアナログシフトレジスタ２ｍ
ｂ、２ｍｃの転送ゲートのポテンシャル井戸の底のポテ
ンシャルを示す。この図１２〜図１６においては、図の
下方ほど信号電荷に対して低いポテンシャルであるとす
る。
【００１０】図１１の時刻ｔh においては、Ｖ3b、
Ｖ3c、Ｖ3dはすべてローレベルに設定されており、図１
２に示すように、シフトゲート３ｂ、３ｃ、３ｄのポテ
ンシャルφ3bL 、φ3cL 、φ3dL は信号電荷Ｑ1mb 、Ｑ
1mc に対し十分高い障壁となっている。そのためフォト
ダイオード１ｍｂ、１ｍｃに入射した光によって発生し
た信号電荷Ｑ1mb 、Ｑ1mc は、それぞれのフォトダイオ
ード１ｍｂ、１ｍｃに蓄積される。
Ｖ3c、Ｖ3dはすべてローレベルに設定されており、図１
２に示すように、シフトゲート３ｂ、３ｃ、３ｄのポテ
ンシャルφ3bL 、φ3cL 、φ3dL は信号電荷Ｑ1mb 、Ｑ
1mc に対し十分高い障壁となっている。そのためフォト
ダイオード１ｍｂ、１ｍｃに入射した光によって発生し
た信号電荷Ｑ1mb 、Ｑ1mc は、それぞれのフォトダイオ
ード１ｍｂ、１ｍｃに蓄積される。
【００１１】図１１の時刻ｔi においては、Ｖ3bはロー
レベルのままに保ち、Ｖ3c、Ｖ3dをハイレベルに遷移さ
せる。これによってシフトゲート３ｃ、３ｄのポテンシ
ャルが低くなりＣＣＤアナログシフトレジスタに最も近
い側のフォトダイオード１ｍｃに蓄積された信号電荷Ｑ
1mc がＣＣＤアナログシフトレジスタ２ｍｃに移動す
る。しかし、このときＶ3c，Ｖ3dのハイレベルの条件に
よってφ3cH ＜φ2mb ，φ3dH ＜φ2mc となると、図１
３に示すようにシフトゲート３ｃ，３ｄの下に信号電荷
Ｑ1mc の一部が残ることになる。
レベルのままに保ち、Ｖ3c、Ｖ3dをハイレベルに遷移さ
せる。これによってシフトゲート３ｃ、３ｄのポテンシ
ャルが低くなりＣＣＤアナログシフトレジスタに最も近
い側のフォトダイオード１ｍｃに蓄積された信号電荷Ｑ
1mc がＣＣＤアナログシフトレジスタ２ｍｃに移動す
る。しかし、このときＶ3c，Ｖ3dのハイレベルの条件に
よってφ3cH ＜φ2mb ，φ3dH ＜φ2mc となると、図１
３に示すようにシフトゲート３ｃ，３ｄの下に信号電荷
Ｑ1mc の一部が残ることになる。
【００１２】図１１の時刻ｔj において、Ｖ3dをローレ
ベルに復帰させた時、前述の条件では図１４に示すよう
に、シフトゲート３ｄの下に残っていた信号電荷Ｑ1mc
の一部はＣＣＤアナログシフトレジスタ２ｍｃに移動す
るが、シフトゲート３ｃの下には信号電荷Ｑ1mc の一部
が残ったままとなる。図１１の時刻ｔk において、Ｖ3b
をハイレベルに遷移させると、ポテンシャル分布は図１
５のようになり、信号電荷Ｑ1mb の移動が行なわれる。
なおこのとき、Ｖ3bのハイレベルの条件によってφ3bH
＜φ1mc となり、シフトゲート３ｂの下に信号電荷Ｑ
1mb の一部が残ることになる。
ベルに復帰させた時、前述の条件では図１４に示すよう
に、シフトゲート３ｄの下に残っていた信号電荷Ｑ1mc
の一部はＣＣＤアナログシフトレジスタ２ｍｃに移動す
るが、シフトゲート３ｃの下には信号電荷Ｑ1mc の一部
が残ったままとなる。図１１の時刻ｔk において、Ｖ3b
をハイレベルに遷移させると、ポテンシャル分布は図１
５のようになり、信号電荷Ｑ1mb の移動が行なわれる。
なおこのとき、Ｖ3bのハイレベルの条件によってφ3bH
＜φ1mc となり、シフトゲート３ｂの下に信号電荷Ｑ
1mb の一部が残ることになる。
【００１３】図１１の時刻ｔl において、Ｖ3b，Ｖ3c，
Ｖ3dが全てローレベルに復帰したとき、図１６に示すよ
うに、ＣＣＤアナログシフトレジスタ２ｍｂには、信号
電荷Ｑ1mb と時刻ｔj において残った信号電荷Ｑ1mc の
一部とが移送されることになる。このように、提案例の
固体撮像素子の駆動は、従来、図１１に示す駆動パルス
タイミングでシフトゲート３ｂ，３ｃ，３ｄを制御する
ことにより行なわれていた。
Ｖ3dが全てローレベルに復帰したとき、図１６に示すよ
うに、ＣＣＤアナログシフトレジスタ２ｍｂには、信号
電荷Ｑ1mb と時刻ｔj において残った信号電荷Ｑ1mc の
一部とが移送されることになる。このように、提案例の
固体撮像素子の駆動は、従来、図１１に示す駆動パルス
タイミングでシフトゲート３ｂ，３ｃ，３ｄを制御する
ことにより行なわれていた。
【００１４】
【発明が解決しようとする課題】しかしながら上記従来
の駆動方法では、一連の動作が行なわれる際、Ｖ3c，Ｖ
3dのハイレベルの条件によっては、信号電荷Ｑ1mb と信
号電荷Ｑ1mc の混合が生じてしまう可能性がある。ま
た、Ｖ3bのハイレベルの条件によっては、フォトダイオ
ード１ｍｂに蓄積した電荷が一部シフトゲート３ｂ下に
残存するため、次のフレームのフォトダイオード１ｍｂ
に蓄積した電荷と混合し、結果として副走査方向の残像
となる可能性がある。このような信号電荷の混合が生じ
ないようにするためには、φ1mb ＞φ3bH ＞φ1mc ，φ
1mc ＞φ3cH ＞φ2mb ，φ2mb ＞φ3d H ＞φ2mc を満た
すように、Ｖ3b，Ｖ3c，Ｖ3dのハイレベルを適当な条件
に設定する必要がある。
の駆動方法では、一連の動作が行なわれる際、Ｖ3c，Ｖ
3dのハイレベルの条件によっては、信号電荷Ｑ1mb と信
号電荷Ｑ1mc の混合が生じてしまう可能性がある。ま
た、Ｖ3bのハイレベルの条件によっては、フォトダイオ
ード１ｍｂに蓄積した電荷が一部シフトゲート３ｂ下に
残存するため、次のフレームのフォトダイオード１ｍｂ
に蓄積した電荷と混合し、結果として副走査方向の残像
となる可能性がある。このような信号電荷の混合が生じ
ないようにするためには、φ1mb ＞φ3bH ＞φ1mc ，φ
1mc ＞φ3cH ＞φ2mb ，φ2mb ＞φ3d H ＞φ2mc を満た
すように、Ｖ3b，Ｖ3c，Ｖ3dのハイレベルを適当な条件
に設定する必要がある。
【００１５】この発明は、提案例のように複数個のフォ
トダイオードを一直線上に配列したフォトダイオード行
をｎ行平行に配置し、このｎ行のフォトダイオード行の
片側にｎ行のＣＣＤアナログシフトレジスタをフォトダ
イオード行と平行に併設し、フォトダイオード行および
ＣＣＤシフトレジスタの隣接した各行間はＭＯＳ構造か
らなるゲート構造を介して信号電荷の読み出しができる
ようにした固体撮像素子における信号電荷の読み出し時
に信号電荷の混合が生じない固体撮像素子の駆動方法を
提供することを目的とする。
トダイオードを一直線上に配列したフォトダイオード行
をｎ行平行に配置し、このｎ行のフォトダイオード行の
片側にｎ行のＣＣＤアナログシフトレジスタをフォトダ
イオード行と平行に併設し、フォトダイオード行および
ＣＣＤシフトレジスタの隣接した各行間はＭＯＳ構造か
らなるゲート構造を介して信号電荷の読み出しができる
ようにした固体撮像素子における信号電荷の読み出し時
に信号電荷の混合が生じない固体撮像素子の駆動方法を
提供することを目的とする。
【００１６】
【課題を解決するための手段】この発明の固体撮像素子
の駆動方法は、複数個のフォトダイオードを一直線上に
配列したフォトダイオード行をｎ行（ｎ≧２）平行に配
置し、かつｎ行のフォトダイオード行の片側にｎ行のＣ
ＣＤアナログシフトレジスタをフォトダイオード行と平
行に併設するとともに、ｎ行のフォトダイオード行をＣ
ＣＤアナログシフトレジスタに近い方から順に１番目，
・・，ｎ番目のフォトダイオード行とし、ｎ行のＣＣＤ
アナログシフトレジスタをフォトダイオード行から遠い
方から順に１番目，・・，ｎ番目のＣＣＤアナログシフ
トレジスタとしたときに、ｋ番目（ｋは１〜ｎ）のフォ
トダイオード行とｋ番目のＣＣＤアナログシフトレジス
タとが対応するものとし、ＣＣＤアナログシフトレジス
タに近いフォトダイオード行ほど信号電荷の無い場合の
初期ポテンシャルが低くなるように設定し、かつ、フォ
トダイオード行から遠いＣＣＤアナログシフトレジスタ
ほどポテンシャル井戸の底のポテンシャルが低くなるよ
うに設定し、ｎ行のフォトダイオード行およびｎ行のＣ
ＣＤアナログシフトレジスタの各行間にＭＯＳ構造から
なるゲートを配置し、印加電圧を制御してゲートを開閉
することによりｎ行のフォトダイオード行のそれぞれの
信号電荷をｎ行のフォトダイオード行のそれぞれと対応
するｎ行のＣＣＤアナログシフトレジスタへ転送するよ
うにした固体撮像素子の駆動方法であって、ｎ行のフォ
トダイオード行の信号電荷の転送は、１番目，・・，ｎ
番目の順に各フォトダイオード行からそれぞれ対応する
ＣＣＤアナログシフトレジスタへ行い、かつ、ｋ番目の
フォトダイオード行からｋ番目のＣＣＤアナログシフト
レジスタへの信号電荷の転送は、ｋ番目のフォトダイオ
ード行とｋ番目のＣＣＤアナログシフトレジスタとの間
にあるゲートを開いた後、ｋ番目のフォトダイオード行
に近いゲートから順に開いたゲートを閉じることにより
行うことを特徴とする。
の駆動方法は、複数個のフォトダイオードを一直線上に
配列したフォトダイオード行をｎ行（ｎ≧２）平行に配
置し、かつｎ行のフォトダイオード行の片側にｎ行のＣ
ＣＤアナログシフトレジスタをフォトダイオード行と平
行に併設するとともに、ｎ行のフォトダイオード行をＣ
ＣＤアナログシフトレジスタに近い方から順に１番目，
・・，ｎ番目のフォトダイオード行とし、ｎ行のＣＣＤ
アナログシフトレジスタをフォトダイオード行から遠い
方から順に１番目，・・，ｎ番目のＣＣＤアナログシフ
トレジスタとしたときに、ｋ番目（ｋは１〜ｎ）のフォ
トダイオード行とｋ番目のＣＣＤアナログシフトレジス
タとが対応するものとし、ＣＣＤアナログシフトレジス
タに近いフォトダイオード行ほど信号電荷の無い場合の
初期ポテンシャルが低くなるように設定し、かつ、フォ
トダイオード行から遠いＣＣＤアナログシフトレジスタ
ほどポテンシャル井戸の底のポテンシャルが低くなるよ
うに設定し、ｎ行のフォトダイオード行およびｎ行のＣ
ＣＤアナログシフトレジスタの各行間にＭＯＳ構造から
なるゲートを配置し、印加電圧を制御してゲートを開閉
することによりｎ行のフォトダイオード行のそれぞれの
信号電荷をｎ行のフォトダイオード行のそれぞれと対応
するｎ行のＣＣＤアナログシフトレジスタへ転送するよ
うにした固体撮像素子の駆動方法であって、ｎ行のフォ
トダイオード行の信号電荷の転送は、１番目，・・，ｎ
番目の順に各フォトダイオード行からそれぞれ対応する
ＣＣＤアナログシフトレジスタへ行い、かつ、ｋ番目の
フォトダイオード行からｋ番目のＣＣＤアナログシフト
レジスタへの信号電荷の転送は、ｋ番目のフォトダイオ
ード行とｋ番目のＣＣＤアナログシフトレジスタとの間
にあるゲートを開いた後、ｋ番目のフォトダイオード行
に近いゲートから順に開いたゲートを閉じることにより
行うことを特徴とする。
【００１７】
【作用】この発明の固体撮像素子の駆動方法によれば、
ｎ行のフォトダイオード行の信号電荷の転送を、１番
目，・・，ｎ番目の順に各フォトダイオード行からそれ
ぞれ対応するＣＣＤアナログシフトレジスタへ行い、か
つ、ｋ番目のフォトダイオード行からｋ番目のＣＣＤア
ナログシフトレジスタへの信号電荷の転送を、ｋ番目の
フォトダイオード行とｋ番目のＣＣＤアナログシフトレ
ジスタとの間にあるゲートを開いた後、ｋ番目のフォト
ダイオード行に近いゲートから順に開いたゲートを閉じ
ることにより行うことにより、ゲート下の残存信号電荷
を吐き出した後、次の信号電荷の転送動作を行なうこと
になるので、ＭＯＳ構造からなるゲートに印加する電圧
ハイレベルに依存した各フォトダイオード行の信号電荷
の混合を防止することができる。
ｎ行のフォトダイオード行の信号電荷の転送を、１番
目，・・，ｎ番目の順に各フォトダイオード行からそれ
ぞれ対応するＣＣＤアナログシフトレジスタへ行い、か
つ、ｋ番目のフォトダイオード行からｋ番目のＣＣＤア
ナログシフトレジスタへの信号電荷の転送を、ｋ番目の
フォトダイオード行とｋ番目のＣＣＤアナログシフトレ
ジスタとの間にあるゲートを開いた後、ｋ番目のフォト
ダイオード行に近いゲートから順に開いたゲートを閉じ
ることにより行うことにより、ゲート下の残存信号電荷
を吐き出した後、次の信号電荷の転送動作を行なうこと
になるので、ＭＯＳ構造からなるゲートに印加する電圧
ハイレベルに依存した各フォトダイオード行の信号電荷
の混合を防止することができる。
【００１８】
【実施例】以下この発明の一実施例について図１〜図１
０を参照しながら説明する。この実施例においても従来
例同様、図９，図１０に示す提案例の固体撮像素子につ
いての駆動方法を説明する。図１は図９に示すＣＣＤリ
ニアイメージセンサのこの発明の一実施例の駆動方法に
よる駆動パルスタイミング図、図２〜図８は図１に示す
駆動パルスのそれぞれの時刻ｔa ，ｔb ，ｔc ，ｔd ，
ｔe ，ｔf ，ｔg における信号電荷に対するポテンシャ
ル分布図である。
０を参照しながら説明する。この実施例においても従来
例同様、図９，図１０に示す提案例の固体撮像素子につ
いての駆動方法を説明する。図１は図９に示すＣＣＤリ
ニアイメージセンサのこの発明の一実施例の駆動方法に
よる駆動パルスタイミング図、図２〜図８は図１に示す
駆動パルスのそれぞれの時刻ｔa ，ｔb ，ｔc ，ｔd ，
ｔe ，ｔf ，ｔg における信号電荷に対するポテンシャ
ル分布図である。
【００１９】図１において、Ｖ3b、Ｖ3c、Ｖ3dは図９、
図１０のシフトゲート３ｂ、３ｃ、３ｄにかかるパルス
電圧であり、Ｈはハイレベル、Ｌはローレベルを示す。
図２〜図８において、φ3bL 、φ3cL 、φ3dL はそれぞ
れＶ3b、Ｖ3c、Ｖ3dがローレベルのときに対応するシフ
トゲート３ｂ、３ｃ、３ｄのポテンシャルを示し、φ
3bH 、φ3cH 、φ3dH はそれぞれＶ3b、Ｖ3c、Ｖ3dがハ
イレベルのときに対応するシフトゲート３ｂ、３ｃ、３
ｄのポテンシャルを示している。φ3bL 、φ3cL、φ
3dL は信号電荷Ｑ1mb 、Ｑ1mc に対して十分な障壁とな
るように設定する。φ1mb 、φ1mc は光信号電荷が存在
しない場合のフォトダイオード１ｍｂ、１ｍｃの初期ポ
テンシャル、φ2mb 、φ2mc はＣＣＤアナログシフトレ
ジスタ２ｍｂ、２ｍｃの転送ゲートのポテンシャル井戸
の底のポテンシャルを示す。なお、図２〜図８において
は、図の下方ほど信号電荷に対して低いポテンシャルで
あるとする。
図１０のシフトゲート３ｂ、３ｃ、３ｄにかかるパルス
電圧であり、Ｈはハイレベル、Ｌはローレベルを示す。
図２〜図８において、φ3bL 、φ3cL 、φ3dL はそれぞ
れＶ3b、Ｖ3c、Ｖ3dがローレベルのときに対応するシフ
トゲート３ｂ、３ｃ、３ｄのポテンシャルを示し、φ
3bH 、φ3cH 、φ3dH はそれぞれＶ3b、Ｖ3c、Ｖ3dがハ
イレベルのときに対応するシフトゲート３ｂ、３ｃ、３
ｄのポテンシャルを示している。φ3bL 、φ3cL、φ
3dL は信号電荷Ｑ1mb 、Ｑ1mc に対して十分な障壁とな
るように設定する。φ1mb 、φ1mc は光信号電荷が存在
しない場合のフォトダイオード１ｍｂ、１ｍｃの初期ポ
テンシャル、φ2mb 、φ2mc はＣＣＤアナログシフトレ
ジスタ２ｍｂ、２ｍｃの転送ゲートのポテンシャル井戸
の底のポテンシャルを示す。なお、図２〜図８において
は、図の下方ほど信号電荷に対して低いポテンシャルで
あるとする。
【００２０】時刻ｔa においては、Ｖ3b、Ｖ3c、Ｖ3dは
すべてローレベルに設定されており、図２に示すよう
に、シフトゲート３ｂ、３ｃ、３ｄのポテンシャルは信
号電荷Ｑ1mb 、Ｑ1mc に対し十分高い障壁となってい
る。そのためフォトダイオード１ｍｂ、１ｍｃに入射し
た光によって発生した信号電荷Ｑ1mb 、Ｑ1mc は、それ
ぞれのフォトダイオード１ｍｂ、１ｍｃに蓄積される。
すべてローレベルに設定されており、図２に示すよう
に、シフトゲート３ｂ、３ｃ、３ｄのポテンシャルは信
号電荷Ｑ1mb 、Ｑ1mc に対し十分高い障壁となってい
る。そのためフォトダイオード１ｍｂ、１ｍｃに入射し
た光によって発生した信号電荷Ｑ1mb 、Ｑ1mc は、それ
ぞれのフォトダイオード１ｍｂ、１ｍｃに蓄積される。
【００２１】時刻ｔb においては、Ｖ3bはローレベルの
ままに保ち、Ｖ3c、Ｖ3dをハイレベルに遷移させる。こ
れによってシフトゲート３ｃ、３ｄのポテンシャルが低
くなりＣＣＤアナログシフトレジスタに最も近い側のフ
ォトダイオード１ｍｃに蓄積された信号電荷Ｑ1mc がＣ
ＣＤアナログシフトレジスタ２ｍｃに移動する。このと
き、従来の駆動方法と同様の電圧ハイレベル条件下で
は、図３に示すようにゲート３ｃ，３ｄの下に信号電荷
Ｑ1mc の一部が残ることになる。
ままに保ち、Ｖ3c、Ｖ3dをハイレベルに遷移させる。こ
れによってシフトゲート３ｃ、３ｄのポテンシャルが低
くなりＣＣＤアナログシフトレジスタに最も近い側のフ
ォトダイオード１ｍｃに蓄積された信号電荷Ｑ1mc がＣ
ＣＤアナログシフトレジスタ２ｍｃに移動する。このと
き、従来の駆動方法と同様の電圧ハイレベル条件下で
は、図３に示すようにゲート３ｃ，３ｄの下に信号電荷
Ｑ1mc の一部が残ることになる。
【００２２】時刻ｔc において、Ｖ3cを一度ローレベル
に復帰させることにより、図４に示すように、シフトゲ
ート３ｃの下に残っていた信号電荷Ｑ1mc の一部はＣＣ
Ｄアナログシフトレジスタ２ｍｃの方へ移動する。時刻
ｔd において、Ｖ3dをローレベルに復帰させると、図５
に示すように、信号電荷Ｑ1mc は全てＣＣＤアナログシ
フトレジスタ２ｍｃに移動する。
に復帰させることにより、図４に示すように、シフトゲ
ート３ｃの下に残っていた信号電荷Ｑ1mc の一部はＣＣ
Ｄアナログシフトレジスタ２ｍｃの方へ移動する。時刻
ｔd において、Ｖ3dをローレベルに復帰させると、図５
に示すように、信号電荷Ｑ1mc は全てＣＣＤアナログシ
フトレジスタ２ｍｃに移動する。
【００２３】時刻ｔe において、Ｖ3bをハイレベルに遷
移し、Ｖ3cを再びハイレベルに遷移すると、信号電荷Ｑ
1mb は図６に示すように移動する。時刻ｔf において、
Ｖ3bをローレベルに復帰することにより、図７に示すよ
うに、シフトゲート３ｂの下に残っていた信号電荷Ｑ
1mb を吐き出す。時刻ｔg において、Ｖ3cをローレベル
に再度復帰させると、図８に示すように信号電荷Ｑ1mb
は全てＣＣＤアナログシフトレジスタ２ｍｂに移動す
る。
移し、Ｖ3cを再びハイレベルに遷移すると、信号電荷Ｑ
1mb は図６に示すように移動する。時刻ｔf において、
Ｖ3bをローレベルに復帰することにより、図７に示すよ
うに、シフトゲート３ｂの下に残っていた信号電荷Ｑ
1mb を吐き出す。時刻ｔg において、Ｖ3cをローレベル
に再度復帰させると、図８に示すように信号電荷Ｑ1mb
は全てＣＣＤアナログシフトレジスタ２ｍｂに移動す
る。
【００２４】以上の一連の動作により、フォトダイオー
ド１ｍｂ、１ｍｃに蓄積されていた信号電荷Ｑ1mb 、Ｑ
1mc を混合することなく、それぞれ独立してＣＣＤアナ
ログシフトレジスタ２ｍｂ、２ｍｃに移送することがで
きる。このようにこの実施例によれば、まず、シフトゲ
ート３ｄと３ｃを開き、その後シフトゲート３ｃ，３ｄ
の順に閉じることにより、フォトダイオード１ｍｃに蓄
積されていた信号電荷Ｑ1mc をＣＣＤアナログシフトレ
ジスタ２ｍｃへ転送し、つぎに、シフトゲート３ｂと３
ｃを開き、その後シフトゲート３ｂ，３ｃの順に閉じる
ことにより、フォトダイオード１ｍｂに蓄積されていた
信号電荷Ｑ1mbをＣＣＤアナログシフトレジスタ２ｍｂ
へ転送する。これにより、信号電荷Ｑ1m b ，Ｑ1mc をそ
れぞれ対応するＣＣＤアナログシフトレジスタ２ｍｂ，
２ｍｃに電荷の混合が生じることなく転送することが可
能になる。すなわち、ゲート下の残存信号電荷を吐き出
した後、次の信号電荷の転送動作を行なうことになるの
で、ＭＯＳ構造からなるゲートに印加する電圧ハイレベ
ルに依存した各フォトダオード行の信号電荷の混合、す
なわち各色の混色を防止することができる。
ド１ｍｂ、１ｍｃに蓄積されていた信号電荷Ｑ1mb 、Ｑ
1mc を混合することなく、それぞれ独立してＣＣＤアナ
ログシフトレジスタ２ｍｂ、２ｍｃに移送することがで
きる。このようにこの実施例によれば、まず、シフトゲ
ート３ｄと３ｃを開き、その後シフトゲート３ｃ，３ｄ
の順に閉じることにより、フォトダイオード１ｍｃに蓄
積されていた信号電荷Ｑ1mc をＣＣＤアナログシフトレ
ジスタ２ｍｃへ転送し、つぎに、シフトゲート３ｂと３
ｃを開き、その後シフトゲート３ｂ，３ｃの順に閉じる
ことにより、フォトダイオード１ｍｂに蓄積されていた
信号電荷Ｑ1mbをＣＣＤアナログシフトレジスタ２ｍｂ
へ転送する。これにより、信号電荷Ｑ1m b ，Ｑ1mc をそ
れぞれ対応するＣＣＤアナログシフトレジスタ２ｍｂ，
２ｍｃに電荷の混合が生じることなく転送することが可
能になる。すなわち、ゲート下の残存信号電荷を吐き出
した後、次の信号電荷の転送動作を行なうことになるの
で、ＭＯＳ構造からなるゲートに印加する電圧ハイレベ
ルに依存した各フォトダオード行の信号電荷の混合、す
なわち各色の混色を防止することができる。
【００２５】なお、この実施例では、２行のフォトダイ
オード行（１１ｂ，・・・，１ｎｂ）と（１１ｃ，・・
・，１ｎｃ）に蓄積された信号電荷を２行のＣＣＤアナ
ログシフトレジスタ（２１ｂ，・・・，２ｎｂ）と（２
１ｃ，・・・，２ｎｃ）へ転送する場合について説明し
たが、フォトダイオード行およびＣＣＤアナログシフト
レジスタが３行以上の場合についても同様である。
オード行（１１ｂ，・・・，１ｎｂ）と（１１ｃ，・・
・，１ｎｃ）に蓄積された信号電荷を２行のＣＣＤアナ
ログシフトレジスタ（２１ｂ，・・・，２ｎｂ）と（２
１ｃ，・・・，２ｎｃ）へ転送する場合について説明し
たが、フォトダイオード行およびＣＣＤアナログシフト
レジスタが３行以上の場合についても同様である。
【００２６】
【発明の効果】以上のようにこの発明の固体撮像素子の
駆動方法は、ｎ行のフォトダイオード行の信号電荷の転
送を、１番目，・・，ｎ番目の順に各フォトダイオード
行からそれぞれ対応するＣＣＤアナログシフトレジスタ
へ行い、かつ、ｋ番目のフォトダイオード行からｋ番目
のＣＣＤアナログシフトレジスタへの信号電荷の転送
を、ｋ番目のフォトダイオード行とｋ番目のＣＣＤアナ
ログシフトレジスタとの間にあるゲートを開いた後、ｋ
番目のフォトダイオード行に近いゲートから順に開いた
ゲートを閉じることにより行うことにより、ゲート下の
残存信号電荷を吐き出した後、次の信号電荷の転送動作
を行なうことになるので、ＭＯＳ構造からなるゲートに
印加する電圧ハイレベルに依存した各フォトダイオード
行の信号電荷の混合、すなわち各色の混色を防止するこ
とができる。
駆動方法は、ｎ行のフォトダイオード行の信号電荷の転
送を、１番目，・・，ｎ番目の順に各フォトダイオード
行からそれぞれ対応するＣＣＤアナログシフトレジスタ
へ行い、かつ、ｋ番目のフォトダイオード行からｋ番目
のＣＣＤアナログシフトレジスタへの信号電荷の転送
を、ｋ番目のフォトダイオード行とｋ番目のＣＣＤアナ
ログシフトレジスタとの間にあるゲートを開いた後、ｋ
番目のフォトダイオード行に近いゲートから順に開いた
ゲートを閉じることにより行うことにより、ゲート下の
残存信号電荷を吐き出した後、次の信号電荷の転送動作
を行なうことになるので、ＭＯＳ構造からなるゲートに
印加する電圧ハイレベルに依存した各フォトダイオード
行の信号電荷の混合、すなわち各色の混色を防止するこ
とができる。
【図１】この発明の一実施例の固体撮像素子の駆動方法
における駆動パルスタイミング図。
における駆動パルスタイミング図。
【図２】この発明の一実施例の図１に示す駆動パルスの
時刻ｔa における信号電荷に対するポテンシャル分布
図。
時刻ｔa における信号電荷に対するポテンシャル分布
図。
【図３】この発明の一実施例の図１に示す駆動パルスの
時刻ｔb における信号電荷に対するポテンシャル分布
図。
時刻ｔb における信号電荷に対するポテンシャル分布
図。
【図４】この発明の一実施例の図１に示す駆動パルスの
時刻ｔc における信号電荷に対するポテンシャル分布
図。
時刻ｔc における信号電荷に対するポテンシャル分布
図。
【図５】この発明の一実施例の図１に示す駆動パルスの
時刻ｔd における信号電荷に対するポテンシャル分布
図。
時刻ｔd における信号電荷に対するポテンシャル分布
図。
【図６】この発明の一実施例の図１に示す駆動パルスの
時刻ｔe における信号電荷に対するポテンシャル分布
図。
時刻ｔe における信号電荷に対するポテンシャル分布
図。
【図７】この発明の一実施例の図１に示す駆動パルスの
時刻ｔf における信号電荷に対するポテンシャル分布
図。
時刻ｔf における信号電荷に対するポテンシャル分布
図。
【図８】この発明の一実施例の図１に示す駆動パルスの
時刻ｔg における信号電荷に対するポテンシャル分布
図。
時刻ｔg における信号電荷に対するポテンシャル分布
図。
【図９】提案例の固体撮像素子であるＣＣＤリニアイメ
ージセンサの平面配置および回路接続図。
ージセンサの平面配置および回路接続図。
【図１０】図９に示すＣＣＤリニアイメージセンサのＡ
−Ａ’線に沿った断面図。
−Ａ’線に沿った断面図。
【図１１】従来例の固体撮像素子の駆動方法における駆
動パルスタイミング図。
動パルスタイミング図。
【図１２】従来例の図１１に示す駆動パルスの時刻ｔh
における信号電荷に対するポテンシャル分布図。
における信号電荷に対するポテンシャル分布図。
【図１３】従来例の図１１に示す駆動パルスの時刻ｔi
における信号電荷に対するポテンシャル分布図。
における信号電荷に対するポテンシャル分布図。
【図１４】従来例の図１１に示す駆動パルスの時刻ｔj
における信号電荷に対するポテンシャル分布図。
における信号電荷に対するポテンシャル分布図。
【図１５】従来例の図１１に示す駆動パルスの時刻ｔk
における信号電荷に対するポテンシャル分布図。
における信号電荷に対するポテンシャル分布図。
【図１６】従来例の図１１に示す駆動パルスの時刻ｔl
における信号電荷に対するポテンシャル分布図。
における信号電荷に対するポテンシャル分布図。
（１１ａ、１２ａ、１３ａ、・・・、１ｎａ） フォ
トダイオード行 （１１ｂ、１２ｂ、１３ｂ、・・・、１ｍｂ、・・・、
１ｎｂ） フォトダイオード行 （１１ｃ、１２ｃ、１３ｃ、・・・、１ｍｃ、・・・、
１ｎｃ） フォトダイオード行 （２１ａ、２２ａ、２３ａ、・・・、２ｎａ） ＣＣ
Ｄアナログシフトレジスタ （２１ｂ、２２ｂ、２３ｂ、・・・、２ｍｂ、・・・、
２ｎｂ） ＣＣＤアナログシフトレジスタ （２１ｃ、２２ｃ、２３ｃ、・・・、２ｍｃ、・・・、
２ｎｃ） ＣＣＤアナログシフトレジスタ ３ａ，３ｂ，３ｃ，３ｄ シフトゲート ４ａ，４ｂ，４ｃ 電荷−電圧変換部 ５ａ，５ｂ，５ｃ 出力端子
トダイオード行 （１１ｂ、１２ｂ、１３ｂ、・・・、１ｍｂ、・・・、
１ｎｂ） フォトダイオード行 （１１ｃ、１２ｃ、１３ｃ、・・・、１ｍｃ、・・・、
１ｎｃ） フォトダイオード行 （２１ａ、２２ａ、２３ａ、・・・、２ｎａ） ＣＣ
Ｄアナログシフトレジスタ （２１ｂ、２２ｂ、２３ｂ、・・・、２ｍｂ、・・・、
２ｎｂ） ＣＣＤアナログシフトレジスタ （２１ｃ、２２ｃ、２３ｃ、・・・、２ｍｃ、・・・、
２ｎｃ） ＣＣＤアナログシフトレジスタ ３ａ，３ｂ，３ｃ，３ｄ シフトゲート ４ａ，４ｂ，４ｃ 電荷−電圧変換部 ５ａ，５ｂ，５ｃ 出力端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｎ 5/335
Claims (1)
- 【請求項１】 複数個のフォトダイオードを一直線上に
配列したフォトダイオード行をｎ行（ｎ≧２）平行に配
置し、かつ前記ｎ行のフォトダイオード行の片側にｎ行
のＣＣＤアナログシフトレジスタを前記フォトダイオー
ド行と平行に併設するとともに、前記ｎ行のフォトダイ
オード行を前記ＣＣＤアナログシフトレジスタに近い方
から順に１番目，・・，ｎ番目のフォトダイオード行と
し、前記ｎ行のＣＣＤアナログシフトレジスタを前記フ
ォトダイオード行から遠い方から順に１番目，・・，ｎ
番目のＣＣＤアナログシフトレジスタとしたときに、ｋ
番目（ｋは１〜ｎ）のフォトダイオード行とｋ番目のＣ
ＣＤアナログシフトレジスタとが対応するものとし、前
記ＣＣＤアナログシフトレジスタに近いフォトダイオー
ド行ほど信号電荷の無い場合の初期ポテンシャルが低く
なるように設定し、かつ、前記フォトダイオード行から
遠いＣＣＤアナログシフトレジスタほどポテンシャル井
戸の底のポテンシャルが低くなるように設定し、前記ｎ
行のフォトダイオード行およびｎ行のＣＣＤアナログシ
フトレジスタの各行間にＭＯＳ構造からなるゲートを配
置し、印加電圧を制御して前記ゲートを開閉することに
より前記ｎ行のフォトダイオード行のそれぞれの信号電
荷を前記ｎ行のフォトダイオード行のそれぞれと対応す
る前記ｎ行のＣＣＤアナログシフトレジスタへ転送する
ようにした固体撮像素子の駆動方法であって、前記ｎ行のフォトダイオード行の信号電荷の転送は、１
番目，・・，ｎ番目の順に各フォトダイオード行からそ
れぞれ対応するＣＣＤアナログシフトレジスタへ行い、
かつ、前記ｋ番目のフォトダイオード行から前記ｋ番目
のＣＣＤアナログシフトレジスタへの信号電荷の転送
は、前記ｋ番目のフォトダイオード行と前記ｋ番目のＣ
ＣＤアナログシフトレジスタとの間にあるゲートを開い
た後、前記ｋ番目のフォトダイオード行に近いゲートか
ら順に前記開いたゲートを閉じることにより行う ことを
特徴とする固体撮像素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23267794A JP3222331B2 (ja) | 1994-09-28 | 1994-09-28 | 固体撮像素子の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23267794A JP3222331B2 (ja) | 1994-09-28 | 1994-09-28 | 固体撮像素子の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897966A JPH0897966A (ja) | 1996-04-12 |
| JP3222331B2 true JP3222331B2 (ja) | 2001-10-29 |
Family
ID=16943068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23267794A Expired - Fee Related JP3222331B2 (ja) | 1994-09-28 | 1994-09-28 | 固体撮像素子の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3222331B2 (ja) |
-
1994
- 1994-09-28 JP JP23267794A patent/JP3222331B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0897966A (ja) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4837630A (en) | Solid-state imaging apparatus with a plurality of CCD storage sections | |
| EP0431159B1 (en) | Method and apparatus for generating a high definition electronic signal from a line scan of a color original | |
| US4658287A (en) | MOS imaging device with monochrome-color compatibility and signal readout versatility | |
| US7218348B2 (en) | Solid-state electronic imaging device and method of controlling opertion thereof | |
| JPH0575783A (ja) | 固体撮像装置 | |
| US7336308B2 (en) | Digital camera with sensitivity compensation | |
| JP3222331B2 (ja) | 固体撮像素子の駆動方法 | |
| US4866528A (en) | Image pickup apparatus providing lessened flicker in electronic still cameras and the like | |
| US4791307A (en) | Method for reading out charges in solid-state image pickup unit | |
| JP2964354B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPH09312848A (ja) | 撮像装置 | |
| CN100446547C (zh) | 具有扩大面积的光电管的固态图像传感器 | |
| JP2534105B2 (ja) | 固体撮像装置及びその信号読出し方法 | |
| US7405758B2 (en) | Image pickup device and driving method therefor | |
| JP2979693B2 (ja) | 電荷転送撮像装置およびその駆動方法 | |
| JPS5814789B2 (ja) | カラ−コタイサツゾウソウチ | |
| JP2549653B2 (ja) | 固体撮像素子カメラ | |
| JP2871741B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH03185977A (ja) | 固体撮像装置 | |
| JPH10214957A (ja) | 固体撮像装置 | |
| JPS6320986A (ja) | イメ−ジセンサ | |
| JPS6281184A (ja) | 固体撮像装置の駆動方法 | |
| JPS6320975A (ja) | 固体イメ−ジセンサ | |
| JPH0680813B2 (ja) | カラ−用固体撮像素子 | |
| JPH03190474A (ja) | Ｃｃｄ型固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |