JP3220206B2 - Phase control circuit - Google Patents

Phase control circuit

Info

Publication number
JP3220206B2
JP3220206B2 JP03215992A JP3215992A JP3220206B2 JP 3220206 B2 JP3220206 B2 JP 3220206B2 JP 03215992 A JP03215992 A JP 03215992A JP 3215992 A JP3215992 A JP 3215992A JP 3220206 B2 JP3220206 B2 JP 3220206B2
Authority
JP
Japan
Prior art keywords
phase
power supply
circuit
signal
phase control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03215992A
Other languages
Japanese (ja)
Other versions
JPH05236655A (en
Inventor
下 友 幸 松
高 見 堺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP03215992A priority Critical patent/JP3220206B2/en
Publication of JPH05236655A publication Critical patent/JPH05236655A/en
Application granted granted Critical
Publication of JP3220206B2 publication Critical patent/JP3220206B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、交流系統に接続される
電力変換装置の位相制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase control circuit for a power converter connected to an AC system.

【0002】[0002]

【従来の技術】この種の従来の位相制御回路として図3
に示すものがあった。同図において、交流系統に同期し
た同期電源の三相交流が3相/2相変換回路1に加えら
れる。3相/2相変換回路1は三相交流電圧をベクトル
合成することにより、d軸成分sinθと、q軸成分 cos
θとに変換する。このうち、d軸成分 sinθは掛算型の
D/Aコンバータ回路2,3のアナログ信号入力部Aに
加えられ、q軸成分 cosθは同じく掛算型のD/Aコン
バータ回路4,5のアナログ信号入力部Aに加えられ
る。
2. Description of the Related Art FIG.
There were the following. In the figure, a three-phase AC of a synchronous power supply synchronized with an AC system is applied to a three-phase / two-phase conversion circuit 1. The three-phase / two-phase conversion circuit 1 performs vector synthesis of the three-phase AC voltage to obtain a d-axis component sinθ and a q-axis component cos
to θ. The d-axis component sinθ is applied to the analog signal input section A of the multiplying D / A converter circuits 2 and 3, and the q-axis component cosθ is the analog signal input of the multiplying D / A converter circuits 4 and 5. Added to Part A.

【0003】一方、帰還ループで作られたディジタル信
号を分周して得られたパルス列により、PーROM回路
6,7の記憶データが読み出され、PーROM回路6か
らd軸成分 sinφが、PーROM回路7からq軸成分 c
osφが生成される。このうち、d軸成分 sinφはD/A
コンバータ回路2,4の各ディジタル信号入力部Bに加
えられ、q軸成分 cosφはD/Aコンバータ回路3,5
の各アナログ信号入力部Bに加えられる。
On the other hand, data stored in the P-ROM circuits 6 and 7 is read out by a pulse train obtained by dividing the digital signal generated by the feedback loop, and the d-axis component sinφ is obtained from the P-ROM circuit 6. , P-ROM circuit 7 supplies q-axis component c
osφ is generated. Of these, the d-axis component sinφ is D / A
The q-axis component cosφ is applied to each digital signal input section B of the converter circuits 2 and 4 and the D / A converter circuits 3 and 5
To each analog signal input section B.

【0004】そこで、D/Aコンバータ回路2,3,
4,5はそれぞれ入力値の積に対応するアナログ信号を
出力する。演算回路8はこれら4種類のアナログ信号に
基いて同期電源の三相交流電圧と、帰還ループの信号に
よって生成された信号との位相差(θ−φ)を演算す
る。なお、位相差を求めるための詳しい演算内容は公知
であるのでその説明を省略する。この位相差信号は位相
誤差信号として位相誤差増幅回路(以下、ループフィル
タという)12に加えられる。ループフィルタ12は比例、
積分型のものでなり、位相誤差をPI演算により増幅し
て出力する。このループフィルタ12の出力はバイアス設
定器13のバイアス電圧と加え合わされてV/Fコンバー
タ11に加えられる。V/Fコンバータ11は電圧に比例し
た周波数を有するパルスを発生する。このパルスはカウ
ンタ回路9,10でそれぞれ計数され、その計数値はPー
ROM回路6,7の各データを読出す読出し信号として
加えられると共に、点弧パルス決定回路14がタイミング
パルスを発生する位相信号に供される。
Therefore, the D / A converter circuits 2, 3,
Reference numerals 4 and 5 each output an analog signal corresponding to the product of the input values. The arithmetic circuit 8 calculates the phase difference (θ−φ) between the three-phase AC voltage of the synchronous power supply and the signal generated by the signal of the feedback loop based on these four types of analog signals. It should be noted that detailed calculation contents for obtaining the phase difference are publicly known, and therefore description thereof will be omitted. This phase difference signal is applied to a phase error amplifier (hereinafter, referred to as a loop filter) 12 as a phase error signal. Loop filter 12 is proportional,
It is an integral type, and amplifies and outputs the phase error by PI calculation. The output of the loop filter 12 is added to the bias voltage of the bias setting unit 13 and applied to the V / F converter 11. The V / F converter 11 generates a pulse having a frequency proportional to the voltage. The pulses are counted by counter circuits 9 and 10, respectively, and the counted value is added as a read signal for reading each data of the P-ROM circuits 6 and 7, and a phase at which the ignition pulse determination circuit 14 generates a timing pulse. Provided to the signal.

【0005】上述した帰還ループ回路が位相ロックルー
プ回路(以下、PLLという)として知られるものであ
り、全体として位相差(θ−φ)が零になるような制御
が行われ、これにより、点弧パルス決定回路14は同期電
源の瞬間的な変動に対しても安定した位相制御信号を発
生することができる。
The above-described feedback loop circuit is known as a phase-locked loop circuit (hereinafter, referred to as a PLL), and is controlled so that the phase difference (θ−φ) becomes zero as a whole. The arc pulse determination circuit 14 can generate a stable phase control signal even for instantaneous fluctuations of the synchronous power supply.

【0006】[0006]

【発明が解決しようとする課題】上述した従来の位相制
御回路は、系統電圧の低次の高調波に対する影響を積極
的に除去する手段を持たなかった。このため、系統の周
波数変動の大きいシステム又は短絡容量の小さい系統に
適用した場合、電圧波形の歪みに起因してPLLループ
と、定電流制御ループ等、他の制御ループとの相互干渉
により、ハンチングが継続するという問題があった。
The above-described conventional phase control circuit has no means for positively removing the influence of the system voltage on lower-order harmonics. For this reason, when applied to a system with a large frequency fluctuation of the system or a system with a small short-circuit capacity, hunting occurs due to mutual interference between the PLL loop and other control loops such as a constant current control loop due to distortion of the voltage waveform. There was a problem that continued.

【0007】また、低次の高調波によって同期電源の電
圧波形が歪むと、PLLの出力位相信号にも影響し、点
弧パルス決定回路14で作られるゲートパルス信号に点弧
角バラツキが発生するという問題があった。因みに、ゲ
ートパルス信号に点弧角バラツキが発生すると、電力変
換装置の出力変動により系統に高調波を発生させるとい
う問題もあった。
Further, when the voltage waveform of the synchronous power supply is distorted due to low-order harmonics, it also affects the output phase signal of the PLL, and a firing angle variation occurs in the gate pulse signal generated by the firing pulse determination circuit 14. There was a problem. Incidentally, when the firing angle variation occurs in the gate pulse signal, there is also a problem that a harmonic is generated in the system due to the output fluctuation of the power converter.

【0008】この発明は上記の問題点を解決するために
なれたもので、系統の電圧や周波数の変動により波形歪
みが生じても安定した位相制御信号を発生することので
きる位相制御回路を得ることを目的とする。
The present invention has been made to solve the above problems, and provides a phase control circuit capable of generating a stable phase control signal even if waveform distortion occurs due to fluctuations in system voltage or frequency. The purpose is to:

【0009】[0009]

【課題を解決するための手段】本発明は、同期電源の同
期信号を入力して位相制御信号を出力する位相ロックル
ープ回路のループ内に、同期信号と帰還信号との位相の
誤差を増幅するループフィルタを有する位相制御回路に
おいて、ループフィルタの設置経路に、同期電源に対す
る低次の高調波成分を低減させるフィルタ手段を備えた
ものである。
SUMMARY OF THE INVENTION The present invention amplifies a phase error between a synchronizing signal and a feedback signal in a loop of a phase locked loop circuit which inputs a synchronizing signal of a synchronizing power supply and outputs a phase control signal. In a phase control circuit having a loop filter, a filter means for reducing a low-order harmonic component with respect to a synchronous power supply is provided on a path where the loop filter is provided.

【0010】この場合、フィルタ手段は、同期電源の第
2調波成分を低減させるようにするとよい。
In this case, it is preferable that the filter means reduces the second harmonic component of the synchronous power supply.

【0011】[0011]

【作用】この発明においては、ループフィルタの設置経
路に、同期電源に対する低次の高調波成分を低減させる
フィルタ手段を備えているため、系統の電圧波形が瞬間
的に歪んだとしても安定した位相制御信号が得られる。
According to the present invention, a filter means for reducing low-order harmonic components with respect to the synchronous power supply is provided in the installation path of the loop filter, so that even if the voltage waveform of the system is momentarily distorted, a stable phase is obtained. A control signal is obtained.

【0012】系統の事故に伴って同期電源の欠相(1
相)や電圧不平衡が生じると同期信号に第2調波が多く
含まれる。そのため、同期電源の第2調波成分を低減さ
せるフィルタ手段によってその悪影響を確実に除去する
ことができる。
[0012] The loss of phase (1
Phase) and voltage imbalance, the synchronization signal contains a large amount of second harmonics. Therefore, the adverse effect can be reliably removed by the filter means for reducing the second harmonic component of the synchronous power supply.

【0013】[0013]

【実施例】以下、本発明を図面に示す実施例によって詳
細に説明する。図1はこの発明の一実施例の構成を示す
ブロック図であり、図中、図3と同一の要素には同一の
符号を付してその説明を省略する。この位相制御回路は
ループフィルタ12の後段に、同期電源の第2調波成分を
低減させるフィルタ手段としてのノッチフィルタ15を設
けた点が、図3と異なっている。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the drawing, the same elements as those in FIG. 3 are denoted by the same reference numerals, and description thereof will be omitted. This phase control circuit differs from that of FIG. 3 in that a notch filter 15 as filter means for reducing the second harmonic component of the synchronous power supply is provided at the subsequent stage of the loop filter 12.

【0014】上記のように構成された本実施例の動作に
ついて、特に、従来装置と構成を異にする部分を中心に
して、図2のタイムチャートをも参照して以下に説明す
る。
The operation of the embodiment constructed as described above will be described below with particular reference to the time chart of FIG.

【0015】先ず、同期電源の電圧波形が図2 (a)に実
線で示したように、第2調波成分を含んで歪んだと仮定
する。このとき、ループフィルタ12の出力電圧は図2
(b)に実線で示したように変動する。この変動に対して
ノッチフィルタ15を設けていなかったとすれば、V/F
コンバータ11は図2 (c)に示すように電圧の高い箇所で
パルスの発振周波数を上げ、逆に電圧の低い箇所でパル
ス発振周波数を下げる。このように発振周波数が変動す
ると、これらのパルスを分周して計数するカウンタ回路
9,10の計数値が図2 (d)の鋸歯状の実線で示したよう
に、増大速度および最大点に到達するタイミングが変化
する。なお、図2 (d)は6相の位相制御、つまり、60度
毎の点弧パルス制御に使われる位相信号のパルス列を、
解り易くするためアナログ的に表したものである。点弧
パルス決定回路14はカウンタ回路9,10の計数値が図2
(d)の時間軸に平行な実線で示した値Ec になったとき
に、図2 (e)に示す点弧パルスを発生する。
First, it is assumed that the voltage waveform of the synchronous power supply is distorted including the second harmonic component as shown by the solid line in FIG. At this time, the output voltage of the loop filter 12 is
It fluctuates as shown by the solid line in (b). If notch filter 15 is not provided for this variation, V / F
As shown in FIG. 2C, the converter 11 increases the pulse oscillation frequency at a location where the voltage is high, and decreases the pulse oscillation frequency at a location where the voltage is low. When the oscillation frequency fluctuates in this way, the count values of the counter circuits 9 and 10, which divide and count these pulses, are increased to the increasing speed and the maximum point as shown by the saw-tooth solid lines in FIG. The arrival timing changes. FIG. 2 (d) shows a phase train of six phases, that is, a pulse train of a phase signal used for firing pulse control every 60 degrees.
It is represented in analog form for easy understanding. The firing pulse determination circuit 14 determines whether the count values of the counter circuits 9 and 10
when it becomes the value E c shown in parallel solid lines to the time axis of (d), it generates the firing pulses shown in FIG. 2 (e).

【0016】かくして、同期電源の電圧波形の歪みによ
りV/Fコンバータ11の発振周波数が上がると、点弧パ
ルス位相が進み、反対に、V/Fコンバータ11の発振周
波数が下がると、点弧パルス位相が遅れることになる。
Thus, when the oscillation frequency of the V / F converter 11 increases due to the distortion of the voltage waveform of the synchronous power supply, the phase of the ignition pulse advances, and conversely, when the oscillation frequency of the V / F converter 11 decreases, the ignition pulse The phase will be delayed.

【0017】次に、本実施例のように、ループフィルタ
12の後段にノッチフィルタ15を設けた場合には図2 (b)
の破線に示したようにV/Fコンバータ11に一定の電圧
が加えられる。これは、同期電源の電圧波形が、図2
(a)に破線で示したように、正弦波である状態に対応し
ている。このように、V/Fコンバータ11の発振周波数
が安定すると、カウンタ回路9,10の計数値が図2 (d)
の破線で示したように、増大速度および最大点に到達す
るタイミングも揃うことになり、これにより点弧パルス
決定回路14は図2 (f)に示したように常に等間隔の点弧
パルスを発生する。 この結果、系統の事故等により同
期電源の電圧波形が第2調波を含んで歪んだとしても安
定した位相制御信号が得られる。
Next, as in this embodiment, a loop filter
Fig. 2 (b) when a notch filter 15 is provided after 12
A constant voltage is applied to the V / F converter 11 as shown by the broken line in FIG. This is because the voltage waveform of the synchronous power supply is
As shown by a broken line in (a), this corresponds to a state of a sine wave. As described above, when the oscillation frequency of the V / F converter 11 is stabilized, the count values of the counter circuits 9 and 10 are reduced as shown in FIG.
As indicated by the broken line, the increasing speed and the timing of reaching the maximum point are also aligned, whereby the firing pulse determination circuit 14 always generates firing pulses at equal intervals as shown in FIG. appear. As a result, a stable phase control signal can be obtained even if the voltage waveform of the synchronous power supply is distorted including the second harmonic due to a system failure or the like.

【0018】また、第2調波を含んだときには電力変換
器の出力回路等に用いられる変圧器が直流偏磁を起こす
が、本実施例のように第2調波成分を低減させたことに
より、この直流偏磁をも低減させることができる。
When the second harmonic is included, the transformer used in the output circuit of the power converter and the like causes DC polarization, but the second harmonic component is reduced as in this embodiment. This DC bias can also be reduced.

【0019】なお、上記実施例では第2調波を低減する
ノッチフィルタ15を用いたが、この第2調波のノッチフ
ィルタと併せて、他の低次の高調波を低減させるノッチ
フィルタを併用することにより、さらに、安定した位相
制御信号が得られる。
In the above embodiment, the notch filter 15 for reducing the second harmonic is used. In addition to the notch filter for the second harmonic, a notch filter for reducing other low-order harmonics is used in combination. By doing so, a more stable phase control signal can be obtained.

【0020】また、上記実施例ではノッチフィルタ15を
ループフィルタ12の後段に設けたが、ノッチフィルタ15
をループフィルタ12の前段に設けるようにしても上述し
たと同様な作用が行なわれる。
In the above embodiment, the notch filter 15 is provided after the loop filter 12, but the notch filter 15
Is provided before the loop filter 12, the same operation as described above is performed.

【0021】ところで、上述したノッチフィルタ15は第
2調波を低減させるものであるが、これを別のフィルタ
手段で処理することもできる。すなわち、位相差(θ−
φ)の値を1サイクル期間に亘ってサンプリングし、得
られた値を平均して出力する、いわゆる、1サイクル積
分回路をノッチフィルタ15の代わりに用いてもよい。こ
の場合も、同期電源の電圧波形が第2調波を含んだとし
ても安定した位相制御信号が得られる。
Incidentally, the above-described notch filter 15 reduces the second harmonic, but this can be processed by another filter means. That is, the phase difference (θ−
A so-called one-cycle integration circuit that samples the value of φ) over one cycle period, averages the obtained values, and outputs the result may be used in place of the notch filter 15. Also in this case, a stable phase control signal can be obtained even if the voltage waveform of the synchronous power supply includes the second harmonic.

【0022】[0022]

【発明の効果】以上の説明によって明らかなようにこの
発明によれば、ループフィルタの設置経路に設けられた
フィルタ手段が同期電源に対する低次の高調波成分を減
衰させるため、系統の電圧波形が瞬間的に歪んだとして
も安定した位相制御信号が得られる。
As is apparent from the above description, according to the present invention, since the filter means provided in the installation path of the loop filter attenuates low-order harmonic components with respect to the synchronous power supply, the voltage waveform of the system is reduced. Even if it is distorted momentarily, a stable phase control signal can be obtained.

【0023】特に、同期電源の第2調波成分を減衰させ
るフィルタ手段を設けることによって、同期電源の欠相
(1相)や電圧不平衡等による悪影響を確実に除去する
ことができる。
In particular, by providing a filter means for attenuating the second harmonic component of the synchronous power supply, it is possible to reliably remove adverse effects due to open phase (one phase) of the synchronous power supply, voltage imbalance, and the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の構成を示すブロック図。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

【図2】本発明の一実施例の動作を説明するためのタイ
ムチャート。
FIG. 2 is a time chart for explaining the operation of one embodiment of the present invention.

【図3】従来の位相制御装置の構成を示すブロック図。FIG. 3 is a block diagram showing a configuration of a conventional phase control device.

【符号の説明】[Explanation of symbols]

1 3相/2相変換回路 2,3,4,5 D/Aコンバータ回路 6,7 PーROM回路 8 演算回路 9,10 カウンタ回路 11 V/Fコンバータ 12 位相誤差増幅回路 14 点弧パルス決定回路 15 ノッチフィルタ DESCRIPTION OF SYMBOLS 1 3-phase / 2-phase conversion circuit 2,3,4,5 D / A converter circuit 6,7 P-ROM circuit 8 Operation circuit 9,10 Counter circuit 11 V / F converter 12 Phase error amplifier circuit 14 Determination of firing pulse Circuit 15 Notch filter

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02J 3/38 H02M 1/08 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H02J 3/38 H02M 1/08

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】同期電源の同期信号を入力して位相制御信
号を出力する位相ロックループ回路のループ内に、同期
信号と帰還信号との位相の誤差を増幅する比例、積分型
位相誤差増幅回路を有する位相制御回路において、前
記位相誤差増幅回路の設置経路に、前記同期電源に対す
る低次の高調波成分を低減させるフィルタ手段を備えた
ことを特徴とする位相制御回路。
1. A proportional-integral type circuit for amplifying a phase error between a synchronous signal and a feedback signal in a loop of a phase-locked loop circuit for inputting a synchronous signal of a synchronous power supply and outputting a phase control signal.
A phase control circuit having a phase error amplifier circuit, characterized in that the installation path of the phase error amplifier circuit includes filter means for reducing low-order harmonic components with respect to the synchronous power supply.
【請求項2】前記フィルタ手段は、前記同期電源の第2
調波成分を低減させることを特徴とるする請求項1に記
載の位相制御回路。
2. The apparatus according to claim 1, wherein said filter means is a second power supply of said synchronous power supply.
The phase control circuit according to claim 1, wherein a harmonic component is reduced.
JP03215992A 1992-02-19 1992-02-19 Phase control circuit Expired - Fee Related JP3220206B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03215992A JP3220206B2 (en) 1992-02-19 1992-02-19 Phase control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03215992A JP3220206B2 (en) 1992-02-19 1992-02-19 Phase control circuit

Publications (2)

Publication Number Publication Date
JPH05236655A JPH05236655A (en) 1993-09-10
JP3220206B2 true JP3220206B2 (en) 2001-10-22

Family

ID=12351156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03215992A Expired - Fee Related JP3220206B2 (en) 1992-02-19 1992-02-19 Phase control circuit

Country Status (1)

Country Link
JP (1) JP3220206B2 (en)

Also Published As

Publication number Publication date
JPH05236655A (en) 1993-09-10

Similar Documents

Publication Publication Date Title
US5191519A (en) Current sharing control in a parallel inverter system
Nazib et al. Decoupled DSOGI-PLL for improved three phase grid synchronisation
US4906860A (en) Control device for active filter
US6891413B2 (en) Periodic signal controller
US4665474A (en) Method and device for rapidly determining a synchronous reference voltage for a network controlled converter
US4963839A (en) Wide bandwidth phase locked loop circuit with sliding window averager
US5065304A (en) Controller for AC power converter
US5304957A (en) Low jitter phase locked loop for single phase applications
JP3220206B2 (en) Phase control circuit
JP3193535B2 (en) Sampling clock generation circuit
JPH10178741A (en) Power-line conditioner
JP3232885B2 (en) Power conversion device and control method
JP2626274B2 (en) Inverter
JP3696306B2 (en) Phase detector
US5646955A (en) Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor
JPH05172874A (en) Voltage phase detecting device
JPH10303708A (en) Frequency multiplier circuit
JP2748746B2 (en) Phase locked oscillator
JPH04368429A (en) Controller for inverter
JPH04372226A (en) Input circuit for a/d converter
JPH08304484A (en) Phase-detecting apparatus
JPS6127982B2 (en)
JPH04324716A (en) Frequency synthesizer
JPH0446567A (en) Phase control circuit
JPH0563563A (en) Pll circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees