JP3218641B2 - Voltage detection circuit - Google Patents

Voltage detection circuit

Info

Publication number
JP3218641B2
JP3218641B2 JP24759691A JP24759691A JP3218641B2 JP 3218641 B2 JP3218641 B2 JP 3218641B2 JP 24759691 A JP24759691 A JP 24759691A JP 24759691 A JP24759691 A JP 24759691A JP 3218641 B2 JP3218641 B2 JP 3218641B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
base
emitter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24759691A
Other languages
Japanese (ja)
Other versions
JPH0587840A (en
Inventor
操 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP24759691A priority Critical patent/JP3218641B2/en
Publication of JPH0587840A publication Critical patent/JPH0587840A/en
Application granted granted Critical
Publication of JP3218641B2 publication Critical patent/JP3218641B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は電圧検出回路に係り、特
に電源電圧の変動を検出する電圧検出回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage detection circuit, and more particularly, to a voltage detection circuit for detecting a fluctuation in a power supply voltage.

【0002】[0002]

【従来の技術】従来より、CPU(Central Processing
Unit:中央演算処理装置) システム等に於いて電源電圧
の変動を検出し、電源投入時にCPUを初期リセットし
たり、電源電圧の瞬時低下時にCPUをリセットするた
めの電圧検出回路が知られている。
2. Description of the Related Art Conventionally, a CPU (Central Processing)
There is known a voltage detection circuit for detecting fluctuations in the power supply voltage in a system or the like and resetting the CPU initially when the power is turned on, or resetting the CPU when the power supply voltage drops instantaneously. .

【0003】図4は従来の電圧検出回路の一例を適用し
たリセット回路の回路図である。同図において、VCC
電源電圧で、例えばCPU等の電源として使用されてい
る。電圧検出回路1は、トランジスタQ1,トランジスタ
2 …Q6 からなる差動増幅器,及び抵抗R1,…R3,R
6,…R8 により構成されている。電圧検出回路1には、
抵抗R12を介して入力端子5より電源電圧VCC(入力直
流電圧)が供給されている。
FIG. 4 is a circuit diagram of a reset circuit to which an example of a conventional voltage detection circuit is applied. In the figure, V CC is a power supply voltage, which is used as a power supply for, for example, a CPU. Voltage detecting circuit 1, the transistor Q 1, a differential amplifier, and a resistor R 1 consists of transistors Q 2 ... Q 6, ... R 3, R
6 ,... R 8 . The voltage detection circuit 1 includes:
Supply voltage from the input terminal 5 via a resistor R 12 V CC (the input DC voltage) is supplied.

【0004】駆動回路2は、トランジスタQ7,…Q11
及び抵抗R9,R10により構成されている。出力回路3
は、出力トランジスタQ12,及び抵抗R11により構成さ
れている。出力トランジスタQ12のコレクタには、出力
端子4を介して負荷抵抗RL が接続されている。駆動回
路2は、電圧検出回路1の出力に応じて出力回路3の出
力トランジスタQ12を駆動する。出力端子4にはCPU
等のリセット信号入力端子が接続される。
[0004] The driving circuit 2, transistor Q 7, ... Q 11,
And resistors R 9 and R 10 . Output circuit 3
It is constituted by the output transistors Q 12 and resistors R 11,. The collector of the output transistor Q 12, the load resistor R L through the output terminal 4 is connected. Driving circuit 2 in accordance with the output of the voltage detecting circuit 1 for driving an output transistor Q 12 of the output circuit 3. The output terminal 4 has a CPU
Reset signal input terminals are connected.

【0005】電圧検出回路1は、抵抗R12を介して入力
端子5より供給される電源電圧VCCを、直列に接続され
た抵抗R1,2,3,7,8 (分圧手段)により分圧し
ている。抵抗R1,2 の接続点はトランジスタQ4(第2
のトランジスタ)のべースに接続されている。
The voltage detection circuit 1 converts the power supply voltage V CC supplied from the input terminal 5 via the resistor R 12 into resistors R 1, R 2, R 3, R 7, R 8 (minutes) connected in series. Pressure means). The connection point between the resistors R 1 and R 2 is the transistor Q 4 (second
Transistor).

【0006】抵抗R2,3 の接続点はトランジスタQ
5(第1のトランジスタ)のべースに接続され、第1の分
圧電圧である抵抗R2,3 の接続点の電圧がトランジス
タQ5のべースに入力されている。トランジスタQ4,
5 は、エミッタを共通接続された差動対トランジスタで
ある。トランジスタQ4,5 は夫々のエミッタ電流密度
を不均一に設定されていて、べース・エミッタ間電圧が
オフセット電圧ΔVBEを持つよう構成されている。
[0006] The connection point of the resistors R 2, R 3 is a transistor Q
5 is connected to the (first transistor) total over scan, the voltage of the first divided a voltage resistors R 2, R 3 of the connection point is inputted to the transistor Q 5 total over scan. Transistors Q4 and Q
Reference numeral 5 denotes a differential pair transistor whose emitter is commonly connected. Transistors Q 4, Q 5 is an emitter current density of each have been unevenly set, to database emitter voltage is configured to have an offset voltage [Delta] V BE.

【0007】トランジスタQ6 は、コレクタをトランジ
スタQ4,5 の共通エミッタに、べースを抵抗R7,8
の接続点に、エミッタを抵抗R6 を介してグランドに接
続されている。トランジスタQ1 は、トランジスタQ6
のコレクタ電流IC6を定電流としている。
[0007] The transistor Q 6 is, the collector to the common emitter of the transistor Q 4, Q 5, the resistance of the base over the scan R 7, R 8
The connection point is connected to ground the emitter via a resistor R 6. The transistor Q 1 is connected to the transistor Q 6
Is a constant current.

【0008】電源が投入され、電源電圧VCCが0ボルト
からしだいに上昇してたとえば1.2Vとなると、
C1,IC6が流れてトランジスタQ1,Q6 がオンし、差
動増幅器が動作し始める。これにより、駆動回路2のト
ランジスタQ7,…Q11並びに出力回路3の出力トランジ
スタQ12がオンして出力端子4の出力電圧V0 が電源電
圧VCCから0ボルトとなり、CPUの初期リセットが行
われる。
When power is turned on and the power supply voltage V CC gradually increases from 0 volts to, for example, 1.2 V,
I C1 and I C6 flow, transistors Q 1 and Q 6 turn on, and the differential amplifier starts operating. Thus, the transistor Q 7 of the driver circuit 2, ... becomes Q 11 and the output circuit 3 of the output transistor Q 12 is turned on the output voltage V 0 which output terminal 4 when the power supply voltage V CC from 0 volts, the initial reset the CPU Done.

【0009】電源電圧VCCがさらに上昇し続けると、ト
ランジスタQ4,5 の各べース入力電圧の差がΔVBE
近づき、出力トランジスタQ12の出力電流IC12 が増加
する。トランジスタQ4,5 の各べース入力電圧の差が
ΔVBEとなるまでVCCが上昇すると、差動増幅器の出力
であるトランジスタQ5 の出力が反転してトランジスタ
7 がオフし、トランジスタQ9,10,Q11及び出力回
路3の出力トランジスタQ12がオフする。よって、出力
電圧VO は0ボルトから電源電圧VCCに上昇する。電源
電圧VCCはさらに上昇し、正規の電源電圧、たとえば5
Vとされる。
As the power supply voltage V CC further increases, the difference between the base input voltages of the transistors Q 4 and Q 5 approaches ΔV BE, and the output current I C12 of the output transistor Q 12 increases. When the transistor Q 4, V CC until the difference of the respective base over scan input voltage is [Delta] V BE of Q 5 is increased, the transistor Q 7 is turned off the output of the transistor Q 5 is the output of the differential amplifier is inverted, output transistor Q 12 of the transistor Q 9, Q 10, Q 11 and the output circuit 3 is turned off. Therefore, the output voltage V O rises from 0 volts to the power supply voltage V CC . The power supply voltage V CC further rises, and the normal power supply voltage, for example, 5
V.

【0010】一方、電源電圧VCCが正規の電源電圧5V
からしだいに低下してトランジスタQ4,5 のべース入
力電圧の差がΔVBEとなると、トランジスタQ5 の出力
が反転する。これによりトランジスタQ7 がオンし、ト
ランジスタQ9,10,Q11及び出力トランジスタQ12
オンして出力電圧V0 が電源電圧VCCから0ボルトとな
り、ローレベルのリセット信号が出力端子4に出力され
る。
On the other hand, if the power supply voltage V CC is
Difference gradually decreased transistors Q 4 and, Q 5 Nobesu input voltage from the becomes a [Delta] V BE, the output of the transistor Q 5 is inverted. Thus the transistor Q 7 is turned on and the transistor Q 9, Q 10, Q 11 and the output transistor Q 12 is the output voltage V 0 is turned on becomes the power supply voltage V CC from 0 volts, the output reset signal of a low level terminals 4 Is output to

【0011】このように、正規の電源電圧からの電源電
圧の低下を電圧検出回路1により検出してリセット信号
を出力端子4に出力し、CPU等をリセットしていた。
As described above, a drop in the power supply voltage from the normal power supply voltage is detected by the voltage detection circuit 1, and a reset signal is output to the output terminal 4 to reset the CPU and the like.

【0012】[0012]

【発明が解決しようとする課題】しかしながら従来の電
圧検出回路では、環境温度が変化すると差動対トランジ
スタのVBEが変化し、リセット信号が出力される検出電
圧が不安定になる問題があった。
However, the conventional voltage detection circuit has a problem that when the ambient temperature changes, the V BE of the differential pair transistor changes, and the detection voltage for outputting the reset signal becomes unstable. .

【0013】近年、CPU等を搭載した電子機器は、バ
ッテリで動作するノート型コンピュータ等のように携帯
されて使用される機会が増えている。このため環境温度
の変化も大きくなっており、これに対して安定に動作す
ることが要求されている。
In recent years, electronic devices equipped with a CPU and the like have been increasingly used in portable devices such as notebook computers operated by batteries. For this reason, the change in the environmental temperature is increasing, and it is required to operate stably.

【0014】上記の点に鑑み本発明では、環境温度が変
化しても電源電圧の変動を安定に検出出来る電圧検出回
路を提供することを目的とする。
In view of the above, it is an object of the present invention to provide a voltage detection circuit capable of stably detecting a change in power supply voltage even when an environmental temperature changes.

【0015】[0015]

【課題を解決するための手段】上記の問題を解決するた
めに本発明では、入力直流電圧を所定の分圧比に分圧す
る分圧手段と、該分圧手段よりの第1の分圧電圧がベー
スに入力される第1のトランジスタと、該第1のトラン
ジスタとエミッタを共通接続され該第1のトランジスタ
とべース・エミッタ間電圧が異なる第2のトランジスタ
とを具備し、該分圧手段よりの第2の分圧電圧を該第2
のトランジスタのべースに入力して、前記入力直流電圧
が所定値となったときに前記第1及び第2のトランジス
タのべース入力電圧の差の電圧が前記第1及び第2のト
ランジスタ夫々のべース・エミッタ間電圧の差の電圧と
なり、前記入力直流電圧が所定値となったことを検出す
る電圧検出回路において、一端に前記第2の分圧電圧が
付与され他端を前記第2のトランジスタのべースに接続
された第1の抵抗と、前記第2のトランジスタのべース
・エミッタ間に接続された第2の抵抗とを具備し、前記
分圧比と、前記第1及び第2のトランジスタ夫々のべー
ス・エミッタ間電圧と、前記第1及び第2の抵抗夫々の
抵抗値とを設定することにより、前記所定値に設定する
とともに、前記所定値の温度係数が零となるようにし
た。
In order to solve the above-mentioned problems, according to the present invention, a voltage dividing means for dividing an input DC voltage into a predetermined voltage dividing ratio, and a first divided voltage from the voltage dividing means are provided. A first transistor input to the base; and a second transistor having the emitter and the emitter commonly connected and having a different base-emitter voltage from the first transistor. Of the second divided voltage of the second
When the input DC voltage reaches a predetermined value, the voltage of the difference between the base input voltages of the first and second transistors is changed to the first and second transistors. In the voltage detection circuit for detecting that the input DC voltage has reached a predetermined value, the second divided voltage is applied to one end and the other end is set to the voltage of the difference between the respective base-emitter voltages. comprising a first resistor connected base over the scan of the second transistor and a second resistor connected between to database emitter of said second transistor, said
The division ratio and the base of each of the first and second transistors
And the emitter-to-emitter voltage and the resistance of each of the first and second resistors.
Set to the predetermined value by setting a resistance value
At the same time, the temperature coefficient of the predetermined value is set to zero.
Was.

【0016】[0016]

【作用】上記の構成によれば、第1及び第2のトランジ
スタのべース入力電圧の差の電圧が第1及び第2のトラ
ンジスタ夫々のべース・エミッタ間電圧の差の電圧とな
ると入力直流電圧が所定値となったことが検出される
が、この所定値の温度係数は、少なくとも第1及び第2
のトランジスタを構成する半導体の禁制帯幅のエネルギ
ーに応じた負の値と第1及び第2のトランジスタのべー
ス・エミッタ間電圧に応じた正の値と第1及び第2のト
ランジスタのべース・エミッタ間電圧の差に応じて正ま
たは負となる値との和の値とされるよう作用し、夫々の
値は分圧比と第1及び第2のトランジスタ夫々のべース
・エミッタ間電圧と第1及び第2の抵抗夫々の抵抗値と
により任意の値に設定され、勿論零にも設定されるよう
作用する。
According to the above arrangement, when the voltage of the difference between the base input voltages of the first and second transistors becomes the voltage of the difference between the base-emitter voltages of the first and second transistors, respectively. It is detected that the input DC voltage has reached a predetermined value, and the temperature coefficient of this predetermined value is at least the first and second values.
A negative value corresponding to the energy of the forbidden bandwidth of the semiconductor constituting the transistor, a positive value corresponding to the base-emitter voltage of the first and second transistors, and a positive value corresponding to the energy of the first and second transistors. And a positive / negative value depending on the difference between the source-emitter voltage. Each value is determined by the voltage dividing ratio and the base-emitter of each of the first and second transistors. It is set to an arbitrary value by the inter-voltage and the resistance value of each of the first and second resistors, and, of course, acts so as to be set to zero.

【0017】[0017]

【実施例】図1は本発明の第1実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【0018】同図に示す電圧検出回路6は、図4に示し
た従来の電圧検出回路1において、トランジスタQ4
べースを抵抗R4 を介して抵抗R1,R2 の接続点に接続
し、トランジスタQ4 のべース・エミッタ間に抵抗R5
を接続して構成した。
The voltage detection circuit 6 shown in FIG. 1 is different from the conventional voltage detection circuit 1 shown in FIG. 4 in that the base of the transistor Q 4 is connected to the connection point between the resistors R 1 and R 2 via the resistor R 4. Connect a resistor R 5 between the base and emitter of transistor Q 4.
Was connected.

【0019】上記構成の電圧検出回路6は、基本的な動
作は従来の電圧検出回路1と同様である。すなわち、電
源電圧VCCが低下して所定の閾値電圧Vshとなるとトラ
ンジスタQ5,Q6 の出力が反転する。そして、電圧検出
回路6の検出出力は差動増幅器7により増幅され、出力
トランジスタQ12を駆動し、出力端子4にリセット信号
が出力される。
The basic operation of the voltage detecting circuit 6 having the above configuration is the same as that of the conventional voltage detecting circuit 1. That is, when the power supply voltage V CC decreases to reach the predetermined threshold voltage Vsh, the outputs of the transistors Q 5 and Q 6 are inverted. Then, the detection output of the voltage detection circuit 6 is amplified by the differential amplifier 7, to drive the output transistor Q 12, a reset signal is output to the output terminal 4.

【0020】ところで、差動対トランジスタQ4,5
エミッタ接合面積を差別化することにより夫々のエミッ
タ電流密度を不均一に設定されていて、べース・エミッ
タ間電圧がオフセット電圧ΔVBEを持つよう構成されて
いる。
The differential pair transistors Q 4 and Q 5 have different emitter current densities by differentiating the emitter junction area, so that the base-emitter voltage has an offset voltage ΔV BE It is configured to have.

【0021】そして、入力端子5に入来する電源電圧V
CCが閾値電圧VshとなるとトランジスタQ4,5 の各べ
ース間電圧がΔVBEとなるよう、抵抗R1,…R5 および
ダイオード接続されたトランジスタQ1 によりトランジ
スタQ4,5 の各べースが分圧されている。これによ
り、VCC=Vshにおいて、トランジスタQ4,5 にて構
成する差動増幅器の出力が反転し、電源電圧VCCの低下
が検出される。
The power supply voltage V input to the input terminal 5
The resistors R 1 ,... R 5 and the diode-connected transistor Q 1 connect the transistors Q 4, Q 5 so that the voltage between the bases of the transistors Q 4, Q 5 becomes ΔV BE when CC becomes the threshold voltage Vsh. Each base is divided. Thus, in the V CC = Vsh, the output of the differential amplifier constituting at transistor Q 4, Q 5 is reversed, drop in the power supply voltage V CC is detected.

【0022】トランジスタQ4,5 のエミッタ接合面積
比を1:n,トランジスタQ4,5 のべース・エミッタ
間電圧をVBE4,BE5 とする。トランジスタQ4,5
べース入力オフセット電圧ΔVBEは、 ΔVBE=VBE4 −VBE5 (1) となる。
The emitter junction area ratio of the transistors Q 4, Q 5 1: n , the transistors Q 4, Q 5 Nobesu-emitter voltage and V BE4, V BE5. The base input offset voltage ΔV BE of the transistors Q 4 and Q 5 is as follows: ΔV BE = V BE4 −V BE5 (1)

【0023】回路各部の電圧、電流を図示のとおり定め
る。IC5>>IAiとすると、トランジスタQ4,5 で構
成する差動増幅器の平衡条件は IC4=Ic5 (2) である。
The voltage and current of each part of the circuit are determined as shown. When I C5 >> I Ai, equilibrium conditions of the differential amplifier constituted by transistors Q 4, Q 5 is I C4 = I c5 (2) .

【0024】また、iB4<<I5 とすると、抵抗R4
両端電圧V4 は V4 =R4I5 =VBE4 4 /R5 (3) であるので、抵抗R2 の両端電圧V2 は V2 =V4 +ΔVBE (4) となる。
Further, when the i B4 << I 5, since the voltage across V 4 of the resistor R 4 is V 4 = R 4 I 5 = V BE4 R 4 / R 5 (3), both ends of the resistor R 2 The voltage V 2 becomes V 2 = V 4 + ΔV BE (4).

【0025】したがって、 (3), (4) 式より、抵抗R
2 の両端電圧V2 は V2 =VBE4 4/R5 +ΔVBE (5) となる。
Therefore, according to equations (3) and (4), the resistance R
Across the voltage V 2 of the 2 becomes V 2 = V BE4 R 4 / R 5 + ΔV BE (5).

【0026】ところで、トランジスタQ4 のべース・エ
ミッタ間電圧VBE4 およびトランジスタQ4,5 の入力
オフセット電圧ΔVBEは VBE4 =Vgo(1−T/T0)+VBE04 (T/T0) (6) ΔVBE= (kT/q)ln(n) (7) で表される。
[0026] By the way, the transistor Q 4 input offset voltage ΔV BE is V BE4 = Vgo (1-T / T 0) of Nobesu-emitter voltage V BE4 and the transistor Q 4, Q 5 + V BE04 (T / T 0 ) (6) ΔV BE = (kT / q) ln (n) (7)

【0027】ただし、VgoはトランジスタQ4,5 を構
成するシリコンの禁制帯幅のエネルギー (1.12〜1.1
7〔eV〕),Tは動作温度〔°K〕、T0 は基準となる
動作温度〔°K〕、VBE04はT=T0 のときのトランジ
スタQ4 のべース・エミッタ間電圧〔V〕、kはボルツ
マン定数1.380662×10-23 〔JK-1〕、qは電子の電
荷量 1.6021892×10-19 〔C〕である。
[0027] However, Vgo the transistor Q 4, the forbidden band width of silicon constituting the Q 5 of the energy (from 1.12 to 1.1
7 [eV]), T is the operating temperature [° K], T 0 the operating temperature as a reference is [° K], V BE04 is the transistor Q 4 Nobesu-emitter voltage when T = T 0 [ V], k is the Boltzmann constant 1.380662 × 10 −23 [JK −1 ], and q is the electron charge amount 1.6021892 × 10 −19 [C].

【0028】したがって、 (5) 式より V2 = (R4/R5){Vgo(1−T/T0)+VBE04 (T/T0)} + (kT/q)ln(n) (8) となる。次に、入力端子5に入来する電源電圧VCCの閾
値電圧Vshは、iB4<<I5<I1とすると Vsh=VBE1 +V2(R1 +R2 +R3)/R2 +R1I5 (9) で表される。
Therefore, from equation (5), V 2 = (R 4 / R 5 ) {Vgo (1−T / T 0 ) + V BE04 (T / T 0 )} + (kT / q) ln (n) ( 8) Next, the threshold voltage Vsh of the power supply voltage V CC incoming to the input terminal 5, i B4 << I 5 <When I 1 Vsh = V BE1 + V 2 (R 1 + R 2 + R 3) / R 2 + R 1 It is represented by I 5 (9).

【0029】またここで、トランジスタQ1 のべース・
エミッタ間電圧VBE1 は VBE1 =Vgo(1−T/T0)+VBE01 (T/T0) (10) I5 =VBE4 /R5 (11) であるので(ただし、VBE01はT=T0 のときのトラン
ジスタQ1 のべース・エミッタ間電圧)、I5<<I1とす
ると、
Here, the base of the transistor Q 1
Since the emitter-to-emitter voltage V BE1 is V BE1 = Vgo (1−T / T 0 ) + V BE01 (T / T 0 ) (10) I 5 = V BE4 / R 5 (11) (where V BE01 is T = T 0 , base-emitter voltage of transistor Q 1 ), and I 5 << I 1

【0030】[0030]

【数1】 (Equation 1)

【0031】となる。## EQU1 ##

【0032】(14) 式において、R4(R1 +R2 +R3)
/R2 5 =r1 、( R1 +R2 +R3)/R2 =r2
おき、辺々を温度Tで偏微分すると、
In the equation (14), R 4 (R 1 + R 2 + R 3 )
/ R 2 R 5 = r 1 , (R 1 + R 2 + R 3 ) / R 2 = r 2

【0033】[0033]

【数2】 (Equation 2)

【0034】となる。## EQU1 ##

【0035】(15) 式は閾値電圧Vshの温度係数(∂V
sh/∂T)を示しており、r1,r2およびnの値により正
または負の任意の値を取り得る。したがって、(∂Vsh
/∂T)が零となるようにr1,r2およびnの値を設定す
れば、閾値電圧Vshが温度特性を持たないように構成す
ることができる。
The equation (15) shows the temperature coefficient of the threshold voltage Vsh (shV
sh / ∂T), and can take any positive or negative value depending on the values of r 1 , r 2 and n. Therefore, (∂Vsh
By setting the values of r 1 , r 2, and n so that /) T) becomes zero, the threshold voltage Vsh can be configured not to have a temperature characteristic.

【0036】すなわち、 Vgo(1+r1)=VBE01+r1BE04+ (r2kT0/q)ln(n) (16) ∴VBE01+r1BE04=Vgo(1+r1)− (r2kT0/q)ln(n) (17) なる条件を満足するように抵抗R1,R2,R3,R4,R5
値を選び、トランジスタQ4,5 のエミッタ接合面積比
nを設定することにより、閾値電圧Vshの温度係数(∂
Vsh/∂T)=0となる。
[0036] That is, Vgo (1 + r 1) = V BE01 + r 1 V BE04 + (r 2 kT 0 / q) ln (n) (16) ∴V BE01 + r 1 V BE04 = Vgo (1 + r 1) - (r 2 kT 0 / q) ln (n) (17) The values of the resistors R 1 , R 2 , R 3 , R 4 and R 5 are selected so as to satisfy the following condition, and the emitter junction area ratio of the transistors Q 4 and Q 5 is selected. By setting n, the temperature coefficient of the threshold voltage Vsh (∂
Vsh / ΔT) = 0.

【0037】ところで、T=T0 のときの閾値電圧Vsh
0は、(14) 式においてT=T0 とおくことにより Vsh0 =VBE01+r1BE04+ (r2kT0/q)ln(n) (18) で表される。
By the way, when T = T 0 , the threshold voltage Vsh
0 is represented by Vsh 0 = V BE01 + r 1 V BE04 + (r 2 kT 0 / q) ln (n) (18) by setting T = T 0 in equation (14).

【0038】ただし、上記実施例の回路においてI5が大
きくてI1に比べて無視出来ない場合には、 (9) 式にお
いて第3項R1I5 を考慮する必要がある。しかし、R3
>R 1 として設計すれば余り問題にならない。
However, in the circuit of the above embodiment, IFiveIs large
Kikute I1If it cannot be ignored compared to
And the third term R1IFiveNeed to be considered. But RThree
> R 1It does not matter much if it is designed as

【0039】このように本実施例によれば、電源電圧V
CCが変動したときにトランジスタQ 4,5 の出力が反転
する閾値電圧Vshの温度係数を、抵抗R1,R2,R3,R4,
5 およびトランジスタQ4,5のエミッタ接合面積比
nを選ぶことにより正または負の任意の値に設定するこ
とができる。勿論、上記のとおりこれを零とすることも
可能である。
As described above, according to the present embodiment, the power supply voltage V
CCChanges when the transistor Q Four,QFiveOutput is inverted
The temperature coefficient of the threshold voltage Vsh at which1, RTwo, RThree, RFour,
RFiveAnd transistor QFour,QFiveEmitter area ratio
can be set to any positive or negative value by selecting n.
Can be. Of course, as mentioned above,
It is possible.

【0040】これにより、環境温度が変化しても閾値電
圧Vshが変動することなく、電源電圧VCCの低下を電圧
検出回路6により安定に検出することが可能となる。電
圧検出回路6の検出出力は差動増幅器7により増幅され
て出力トランジスタQ12を駆動し、出力端子4にリセッ
ト信号が出力される。
[0040] Thus, without varying the threshold voltage Vsh even when the environmental temperature changes, it is possible to stably detected by the power supply voltage V CC voltage detecting circuit 6 the lowering of. The detection output of the voltage detection circuit 6 is amplified to drive the output transistor Q 12 by a differential amplifier 7, a reset signal is output to the output terminal 4.

【0041】なお、抵抗R1 による電圧降下R1I1 が上
記実施例中の抵抗R4 による電圧降下分R4I5 だけ大き
くなるよう抵抗R1 の値を設定すれば、抵抗R4 を短絡
して省略することができる。
[0041] Incidentally, if the voltage drop R 1 I 1 by the resistance R 1 is set to the value of the voltage drop R 4 I 5 only increases as the resistance R 1 by the resistance R 4 in the above embodiment, the resistor R 4 It can be short-circuited and omitted.

【0042】また、抵抗R4 を省略せずに抵抗R1 を省
略し、抵抗R2 を入力端子5に直接接続して電源電圧V
CCを分圧しても構わない。
Further, the resistor R 1 is omitted without omitting the resistor R 4 , and the resistor R 2 is directly connected to the input terminal 5 so that the power supply voltage V
CC may be divided.

【0043】次に、図2は本発明の第1実施例を適用し
たリセット回路の一例の回路図である。同図中、図1お
よび図4と同一構成部分には同一符号を付してある。図
2において、電圧検出回路6の出力には駆動回路8が接
続され、これにより出力回路3を駆動している。
Next, FIG. 2 is a circuit diagram of an example of a reset circuit to which the first embodiment of the present invention is applied. In the figure, the same components as those in FIGS. 1 and 4 are denoted by the same reference numerals. 2, a drive circuit 8 is connected to the output of the voltage detection circuit 6, and drives the output circuit 3.

【0044】駆動回路8は、トランジスタQ8,Q9 、抵
抗R10、およびコレクタの一部をべースに帰還されたマ
ルチコレクタトランジスタQ13, 14からなっている。
マルチコレクタトランジスタQ13のべースは、電圧検出
回路6のトランジスタQ5 のコレクタに接続されてい
る。
The drive circuit 8 is composed of transistors Q 8 and Q 9 , a resistor R 10 , and multi-collector transistors Q 13 and Q 14 whose collectors are partially fed back.
Multi-collector transistor Q 13 Nobesu is connected to the collector of the transistor Q 5 of the voltage detection circuit 6.

【0045】上記の構成により、抵抗R12を介して入力
端子5に入来する電源電圧VCCが閾値電圧Vshとなる
と、電圧検出回路6のトランジスタQ5 のコレクタ出力
電圧が反転しローレベルとなり、駆動回路8、出力回路
3を介して出力端子4にリセット信号が出力される。電
圧検出回路6は、(17) 式を満足するよう構成されてお
り、温度変化に対して閾値電圧Vshが変動することな
く、一定の閾値電圧Vshにおいて安定にCPU等のリセ
ットを行うことができる。
According to the above configuration, when the power supply voltage V CC input to the input terminal 5 via the resistor R 12 becomes the threshold voltage Vsh, the collector output voltage of the transistor Q 5 of the voltage detection circuit 6 is inverted to a low level. , A reset signal is output to the output terminal 4 via the drive circuit 8 and the output circuit 3. The voltage detection circuit 6 is configured to satisfy the expression (17), and can stably reset the CPU or the like at a constant threshold voltage Vsh without fluctuation of the threshold voltage Vsh with respect to a temperature change. .

【0046】また、図2において、トランジスタQ2
べース・コレクタを分離しトランジスタQ3 のべース・
コレクタを共通接続して、駆動回路8のマルチコレクタ
トランジスタQ13のべースを、電圧検出回路6のトラン
ジスタQ4 のコレクタ出力に接続すれば、出力端子4へ
の出力リセット信号の極性を上記と逆にすることができ
る。
[0046] Further, in FIG. 2, the transistor Q 3 Nobesu-separating transistor Q 2 Nobesu collector
And collectors connected in common, the multi-collector transistor Q 13 Nobesu drive circuit 8, when connected to the collector output of the transistor Q 4 of the voltage detection circuit 6, the polarity of the output reset signal to the output terminal 4 And can be reversed.

【0047】次に、図3は本発明の第2実施例の要部の
回路図である。同図の回路構成は、図1に示した電圧検
出回路と同様である。図3に示す電圧検出回路9は、ト
ランジスタQ4,5 の電流比を1:n1 とすると同時
に、トランジスタQ4,5 の定電流負荷であるトランジ
スタQ2,3 の電流比にもn2 :1の重み付けをして構
成した。
FIG. 3 is a circuit diagram of a main part of a second embodiment of the present invention. The circuit configuration in the figure is the same as the voltage detection circuit shown in FIG. Voltage detection circuit 9 shown in FIG. 3, the current ratio of the transistor Q 4, Q 5 1: and at the same time as n 1, the current ratio of the transistor Q 2, Q 3 to a constant-current load transistor Q 4, Q 5 Were also weighted with n 2 : 1.

【0048】この差動増幅器の平衡条件は IC4=n2Ic5 (20) となる。The balance condition of this differential amplifier is I C4 = n 2 I c5 (20).

【0049】また、トランジスタQ4,5 の入力オフセ
ット電圧は ΔVBE= (kT/q)ln(n1 2) (21) となり、第1実施例の場合と比べてln(n1 2/n) 倍
にできる。したがって、(5) 式において第1項 (V
BE4 4/R5)を小さくできるので、抵抗R5 による電流
分をトランジスタQ4 に多く流すことができる。
[0049] The input offset voltage of the transistor Q 4, Q 5 is ΔV BE = (kT / q) ln (n 1 n 2) (21) becomes, compared with the case of the first embodiment ln (n 1 n 2 / n) times. Therefore, the first term (V
BE4 R 4 / R 5 ) can be reduced, so that a large amount of current can be caused to flow through the transistor Q 4 by the resistor R 5 .

【0050】[0050]

【発明の効果】上述の如く本発明によれば、入力直流電
圧が正の値と負の値との和の値により任意の温度係数と
される所定値となったことを検出できるため、勿論この
所定値の温度係数を零に設定することもできて、環境温
度が変化しても入力直流電圧の変動を安定に検出出来る
特長がある。
As described above, according to the present invention, it is possible to detect that the input DC voltage has reached a predetermined value which is an arbitrary temperature coefficient based on the sum of a positive value and a negative value. The temperature coefficient of this predetermined value can be set to zero, and there is a feature that the fluctuation of the input DC voltage can be stably detected even if the environmental temperature changes.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】本発明の第1実施例を適用したリセット回路の
一例の回路図である。
FIG. 2 is a circuit diagram of an example of a reset circuit to which the first embodiment of the present invention is applied;

【図3】本発明の第2実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment of the present invention.

【図4】従来の電圧検出回路の一例を適用したリセット
回路の回路図である。
FIG. 4 is a circuit diagram of a reset circuit to which an example of a conventional voltage detection circuit is applied.

【符号の説明】[Explanation of symbols]

1,6,9 電圧検出回路 2,8 駆動回路 3 出力回路 4 出力端子 5 入力端子 7 差動増幅器 R1,…R5 抵抗 Q2,3,4,5 トランジスタ VCC 電源電圧 Vsh 閾値電圧1, 6, 9 voltage detection circuit 2 and 8 drive circuit 3 output circuit 4 output terminal 5 input terminal 7 differential amplifier R 1, ... R 5 resistance Q 2, Q 3, Q 4 , Q 5 transistor V CC supply voltage Vsh Threshold voltage

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力直流電圧を所定の分圧比に分圧する
分圧手段と、該分圧手段よりの第1の分圧電圧がベース
に入力される第1のトランジスタと、該第1のトランジ
スタとエミッタを共通接続され該第1のトランジスタと
べース・エミッタ間電圧が異なる第2のトランジスタと
を具備し、 該分圧手段よりの第2の分圧電圧を該第2のトランジス
タのべースに入力して、前記入力直流電圧が所定値とな
ったときに前記第1及び第2のトランジスタのべース入
力電圧の差の電圧が前記第1及び第2のトランジスタ夫
々のべース・エミッタ間電圧の差の電圧となり、前記入
力直流電圧が所定値となったことを検出する電圧検出回
路において、 一端に前記第2の分圧電圧が付与され他端を前記第2の
トランジスタのべースに接続された第1の抵抗と、前記
第2のトランジスタのべース・エミッタ間に接続された
第2の抵抗とを具備し、前記分圧比と、前記第1及び第2のトランジスタ夫々の
べース・エミッタ間電圧と、前記第1及び第2の抵抗夫
々の抵抗値とを設定することにより、前記所定値に設定
するとともに、前記所定値の温度係数が零となるように
する ことを特徴とする電圧検出回路。
1. A voltage dividing means for dividing an input DC voltage into a predetermined voltage dividing ratio, a first transistor to which a first divided voltage from the voltage dividing means is inputted to a base, and a first transistor And a second transistor having an emitter commonly connected and having a first transistor and a second transistor having a different base-emitter voltage, wherein a second divided voltage from the voltage dividing means is applied to a base of the second transistor. When the input DC voltage reaches a predetermined value, the voltage of the difference between the base input voltages of the first and second transistors is changed to the base voltage of each of the first and second transistors. A voltage detection circuit that detects that the input DC voltage has reached a predetermined value, the second divided voltage being applied to one end, and the other end of the second transistor being connected to the second transistor; A first resistor connected to the base, It said second second; and a resistor connected between to database emitter of the transistor, and the voltage dividing ratio, the people said first and second transistors respectively
A base-emitter voltage and the first and second resistors
Set to the predetermined value by setting various resistance values
So that the temperature coefficient of the predetermined value becomes zero.
A voltage detection circuit.
JP24759691A 1991-09-26 1991-09-26 Voltage detection circuit Expired - Fee Related JP3218641B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24759691A JP3218641B2 (en) 1991-09-26 1991-09-26 Voltage detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24759691A JP3218641B2 (en) 1991-09-26 1991-09-26 Voltage detection circuit

Publications (2)

Publication Number Publication Date
JPH0587840A JPH0587840A (en) 1993-04-06
JP3218641B2 true JP3218641B2 (en) 2001-10-15

Family

ID=17165865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24759691A Expired - Fee Related JP3218641B2 (en) 1991-09-26 1991-09-26 Voltage detection circuit

Country Status (1)

Country Link
JP (1) JP3218641B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142023B2 (en) 2003-04-02 2006-11-28 Rohm Co., Ltd. Voltage detection circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5763970B2 (en) * 2011-05-17 2015-08-12 ローム株式会社 Voltage detection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142023B2 (en) 2003-04-02 2006-11-28 Rohm Co., Ltd. Voltage detection circuit

Also Published As

Publication number Publication date
JPH0587840A (en) 1993-04-06

Similar Documents

Publication Publication Date Title
US4578633A (en) Constant current source circuit
JPH0661432A (en) Semiconductor device
EP0181017A1 (en) Simulated transistor/diode
JP3218641B2 (en) Voltage detection circuit
EP0513928B1 (en) Constant voltage circuit
JPH0334026B2 (en)
EP0343731B1 (en) Unity-gain current-limiting circuit
JP2745610B2 (en) Low voltage reference power supply circuit
JP2643133B2 (en) Stabilized power supply circuit
US6316995B1 (en) Input stage for constant gm amplifier circuit and method
JP3343920B2 (en) Voltage detection circuit
JP2574200Y2 (en) Voltage comparison circuit
JPS6139880A (en) Speed controller of dc motor
JP2893774B2 (en) Semiconductor integrated circuit device
JPS58194417A (en) Diode
JPH0624298B2 (en) Current amplifier circuit
JPH0666648B2 (en) Hysteresis comparator
JPH07336200A (en) Comparison circuit
US20040263215A1 (en) Voltage detector
JPS632888Y2 (en)
JP3158449B2 (en) Voltage detection circuit
JP2705168B2 (en) Voltage follower circuit
JP3082247B2 (en) Constant voltage circuit
JPH0742145Y2 (en) Voltage monitoring circuit
JPH022545B2 (en)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees