JP3217990B2 - 制御装置 - Google Patents
制御装置Info
- Publication number
- JP3217990B2 JP3217990B2 JP13455497A JP13455497A JP3217990B2 JP 3217990 B2 JP3217990 B2 JP 3217990B2 JP 13455497 A JP13455497 A JP 13455497A JP 13455497 A JP13455497 A JP 13455497A JP 3217990 B2 JP3217990 B2 JP 3217990B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital signal
- failure determination
- determination data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Regulation And Control Of Combustion (AREA)
- Control By Computers (AREA)
- Testing And Monitoring For Control Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＰＵ上で動作す
る制御機構により制御対象の制御処理を実行する制御装
置に関し、特に、ＣＰＵの故障発生や、制御対象の状態
を検出するセンサの故障発生を、包括的かつ正確に検出
できるようにする制御装置に関する。
る制御機構により制御対象の制御処理を実行する制御装
置に関し、特に、ＣＰＵの故障発生や、制御対象の状態
を検出するセンサの故障発生を、包括的かつ正確に検出
できるようにする制御装置に関する。
【０００２】
【従来の技術】燃焼制御装置などのような制御装置で
は、最近、高度の制御処理を実現するために、ＣＰＵ上
で動作するプログラムに従って、制御対象を制御する構
成を採っている。
は、最近、高度の制御処理を実現するために、ＣＰＵ上
で動作するプログラムに従って、制御対象を制御する構
成を採っている。
【０００３】一方、ＣＰＵは、その性格上、暴走するこ
とが避けられない。ＣＰＵが暴走すると、制御対象に対
して異常な制御処理を実行してしまうことで、極めて危
険な事態が発生する。
とが避けられない。ＣＰＵが暴走すると、制御対象に対
して異常な制御処理を実行してしまうことで、極めて危
険な事態が発生する。
【０００４】これから、ＣＰＵ上で動作するプログラム
により制御対象を制御する構成を採る制御装置では、Ｃ
ＰＵの暴走発生を正確に検出できるようにしていく必要
がある。
により制御対象を制御する構成を採る制御装置では、Ｃ
ＰＵの暴走発生を正確に検出できるようにしていく必要
がある。
【０００５】従来の制御装置では、ＣＰＵの出力するウ
オッチドック信号（プログラムが正常動作するときに周
期性を示し、正常動作できないときに非周期性を示す信
号）を、フェールセーフ機能を持つハードウェア回路で
監視する構成を採って、そのウオッチドック信号が正規
の周期を示すのか否かを検出することで、制御装置の備
えるＣＰＵに暴走が発生したのか否かを検出する構成を
採っている。
オッチドック信号（プログラムが正常動作するときに周
期性を示し、正常動作できないときに非周期性を示す信
号）を、フェールセーフ機能を持つハードウェア回路で
監視する構成を採って、そのウオッチドック信号が正規
の周期を示すのか否かを検出することで、制御装置の備
えるＣＰＵに暴走が発生したのか否かを検出する構成を
採っている。
【０００６】
【発明が解決しようとする課題】確かに、この従来技術
に従っていると、制御装置の備えるＣＰＵの暴走は検出
できるので、ＣＰＵの暴走に原因する危険な制御処理の
実行を防止できることになる。
に従っていると、制御装置の備えるＣＰＵの暴走は検出
できるので、ＣＰＵの暴走に原因する危険な制御処理の
実行を防止できることになる。
【０００７】しかるに、制御対象に対して異常な制御処
理を実行しないようにするためには、ＣＰＵのみなら
ず、制御対象の状態を検出するセンサについても、故障
が発生したのか否かを検出していく必要がある。
理を実行しないようにするためには、ＣＰＵのみなら
ず、制御対象の状態を検出するセンサについても、故障
が発生したのか否かを検出していく必要がある。
【０００８】これに対して、従来技術では、制御対象の
状態を検出するセンサについては、ＣＰＵとは別に、セ
ンサの特性を利用した方法を使って、センサに故障が発
生したのか否かを検出する構成を採っている。
状態を検出するセンサについては、ＣＰＵとは別に、セ
ンサの特性を利用した方法を使って、センサに故障が発
生したのか否かを検出する構成を採っている。
【０００９】しかしながら、故障発生の検出回路にも故
障が発生することが避けられない。これから、従来技術
のように個別的な検出構成に従って、制御装置の故障発
生を検出する構成を採っていると、制御装置に接続され
るセンサも含めて見た場合に、高精度の故障検出が実現
できていないという問題点があった。
障が発生することが避けられない。これから、従来技術
のように個別的な検出構成に従って、制御装置の故障発
生を検出する構成を採っていると、制御装置に接続され
るセンサも含めて見た場合に、高精度の故障検出が実現
できていないという問題点があった。
【００１０】本発明はかかる事情に鑑みてなされたもの
であって、ＣＰＵの故障発生や、制御対象の状態を検出
するセンサの故障発生を、包括的かつ正確に検出できる
ようにする新たな制御装置の提供を目的とする。
であって、ＣＰＵの故障発生や、制御対象の状態を検出
するセンサの故障発生を、包括的かつ正確に検出できる
ようにする新たな制御装置の提供を目的とする。
【００１１】
【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、１は本発明を具備する制御装置であ
って、制御対象から入手される２つ以上の検出値を使っ
て、制御対象が所望の状態になるように制御するもので
ある。
を図示する。図中、１は本発明を具備する制御装置であ
って、制御対象から入手される２つ以上の検出値を使っ
て、制御対象が所望の状態になるように制御するもので
ある。
【００１２】この制御装置１は、ＣＰＵ上で動作する制
御機構１０と、ＣＰＵとは別に用意される第１の変換手
段１１と、ＣＰＵとは別に用意されるメモリ手段１２
と、ＣＰＵとは別に用意される生成手段１３と、ＣＰＵ
とは別に用意される設定手段１４と、ＣＰＵとは別に用
意される第２の変換手段１５と、ＣＰＵとは別に用意さ
れる比較手段１６と、ＣＰＵとは別に用意される検出手
段１７とを備える。
御機構１０と、ＣＰＵとは別に用意される第１の変換手
段１１と、ＣＰＵとは別に用意されるメモリ手段１２
と、ＣＰＵとは別に用意される生成手段１３と、ＣＰＵ
とは別に用意される設定手段１４と、ＣＰＵとは別に用
意される第２の変換手段１５と、ＣＰＵとは別に用意さ
れる比較手段１６と、ＣＰＵとは別に用意される検出手
段１７とを備える。
【００１３】制御機構１０は、ＣＰＵ上で動作するプロ
グラムから構成され、制御対象から入手される２つ以上
の検出値を使って、制御対象が所望の状態になるように
制御する。
グラムから構成され、制御対象から入手される２つ以上
の検出値を使って、制御対象が所望の状態になるように
制御する。
【００１４】第１の変換手段１１は、制御対象から入手
される検出値のいずれか１つをディジタル信号に変換す
る。メモリ手段１２は、アドレスに対応付けて、第１の
変換手段１１に入力される検出値に対応付けて定義され
て、第１の変換手段１１に入力されない検出値の上下限
値となる故障判定用データを格納する。このメモリ手段
１２は、異なるアドレス位置に同一データを複数格納す
る形態に従いつつ、故障判定用データを格納することが
ある。
される検出値のいずれか１つをディジタル信号に変換す
る。メモリ手段１２は、アドレスに対応付けて、第１の
変換手段１１に入力される検出値に対応付けて定義され
て、第１の変換手段１１に入力されない検出値の上下限
値となる故障判定用データを格納する。このメモリ手段
１２は、異なるアドレス位置に同一データを複数格納す
る形態に従いつつ、故障判定用データを格納することが
ある。
【００１５】生成手段１３は、メモリ手段１２に格納さ
れる同一の故障判定用データの周期出力用に用意される
周期的なディジタル信号を生成する。設定手段１４は、
設定値に応じたディジタル信号を出力する。
れる同一の故障判定用データの周期出力用に用意される
周期的なディジタル信号を生成する。設定手段１４は、
設定値に応じたディジタル信号を出力する。
【００１６】第２の変換手段１５は、ＣＰＵの発生する
２つの信号値をとる周期的なディジタル信号と、第１の
変換手段１１の出力するディジタル信号とで定義される
アドレス（更に、生成手段１３や設定手段１４の出力す
るディジタル信号をマージすることで定義されるアドレ
スのこともある）の入力に応答して、メモリ手段１２か
ら周期出力される上下限値をなす２つの故障判定用デー
タをアナログ信号に変換する。
２つの信号値をとる周期的なディジタル信号と、第１の
変換手段１１の出力するディジタル信号とで定義される
アドレス（更に、生成手段１３や設定手段１４の出力す
るディジタル信号をマージすることで定義されるアドレ
スのこともある）の入力に応答して、メモリ手段１２か
ら周期出力される上下限値をなす２つの故障判定用デー
タをアナログ信号に変換する。
【００１７】比較手段１６は、第２の変換手段１５の出
力する出力信号と、第１の変換手段１１に入力されない
検出値とを比較する。検出手段１７は、比較手段１６の
出力する出力信号が規定の周期を示すのか否かを検出す
る。
力する出力信号と、第１の変換手段１１に入力されない
検出値とを比較する。検出手段１７は、比較手段１６の
出力する出力信号が規定の周期を示すのか否かを検出す
る。
【００１８】このように構成される本発明の制御装置１
では、ＣＰＵ上で動作する制御機構１０が、制御対象か
ら入手される２つ以上の検出値を使って制御対象を制御
するときにあって、第１の変換手段１１は、その入手さ
れる検出値の内のいずれか１つをディジタル信号に変換
する。
では、ＣＰＵ上で動作する制御機構１０が、制御対象か
ら入手される２つ以上の検出値を使って制御対象を制御
するときにあって、第１の変換手段１１は、その入手さ
れる検出値の内のいずれか１つをディジタル信号に変換
する。
【００１９】メモリ手段１２は、この第１の変換手段１
１の出力するディジタル信号と、ＣＰＵの発生する２つ
の信号値をとる周期的なディジタル信号とで定義される
アドレスを入力として、そのアドレスの指す２つの故障
判定用データを周期的に出力する。
１の出力するディジタル信号と、ＣＰＵの発生する２つ
の信号値をとる周期的なディジタル信号とで定義される
アドレスを入力として、そのアドレスの指す２つの故障
判定用データを周期的に出力する。
【００２０】このメモリ手段１２の周期出力する２つの
故障判定用データを受けて、第２の変換手段１５は、そ
の周期出力される故障判定用データをアナログ信号に変
換し、これを受けて、比較手段１６は、第２の変換手段
１５の周期出力する故障判定用データと、第１の変換手
段１２に入力されない検出値とを比較する。
故障判定用データを受けて、第２の変換手段１５は、そ
の周期出力される故障判定用データをアナログ信号に変
換し、これを受けて、比較手段１６は、第２の変換手段
１５の周期出力する故障判定用データと、第１の変換手
段１２に入力されない検出値とを比較する。
【００２１】メモリ手段１２から周期出力される２つの
故障判定用データは、第１の変換手段１１に入力されな
い検出値の上下限値を示すように設定されており、これ
から、比較手段１６は、ＣＰＵが正常であるとともに、
検出値を入力してくるセンサが正常であるときには、規
定の周期を持つ信号を出力し、ＣＰＵやそのセンサが故
障であるときには、その信号を出力しないように処理す
る。
故障判定用データは、第１の変換手段１１に入力されな
い検出値の上下限値を示すように設定されており、これ
から、比較手段１６は、ＣＰＵが正常であるとともに、
検出値を入力してくるセンサが正常であるときには、規
定の周期を持つ信号を出力し、ＣＰＵやそのセンサが故
障であるときには、その信号を出力しないように処理す
る。
【００２２】これから、検出手段１７は、比較手段１６
の出力する出力信号が規定の周期を示すのか否かを検出
することで、ＣＰＵや、検出値を入力してくるセンサに
故障が発生したのか否かを検出する。
の出力する出力信号が規定の周期を示すのか否かを検出
することで、ＣＰＵや、検出値を入力してくるセンサに
故障が発生したのか否かを検出する。
【００２３】このようにして、本発明の制御装置１で
は、ＣＰＵの発生するウオッチドック信号などを使っ
て、例えば、ウオッチドック信号がローレベルを示すと
きには、図２に示すように、第１の変換手段１１に入力
されない検出値の下限値となる故障判定用データをメモ
リ手段１２から出力し、ウオッチドック信号がハイレベ
ルを示すときには、図３に示すように、第１の変換手段
１１に入力されない検出値の上限値となる故障判定用デ
ータをメモリ手段１２からする構成を採って、その周期
出力される２つの上下限値と、第１の変換手段１１に入
力されない検出値とを比較することで、ＣＰＵや検出値
を入力してくるセンサに故障が発生したのか否かを検出
する構成を採る。
は、ＣＰＵの発生するウオッチドック信号などを使っ
て、例えば、ウオッチドック信号がローレベルを示すと
きには、図２に示すように、第１の変換手段１１に入力
されない検出値の下限値となる故障判定用データをメモ
リ手段１２から出力し、ウオッチドック信号がハイレベ
ルを示すときには、図３に示すように、第１の変換手段
１１に入力されない検出値の上限値となる故障判定用デ
ータをメモリ手段１２からする構成を採って、その周期
出力される２つの上下限値と、第１の変換手段１１に入
力されない検出値とを比較することで、ＣＰＵや検出値
を入力してくるセンサに故障が発生したのか否かを検出
する構成を採る。
【００２４】これにより、ＣＰＵに依らずに、ＣＰＵや
検出値を入力してくるセンサに故障が発生したのか否か
を包括的に検出できるようになる。この構成を採るとき
にあって、生成手段１３が設けられるときには、生成手
段１３は、メモリ手段１２に格納される同一の故障判定
用データの周期出力用に用意される周期的なディジタル
信号を生成してメモリ手段１２のアドレス端子に入力す
るので、上限値となる故障判定用データを出力するモー
ドに入ると、メモリ手段１２の別々のアドレス位置に格
納される同一の上限値が周期出力され、また、下限値と
なる故障判定用データを出力するモードに入ると、メモ
リ手段１２の別々のアドレス位置に格納される同一の下
限値が周期出力されることになるので、メモリ手段１２
に格納される故障判定用データが化けるようなことがあ
っても、その影響を小さく抑えて、ＣＰＵや検出値を入
力してくるセンサに故障が発生したのか否かを正確に検
出できるようになる。
検出値を入力してくるセンサに故障が発生したのか否か
を包括的に検出できるようになる。この構成を採るとき
にあって、生成手段１３が設けられるときには、生成手
段１３は、メモリ手段１２に格納される同一の故障判定
用データの周期出力用に用意される周期的なディジタル
信号を生成してメモリ手段１２のアドレス端子に入力す
るので、上限値となる故障判定用データを出力するモー
ドに入ると、メモリ手段１２の別々のアドレス位置に格
納される同一の上限値が周期出力され、また、下限値と
なる故障判定用データを出力するモードに入ると、メモ
リ手段１２の別々のアドレス位置に格納される同一の下
限値が周期出力されることになるので、メモリ手段１２
に格納される故障判定用データが化けるようなことがあ
っても、その影響を小さく抑えて、ＣＰＵや検出値を入
力してくるセンサに故障が発生したのか否かを正確に検
出できるようになる。
【００２５】また、この構成を採るときにあって、設定
手段１４が設けられるときには、設定手段１４は、設定
値に応じたディジタル信号を生成してメモリ手段１２の
アドレス端子に入力するので、検出値を入力しているセ
ンサの種類が変わるときには、それに応じた故障判定用
データを用いることができるようになるので、ＣＰＵや
検出値を入力してくるセンサに故障が発生したのか否か
を正確に検出できるようになる。
手段１４が設けられるときには、設定手段１４は、設定
値に応じたディジタル信号を生成してメモリ手段１２の
アドレス端子に入力するので、検出値を入力しているセ
ンサの種類が変わるときには、それに応じた故障判定用
データを用いることができるようになるので、ＣＰＵや
検出値を入力してくるセンサに故障が発生したのか否か
を正確に検出できるようになる。
【００２６】このように、本発明の制御装置１によれ
ば、ＣＰＵ上で動作する制御機構１０を使って、制御対
象が所望の状態になるように制御する構成を採るときに
あって、ＣＰＵの故障発生や、制御対象の状態を検出す
るセンサの故障発生を、包括的かつ正確に検出できるよ
うになる。
ば、ＣＰＵ上で動作する制御機構１０を使って、制御対
象が所望の状態になるように制御する構成を採るときに
あって、ＣＰＵの故障発生や、制御対象の状態を検出す
るセンサの故障発生を、包括的かつ正確に検出できるよ
うになる。
【００２７】
【発明の実施の形態】以下、燃焼制御装置に適用した実
施の形態に従って本発明を詳細に説明する。図４に、本
発明の適用される燃焼制御系のシステム構成の一例を図
示する。
施の形態に従って本発明を詳細に説明する。図４に、本
発明の適用される燃焼制御系のシステム構成の一例を図
示する。
【００２８】この燃焼制御系は、ガスを燃焼するバーナ
３０と、バーナ３０が燃焼しているのか否かを検出する
火炎検出センサ３１と、バーナ３０を点火するイグナイ
タ３２と、バーナ３０に供給するガスの流量を調整する
ガス用比例弁３３と、バーナ３０に供給する空気の流量
を調整する空気用比例弁３４と、ガス用比例弁３３に供
給するガスの圧力を調整するメイン圧力調整弁３５と、
バーナ３０のパイロットバーナに供給する点火用ガスの
圧力を調整するパイロット圧力調整弁３６と、ガス用比
例弁３３に供給するガスを遮断するデュアル構成のメイ
ン遮断弁３７と、バーナ３０に供給する点火用ガスを遮
断するデュアル構成のパイロット遮断弁３８と、バーナ
３０に供給するガスの流量を検出するガス用流量センサ
３９と、バーナ３０に供給する空気の流量を検出する空
気用流量センサ４０と、バーナ３０に空気を供給するブ
ロア４１と、燃焼制御系の制御処理を司る本発明を具備
する燃焼制御装置４２と、制御対象の温度値とそれに対
する設定温度値とから燃焼制御装置４２に対して熱要求
を発行する温度調節器４３とで構成されている。
３０と、バーナ３０が燃焼しているのか否かを検出する
火炎検出センサ３１と、バーナ３０を点火するイグナイ
タ３２と、バーナ３０に供給するガスの流量を調整する
ガス用比例弁３３と、バーナ３０に供給する空気の流量
を調整する空気用比例弁３４と、ガス用比例弁３３に供
給するガスの圧力を調整するメイン圧力調整弁３５と、
バーナ３０のパイロットバーナに供給する点火用ガスの
圧力を調整するパイロット圧力調整弁３６と、ガス用比
例弁３３に供給するガスを遮断するデュアル構成のメイ
ン遮断弁３７と、バーナ３０に供給する点火用ガスを遮
断するデュアル構成のパイロット遮断弁３８と、バーナ
３０に供給するガスの流量を検出するガス用流量センサ
３９と、バーナ３０に供給する空気の流量を検出する空
気用流量センサ４０と、バーナ３０に空気を供給するブ
ロア４１と、燃焼制御系の制御処理を司る本発明を具備
する燃焼制御装置４２と、制御対象の温度値とそれに対
する設定温度値とから燃焼制御装置４２に対して熱要求
を発行する温度調節器４３とで構成されている。
【００２９】図５に、燃焼制御装置４２の装置構成を図
示する。この図に示すように、燃焼制御装置４２は、ガ
ス用流量センサ３９及び空気用流量センサ４０の検出値
に従って、ガス用比例弁３３及び空気用比例弁３４を制
御することで空燃比を制御するなどの燃焼制御処理を実
行する燃焼制御機構５０と、燃焼制御機構５０やガス用
流量センサ３９や空気用流量センサ４０の故障発生を検
出する故障検出回路６０とを備える。
示する。この図に示すように、燃焼制御装置４２は、ガ
ス用流量センサ３９及び空気用流量センサ４０の検出値
に従って、ガス用比例弁３３及び空気用比例弁３４を制
御することで空燃比を制御するなどの燃焼制御処理を実
行する燃焼制御機構５０と、燃焼制御機構５０やガス用
流量センサ３９や空気用流量センサ４０の故障発生を検
出する故障検出回路６０とを備える。
【００３０】この燃焼制御機構５０は、プログラム構成
に従って燃焼制御処理を実行するものであり、ＣＰＵ５
１と、ＣＰＵ５１上で走行する燃焼制御プログラム５２
と、インタフェース回路５３とで構成されている。
に従って燃焼制御処理を実行するものであり、ＣＰＵ５
１と、ＣＰＵ５１上で走行する燃焼制御プログラム５２
と、インタフェース回路５３とで構成されている。
【００３１】このＣＰＵ５１が暴走すると、極めて危険
な状態に陥ることになる。同様に、ガス用流量センサ３
９や空気用流量センサ４０が故障すると、極めて危険な
状態に陥ることになる。これから、このＣＰＵ５１の暴
走や、ガス用流量センサ３９や空気用流量センサ４０の
故障を検出する故障検出回路６０を備える構成を採って
いる。
な状態に陥ることになる。同様に、ガス用流量センサ３
９や空気用流量センサ４０が故障すると、極めて危険な
状態に陥ることになる。これから、このＣＰＵ５１の暴
走や、ガス用流量センサ３９や空気用流量センサ４０の
故障を検出する故障検出回路６０を備える構成を採って
いる。
【００３２】図６及び図７に、故障検出回路６０の一実
施例を図示する。故障検出回路６０は、図６に示すよう
に、ガス用流量センサ３９の検出するガス流量（アナロ
グの電圧値で示される）を入力するガス流量入力回路６
１と、空気用流量センサ４０の検出する空気流量（アナ
ログの電圧値で示される）を入力する空気流量入力回路
６２とを備えている。
施例を図示する。故障検出回路６０は、図６に示すよう
に、ガス用流量センサ３９の検出するガス流量（アナロ
グの電圧値で示される）を入力するガス流量入力回路６
１と、空気用流量センサ４０の検出する空気流量（アナ
ログの電圧値で示される）を入力する空気流量入力回路
６２とを備えている。
【００３３】この空気流量入力回路６２の入力する空気
流量は、図７に示すように、分周回路６３の発生するス
タート信号に従ってＡ／Ｄ変換動作に入るＡ／Ｄ変換器
６４に入力されることで、ディジタル信号に変換され
て、メモリ６５のアドレス入力端子に入力される。
流量は、図７に示すように、分周回路６３の発生するス
タート信号に従ってＡ／Ｄ変換動作に入るＡ／Ｄ変換器
６４に入力されることで、ディジタル信号に変換され
て、メモリ６５のアドレス入力端子に入力される。
【００３４】このメモリ６５には、図８に示すように、
空気流量に対応付けられるアドレスに対応付けて、ガス
用流量センサ３９の検出するガス流量の上下限値となる
故障判定用データが格納されている。ここで、この故障
判定用データは、メモリ６５に格納されていることか
ら、任意の関数形態に従う複雑なものとすることが可能
である。
空気流量に対応付けられるアドレスに対応付けて、ガス
用流量センサ３９の検出するガス流量の上下限値となる
故障判定用データが格納されている。ここで、この故障
判定用データは、メモリ６５に格納されていることか
ら、任意の関数形態に従う複雑なものとすることが可能
である。
【００３５】このメモリ６５に格納される故障判定用デ
ータは、図９（ａ）に示すように、ガス用流量センサ３
９及び空気用流量センサ４０の種別に合わせて複数用意
され、更に、この各種別の故障判定用データは、図９
（ｂ）に示すように、同一の故障判定用データで定義さ
れる第１位と第２位という故障判定用データで構成さ
れ、更に、この第１位と第２位の各故障判定用データ
は、図９（ｃ）に示すように、上限値となる故障判定用
データと下限値となる故障判定用データとで構成されて
いる。
ータは、図９（ａ）に示すように、ガス用流量センサ３
９及び空気用流量センサ４０の種別に合わせて複数用意
され、更に、この各種別の故障判定用データは、図９
（ｂ）に示すように、同一の故障判定用データで定義さ
れる第１位と第２位という故障判定用データで構成さ
れ、更に、この第１位と第２位の各故障判定用データ
は、図９（ｃ）に示すように、上限値となる故障判定用
データと下限値となる故障判定用データとで構成されて
いる。
【００３６】上限値の故障判定用データと下限値の故障
判定用データのいずれを選択するのかは、メモリ６５へ
のアドレスとして用いられるＣＰＵ５１の発生するウオ
ッチドック信号に従って実行される。すなわち、例え
ば、ウオッチドック信号がローレベルを示すときには、
下限値の故障判定用データが選択されて出力され、ウオ
ッチドック信号がハイレベルを示すときには、上限値の
故障判定用データが選択されて出力されることになる。
判定用データのいずれを選択するのかは、メモリ６５へ
のアドレスとして用いられるＣＰＵ５１の発生するウオ
ッチドック信号に従って実行される。すなわち、例え
ば、ウオッチドック信号がローレベルを示すときには、
下限値の故障判定用データが選択されて出力され、ウオ
ッチドック信号がハイレベルを示すときには、上限値の
故障判定用データが選択されて出力されることになる。
【００３７】また、第１位の故障判定用データと第２位
の故障判定用データのいずれを選択するのかは、メモリ
６５へのアドレスとして用いられる分周回路６３の発生
する周期信号（以下、モード信号と称する）に従って実
行される。すなわち、例えば、モード信号がハイレベル
を示すときには、第１位の故障判定用データが選択され
て出力され、モード信号がローレベルを示すときには、
第２位の故障判定用データが選択されて出力されること
になる。
の故障判定用データのいずれを選択するのかは、メモリ
６５へのアドレスとして用いられる分周回路６３の発生
する周期信号（以下、モード信号と称する）に従って実
行される。すなわち、例えば、モード信号がハイレベル
を示すときには、第１位の故障判定用データが選択され
て出力され、モード信号がローレベルを示すときには、
第２位の故障判定用データが選択されて出力されること
になる。
【００３８】また、どの種別の故障判定用データを選択
するのかは、メモリ６５へのアドレスとして用いられる
ディップスイッチ６６の発生する設定値信号に従って実
行される。
するのかは、メモリ６５へのアドレスとして用いられる
ディップスイッチ６６の発生する設定値信号に従って実
行される。
【００３９】なお、メモリ６５は、分周回路６３の発生
する周期信号に従ってアウトプットイネーブル状態に設
定される。このようにしてメモリ６５から出力される故
障判定用データは、分周回路６３の発生する周期信号に
従って、ラッチ回路６７にラッチされ、Ｄ／Ａ変換回路
６８で、アナログ信号に変換されてから、図６に示すよ
うに、比較回路６９に入力される。
する周期信号に従ってアウトプットイネーブル状態に設
定される。このようにしてメモリ６５から出力される故
障判定用データは、分周回路６３の発生する周期信号に
従って、ラッチ回路６７にラッチされ、Ｄ／Ａ変換回路
６８で、アナログ信号に変換されてから、図６に示すよ
うに、比較回路６９に入力される。
【００４０】ここで、このＤ／Ａ変換回路６８は、ラッ
チ回路６７と組み合わされることで、図１０に示すよう
な回路を構成して、これにより、８ビット構成のもので
説明するならば、１ビットの増加に対して、（１／２５
６）×Ｖccずつ出力を増加させていくことで、ディジタ
ル信号からアナログ信号への変換を実行する。
チ回路６７と組み合わされることで、図１０に示すよう
な回路を構成して、これにより、８ビット構成のもので
説明するならば、１ビットの増加に対して、（１／２５
６）×Ｖccずつ出力を増加させていくことで、ディジタ
ル信号からアナログ信号への変換を実行する。
【００４１】Ｄ／Ａ変換回路６８の出力信号を受け取る
比較回路６９は、ガス流量入力回路６１の入力するガス
流量と、Ｄ／Ａ変換回路６８の出力信号とを比較して、
ガス流量入力回路６１の入力するガス流量の方が大きい
ときにはハイレベルを出力し、小さいときにはローレベ
ルを出力するコンパレータＣＭＰと、コンパレータＣＭ
Ｐがハイレベルを出力するときにＯＮ動作し、ローレベ
ルを出力するときにＯＦＦ動作する出力トランジスタＱ
１とで構成される。
比較回路６９は、ガス流量入力回路６１の入力するガス
流量と、Ｄ／Ａ変換回路６８の出力信号とを比較して、
ガス流量入力回路６１の入力するガス流量の方が大きい
ときにはハイレベルを出力し、小さいときにはローレベ
ルを出力するコンパレータＣＭＰと、コンパレータＣＭ
Ｐがハイレベルを出力するときにＯＮ動作し、ローレベ
ルを出力するときにＯＦＦ動作する出力トランジスタＱ
１とで構成される。
【００４２】比較回路６９の後段に接続される検出回路
７０は、比較回路６９の出力トランジスタＱ１がＯＮ動
作するときにＯＦＦ動作し、ＯＦＦ動作するときにＯＮ
動作するトランジスタＱ２と、比較回路６９の出力トラ
ンジスタＱ１がＯＮ動作するときにＯＮ動作し、ＯＦＦ
動作するときにＯＦＦ動作するトランジスタＱ３と、リ
レーＫ１と、トランジスタＱ２がＯＮ動作するときに、
ダイオードＤ１を介して充電するとともに、トランジス
タＱ３がＯＮ動作するときに、ダイオードＤ２・リレー
Ｋ１を介して放電するコンデンサＣ１と、トランジスタ
Ｑ３がＯＮ動作するときに、ダイオードＤ２を介してコ
ンデンサＣ１の電荷を充電するとともに、トランジスタ
Ｑ３がＯＦＦ動作するときに、リレーＫ１を介して放電
するコンデンサＣ２とで構成される。
７０は、比較回路６９の出力トランジスタＱ１がＯＮ動
作するときにＯＦＦ動作し、ＯＦＦ動作するときにＯＮ
動作するトランジスタＱ２と、比較回路６９の出力トラ
ンジスタＱ１がＯＮ動作するときにＯＮ動作し、ＯＦＦ
動作するときにＯＦＦ動作するトランジスタＱ３と、リ
レーＫ１と、トランジスタＱ２がＯＮ動作するときに、
ダイオードＤ１を介して充電するとともに、トランジス
タＱ３がＯＮ動作するときに、ダイオードＤ２・リレー
Ｋ１を介して放電するコンデンサＣ１と、トランジスタ
Ｑ３がＯＮ動作するときに、ダイオードＤ２を介してコ
ンデンサＣ１の電荷を充電するとともに、トランジスタ
Ｑ３がＯＦＦ動作するときに、リレーＫ１を介して放電
するコンデンサＣ２とで構成される。
【００４３】このように構成される故障検出回路６０で
は、空気流量入力回路６２は、空気用流量センサ４０の
検出する空気流量を入力すると、これをＡ／Ｄ変換器６
４に出力する。
は、空気流量入力回路６２は、空気用流量センサ４０の
検出する空気流量を入力すると、これをＡ／Ｄ変換器６
４に出力する。
【００４４】このとき、分周回路６３は、クロック信号
を分周することで規定の周期を持つＡ／Ｄ変換指示のス
タート信号を生成して、Ａ／Ｄ変換器６４に与え、この
スタート信号を受けて、Ａ／Ｄ変換器６４は、そのスタ
ート信号の示す周期に従って、空気流量入力回路６２か
ら入力される空気流量をディジタル信号に変換して、メ
モリ６５のアドレス端子に出力する。
を分周することで規定の周期を持つＡ／Ｄ変換指示のス
タート信号を生成して、Ａ／Ｄ変換器６４に与え、この
スタート信号を受けて、Ａ／Ｄ変換器６４は、そのスタ
ート信号の示す周期に従って、空気流量入力回路６２か
ら入力される空気流量をディジタル信号に変換して、メ
モリ６５のアドレス端子に出力する。
【００４５】一方、分周回路６３は、Ａ／Ｄ変換指示の
スタート信号よりも遅い周期を持つモード信号を生成し
て、メモリ６５のアドレス端子に入力する。更に、メモ
リ６５のアドレス端子には、ディップスイッチ６６の発
生する設定値信号が入力されるとともに、ＣＰＵ５１の
出力するウオッチドック信号（プログラムが正常動作す
るときに周期性を示し、正常動作できないときに非周期
性を示す信号）が入力されることになる。
スタート信号よりも遅い周期を持つモード信号を生成し
て、メモリ６５のアドレス端子に入力する。更に、メモ
リ６５のアドレス端子には、ディップスイッチ６６の発
生する設定値信号が入力されるとともに、ＣＰＵ５１の
出力するウオッチドック信号（プログラムが正常動作す
るときに周期性を示し、正常動作できないときに非周期
性を示す信号）が入力されることになる。
【００４６】これらのアドレスの入力を受けて、メモリ
６５は、分周回路６３がモード信号よりも遅い周期を持
つアウトプットイネーブル信号（図７中のＯＥ）を出力
するときに、入力されるアドレスの指す故障判定用デー
タを出力する。
６５は、分周回路６３がモード信号よりも遅い周期を持
つアウトプットイネーブル信号（図７中のＯＥ）を出力
するときに、入力されるアドレスの指す故障判定用デー
タを出力する。
【００４７】このとき出力される故障判定用データは、
図９で説明したように、ディップスイッチ６６の出力す
る設定値信号に従って、接続されるガス用流量センサ３
９及び空気用流量センサ４０の種別に合ったものが選択
されており、更に、分周回路６３の出力するモード信号
に従って、同一の故障判定用データで定義される第１位
の故障判定用データと第２位の故障判定用データとが順
番に選択されており、更に、ＣＰＵ５１の出力するウオ
ッチドック信号に従って、上限値の故障判定用データと
下限値の故障判定用データとが順番に選択されている。
図９で説明したように、ディップスイッチ６６の出力す
る設定値信号に従って、接続されるガス用流量センサ３
９及び空気用流量センサ４０の種別に合ったものが選択
されており、更に、分周回路６３の出力するモード信号
に従って、同一の故障判定用データで定義される第１位
の故障判定用データと第２位の故障判定用データとが順
番に選択されており、更に、ＣＰＵ５１の出力するウオ
ッチドック信号に従って、上限値の故障判定用データと
下限値の故障判定用データとが順番に選択されている。
【００４８】図１１に、メモリ６５から出力される故障
判定用データの出力形態の一例を図示する。ここで、記
号“Ｈ１”は、第１位の故障判定用データから読み出さ
れる上限値の故障判定用データ、記号“Ｈ２”は、第２
位の故障判定用データから読み出される上限値の故障判
定用データ、記号“Ｌ１”は、第１位の故障判定用デー
タから読み出される下限値の故障判定用データ、記号
“Ｌ２”は、第２位の故障判定用データから読み出され
る下限値の故障判定用データを示している。上述したよ
うに、第１位の故障判定用データと第２位の故障判定用
データとは同一のデータであることから、データ化けが
起こらない限り、「Ｈ１＝Ｈ２」、「Ｌ１＝Ｌ２」であ
る。
判定用データの出力形態の一例を図示する。ここで、記
号“Ｈ１”は、第１位の故障判定用データから読み出さ
れる上限値の故障判定用データ、記号“Ｈ２”は、第２
位の故障判定用データから読み出される上限値の故障判
定用データ、記号“Ｌ１”は、第１位の故障判定用デー
タから読み出される下限値の故障判定用データ、記号
“Ｌ２”は、第２位の故障判定用データから読み出され
る下限値の故障判定用データを示している。上述したよ
うに、第１位の故障判定用データと第２位の故障判定用
データとは同一のデータであることから、データ化けが
起こらない限り、「Ｈ１＝Ｈ２」、「Ｌ１＝Ｌ２」であ
る。
【００４９】すなわち、ＣＰＵ５１の出力するウオッチ
ドック信号がローレベルを示すときには、例えば、図２
で示したように、メモリ６５から下限値の故障判定用デ
ータが出力されることになるが、このとき、モード信号
により、第１位の故障判定用データの持つ対応の下限値
データと、第２位の故障判定用データの持つ対応の下限
値データとが順番に出力され、そして、ＣＰＵ５１の出
力するウオッチドック信号がハイレベルを示すときに
は、例えば、図３で示したように、メモリ６５から上限
値の故障判定用データが出力されることになるが、この
とき、モード信号により、第１位の故障判定用データの
持つ対応の上限値データと、第２位の故障判定用データ
の持つ対応の上限値データとが順番に出力されることに
なることから、メモリ６５から出力される故障判定用デ
ータは、この図１１に示す出力形態となるのである。
ドック信号がローレベルを示すときには、例えば、図２
で示したように、メモリ６５から下限値の故障判定用デ
ータが出力されることになるが、このとき、モード信号
により、第１位の故障判定用データの持つ対応の下限値
データと、第２位の故障判定用データの持つ対応の下限
値データとが順番に出力され、そして、ＣＰＵ５１の出
力するウオッチドック信号がハイレベルを示すときに
は、例えば、図３で示したように、メモリ６５から上限
値の故障判定用データが出力されることになるが、この
とき、モード信号により、第１位の故障判定用データの
持つ対応の上限値データと、第２位の故障判定用データ
の持つ対応の上限値データとが順番に出力されることに
なることから、メモリ６５から出力される故障判定用デ
ータは、この図１１に示す出力形態となるのである。
【００５０】この故障判定用データの出力形態に従っ
て、故障判定用データにデータ化けが発生しても、その
影響を小さく抑えることができるようになる。なお、図
１１に示すモード信号の周期は一例に過ぎず、ウオッチ
ドック信号がハイレベル（ローレベル）を示すときに、
「Ｈ１→Ｈ２→Ｈ１・・・（Ｌ１→Ｌ２→Ｌ１・・
・）」と何回も繰り返されることでもよい。また、後述
する図１３に示すように、モード信号を２ビット以上で
構成することも可能である。
て、故障判定用データにデータ化けが発生しても、その
影響を小さく抑えることができるようになる。なお、図
１１に示すモード信号の周期は一例に過ぎず、ウオッチ
ドック信号がハイレベル（ローレベル）を示すときに、
「Ｈ１→Ｈ２→Ｈ１・・・（Ｌ１→Ｌ２→Ｌ１・・
・）」と何回も繰り返されることでもよい。また、後述
する図１３に示すように、モード信号を２ビット以上で
構成することも可能である。
【００５１】このようにして、メモリ６５が、分周回路
６３の出力するアウトプットイネーブル信号に同期し
て、故障判定用データを出力すると、ラッチ回路６７
は、このアウトプットイネーブル信号をラッチ指示信号
として用いて、メモリ６５の出力する故障判定用データ
をラッチし、これを受けて、Ｄ／Ａ変換回路６８は、デ
ィジタル信号で示されるこの故障判定用データをアナロ
グ信号に変換して、比較回路６９に入力する。
６３の出力するアウトプットイネーブル信号に同期し
て、故障判定用データを出力すると、ラッチ回路６７
は、このアウトプットイネーブル信号をラッチ指示信号
として用いて、メモリ６５の出力する故障判定用データ
をラッチし、これを受けて、Ｄ／Ａ変換回路６８は、デ
ィジタル信号で示されるこの故障判定用データをアナロ
グ信号に変換して、比較回路６９に入力する。
【００５２】比較回路６９に入力される故障判定用デー
タは、上述したことから分かるように、ＣＰＵ５１の出
力するウオッチドック信号と同一の周期を有しており、
その時点でガス用流量センサ３９が検出するガス流量の
上限値／下限値となっている。
タは、上述したことから分かるように、ＣＰＵ５１の出
力するウオッチドック信号と同一の周期を有しており、
その時点でガス用流量センサ３９が検出するガス流量の
上限値／下限値となっている。
【００５３】これから、比較回路６９は、Ｄ／Ａ変換回
路６８から上限値の故障判定用データが入力されてくる
ときには、出力トランジスタＱ１をＯＦＦし、下限値の
故障判定用データが入力されてくるときには、出力トラ
ンジスタＱ１をＯＮしていくことで、ＣＰＵ５１の出力
するウオッチドック信号と同一周期に従って、出力トラ
ンジスタＱ１をＯＮ／ＯＦＦ動作していく。
路６８から上限値の故障判定用データが入力されてくる
ときには、出力トランジスタＱ１をＯＦＦし、下限値の
故障判定用データが入力されてくるときには、出力トラ
ンジスタＱ１をＯＮしていくことで、ＣＰＵ５１の出力
するウオッチドック信号と同一周期に従って、出力トラ
ンジスタＱ１をＯＮ／ＯＦＦ動作していく。
【００５４】この比較回路６９のＯＮ／ＯＦＦ動作を受
けて、検出回路７０は、このＯＮ／ＯＦＦ信号がＣＰＵ
５１の出力するウオッチドック信号と同一の周期を持つ
ときには、次の動作を繰り返すことで、リレーＫ１を常
にＯＮ動作させていくことになる。
けて、検出回路７０は、このＯＮ／ＯＦＦ信号がＣＰＵ
５１の出力するウオッチドック信号と同一の周期を持つ
ときには、次の動作を繰り返すことで、リレーＫ１を常
にＯＮ動作させていくことになる。
【００５５】すなわち、比較回路６９の出力トランジス
タＱ１がＯＮ動作するときには、コンデンサＣ１の電荷
が、ダイオードＤ２・リレーＫ１・トランジスタＱ３の
ルートで放電することで、リレーＫ１をＯＮ動作させる
とともに、ダイオードＤ２・コンデンサＣ２・トランジ
スタＱ３のルートで放電することで、コンデンサＣ２を
充電し、一方、比較回路６９の出力トランジスタＱ１が
ＯＦＦ動作するときに、コンデンサＣ２の電荷が、コン
デンサＣ２・リレーＫ１のルートで放電することで、リ
レーＫ１をＯＮ動作させるとともに、電源が、トランジ
スタＱ２・ダイオードＤ１・コンデンサＣ１のルートで
コンデンサＣ１を充電していくことを繰り返していくの
で、リレーＫ１は常にＯＮ動作することになる。
タＱ１がＯＮ動作するときには、コンデンサＣ１の電荷
が、ダイオードＤ２・リレーＫ１・トランジスタＱ３の
ルートで放電することで、リレーＫ１をＯＮ動作させる
とともに、ダイオードＤ２・コンデンサＣ２・トランジ
スタＱ３のルートで放電することで、コンデンサＣ２を
充電し、一方、比較回路６９の出力トランジスタＱ１が
ＯＦＦ動作するときに、コンデンサＣ２の電荷が、コン
デンサＣ２・リレーＫ１のルートで放電することで、リ
レーＫ１をＯＮ動作させるとともに、電源が、トランジ
スタＱ２・ダイオードＤ１・コンデンサＣ１のルートで
コンデンサＣ１を充電していくことを繰り返していくの
で、リレーＫ１は常にＯＮ動作することになる。
【００５６】これに対して、ＣＰＵ５１が暴走するとき
には、この繰り返し動作が途切れることで、リレーＫ１
がＯＦＦ動作する。これにより、燃焼制御機構５０を停
止させるなどの安全処理に入ることができるようにな
る。
には、この繰り返し動作が途切れることで、リレーＫ１
がＯＦＦ動作する。これにより、燃焼制御機構５０を停
止させるなどの安全処理に入ることができるようにな
る。
【００５７】そして、この繰り返し動作は、ガス用流量
センサ３９や空気用流量センサ４０に故障が発生すると
きにも途切れることになり、このときにも、リレーＫ１
がＯＦＦ動作するので、燃焼制御機構５０を停止させる
などの安全処理に入ることができるようになる。例え
ば、ガス用流量センサ３９が故障することで故障判定用
データの上限値を越える場合には、比較回路６９が出力
トランジスタＱ１を常時ＯＮすることで、この繰り返し
動作が途切れてリレーＫ１がＯＦＦ動作することにな
る。
センサ３９や空気用流量センサ４０に故障が発生すると
きにも途切れることになり、このときにも、リレーＫ１
がＯＦＦ動作するので、燃焼制御機構５０を停止させる
などの安全処理に入ることができるようになる。例え
ば、ガス用流量センサ３９が故障することで故障判定用
データの上限値を越える場合には、比較回路６９が出力
トランジスタＱ１を常時ＯＮすることで、この繰り返し
動作が途切れてリレーＫ１がＯＦＦ動作することにな
る。
【００５８】実施例では、ＣＰＵ５１の出力するウオッ
チドック信号を利用したが、本発明の基本的な技術思想
は、図１２に示すように、メモリ６５に、空気用流量セ
ンサ４０（あるいはガス用流量センサ３９）の出力する
検出値に対応付けて、ガス用流量センサ３９（あるいは
空気用流量センサ４０）の出力する検出値の上限値や下
限値を格納する構成を採って、空気用流量センサ４０
（あるいはガス用流量センサ３９）の出力する検出値を
アドレスとしてメモリ６５に入力することで、その上限
値や下限値を読み出して、それをガス用流量センサ３９
（あるいは空気用流量センサ４０）の出力する検出値と
比較することで、ＣＰＵ５１やガス用流量センサ３９や
空気用流量センサ４０に故障が発生したのか否かを検出
することにある。
チドック信号を利用したが、本発明の基本的な技術思想
は、図１２に示すように、メモリ６５に、空気用流量セ
ンサ４０（あるいはガス用流量センサ３９）の出力する
検出値に対応付けて、ガス用流量センサ３９（あるいは
空気用流量センサ４０）の出力する検出値の上限値や下
限値を格納する構成を採って、空気用流量センサ４０
（あるいはガス用流量センサ３９）の出力する検出値を
アドレスとしてメモリ６５に入力することで、その上限
値や下限値を読み出して、それをガス用流量センサ３９
（あるいは空気用流量センサ４０）の出力する検出値と
比較することで、ＣＰＵ５１やガス用流量センサ３９や
空気用流量センサ４０に故障が発生したのか否かを検出
することにある。
【００５９】そして、この構成を採るときに、メモリ６
５に、同一の上限値や下限値を複数格納する構成を採っ
て、図１３に示すように、周期性を示す上述のモード信
号をを使って、これらを順番に読み出していくことで、
データ化けの影響を防止しつつ比較処理を行うことで、
ＣＰＵ５１やガス用流量センサ３９や空気用流量センサ
４０に故障が発生したのか否かを検出することにある。
５に、同一の上限値や下限値を複数格納する構成を採っ
て、図１３に示すように、周期性を示す上述のモード信
号をを使って、これらを順番に読み出していくことで、
データ化けの影響を防止しつつ比較処理を行うことで、
ＣＰＵ５１やガス用流量センサ３９や空気用流量センサ
４０に故障が発生したのか否かを検出することにある。
【００６０】そして、この構成を採るときに、メモリ６
５に、ガス用流量センサ３９及び空気用流量センサ４０
の種別に合わせた形態の上限値や下限値を格納する構成
を採って、図１４に示すように、ディップスイッチ６６
などを使って、それらの中から、接続されるガス用流量
センサ３９及び空気用流量センサ４０に適合するものを
読み出して比較処理を行うことで、ＣＰＵ５１やガス用
流量センサ３９や空気用流量センサ４０に故障が発生し
たのか否かを検出することにある。
５に、ガス用流量センサ３９及び空気用流量センサ４０
の種別に合わせた形態の上限値や下限値を格納する構成
を採って、図１４に示すように、ディップスイッチ６６
などを使って、それらの中から、接続されるガス用流量
センサ３９及び空気用流量センサ４０に適合するものを
読み出して比較処理を行うことで、ＣＰＵ５１やガス用
流量センサ３９や空気用流量センサ４０に故障が発生し
たのか否かを検出することにある。
【００６１】図示実施例に従って本発明を説明したが、
本発明はこれに限定されるものではない。燃焼制御装置
への適用例に従って本発明を説明したが、本発明はその
適用が燃焼制御装置に限られるものではない。
本発明はこれに限定されるものではない。燃焼制御装置
への適用例に従って本発明を説明したが、本発明はその
適用が燃焼制御装置に限られるものではない。
【００６２】
【発明の効果】以上説明したように、本発明の制御装置
によれば、ＣＰＵ上で動作する制御機構を使って、制御
対象が所望の状態になるように制御する構成を採るとき
にあって、ＣＰＵに依らずに、ＣＰＵの故障発生や、制
御対象の状態を検出するセンサの故障発生を、包括的か
つ正確に検出できるようになる。
によれば、ＣＰＵ上で動作する制御機構を使って、制御
対象が所望の状態になるように制御する構成を採るとき
にあって、ＣＰＵに依らずに、ＣＰＵの故障発生や、制
御対象の状態を検出するセンサの故障発生を、包括的か
つ正確に検出できるようになる。
【図１】本発明の原理構成図である。
【図２】本発明の説明図である。
【図３】本発明の説明図である。
【図４】本発明の適用される燃焼制御系のシステム構成
例である。
例である。
【図５】燃焼制御装置の装置構成図である。
【図６】故障検出回路の一実施例である。
【図７】故障検出回路の一実施例である。
【図８】メモリのデータ構造図である。
【図９】メモリのデータ構造図である。
【図１０】Ｄ／Ａ変換回路の説明図である。
【図１１】故障判定用データの出力形態の説明図であ
る。
る。
【図１２】本発明の他の実施例である。
【図１３】本発明の他の実施例である。
【図１４】本発明の他の実施例である。
１ 制御装置 １０ 制御機構 １１ 第１の変換手段 １２ メモリ手段 １３ 生成手段 １４ 設定手段 １５ 第２の変換手段 １６ 比較手段 １７ 検出手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−269018（ＪＰ，Ａ) 特開 昭57−139815（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05B 23/02 F23N 5/24
Claims (7)
- 【請求項１】 ＣＰＵ上で動作して、制御対象から入手
される２つ以上の検出値を使って該制御対象を制御する
制御機構により、制御対象の制御処理を実行する制御装
置において、 上記検出値の内のいずれか１つをディジタル信号に変換
する変換手段と、 アドレスに対応付けて、上記変換手段に入力される検出
値に割り付けられる故障判定用データを格納するメモリ
手段と、 上記変換手段の出力するディジタル信号で定義されるア
ドレスの入力に応答して、上記メモリ手段から出力され
る故障判定用データと、上記変換手段に入力されない検
出値とから、故障発生を検出する検出手段とを備えるこ
とを、 特徴とする制御装置。 - 【請求項２】 ＣＰＵ上で動作して、制御対象から入手
される２つ以上の検出値を使って該制御対象を制御する
制御機構により、制御対象の制御処理を実行する制御装
置において、 上記検出値の内のいずれか１つをディジタル信号に変換
する変換手段と、 アドレスに対応付けて、異なるアドレス位置に同一デー
タを複数格納する形態に従いつつ、上記変換手段に入力
される検出値に割り付けられる故障判定用データを格納
するメモリ手段と、 上記メモリ手段に格納される同一の故障判定用データの
周期出力用に用意される周期的なディジタル信号を生成
する生成手段と、 上記生成手段の生成するディジタル信号と上記変換手段
の出力するディジタル信号とで定義されるアドレスの入
力に応答して、上記メモリ手段から出力される故障判定
用データと、上記変換手段に入力されない検出値とか
ら、故障発生を検出する検出手段とを備えることを、 特徴とする制御装置。 - 【請求項３】 ＣＰＵ上で動作して、制御対象から入手
される２つ以上の検出値を使って該制御対象を制御する
制御機構により、制御対象の制御処理を実行する制御装
置において、 上記検出値の内のいずれか１つをディジタル信号に変換
する変換手段と、 アドレスに対応付けて、上記変換手段に入力される検出
値に割り付けられる故障判定用データを格納するメモリ
手段と、 ＣＰＵの発生する周期的なディジタル信号と上記変換手
段の出力するディジタル信号とで定義されるアドレスの
入力に応答して、上記メモリ手段から周期出力される故
障判定用データと、上記変換手段に入力されない検出値
とから、故障発生を検出する検出手段とを備えること
を、 特徴とする制御装置。 - 【請求項４】 請求項１、２又は３記載の制御装置にお
いて、 設定値に応じたディジタル信号を出力する設定手段を備
え、 上記設定手段の出力するディジタル信号をマージする形
式のアドレスを定義して、メモリ手段に入力するよう構
成されることを、 特徴とする制御装置。 - 【請求項５】 ＣＰＵ上で動作して、制御対象から入手
される２つ以上の検出値を使って該制御対象を制御する
制御機構により、制御対象の制御処理を実行する制御装
置において、 上記検出値の内のいずれか１つをディジタル信号に変換
する第１の変換手段と、 アドレスに対応付けて、上記第１の変換手段に入力され
る検出値に対応付けて定義されて、上記第１の変換手段
に入力されない検出値の上下限値となる故障判定用デー
タを格納するメモリ手段と、 ＣＰＵの発生する２つの信号値をとる周期的なディジタ
ル信号と、上記第１の変換手段の出力するディジタル信
号とで定義されるアドレスの入力に応答して、上記メモ
リ手段から周期出力される上下限値をなす２つの故障判
定用データをアナログ信号に変換する第２の変換手段
と、 上記第２の変換手段の出力する出力信号と、上記第１の
変換手段に入力されない検出値とを比較する比較手段
と、 上記比較手段の出力する出力信号が規定の周期を示すの
か否かを検出する検出手段とを備えることを、 特徴とする制御装置。 - 【請求項６】 請求項５記載の制御装置において、 メモリ手段は、異なるアドレス位置に同一データを複数
格納する形態に従いつつ、故障判定用データを格納する
構成を採り、 かつ、メモリ手段に格納される同一の故障判定用データ
の周期出力用に用意される周期的なディジタル信号を生
成する生成手段を備え、 上記生成手段の出力するディジタル信号と、ＣＰＵの発
生する２つの信号値をとる周期的なディジタル信号と、
第１の変換手段の出力するディジタル信号とで定義され
るアドレスを、メモリ手段に入力するよう構成されるこ
とを、 特徴とする制御装置。 - 【請求項７】 請求項５又は６記載の制御装置におい
て、 設定値に応じたディジタル信号を出力する設定手段を備
え、 上記設定手段の出力するディジタル信号をマージする形
式のアドレスを定義して、メモリ手段に入力するよう構
成されることを、 特徴とする制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13455497A JP3217990B2 (ja) | 1997-05-26 | 1997-05-26 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13455497A JP3217990B2 (ja) | 1997-05-26 | 1997-05-26 | 制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10326113A JPH10326113A (ja) | 1998-12-08 |
| JP3217990B2 true JP3217990B2 (ja) | 2001-10-15 |
Family
ID=15131045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13455497A Expired - Fee Related JP3217990B2 (ja) | 1997-05-26 | 1997-05-26 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3217990B2 (ja) |
-
1997
- 1997-05-26 JP JP13455497A patent/JP3217990B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10326113A (ja) | 1998-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4145179A (en) | Combustion control system | |
| US20110244407A1 (en) | Combustion controlling device | |
| WO1996028644A1 (en) | Method and apparatus for detecting blowout in a gas turbine combustor | |
| JPS5949350A (ja) | 車輛制御用コンピュータにおけるバックアップメモリの内容保護装置 | |
| JPH0237151A (ja) | エンジン制御装置 | |
| EP0238743B1 (en) | Burner control systems | |
| JP2003003864A (ja) | フレームアウトを検出する方法、フレームアウト検出装置及びガスタービンエンジン | |
| JP3217990B2 (ja) | 制御装置 | |
| US6478573B1 (en) | Electronic detecting of flame loss by sensing power output from thermopile | |
| CN103291463A (zh) | 燃气涡轮机定序方法和系统 | |
| US3849056A (en) | Computer based plant protection system | |
| GB2226423A (en) | Control system for a gas turbine engine | |
| JP4935376B2 (ja) | 単独運転検出方法、単独運転検出装置およびパワーラインコンディショナ | |
| JP2003065083A (ja) | 発電装置及びその運転制御方法 | |
| JPS61278902A (ja) | 制御装置のバツクアツプ方法 | |
| JP3129620B2 (ja) | 燃焼制御装置 | |
| EP2385466B1 (en) | Control device | |
| JPH076412B2 (ja) | ガスタ−ビン燃焼温度制御方法 | |
| JPH11117769A (ja) | ガスタービン油焚燃焼器における燃料油制御装置 | |
| JP3479590B2 (ja) | ボイラ等の圧力容器の圧力検出装置異常検出装置 | |
| JP2001157361A (ja) | 回路装置およびデータ管理方法 | |
| JPH0533609A (ja) | コンバインドサイクル発電プラントの負荷制御装置 | |
| JPH01285627A (ja) | ガスタービン燃料制御装置 | |
| JPS5856050B2 (ja) | ボイラ−の燃焼制御装置 | |
| JP2002030944A (ja) | 混焼監視装置及び混焼制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |