JP3217542B2

JP3217542B2 - Ｍｏｓ構造の測距装置

Info

Publication number: JP3217542B2
Application number: JP13614993A
Authority: JP
Inventors: 恵二国重
Original assignee: Olympus Optic Co Ltd
Current assignee: Olympus Corp
Priority date: 1993-06-07
Filing date: 1993-06-07
Publication date: 2001-10-09
Anticipated expiration: 2016-10-09
Also published as: JPH06347263A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＭＯＳ構造に形成さ
れた寄生トランジスタを利用した対数圧縮・対数伸長回
路等を用いた測距装置に関する。

【０００２】

【従来の技術】一般的に、撮影する際に、ＩＲＥＤ（赤
外発光ダイオード）を一瞬、発光させて、指向性の強い
レンズで被写体を照射し、その反射光をＩＲＥＤより一
定の基線長だけ光軸と直角方向に離れた場所に設置され
た半導体位置検出素子で受光し、その受光位置に従った
出力電流を検出し、被写体までの距離を検出するアクテ
ィブ三角測距方式の測距装置が搭載されたカメラが知ら
れている。

【０００３】図３３には、従来のＣＭＯＳアナログ回路
を使用したカメラの制御部の構成を示す図である。アナ
ログ回路をＣＭＯＳで構成しＣＭＯＳアナログ回路とマ
イクロコンピュータを１チップ化した構成となってい
る。

【０００４】この制御部には、ＣＰＵ（μ−ｃｏｍコ
ア）１０１、昇圧回路１０２、リモコン回路１０３、測
距回路１０４、ＮＰＮモータプリドライバ回路１０５、
モータ定電圧回路１０６、Ｔ安定Ｔ比例ＤＡＣ回路１０
７、コンパレータ１０８、Ｂ．Ｃ回路１０９、測温回路
１１０、リセット回路１１１、基準電圧回路１１２、測
光回路１１３、ストロボ充電検出回路１１４、ＰＩ／Ｐ
Ｒ検出回路１１５、ＰＬＥＤドライバ回路１１６、ＰＮ
Ｐプリドライバ回路１１７が一体に構成されており、そ
の周辺にＥ² ＰＲＯＭ１２２、ＬＣＤ１２１、スイッチ
１２０及び、ストロボ回路１１９で構成されている。

【０００５】この測距装置は、被写体の反射率や距離に
より、反射光の強度が大きく異なるため、大きなダイナ
ミックレンジを必要とし、また反射光電流の比の値を検
出せねばならないため、対数圧縮・伸長機能による処理
を必要としている。

【０００６】例えば、特開平１−２６０３０９号公報、
特開昭６２−１９１７０２号公報には、半導体位置セン
サからの２つの検出電流を対数圧縮ダイオードに流し、
対数圧縮された２つの出力をベースに接続した１組のト
ランジスタよりなる差動増幅器のコレクタ電流を利用し
た測距演算回路が示されている。

【０００７】また、特開平１−１５０８０９号公報、特
開平１−２２４６１７号公報には、さらに前記測距演算
回路のバリエーションが示されている。

【０００８】以上のような測距回路は、従来バイポーラ
トランジスタ集積回路として構成されている。すなわ
ち、バイポーラ構造においては、バイポーラトランジス
タやダイオードを自在に使用することが可能であり、上
述した対数圧縮や対数伸長等のダイオード特性による機
能回路を構成するのは比較的簡単であった。

【０００９】これに対して、前記測距回路をピュアＭＯ
Ｓ構造にて構成しようとすると、ＭＯＳトランジスタは
通常下記のようなＩ−Ｖ特性を持ち、ＮＭＯＳの場合、

【数１】また、ＰＭＯＳの場合、

【数２】但し、Ｉ_D＝−β_p／２（Ｖ_GS−Ｖ_TP）²、Ｉ_D；ドレ
イン電流、Ｖ_TN；ＮＭＯＳスレッショルド電圧、Ｖ_TP；
ＰＭＯＳスレッショルド電圧、Ｖ_GS；ゲートソース間電
圧、Ｖ_DS；ドレインソース間電圧、μ_n；電子の移動
度、μ_p；正孔の移動度、Ｗ_eff；実効チャネル幅、Ｌ
_eff；実効チャネル長、Ｃ_ox；単位面積あたりのゲート
容量である。

【００１０】また、バイポーラトランジスタのＩ−Ｖ特
性は、

【数３】但し、β；直流増幅率、Ｉ_C；コレクタ電流、Ｉ_S；飽
和電流、Ｖ_BE；ベースエミッタ間電圧、Ｖ_T：サーマル
ボルテージ（Thermal Voltage ）。

【００１１】すなわち、通常の動作領域ではＭＯＳトラ
ンジスタはバイポーラトランジスタのＩ−Ｖ特性に示さ
れるような対数特性を有さない事が知られている。

【００１２】

【発明が解決しようとする課題】しかし、前述したカメ
ラにおける測距回路や測光回路のように対数圧縮・伸長
機能を素子機能として要求する集積回路のすべてをＭＯ
Ｓ構造の素子で形成することは困難であり、回路構成
上、不向きであった。

【００１３】しかしＭＯＳトランジスタは、従来用いら
れていたバイポーラトランジスタに比べて、（１）ハイ
インピーダンス化でき、（２）ロジック系とのマッチン
グが有利であり、（３）基本的にバイポーラトランジス
タよりもシュリンクが可能であり、チップサイズを小さ
くでき、原価が低減される等のバイポーラトランジスタ
では得られない長所を備えている。

【００１４】そこで本発明は、ＭＯＳ構造で形成される
寄生バイポーラトランジスタを利用した対数圧縮・対数
伸長回路等の測距用演算回路で構成されるＭＯＳ構造の
測距装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明は上記目的を達成
するために、測距対象物に向けて光束を投光する投光手
段と、前記測距対象物からの前記光束の反射光を受光
し、前記測距対象物の距離に応じた１対の信号電流を出
力する受光手段と、前記１対の信号電流を、ＣＭＯＳ構
造中の寄生ＰＮＰ型もしくはＮＰＮ型の２つの第１のト
ランジスタのベース・エミッタ間にそれぞれ流し、対数
圧縮信号を出力する対数圧縮手段と、２つの前記対数圧
縮信号をＣＭＯＳ構造中の寄生ＰＮＰ型もしくはＮＰＮ
型の２つの第２のトランジスタを用いてそれぞれ対数伸
長する対数伸長手段と、この対数伸長手段の出力に基づ
いて、前記測距対象物までの距離を求める距離検出手段
とで構成されたＭＯＳ構造の測距装置を提供する。

【００１６】さらに測距対象物に向けて光束を投光する
投光手段と、前記測距対象物からの前記光束の反射光を
受光し、前記測距対象物の距離に応じた１対の信号電流
を出力する受光手段と、前記１対の信号電流を、ＣＭＯ
Ｓ構造中の寄生ＰＮＰ型もしくはＮＰＮ型の２つの第１
のトランジスタのベース・エミッタ間にそれぞれ流し、
対数圧縮信号を出力する対数圧縮手段と、２つの前記対
数圧縮信号の差を演算する差演算手段と、この差演算手
段の出力に基づいて、前記測距対象物までの距離を求め
る距離検出手段とで構成されたＭＯＳ構造の測距装置を
提供する。

【００１７】

【作用】以上のような構成のＭＯＳ構造の測距装置は、
投光手段から測距対象物に光束が投光され、受光手段
で、その反射光を受光し、前記測距対象物の距離に応じ
た１対の信号電流が出力される。さらに対数圧縮手段に
より、その１対の信号電流がＭＯＳ構造内に寄生するＰ
ＮＰ型，ＮＰＮ型のいずれかの２つの第１のトランジス
タのベース・エミッタ間にそれぞれ流れ、対数圧縮信号
が出力される。さらに対数伸長手段により、２つの対数
圧縮信号がＣＭＯＳ構造内の寄生ＰＮＰ型，ＮＰＮ型の
いずれかの２つの第２のトランジスタで、それぞれ対数
伸長される。この対数伸長手段の出力に基づいて、距離
検出手段で前記測距対象物までの距離が求められる。

【００１８】さらに、ＭＯＳ構造の測距装置は、投光手
段により測距対象物に光束が投光され、受光手段でその
反射光を受光し、前記測距対象物からの距離に応じた１
対の信号電流が出力される。そして対数圧縮手段により
前記１対の信号電流が、ＣＭＯＳ構造中の寄生ＰＮＰ
型，ＮＰＮ型のいずれかの２つの第１のトランジスタの
ベース・エミッタ間にそれぞれ流れ、対数圧縮信号が出
力される。さらに差演算手段により、２つの前記対数圧
縮信号の差が演算され、この差演算手段の出力に基づい
て、距離検出手段により前記測距対象物までの距離を求
められる。

【００１９】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００２０】図１には、本発明によるＭＯＳ構造の測距
装置の概念を示し説明する。

【００２１】図１（ａ）は、ｐ型シリコン基板上にＣＭ
ＯＳ構造のトランジスタを形成した場合に、存在する寄
生バイポーラトランジスタを示している。図中、トラン
ジスタＱ₁はｐ⁺拡散層をエミッタ、ｎウェル領域をベ
ース、ｐ型シリコン基板をコレクタとする縦型の寄生Ｐ
ＮＰバイポーラトランジスタである。

【００２２】通常、ＭＯＳ構造の回路素子を形成した際
には、その素子のラッチアップの発生を防ぐため、ウェ
ル領域の層を厚く（深く）したり、該ウェル領域の不純
物濃度を高濃度化し、電流増幅率βが下げられるよう処
理されているため、形成される縦型の寄生ＰＮＰバイポ
ーラトランジスタの電流増幅率βは、通常５〜２０程度
になる。またコレクタとして利用されるｐ型シリコン基
板は、接地電位にされているため、常に最も低い電位に
固定されている。

【００２３】つまり、ＭＯＳ構造に寄生するＰＮＰバイ
ポーラトランジスタは、通常バイポーラ構造で形成され
るバイポーラトランジスタとは２点で異なっている。

【００２４】第１に寄生ＰＮＰバイポーラトランジスタ
の電流増幅率βは極端に小さい。

【００２５】第２に、寄生ＰＮＰバイポーラトランジス
タのコレクタ電位（接地電位）は、定まっていて、且つ
コレクタ端子として形成することができない。

【００２６】また図１（ａ）に示すトランジスタＱ
₂は、ｐ⁺拡散層をエミッタ、コレクタ、ｎウェル領域
をベースとする横型の寄生ＰＮＰバイポーラトランジス
タである。またトランジスタＱ₃は、ｐ⁺拡散層をエミ
ッタ、ｎウェル領域をベース、ｐウェル領域をコレクタ
とする横型の寄生ＰＮＰバイポーラトランジスタであ
る。

【００２７】このような寄生トランジスタのうち、支配
的になる寄生トランジスタは、濃度、構造（配置）によ
って異なるが、通常、縦型が支配的となると考えて良
い。

【００２８】また、図１（ｂ）は、ｎ型シリコン基板上
にＣＭＯＳ構造のトランジスタを形成した場合に、存在
する寄生バイポーラトランジスタを示している。

【００２９】前述した図１（ａ）に示す寄生トランジス
タと異なる点は、ｎ基板が最も高い電位にバイアスされ
ていることである。その他の構造は、図１（ａ）と類似
形であるため、説明は省略する。

【００３０】次に、本発明による第１実施例としてのＣ
ＭＯＳ構造で寄生するＰＮＰトランジスタを利用した測
距装置について説明する。

【００３１】図２は、第１実施例としての測距装置の全
体の概略的なブロック構成を示し説明する。

【００３２】まず１つの基板上Ａに形成される測距装置
全体を制御する、ＣＰＵ及び周辺装置（μ−ｃｏｍコ
ア）からなるマイクロコンピュータ（以下、マイコンと
称する）１の端子Ｔ₁からの発光信号により、投光回路
２の後述するトランジスタＱ₁がオン・オフすることに
よって、外付けされたパワートランジスタ３をオン・オ
フする。このパワートランジスタ３の動作によって、投
光素子４で発光されたパルス光は投光レンズ５により集
光されて、被写体距離ａに位置する被写体６に照射され
る。

【００３３】前記被写体６で反射された反射光は、前記
投光レンズ５から基線長Ｌを隔てて配置された受光レン
ズ７を介し、その焦点距離ｆ_Tの位置に配置された半導
体位置検出素子（ＰＳＤ）８上の受光面に結像される。
そして前記ＰＳＤ８は、それぞれの端子ＮＣＨ，ＦＣＨ
から出力された信号光電流Ｉ_N，Ｉ_Fが測距装置で検出
されて被写体距離が求められる。

【００３４】この測距装置は、被写体（測距対象）に光
パルスを投光する投光回路２と被写体からの反射光を受
光して信号パルス光電流成分を検出するプリアンプ回路
９と前記検出された光電流から被写体の距離情報を求め
る測距演算回路１０とこの演算出力をＡ／Ｄ変換する積
分リセット・逆積分回路１１、また反射光量そのものの
検出を行うための光量検出回路１２、さらに光輝度時や
被写体距離があまりにも遠い場合は測距演算出力を∞側
に引き下げる為のＢ_V／∞リミッタ回路１３、∞リミッ
タの比較レベルをマイコン１のＣＰＵからのデジタル値
で設定する為の電流型Ｄ／Ａ変換回路１４とで構成さ
れ、１つの基板Ａ上にＭＯＳ構造で形成される。

【００３５】以下に各構成回路について詳細に説明す
る。

【００３６】図３に示す投光回路２において、ＩＲＥＤ
４は外付けのパワートランジスタ３によりドライブされ
る。この外付けパワートランジスタ３のオン・オフ制御
は、該投光回路２内のＮＭＯＳトランジスタＱ₁のオン
・オフにより行われる。そして、このトランジスタＱ₁
のオン・オフは、マイコン１の制御端子Ｔ₁のオン・オ
フによって行われる。ここで、制御端子Ｔ₁はオープン
ドレイン構成である。前記トランジスタＱ₁のドレイン
電流は、通常２０ｍＡ程度であるため、測定用回路や制
御回路と同一の電源から供給することはできない。何故
ならば、電流負荷として重いため、オン・オフによって
大きな電源変動を引きおこし、他の測定・制御系に悪影
響を及ぼすからである。そこで、本実施例では、トラン
ジスタＱ₁のドレイン端子を電池の出力に直結するよう
に構成し、測定・制御系の電源（Ｖ_CC2）と分離してい
る。

【００３７】以上のようにして測定・制御系に影響を与
えないパワーソースを得ることができる。

【００３８】そして、ＰＭＯＳトランジスタＱ３，Ｑ４
は後述するチップイネーブル回路内の基準電流回路の出
力であり、Ｖ_Tln７（Ｖ）／５（ｋΩ）、即ち約１０μ
Ａの電流源である。よって抵抗Ｒ₂の両端の電圧降下
は、約１００ｍＶとなっている。抵抗Ｒ₅はシャント抵
抗であり、通常外付けパワートランジスタをシォントす
るために存在している。

【００３９】さて、トランジスタＱ₁がオンすると、２
０ｍＡ程度の電流が、外付けパワートランジスタ３のベ
ースに流れ込み、該外付けパワートランジスタ３の直流
増幅率倍の電流が抵抗Ｒ₀，ＩＲＥＤ４に流れることに
なる。この時の抵抗Ｒ₀の電圧降下をＶ_R0、パワートラ
ンジスタ３のベース・エミッタ電圧Ｖ_BEと抵抗Ｒ₂の電
圧降下Ｖ_R2の和が、ＮＭＯＳトランジスタＱ₂のＶ_tを
超えると、トランジスタＱ₂がオンし、ＰＭＯＳトラン
ジスタＱ３のドレイン電流をＧＮＤに排出し、ＮＭＯＳ
トランジスタＱ₁のゲート電位が下がり、トランジスタ
Ｑ₁のソース電流を減少させ外付けトランジスタｒ₃、
Ｒ₀に流れる電流が減少する。このような負帰還回路構
成により、結局、Ｖ_R0＋Ｖ_BE＋Ｖ_R2＝Ｖ_t の状態に安定する為、ＩＲＥＤ４に流れる電流はＶ_R0／
Ｒ₀となる。

【００４０】以上のようにして、この投光回路２によっ
てＩＲＥＤの定電流ドライブが実行される。

【００４１】次に図４，５に示すプリアンプ回路９につ
いて説明する。

【００４２】このプリアンプ回路９において、光電流増
倍用のカレントミラー回路を構成するＮＭＯＳトランジ
スタＱ₉，Ｑ₁₀と、Ｐ基板をサブストレートとするＣＭ
ＯＳ構造中の寄生バイポーラトランジスタＱ₁₆と、抵抗
Ｒ₈とＰＭＯＳトランジスタＱ₁₁からなる２μＡ定電流
源と抵抗Ｒ₁₁とＰＭＯＳトランジスタＱ₂₁とＮＭＯＳト
ランジスタＱ₂₀と抵抗Ｒ₁₇とＮＭＯＳトランジスタＱ₈
とから２μＡ定電流源が構成される。

【００４３】さらに、抵抗Ｒ₁₂，ＰＭＯＳトランジスタ
Ｑ₂₃，ＮＭＯＳトランジスタＱ₂₂，Ｑ₁₅から構成させる
２μＡ定電流源とＰＭＯＳトランジスタＱ₅、抵抗
Ｒ₆，Ｒ₇，ＰＭＯＳトランジスタＱ₇とＰＭＯＳカレ
ントミラー回路を構成するＰＭＯＳトランジスタＱ₃₉，
Ｑ₄₀とから２つの光電流検出回路（対応する回路記号に
はＡをつけて重ねての説明は省略する）が構成される。

【００４４】そして、抵抗Ｒ₉，Ｒ₁₀、ＰＭＯＳトラン
ジスタＱ₁₂，Ｑ₁₃，Ｑ₁₄、ＮＭＯＳトランジスタＱ₁₇，
Ｑ₁₈，Ｑ₁₉とから、寄生トランジスタＱ₁₆のエミッタ電
位を次段に伝送する２つソース・フォロワ（対応する回
路記号にはＡをつけて重ねての説明は省略する）が構成
される。

【００４５】また、ＰＭＯＳトランジスタＱ₂₄，Ｑ₂₅，
Ｑ₂₆，Ｑ₃₁，Ｑ₃₂，Ｑ₃₃、ＮＭＯＳトランジスタＱ₂₇，
Ｑ₂₈，Ｑ₂₉，Ｑ₃₀，Ｑ₃₄と抵抗Ｒ₁₃，Ｒ₁₄，Ｒ₁₅，
Ｒ₁₈，Ｒ₁₉，Ｒ₂₀，Ｒ₂₁，Ｒ₂₂とからなるオペアンプ
と、背景光電流に相等する電圧値をホールドするホール
ドコンデンサＣ₄とから、２つの背景光電流除去回路
（対応する回路記号にはＡをつけて重ねての説明は省略
する）が構成される前記背景光除去レベルを設定するた
めの抵抗Ｒ₁₆、ＰＭＯＳトランジスタＱ₃₇，Ｑ₃₅，
Ｑ₃₆、抵抗Ｒ₂₃、寄生バイポーラトランジスタＱ₃₈より
なる比較用基準電圧回路と、抵抗Ｒ₂₆，Ｒ₂₇，Ｒ₂₈，Ｒ
₂₉及びＰＭＯＳトランジスタＱ₄₅，Ｑ₄₆，Ｑ₄₇ＮＭＯＳ
トランジスタＱ₄₁，Ｑ₄₂，Ｑ₄₂，Ｑ₄₈，Ｑ₄₉，Ｑ₅₀、抵
抗Ｒ₂₅とＲ₂₄、ＣＭＯＳ構造中の寄生バイポーラトラン
ジスタＱ₄₃，Ｑ₄₄からなる基準電流回路から構成されて
いる。

【００４６】次に、このプリアンプ回路９の動作につい
て説明する。

【００４７】まず、このプリアンプ回路９において、電
源ラインがノードＣＮ７によって一定電圧Ｖ_CC3（＝
１．９Ｖ）で固定されている。通常、ＭＯＳトランジス
タのアーリー電圧は５〜２０Ｖ程度であり、バイポーラ
トランジスタは５０〜１００Ｖである。このため、ＭＯ
Ｓトランジスタ集積回路は、バイポーラ集積回路と比べ
て、電源電圧変動に対して、１／５〜１／１０程度弱い
ものとなる。これはデジタル回路においては問題になら
ないかもしれないが、高精度な微弱信号の検出を行う測
距回路の様なアナログ回路では重要な問題になる。

【００４８】一般に、ＭＯＳトランジスタのアーリー電
圧Ｖ_Aは、

【数４】但し、Ｌ；チャネル長、Ｘ_d；空乏層幅、Ｌ_eff；実効
チャネル長で表わされ、チャネル長によって決められて
しまう。すなわち、ＭＯＳトランジスタのアーリー電圧
をバイポーラ程度に設定しようとするならば、Ｌ_effを
約１０μｍ程度に設定すれば良い。

【００４９】通常、デジタル回路に用いられているＬ
_effが約１μｍであるから、バイポーラトランジスタ程
度の素子性能を得るためには、ＭＯＳトランジスタの高
集積化可能という長所が損われる可能性がある。

【００５０】以上のような理由から、高集積化を損わ
ず、アーリー電圧の影響を受けず、且つ低電圧で動作可
能なＭＯＳアナログ回路を得るため、微小信号検出回路
の電圧は一定電圧値で固定するように構成し、電源電圧
変動に影響されにくい測距回路を実現している。また、
この手法に限らず、ＣＭＯＳ構造においては、チャネル
長Ｌは、自由に選択できるので、アーリー電圧の効く部
分の素子はチャネル長Ｌを大きく、それ程効かない部分
は、チャネル長Ｌを小さくして回路規模を適正なものと
なるように構成しても良い。

【００５１】そして、ノードＣＮ７にＶ_CC3電圧が印加
され、ノードＣＮ１５に電流が注入されると、基準電流
回路が動作する。この基準電流回路は、トランジスタＱ
₄₁とトランジスタＱ₄₂のソース電位が等しくなり、また
ドレイン電流がそれぞれ等しくなるように動作する。す
なわち、ドレイン電流をＩ_Dとすると、

【数５】となる。このドレイン電流は、トランジスタＱ₄₅，Ｑ₄₆
とカレントミラーを構成するトランジスタＱ₁₂、Ｑ₁₃，
Ｑ₂₄，Ｑ₃₇，Ｑ₂₃，Ｑ_12A，Ｑ_13A，Ｑ_24A，Ｑ_23Aの
ソース電流として流れ、プリアンプ回路９全体が動作を
開始する。

【００５２】そして、トランジスタＱ₁₁，Ｑ₁₂，Ｑ₂₁，
Ｑ_11A，Ｑ_12A，Ｑ_21Aのドレイン抵抗は、ＭＯＳトラ
ンジスタのドレイン抵抗の倍の５０ｋΩであるため、ド
レイン電流は、１／５すなわち２μＡとなる。

【００５３】以上のようにしてバイアス電流がプリアン
プ回路９に供給される。

【００５４】前記光電流検出回路部は、トランジスタＱ
₅のゲートを入力とする帰還回路であって、トランジス
タＱ₅のゲート電圧変動は、該トランジスタＱ₅で増幅
され、トランジスタＱ₅のソース電圧変動となる。

【００５５】前記トランジスタＱ₅のソース電圧は、ト
ランジスタＱ₇のゲートに印加されて、Ｒ₇／Ｒ₆倍に
反転増幅された値が、トランジスタＱ₉のゲートに印加
される。前記トランジスタＱ₉のドレインは前記トラン
ジスタＱ₅のゲートに接続され、前記トランジスタＱ₅
のゲート電圧変動をなくするよう動作する。

【００５６】結局、この光電流検出回路部は、トランジ
スタＱ₅のゲート・ソース電圧が一定の負帰還回路を構
成している。このトランジスタＱ₅のゲートにＰＳＤ８
からの信号パルス電流Ｉ_Nが入力されると、このＩ_Nは
全てトランジスタＱ₉のドレイン電流として扱いとられ
てしまう。前記トランジスタＱ₉は、トランジスタＱ₁₀
と共に１００倍のカレントミラー回路を構成しているた
め、寄生トランジスタＱ₁₆には、１０１・Ｉ_Nなる電流
が流れ込むことになる。また、ノードＣＮ２１からは１
００×Ｉ_N（Ｑ₁₅のドレイン電流）が出力されることに
なる。寄生トランジスタＱ₁₆のエミッタ電位は、トラン
ジスタＱ₁₄，Ｑ₁₇によるソースフォロワを介してノード
ＣＮ２０より、次段の測距演算回路１０へ伝達される。

【００５７】前記エミッタ電位は、

【数６】である。

【００５８】背景光電流除去回路部を構成するオペアン
プの出力は、チップ内部に形成されたコンデンサと背景
光による光電流の引き抜き用ＮＭＯＳトランジスタＱ₃₄
のゲートに接続されている。

【００５９】非投光時に制御回路部であるマイコン１の
端子Ｔ₈の出力信号が“Ｈ”レベルの時、トランジスタ
Ｑ₃₃がオフし、オペアンプの反転端子（Ｑ₂₆のゲート）
・非反転端子（トランジスタＱ₂₅のゲート）がイマジナ
リーショートとなるようにオペアンプが動作し、コンデ
ンサＣ₄に非投光時の波形光電流とＱ₁₁による定電流に
応じた電荷が蓄積されることにより、トランジスタＱ₃₄
のドレイン電流として前記電流がＧＮＤ側に排出され
る。

【００６０】オペアンプの反転端子の電位は、寄生ＰＮ
ＰトランジスタＱ₃₈のベース・エミッタ電圧Ｖ_BE(ref)
である。トランジスタＱ₃₈はトランジスタＱ₁₆，Ｑ_16A
と相似形であって、ここでは同一の形状をもつように設
定している。

【００６１】前記トランジスタＱ₃₈のベース・エミッタ
間に流れる電流Ｉ_ref は、トランジスタＱ₃₆のドレイン
電流として与えられ、トランジスタＱ₃₅，Ｑ₃₆，抵抗Ｒ
₂₃，Ｑ₃₇，Ｒ₁₆による回路構成によって、Ｉ_ref が約１
０ｎＡ程度に設定されている。この設定値は入力換算で
入力信号電流の最小値の１／１０以下を目安とすれば良
い。よって、トランジスタＱ₃₈のＶ_BE(ref) は、

【数７】となる。

【００６２】そして、イマジナリーショートが達成され
るとトランジスタＱ₁₆のＶ_BE（Ｑ₁₆）は、前記Ｖ
_BE(ref)と等しくなるので、トランジスタＱ₁₆に流れる
エミッタ電流はＩ_refと等しくなる。この時トランジス
タＱ₁に流れる電流は、トランジスタＱ₁₅のソース電流
２０μＡの１／１０１であり約０．２μＡである。この
値は、ＮＭＯＳトランジスタによるカレントミラー増倍
回路のパルス応答性を増すためのバイアス電流値であ
る。

【００６３】そして投光の直前において、端子Ｔ₈の出
力は“Ｌ”となりＰＭＯＳトランジスタＱ₃₃がオンする
と、トランジスタＱ₃₂，Ｑ₃₀のＶ_GSは同時に小さくな
り、その結果、前記トランジスタＱ₃₂，Ｑ₃₀は同時にオ
フする。

【００６４】このような、出力段のＰＭＯＳトランジス
タとＮＭＯＳトランジスタを同時にオフ状態に遷移させ
るスイッチング手法を使用することで、ＮＭＯＳトラン
ジスタとＰＭＯＳトランジスタの切れ遅れによるスイッ
チングノイズをなくすることができ、従来方式のオペア
ンプのバイアス電流源がカットできる。

【００６５】これにより、公知なスイッチング手法（特
開平４−３３９２０８）では達成できなかったホールド
コンデンサＣ₄の低容量化をはかることができる。ホー
ルドコンデンサの低容量化は、ホールドコンデンサの集
積回路内蔵化にとって非常に重要であり、前記手法の出
力段のＰＭＯＳトランジスタとＮＭＯＳトランジスタを
同時にオフさせる手法は非常に大きな意義がある。

【００６６】次に図６には、前述した本実施例のスイッ
チング手法とは、別の構成例を示し説明する。

【００６７】投光時にはトランジスタＱ₃₂及びトランジ
スタＱ₃₀がオフとなっており、オペアンプによるフィー
ドバックが行われなくなっているが、コンデンサＣ₄に
蓄積された電荷により、ＮＭＯＳトランジスタ３４が前
述した背景光電流成分とトランジスタＱ₁₁による低電流
をＧＮＤに排出しつづけるので、ＰＳＤ８の光電流のう
ち背景光による光電流を除いたパルス光電流成分Ｉ_Nの
みが、カレントミラー回路Ｑ₉，Ｑ₁₀によって１０１倍
されて、トランジスタＱ₁₆のエミッタに注入される。

【００６８】この時のトランジスタＱ₁₆のエミッタ電位
は、

【数８】同様にしてトランジスタＱ₁₆のエミッタ電位は、

【数９】である。

【００６９】以上２つの電圧は、ソーフフォロワを介し
て次段の測距演算回路１０へ伝送される。

【００７０】ホールドコンデンサＣ₄によって背景光電
流成分とトランジスタＱ₁₁による定電流成分を排出しつ
づけるホールド特性は、ホールドコンデンサＣ₄のコン
デンサ容量に依存する。また、ホールド時のスイッチン
グノイズに対する耐性（スイッチングノイズによる電圧
変動の小ささ）もまたコンデンサ容量に依存する。

【００７１】通常、集積回路上に形成されるコンデンサ
は、ベース拡散による接合容量や、シリコン酸化膜やシ
リコン窒化膜をアルミ電極でサンドイッチしたものが使
用され、その容量値は２ｆＦ／μｍ²であり、実用上数
１０ｐＦの非常に小さい容量しか形成することができな
い。

【００７２】そこで本実施例の集積回路では、図７に示
されるような強誘電体薄膜を利用した集積回路用大容量
コンデンサを用いている。ＢＳＴ（＝チタン酸バリウム
・ストロンチウム）などの強誘電体は、その誘電率が、
従来のシリコン酸化膜やシリコン窒化膜と比較して約１
００倍もあり、現時点でも３２ｆＦ／μｍ²と従来の容
量に対して１６倍の高容量化が達成されている。

【００７３】そして測距装置においては、前記ホールド
コンデンサに外乱ノイズが乗ることによって、測距出力
が悪影響を及ぼすことがしばしばある。そして、そのノ
イズ源は、ＩＣ内部の背景光除去回路部のＧＮＤとＩＣ
外部につけられたホールドコンデンサのＧＮＤとの微弱
な電位差に依ることが多い。

【００７４】このため測距装置のＩＣ用のＧＮＤは、背
景光除去回路部と他のブロックの２つに分け、ＧＮＤラ
インはできるだけ太くして共通インピーダンスをもたな
いよう配慮する必要がある。このためＩＣ規模が大きく
なり、またホールドＣ接続用のパッドのリードフレーム
は言うに及ばず背景除去回路の専用のＧＮＤパッド、リ
ードフレームが必要でＩＣピン数も増大し、ＩＣパッケ
ード自体も大きくなる。さらに他の外乱ノイズに対して
も弱くなる。前記理由からホールドコンデンサをＩＣ内
部に形成することは非常に大きな意義がある。また、ホ
ールドコンデンサ自体の実装面積及びコストを要するの
で、カメラの小型化及び低コスト化に対する障害とな
る。

【００７５】以上のような観点から本実施例では強誘電
体薄膜を利用したホールドコンデンサを集積回路上に形
成し、測距回路の耐ノイズ性を向上させると共に、測距
ＩＣの小型化、低コスト化を実現しいている。

【００７６】図８に示される測距演算回路１０は、ＰＭ
ＯＳトランジスタＱ₅₅，Ｑ₅₆、ＮＭＯＳトランジスタＱ
₅₇，Ｑ₅₈，Ｑ₅₉と抵抗Ｒ₃₂，Ｒ₃₃とＰＭＯＳトランジス
タＱ₅₃，Ｑ₅₄から構成される定電流源とからなるトラン
ジスタＱ₅₅のゲートを非反転入力トランジスタＱ₅₆のゲ
ートを反転入力とするオペアンプと、抵抗Ｒ₃₅，Ｒ₃₆，
Ｒ₃₇，Ｒ₃₈，Ｒ₃₉，Ｒ₄₀とＰＭＯＳトランジスタＱ₆₀，
Ｑ₆₁，Ｑ₆₂，Ｑ₆₃，Ｑ₆₄，Ｑ₆₅からなるカレントミラー
回路と、抵抗Ｒ₃₁とトランジスタＱ₅₂からなる定電流源
と抵抗Ｒ₃₀と寄生トランジスタＱ₅₁からなるバンドギャ
ップ基準電圧（１．２６Ｖ）回路と、基準電流設定用の
抵抗Ｒ₃₄と以上全てから構成される基準電流発生回路部
と、抵抗Ｒ₃₈，トランジスタＱ₆₃による定電流源と寄生
トランジスタＱ₇₆，Ｑ₇₇とから構成される対数伸長回路
部と、抵抗Ｒ₃₉とトランジスタＱ₆₄による定電流源と抵
抗Ｒ₄₀とトランジスタＱ₆₅による定電流源とトランジス
タＱ₇₄，Ｑ₇₅，Ｑ₇₃，Ｑ₇₂，Ｑ₇₁，Ｑ₆₈とで構成される
トランジスタＱ₇₄のゲートを非反転端子、トランジスタ
Ｑ₇₅のゲートを反転端子とするオペアンプと、寄生トラ
ンジスタＱ₇₈から構成されるエミッタ電流検出回路部
と、積分コンデンサＣ₆に前記エミッタ電流値を積分す
るかしないか決定するためのトランジスタＱ₆₆，Ｑ₆₇、
抵抗Ｒ₄₁，Ｒ₄₂，トランジスタＱ₆₉，Ｑ₇₀，Ｑ₆₂，抵抗
Ｒ₃₇からなる積分スイッチ回路部からなる。

【００７７】前記対数伸長回路部の寄生トランジスタＱ
₇₆，Ｑ₇₇のベースにはそれぞれ先のプリアンプ回路９か
らのソースフォロワ出力が接続されている（ＣＮ２７←
ＣＮ２０、ＣＮ２６←ＣＮ１２）。

【００７８】寄生トランジスタＱ₇₆，Ｑ₇₇のエミッタ電
流をＩ₇₆，Ｉ₇₇，トランジスタＱ₆₃のソース電流をＩ₆₃
とすると、Ｉ₇₆＋Ｉ₇₇＝Ｉ₆₃ である。トランジスタＱ₇₆，Ｑ₇₇のエミッタ電位に着目
すると、Ｖ_BE16＋Ｖ_BE76＝Ｖ_BE16A ＋Ｖ_BE77 である。但し、Ｖ_BE16；トランジスタＱ₁₆のエミッタ電
位、Ｖ_BE16A ；トランジスタＱ_16A のエミッタ電位、Ｖ
_BE76；トランジスタＱ₇₆のエミッタ電位、Ｖ_BE77；トラ
ンジスタＱ₇₇のエミッタ電位とする。よって、Ｖ_BE16−Ｖ_BE16A ＝Ｖ_BE77−ＶBE76 ここで投光時において、

【数１０】そしてエミッタ電流検出回路部のオペアンプ動作によっ
て、トランジスタＱ₇₄のゲート電圧（非反転入力）とト
ランジスタＱ₇₅のゲート電圧（反転入力）はイマジナリ
ーショートがとられ、その結果、トランジスタＱ₇₇のエ
ミッタ電位とトランジスタＱ₇₈のエミッタ電位は等しく
なる。またトランジスタＱ₇₈とトランジスタＱ₇₇のベー
スは共通であるのでトランジスタＱ₇₇，Ｑ₇₈のベース・
エミッタ電圧は等しくなり、その結果、トランジスタＱ
₇₇とトランジスタＱ₇₈のエミッタ電流は等しくなる。

【００７９】前記トランジスタＱ₇₈のエミッタ電流は、
ＮＭＯＳトランジスタＱ₆₈のドレイン（ソース）電流と
して供給される。

【００８０】そして、その電流はマイコン１の制御端子
Ｔ₆が投光に同期して“Ｈ”となることで、ＭＯＳスイ
ッチＱ₆₆がオンし、前記測距演算電流Ｉ_EN、

【数１１】を積分コンデンサＣ₆にチャージする。

【００８１】ＭＯＳスイッチＱ₆₆は投光時にＯＮ、非投
光時にオフし、１回の投光ごとに前記測距演算電流が積
算される。

【００８２】図９は測距演算回路（対数伸長回路部）１
０の別の構成例であり、これによると測距演算出力は、

【数１２】となる。

【００８３】次に図１０には、Ｂ_V／∞リミッタ回路１
３の構成を示し説明する。このＢ_V／∞リミッタ回路１
３は、前述した測距演算電流を積分することの許容／禁
止の役割を果たすものであり、被写体輝度が高すぎて測
距演算に不適な場合と信号光電流が小さ過ぎて測距演算
に不適な場合には測距演算出力の積分を禁止するように
なっている。測距演算積分限界の信号光レベルは、セン
サも含めて測距系のノイズレベルによって定められる。

【００８４】前記Ｂ_V／∞リミッタ回路１３は、トラン
ジスタＱ₈₀，Ｑ₄₄，Ｑ₁₀₃，Ｑ₁₀₂，Ｑ₁₀₅，Ｑ₁₀₄，
Ｑ₁₀₁からなるＢ_Vコンパレータと、トランジスタＱ
₁₀₇，Ｑ₁₀₆，Ｑ₁₀₉，Ｑ₁₀₈，Ｑ₇₉，抵抗Ｒ₄₃からな
るソースフォロワと、トランジスタＱ₈₃，Ｑ₉₃，Ｑ₉₂，
Ｑ₉₅，Ｑ₉₄，Ｑ₉₁，抵抗Ｒ₄₇からなる∞コンパレータ
と、トランジスタＱ₁₀₀，Ｑ₉₈，Ｑ₉₇，Ｑ₉₉，Ｑ₉₆，Ｑ
₈₁，Ｑ₈₂，抵抗Ｒ₄₅，Ｒ₄₆からなるソースフォロワと、
トランジスタＱ₉₀，Ｑ₈₉，Ｑ₈₄，Ｑ₄₈，Ｑ₈₈，抵抗
Ｒ₄₉，Ｑ₈₉，Ｑ₈₅，Ｑ₈₆からなる∞リミットレベル基準
電圧発生回路とから構成されている。

【００８５】ノードＣＮ３４には、プリアンプ回路９の
トランジスタＱ₃₄のソース電位、ノードＣＮ３５にはプ
リアンプ回路９のトランジスタＱ_34Aのソース電位が接
続され、ソースフォロワトランジスタＱ₁₀₇，Ｑ₁₀₆の
ソース出力は、前記ソース電位のうち高い方に準ずる。
この値がコンパレータの（−）端に入力され（＋）端の
ノードＣＮ３３は定電圧０．２Ｖが入力されているの
で、高輝度になり、ソースフォロワ出力が０．２Ｖ以上
になった時トランジスタＱ₁₀₁がオンする。

【００８６】同様にしてＣＮ３９，ＣＮ３０にはプリア
ンプ回路９のトランジスタＱ₁₆，Ｑ_16Aのエミッタ電位
が入力され、ソースフォロワトランジスタＱ₉₈，Ｑ₉₇の
ソース端はその大きいエミッタ電位に準じた電位があら
われる。この値と、比較基準電圧であるトランジスタＱ
₉₀のエミッタ電位との比較がなされ、ソース電位が低い
と、トランジスタＱ₉₁がオンする。

【００８７】前記トランジスタＱ₉₁とトランジスタＱ
₁₀₁のドレイン端子は、ワイアードＯＲになっており、
ＣＮ３２を介して先の測距演算回路１０のスイッチ部Ｃ
Ｎ２９に接続され、積分コンデンサのチャージを禁止す
る。

【００８８】比較基準電圧は、トランジスタＱ₉₀の寄生
トランジスタにプログラムによって、記憶手段に格納さ
れたデジタル値に従ってＤ／Ａ変換回路１４により生成
された電流を流し込むことで生成する。この所定電流値
に、さらにトランジスタＱ₈₉，Ｑ₈₈，Ｑ₈₇，Ｑ₈₅，
Ｑ₈₆，抵抗Ｒ₄₉によって生成されるトランジスタＱ₈₉の
ゲート電位すなわち、輝度に依存するトランジスタＱ₃₄
のソース電位に準ずる電流値が加算されるようになって
いる。

【００８９】これは、光輝度時において、センサ側で発
生する背景光電流によるショットノイズによりノイズレ
ベルが大きくなるためを高輝度時には∞リミッタを深く
効かせて測距誤動作をさせないためである。

【００９０】このようにして本実施例では、回路的に輝
度に応じて∞リミッタレベルを変えるよう構成したが、
図１１に示すような測光部からのＡ／Ｄ変換された輝度
情報に基づいてマイコン１がＤ／Ａ変換回路１４を利用
して∞リミッタレベルを変更するよう構成しても良い。
変更のための定数ないし、数式はＥ²ＰＲＯＭ等の記憶
手段に記憶させておけば良い。

【００９１】次に図１２には、積分リセット・逆積分回
路１１の構成を示し説明する。この積分リセット・逆積
分回路１１は、トランジスタＱ₁₁₉，Ｑ₁₂₀，Ｑ₁₂₁，
Ｑ₁₁ ₈，Ｑ₁₁₂，Ｑ₁₁₄，Ｑ₁₁₇，Ｑ₁₁₆，Ｑ₁₁₅，抵
抗Ｒ₅₀，Ｃ₇よりからなるオペアンプと、トランジスタ
Ｑ₁₁₀，Ｑ₁₁₁，Ｑ₁₂₄，Ｑ₁₂₃，Ｑ₁₂₂からなる逆積
分回路と逆積分の許容／禁止を行うスイッチング素子Ｑ
₁₂₅と、基準電圧Ｖ_CC ₃をつくるトランジスタＱ₁₁₃と
Ｑ₅₁と、トランジスタＱ₁₂₇，Ｑ₁₂₆，Ｑ₁₂₉，Ｑ₁₂₈
からなるトランスミッションゲートとから構成されてい
る。

【００９２】前記トランスミッションゲートはマイコン
１の制御端子Ｔ₅からの信号によって制御され、一連の
投光開始前にＴ₅端子の電位は“Ｌ”であって、トラン
スミッションゲートはオン状態となり、オペアンプは負
帰還がかかり、いわゆるボルテージフォロワとなる。

【００９３】よってノードＣＮ４３に接続されている積
分コンデンサＣ₆は抵抗Ｒ₅₁とトランジスタＱ₁₁₃によ
って定められる電位に固定される（リセットされる）。
一連の投光動作が開始される直前にＴ₅端子は“Ｈ”に
なり、トランスミッション・ゲートはオフし、オペアン
プはコンパレータとなる。

【００９４】そして、一連の投光が終了し積分コンデン
サには測距演算出力がチャージされているが、マイコン
１はＴ₄端子の信号を“Ｌ”から“Ｈ”に変更して、カ
ウントを開始する。このＴ₄端子の電位が“Ｌ”から
“Ｈ”にかわると、トランジスタＱ₁₂₅がオンからオフ
に変化し、トランジスタＱ₁₂₃，Ｑ₁₂₄，Ｑ₁₂₂がオン
し、逆積分を開始する。

【００９５】そして、逆積分開始してからしばらく経過
すると、トランジスタＱ₁₁₉のゲート電位がＱ₁₁₈のゲ
ート電位をこえ、その結果、トランジスタＱ₁₁₅のドレ
イン電位が“Ｌ”に落ちる。このドレイン電位はマイコ
ン１の入力端子Ｔ₇に入力されており、該マイコン１は
逆積分開始からＴ₇端子の電位が“Ｈ”から“Ｌ”に変
化するまでの時間をカウントして、前記測距演算出力の
Ａ／Ｄ変換が実行される。

【００９６】図１３（ａ）に示す光量検出回路１２は、
抵抗Ｒ₅₂，トランジスタＱ₁₃₀，Ｑ₁₃₁からなり、２つ
のチャネルからの光電流出力のトランジスタＱ₄₀，Ｑ
_40Aのソース電流を加算し、バイアス電流成分をキャン
セルする回路と、抵抗Ｒ₅₃，トランジスタＱ₁₃₄，Ｑ
₁₃₂，Ｑ₁₃₃，Ｑ₁₃₆，Ｑ₁₃₇，抵抗Ｒ₅₅からなり、検
出された光電流をスイッチングによって積分Ｃ₆に積分
するためのスイッチ回路とから構成される。

【００９７】図１３（ｂ）に示すように積分される信号
電流Ｉ₀には、所定のバイアス電流が加算されている。
このバイアス量は、投光時間に同期した積分中に（＋）
方向のノイズ成分と一方向のノイズ成分がキャンセルす
るようなバイアス量に設定されており、ノイズに埋もれ
た信号光電流成分を積分することで精度よく注出するこ
とを可能としている。信号光電流Ｉ₀は、マイコン１の
制御端子Ｔ₂が投光に同期させて“Ｌ”から“Ｈ”にス
イッチングすることにより積分コンデンサＣ₆にチャー
ジされる。

【００９８】図１４に示されるチップイネーブル回路１
５は、トランジスタＱ₁₃₈，Ｑ₁₃₉，Ｑ₁₄₀，Ｑ₁₄₁，
Ｑ₁₄₂，Ｑ₁₄₃，Ｑ₁₄₄，Ｑ₁₄₅，Ｑ₁₄₆，抵抗Ｒ₇₂，
Ｒ₇₁，Ｒ₅₆，Ｒ₅₇，Ｒ₅₉，Ｒ₆₁，Ｒ₆₂，トランジスタＱ
₁₅₁，Ｑ₁₅₂からなる基準電流回路と、マイコン１のＴ
₃端子の電位が“Ｈ”になると動作し、前記基準電流回
路を動作させる抵抗Ｒ₆₀，トランジスタＱ₁₄₇，
Ｑ₁₄₈，抵抗Ｒ₇₀，Ｒ₆₉，Ｒ₆₈，トランジスタＱ₁₄₉，
抵抗Ｒ₆₇，トランジスタＱ₁₆₀からなるスタータ回路
と、トランジスタＱ₁₅₃，Ｑ₁₅₄，Ｑ₁₅₅，Ｑ₁₅₆，Ｑ
₁₅₇，Ｑ₁₅₈，Ｑ₁₅₉，抵抗Ｒ₆₃，Ｃ₈からなるオペア
ンプと抵抗Ｒ₆₆とトランジスタＱ₁₅₀からなるバンドギ
ャップ基準電圧回路と分圧抵抗Ｒ₆₄，Ｒ₆₅から構成され
る測距回路用安定化電源回路とから構成されている。

【００９９】前述したようにマイコン１の制御端子Ｔ₃
に電位が“Ｈ”となると、測距装置全体に電源とバイア
ス電流が供給され、また“Ｌ”となるとトランジスタＱ
₁₆₀がオフし、ＣＮＩＳ６の電位１．９ＶがＧＮＤに落
ちるため、測距装置全体への供電が停止される。このよ
うにしてカメラシーケンスにおいて、測距動作の必要の
ない時期の測距装置による無駄な電池消耗を防ぐよう考
慮されている。

【０１００】図１５は、本実施例の動作を示すタイミン
グチャートであり、図１６乃至図１８は前記タイミング
チャートを実現するためのマイコン１のプログラムを示
すフローチャートである。

【０１０１】以下動作をタイミングチャート、フローチ
ャートを参照しながら詳しく説明する。

【０１０２】まず、表１に示すように端子リセット処理
を行う（ステップＳ１）。

【０１０３】

【表１】次にマイコン１の端子Ｔ₃の信号を“Ｌ”から“Ｈ”に
して各構成回路に供電を行い（ステップＳ２）、１０ｍ
ｓｅｃ間回路が安定するまで待つ（ステップＳ３）。

【０１０４】そして、回数Ｎを“５”に設定し（ステッ
プＳ４）、マイコン１の端子Ｔ₈の信号を“Ｈ”から
“Ｌ”にして、背景光ホールド状態にする（ステップＳ
５）。マイコン１の端子Ｔ₁の信号を“Ｌ”から“Ｈ”
にして、ＩＲＥＤ４を発光させるとともにインダクタＬ
₀に通電し、電気エネルギーを蓄えつつ（ステップＳ
６）、６０μｓｅｃ待機する（ステップＳ７）次に前記
端子Ｔ₈の信号を“Ｌ”から“Ｈ”にして、背景光ホー
ルド解除し、前記端子Ｔ₁の信号を“Ｈ”から“Ｌ”に
して（ステップＳ８）、ＩＲＥＤ４の発光を停止させる
と共にインダクタＬ₀への通電を停止する。この時イン
ダクタに蓄えられたエネルギーはダイオードＤ₀を介し
て、コンデンサＣ₁または抵抗Ｒ₁を介してコンデンサ
Ｃ₂にフライバック電圧として印加され、コンデンサＣ
₁，Ｃ₂はそれぞれ昇圧充電が行われる。

【０１０５】次に回数Ｎをデクリメントし（ステップＳ
９）、回数Ｎが“０”になったか否か判定し（ステップ
Ｓ１０）、所定の回数（時間）の昇圧がくり返されるこ
とにより、図１５に示される様にコンデンサＣ₂の電圧
は測距回路用低電圧源Ｖ_CC3を充分に保持可能な程度に
昇圧される。

【０１０６】そして所定の回数の昇圧が終了すると（Ｙ
ＥＳ）、マイコン１はＥ²ＰＲＯＭ（不図示）から読み
出された測距装置の∞リミッターレベルであるデジタル
値を電流型Ｄ／Ａ変換回路１４にセットし、その出力電
流によって、∞リミッタレベルがセットされる（ステッ
プＳ１１）。

【０１０７】次に、マイコン１は、測距に先立って測距
回路と同一チップ上に形成され、測距装置（回路基板）
自体の温度を測定する測温回路（図１９）の出力をＡ／
Ｄ変換し、測距時の回路基板自体の温度をＲＡＭ等の記
憶手段に記憶する（ステップＳ１２）。この処理ルーチ
ンは、測距終了直後に行っても良い。即ち、回路基板温
度は、同一基板上に形成された他の回路の動作・不動作
によって（カメラシーケンスによる）著しく変化するた
め、動作時の測距装置温度を認識する必要がある。

【０１０８】そして、測距装置が安定する時間１０ｍｓ
ｅｃ待機した後（ステップＳ１３）、マイコン１の端子
Ｔ₅の信号を“Ｌ”から“Ｈ”にして、積分リセットを
解除する（ステップＳ１４）。これにより測距演算出力
電源が積分コンデンサＣ₆にチャージ可能となる。

【０１０９】次に測距回数Ｎを１２５に設定し（ステッ
プＳ１５）、端子Ｔ₈を“Ｈ”から“Ｌ”にして、背景
光ホールド状態にする（ステップＳ１６）。次に端子Ｔ
₁の信号を“Ｌ”から“Ｈ”にして、投光状態にして
（ステップＳ１７）、３０μｓｅｃた待機した後（ステ
ップＳ１８）、端子Ｔ₆の信号を“Ｌ”から“Ｈ”にし
て積分状態にする（ステップＳ１９）。この端子Ｔ₆の
電位が“Ｈ”の間だけ測距演算出力が積分される。

【０１１０】そして、３０μｓｅｃ待機して（ステップ
Ｓ２０）、端子Ｔ₈の信号を“Ｈ”、端子Ｔ₁の信号を
“Ｌ”、端子Ｔ₆の信号を“Ｌ”にする（ステップＳ２
１）。これにより、背景光ホールドを解除し、背景光電
流をバイパスするためのフィードバックループが動作可
能となり、背景光の変化に追従して背景光電流をＧＮＤ
に排出しつづける。

【０１１１】そして、投光を停止し、測距演算積分を停
止して、２００μｓｅｃ待機した後（ステップＳ２
２）、回数Ｎをデクリメントする（ステップＳ２３）。

【０１１２】次に投光回数がＮ＝０になったか判定し
（ステップＳ２４）、Ｎ＝０でないならば（ＮＯ）、ス
テップＳ１６に戻る。しかしＮ＝０であるならば（ＹＥ
Ｓ）、図１６のステップＳ２５に移行する。

【０１１３】つまり、端子Ｔ₄の信号を“Ｌ”から
“Ｈ”にして、逆積分を開始し（ステップＳ２５）、カ
ウントスタートさせる（ステップＳ２６）。

【０１１４】次に端子Ｔ₇の信号を“Ｌ”か否か判定し
（ステップＳ２７）、“Ｌ”でなければ（ＮＯ）、カウ
ント値がカウントリミッタを超えたか否か判定する（ス
テップＳ２８）。しかし端子Ｔ₇の電位が“Ｌ”あれ
ば、若しくはカウント値がカウントリミッタを超えた場
合には（ＹＥＳ）、カウンタをストップする（ステップ
Ｓ２９）。

【０１１５】次に端子Ｔ₄の信号を“Ｌ”にして、逆積
分を停止する（ステップＳ３０）。そして、メモリＭ₁
にカウンタ値を格納する（ステップＳ３１）。端子Ｔ₅
の信号を“Ｌ”にして積分Ｃ₆をリセットし（ステップ
Ｓ３２）、５ｍｓｅｃ待機する（ステップＳ３３）。

【０１１６】次に端子Ｔ₅の信号を“Ｈ”にして積分リ
セットを解除する。そして投光回数Ｎを１２５に設定す
る（ステップＳ３５）。端子Ｔ₈に電位を“Ｌ”にし
て、背景光ホールド状態にして（ステップＳ３６）、端
子Ｔ₁の信号を“Ｈ”にして投光状態にする（ステップ
Ｓ３７）。

【０１１７】そして、３０μｓｅｃ待機して（ステップ
Ｓ３８）。端子Ｔ₂の信号を“Ｈ”にして光量積分状態
にする（ステップＳ３９）。ここでは前記端子Ｔ₂の電
位が“Ｈ”の間だけＰＳＤの入射光量成分が積分され
る。そして３０μｓｅｃ待機した後（ステップＳ４
０）、端子Ｔ₈の信号を“Ｈ”、端子Ｔ₁の信号を
“Ｌ”、端子Ｔ₂の信号を“Ｌ”にして、背景光ホール
ドを解除し、投光を停止し、光量積分を停止する（ステ
ップＳ４１）。

【０１１８】次に２００μｓｅｃ待機した後（ステップ
Ｓ４２）、投光回数Ｎをデクリメントする（ステップＳ
４３）。そして設定回数の投光が行われ、投光回数Ｎが
０になったか判定し（ステップＳ４４）、投光回数Ｎが
“０”でなければ（ＮＯ）、ステップＳ３６に戻り、Ｎ
が“０“であれば（ＹＥＳ）、図１８のステップＳ４５
に移行する。このステップＳ４５では、端子Ｔ₄の信号
を“Ｈ”にして、逆積分を開始し、カウントを開始する
（ステップＳ４６）。

【０１１９】そして、端子Ｔ₇の電位が“Ｌ”か判定し
（ステップＳ４７）、端子Ｔ₇の電位が“Ｌ”でなけれ
ば（ＮＯ）、カウント値がカウントリミッタ値を超える
まで待機し（ステップＳ４８）、端子Ｔ₇の電位が
“Ｌ”かリミッタ値を超えたら（ＹＥＳ）、カウントス
トップする（ステップＳ４９）。

【０１２０】次に端子Ｔ₄の信号を“Ｌ”にして逆積分
を停止し（ステップＳ５０）、カウンタ値をメモリＭ₂
に格納し（ステップＳ５１）、端子Ｔ₅の信号を“Ｌ”
にして（ステップＳ５２）、各端子の信号をリセットし
（ステップＳ５３）、リターンする（ステップＳ５
４）。

【０１２１】以上のようにして、一連の測距動作が終了
し、メモリＭ₁には測距演算（比演算）出力が、Ｍ₂に
は入射光量に相当するデータが格納される。

【０１２２】次に本実施例におけるオフセット誤差につ
いて説明する。

【０１２３】メモリＭ₁，Ｍ₂に格納されたそれぞれの
測距データは、図２０に示されるように、距離に対応し
て、ｂ線、ｄ線のような、ｌ／（距離）対（カウント
値）の関係を示す。ここで、ｂ線に示される測距演算出
力は理想的な、

【数１３】となるが、図８に示したオペアンプ（トランジスタ
Ｑ₆₄，Ｑ₇₄，Ｑ₇₅，Ｑ₇₃，Ｑ₇₂，Ｑ₇₁，Ｑ₆₈）には、通
常オフセット電圧Ｖ_OSが存在し、このオフセット電圧の
バラツキの影響によって測距演算出力の傾きにバラツキ
が生じる以下、オフセット電圧Ｖ_OSの影響について考察
する。図８において、トランジスタＱ₇₇のエミッタ電流
をＩ₇₇，トランジスタＱ₇₈のエミッタ電流をＩ₇₈とする
と下記の関係式が成り立つ。

【０１２４】

【数１４】すなわち、仮にオフセット電圧が±３ｍＶのバラツキを
生じたとすると、常温（２７℃）のときＶ_T＝２６ｍＶ
であるから、Ｉ₇₈＝Ｉ₇₇×１．１２（＋３ｍＶ）Ｉ₇₈＝Ｉ₇₇×０．８９（−３ｍＶ）で、±１０％の傾きのバラツキが生じる。

【０１２５】さらに、Ｖ_OSは温度の関数Ｖ_OS（Ｔ）であ
りＶ_Tもまた温度の関数Ｖ_T（Ｔ）であるため、図２０
（ｂ）で示されるように温度によっても傾きが変化する
ため注意を要する。よって、回路構成上もしくは構造上
Ｖ_OS（Ｔ）とＶ_T（Ｔ）が温度に関して同相変化するよ
う配慮することが望ましい。

【０１２６】例えば、バイポーラ；Ｖ_OS≦±３ｍＶ、５
０μＶ／℃、ＣＭＯＳ；Ｖ_OS≦±６ｍＶ、５０μＶ／℃ となる。一般に、ＭＯＳトランジスタで構成されたオペ
アンプにおけるオフセット電圧は、

【数１５】で表わされる。以上のことから、オフセット電圧を小さ
くするためには、（１）中心対称構造（ｃｏｍｍｏｎ−
ｃｅｎｔｒｏｉｄｓｔｒｕｃｔａｒｅ）を用い、大き
めのサイズで設計する。

【０１２７】（２）小さなバイアス電流の回路とする。

【０１２８】の工夫をこらすよう配慮すべきである。

【０１２９】次に本実施例におけるオフセット電圧の影
響をキャンセルする手法について説明する。

【０１３０】まずオフセット誤差のキャンセルについて
説明する。

【０１３１】図２１（ａ）は、オフセットによる傾き補
正を調整する為に必要な構成ブロック図であり、図２１
（ｂ）はオフセットによる傾き補正をマイコン１により
補正する例である。図２２のフローチャートを参照して
説明する。

【０１３２】まず、Ｅ²ＰＲＯＭに格納されている調整
データＮ_ref1（２７℃において距離（１／Ｌ_ref1）に対
応する測距データ）を読み出し、Ｅ²ＰＲＯＭに格納さ
れている調整データＮ_ref2［２５℃において距離（１／
Ｌ_ref2）に対応する測距データ］を読み出し、Ｅ²ＰＲ
ＯＭに格納されている調整データ（１／Ｌ_ref1）［測距
データＮ_ref1を得た距離のデータ］を読み出し、Ｅ²Ｐ
ＲＯＭに格納されている調整データ（１／Ｌ_ref2［測距
データＮ_ref2を得た距離のデータ］を読み出し、Ｅ²Ｐ
ＲＯＭに格納され調整データＴ_C［測距データの温度係
数；Ｔ_C＝｛（Ｔ°Ｋの測距値）／（３００°Ｋの測距
値）｝］を読み出し、ＲＡＭに格納されたＩ_C温度デー
タ［測距データＮ取得時のＩ_C温度情報］を読み出し、
ＲＡＭに格納された測距データＮを読み出す（ステップ
Ｓ６１）。

【０１３３】次に傾き演算（ステップＳ６２）、距離導
出演算（ステップＳ６３）、繰り出し量変換演算（ステ
ップＳ６４）を行う。

【０１３４】

【数１６】但し、ｂ_k；距離−繰り出し量係数、Ｚ_p；ズームによ
るピント移動量、ｆ_c；基準位置からの∞ピント位置ま
での繰り出し量とする。

【０１３５】そして演算の後、リターンする。

【０１３６】以上のようにして測距装置の温度を測定
し、傾き補正をソフトで行うことによって良好なピント
調整を行うことができる。

【０１３７】図２２では、測距データを一度距離データ
に変換した後繰り出し量に変換しているが、計算量を減
らす為に、（１／Ｌ_ref1）→（ｂ_ref1）（１／Ｌ_ref2）
→（ｂ_ref2）とし、直接繰り出し量に変換するように構
成してもよい。

【０１３８】また、温度による測距データの変化を単な
るシフトと近似して、図２３のような簡単なフローチャ
ートとしてもよい。

【０１３９】図２４は、ハードウエア的にオフセット補
償を行うことのできる逆積分回路の構成例である。ここ
では、逆積分電流に、積分電流と同じオフセット誤差を
のせておいて、オフセット誤差ののった積分結果を同一
のオフセット誤差がのった逆積分電流で逆積分すること
によって、オフセット誤差をキャンセルするように構成
している。

【０１４０】そして積分電流・逆積分電流に同一のオフ
セット誤差をもたせるために、積分電流・逆積分電流は
同一の構成のオペアンプである。このオペアンプは、ト
ランジスタＱ₆₄，Ｑ₆₅，Ｑ₇₄，Ｑ₇₅，Ｑ₇₃，Ｑ₇₂，
Ｑ₇₁，Ｑ₆₈，Ｑ₇₈，Ｑ₇₇，Ｑ₆₃，抵抗Ｒ₃₈，Ｒ₃₉，Ｒ₄₀
と、トランジスタＱ_64B，Ｑ_65B，Ｑ_74B，Ｑ_75B，Ｑ
₇₃ _B，Ｑ_72B，Ｑ_71B，Ｑ_68B，Ｑ_78B，Ｑ_77B，Ｑ
_63B，抵抗Ｒ_38B，Ｒ_39B，Ｒ_40Bによって出力するよ
う構成している。また互いに近傍に配置しオフセット誤
差が相似形となるよう配慮している。

【０１４１】式であらわすと、積分電流であるトランジ
スタＱ₇₈のエミッタ電流は、

【数１７】逆積分電流であるトランジスタＱ_78Bのエミッタ電流
は、

【数１８】となり、Ｖ_OSによって積分電流と逆積分電流が同相に変
化するので、オフセット誤差項ｅｘｐ（−Ｖ_OS／Ｖ_T）
が互いに打ち消しあいオフセットに影響されない測距デ
ータを得ることができる。

【０１４２】図２５には、オフセット補償をハードウエ
ア的に行う第２の構成例を示す。ここでは、Ｖ_BE77＋Ｖ_OS（ＯＰ１）＝Ｖ_OS（ＯＰ２）＋Ｖ_BE78 であり、Ｖ_BE77＝Ｖ_BE78となり、ＯＰ１，ＯＰ２のオフ
セットが相殺し合っている。

【０１４３】図２６には、オフセット補償をハードウエ
ア的に行う第３の構成例である。ここでは、Ｖ_BE77＝Ｖ_BE78＋Ｖ_OS（ＯＰ２）−Ｖ_OS（ＯＰ１）＝Ｖ
_BE78 となり、ＯＰ１とＯＰ２のオフセット電圧が相殺し合っ
ている。

【０１４４】以上、オフセットのハードウエア的補償と
ソフト的補償について、別々に述べたが、併合して行う
ことによって、より精密な補償が行われることは言うま
でもない。

【０１４５】図２７には、引き算回路を用いた場合の測
距演算回路の構成例を示す。この構成において、ノード
の接続関係及び、制御はほぼ同じであるため、その説明
は省略する。但し、新たに増えた制御端子ＣＮ１００が
あり、これは図２に示すマイコン１の端子Ｔ₉に接続さ
れているものとし、端子Ｔ₉の動作は図１５で示されて
いるように、比演算積分時は“Ｈ”光量積分時は“Ｌ”
であるものとする。このように構成することで、比演算
出力逆積分時は絶対温度Ｔに比例した電流で、光量出力
逆積分時は絶対温度Ｔによらない電流で逆積分を行うこ
とができる。

【０１４６】さて、図２７に示される。測距演算回路に
おいて、測距演算出力電流であるトランジスタＱ₆₈のド
レイン電流Ｉ₆₈を求める。

【０１４７】まず、ＣＮ２７，ＣＮ２６には、プリアン
プ回路９から、

【数１９】なる信号電圧が入力される。オペアンプＯＰ１の非反転
端子のＡ点の電位は、

【数２０】オペアンプＯＰ１の反転端子のＢ点の電位はＡ点にオフ
セットを加えたものであり、

【数２１】Ｃポイントの電位は、

【数２２】

【数２３】となりオフセット電圧がキャンセルされることがわか
る。

【０１４８】

【数２４】であり、回路構成上測距演算出力は、シンク電流として
設計されているので、

【数２５】となるように“ａ”を設定すべきである。

【０１４９】通常Ｉ_F／Ｉ_Nが最も大きくなるのは被写
体距離が∞のときであるから、∞のスポット位置のＰＳ
Ｄの分割比（Ｉ_F∞／Ｉ_N∞）によってａが定められ
る。但し、

【数２６】であるように光学系配置を定めるならば、Ｉ_OS＝０とし
ても良い。

【０１５０】さて、測距演算出力電流は、

【数２７】で与えられ絶対温度Ｔに比例する電流であるから、逆積
分電流を、前述した通りＴに比例した電流で行うことに
より温度による変化をキャンセルすることができる。

【０１５１】図２８，図２９には、引き算回路を用いた
場合の測距演算回路において、ハードウエア的にオフセ
ット誤差をキャンセルする別の構成例である。これらの
測距演算回路のＡポイントの電位は、

【数２８】よってＣポイントの電位は、

【数２９】となり、オフセット電圧がキャンセルされることがわか
る。

【０１５２】図３０には、引き算回路を用いた場合の測
距演算回路において、ハードウエア的にオフセット誤差
をキャンセルする他の構成例である。

【０１５３】この測距演算回路において、測距演算出力
電流であるトランジスタＱ₆₈のドレイン電流Ｉ₆₈は、

【数３０】で与えられる。これに対して、オフセット誤差を入れた
Ｉ_OFSは次のようにして求められる。

【０１５４】抵抗Ｒ₀₄の電位は、Ｒ₀₄×Ｉ_OSとなり、抵
抗Ｒ_OSの電位は、オペアンプＯＰ２によって、抵抗Ｒ₀₄
の電位＋オフセット電圧Ｖ_OS2であるから、

【数３１】となる。つまり、真の測距演算出力電流Ｉ₆₆は、Ｉ₆₆＝Ｉ₆₈＋Ｉ_OFSであり、Ｒ₀₃＝２Ｒ₀₅とし、Ｖ_OS1
＝Ｖ_OS2とすると、オフセットは互いにキャンセルしあ
い、

【数３２】となる。以上のようにしてオフセット誤差を相殺するこ
とができる。

【０１５５】図３１は、オフセット誤差のない電流型引
き算回路の構成例である。

【０１５６】トランジスタＱ_68′のドレイン電流は、

【数３３】トランジスタＱ₆₈のドレイン電流は

【数３４】Ｉ_68′はトランジスタＱ₁₀₀₀，Ｑ₁₀₀₁で構成させるカレ
ントミラーによって折り返されて、

【数３５】となる。測距演算積分トランジスタＱ₆₆のドレイン電流
Ｉ₆₆は、電流Ｉ_O2によりシフトされて、

【数３６】となり、非常に簡単な回路構成でありながら、オフセッ
ト誤差がのらない引き算回路であることがわかる。

【０１５７】以上のことから、本実施例の測距装置は、
以下の効果が得られる。

【０１５８】第１に、Ｎ（Ｐ）ウェル領域をベースと
し、その内部のＰ（Ｎ）をエミッタとするＣＭＯＳ構造
内に存在するＰＮＰ（ＮＰＮ）トランジスタを用いて、
光導体位置検出素子からの出力を対数圧縮し、またはさ
らに対数伸長する新規なアナログＣＭＯＳ測距回路を提
供することができる。この新規な回路は、ＣＭＯＳ構造
を形成する製造工程のみで実現することができ、ＣＰＵ
と同一チップ上に形成され、ＡＳＩＣ用回路にも好適す
る。

【０１５９】第２に、ＣＭＯＳ構造で形成されるため、
同様なＣＭＯＳ構造で形成されたＣＰＵ等のロジック系
とのマッチングの良いアナログ回路が得られる。

【０１６０】第３に、基本的にバイポーラトランジスタ
よりもシュリンクが可能であり、バイポーラに対してチ
ップサイズを小さくできるので、ＩＣチップの歩留まり
が向上し、さらにローコストとなる。

【０１６１】第４に、測距回路内の背景光ホールドコン
デンサや積分コンデンサ等の接続されている入・出力部
のハイインピーダンス化が容易であり、それにともなっ
て前記コンデンサ容量を可及的に小さくすることができ
る。このため、外付け部品の小型化や低コスト化を達成
できる。また、前記コンデンサをＩＣチップ上に形成す
ることも可能であり、前記ＩＣを接続するＩＣリードを
廃止できＩＣパッケージの小型化に役立つ。またコンデ
ンサをＩＣチップ上に形成することにより耐ノイズ性が
向上し、測距精度を向上させることができる。

【０１６２】第５に、チップ内部にコンデンサを形成す
る手法として、強誘電体薄膜によるコンデンサを用いる
ことによって、スイッチングノイズ等に対する耐ノイズ
性を向上させることができる。また背景光ホールドアン
プの出力ソース素子と出力シンク素子をほぼ同時にオフ
状態にする新規スイッチング手法により前記スイッチン
グノイズそのものの低減を果たしている。

【０１６３】第６に、ＣＭＯＳアナログ測距回路で問題
となるオフセット電圧およびその温度ドリフトがバイポ
ーラ回路に比して大きいという問題を解決する為次の新
規な手法を提供した。

【０１６４】第７に、測距用ＩＣのＩＣ温度検出手段を
設け、ＩＣ温度出力に基づいて測距出力をソフトで補正
するよう構成したので、ＣＭＯＳ測距回路でもバイポー
ラ測距回路と同等の測距性能を得ることができる。

【０１６５】第８に、対数伸長回路のエミッタ電流検出
手段をオフセット電圧が等しい２つのオペアンプのオフ
セット電圧が互いに相殺しあうよう組み合わせて構成
し、オフセット誤差のないエミッタ電流を検出する新規
な回路が提供できる。

【０１６６】第９に、対数伸長回路のエミッタ電流検出
回路によるオフセット誤差と同等のオフセット誤差をも
つ逆積分電流形成回路出力により逆積分を行うことによ
り、オフセット誤差のない測距演算デジタル出力を得る
新規な手法が提供できる。

【０１６７】第１０に、引き算回路出力をオフセット電
圧が等しい２つのオペアンプのオフセット電圧が互いに
相殺しあうよう組み合わせて構成された電圧電流変換回
路にてＶ−Ｉ変換し得られた電流値にもとづいて被写体
までの距離を得る新規な測距回路が提供できる。

【０１６８】第１１に、引き算回路出力をＶ−Ｉ変換す
るＶ−Ｉ変換器の出力電流のうち、Ｖ−Ｉ変換器のオフ
セット誤差成分と等しいオフセット誤差電流発生回路を
有し、前記出力電流からオフセット誤差電流発生回路出
力電流を引いた電流値から被写体までの距離を得る新規
な測距回路を提供した。

【０１６９】第１２に、２つの対数圧縮出力を同一のオ
フセットをもつＶ−Ｉ変換器でＶ−Ｉ変換し、電流にて
引き算を行う新規な測距回路を提供した。

【０１７０】以上のような、新規な手法、回路構成によ
ってＣＭＯＳアナログ回路のオフセット電圧の問題を克
服でき、バイポーラ測距回路と略同等の性能のＣＭＯＳ
アナログ測距回路を構成することができた。

【０１７１】また本発明は、前述した実施例に限定され
るものではなく、他にも発明の要旨を逸脱しない範囲で
種々の変形や応用が可能であることは勿論である。

【０１７２】

【発明の効果】以上詳述したように本発明によれば、Ｍ
ＯＳ構造で形成される寄生バイポーラトランジスタを利
用した対数圧縮・対数伸長回路等の測距用演算回路で構
成されるＭＯＳ構造の測距装置を提供することができ
る。

【図面の簡単な説明】

【図１】図１は、本発明によるＭＯＳ構造の測距装置の
概念を説明するための図である。

【図２】図２は、本発明の第１実施例としての測距装置
の全体の概略的なブロック構成を示す図である。

【図３】図２に示した投光回路の具体的な構成例を示す
図である。

【図４】図２に示したプリアンプ回路の具体的な構成例
の一部を示す図である。

【図５】図２に示したプリアンプ回路の具体的な構成例
の一部を示す図である。

【図６】背光光ホールド回路におけるスイッチ手法の構
成例を示す図である。

【図７】強誘電体薄膜を利用した集積回路用大容量コン
デンサの断面を示す図である。

【図８】図２に示す測距演算回路の第１の構成例を示す
図である。

【図９】図２に示す測距演算回路の第２の構成例を示す
図である。

【図１０】図２に示すＢ_V／∞リミッタ回路の構成例を
示す図である。

【図１１】寄生トランジスタを用いた測光装置の他の構
成例を示す図である。

【図１２】図２に示す積分リセット／逆積分回路の構成
例を示す図である。

【図１３】図１３（ａ）は、図２に示す光量積分回路の
構成例を示し、図１３（ｂ）は、そのバイアス電流と時
間との関係を示す図である。

【図１４】図２に示すチップイネーブル回路の構成例を
示す図である。

【図１５】本実施例の測距装置の動作を示すタイミング
チャートである。

【図１６】本実施例の測距装置の動作を示すフローチャ
ートの一部である。

【図１７】本実施例の測距装置の動作を示すフローチャ
ートの一部である。

【図１８】本実施例の測距装置の動作を示すフローチャ
ートの一部である。

【図１９】図２に示す測温回路の構成例を示す図であ
る。

【図２０】図２０（ａ）は、測距演算出力と距離との関
係を示す図、図２０（ｂ）は、オフセット電圧の温度依
存のある測距演算出力と距離との関係を示す図である。

【図２１】図２１（ａ）は、温度補償システムの概念を
示す図、図２１（ｂ）は、温度補償を説明するための測
距演算出力と距離との関係を示す図である。

【図２２】ソフトウエアによるオフセット補正の第１の
例である。

【図２３】ソフトウエアによるオフセット補正の第２の
例である。

【図２４】ハードウエアによるオフセット補正の第１の
構成例である。

【図２５】ハードウエアによるオフセット補正の第２の
構成例である。

【図２６】ハードウエアによるオフセット補正の第３の
構成例である。

【図２７】引き算回路を用いた測距演算回路とハードウ
エアによるオフセット補正のダイ１の例である。

【図２８】引き算回路を用いた測距演算回路とハードウ
エアによるオフセット補正のダイ２の例である。

【図２９】引き算回路を用いた測距演算回路とハードウ
エアによるオフセット補正のダイ３の例である。

【図３０】引き算回路を用いた測距演算回路とハードウ
エアによるオフセット補正のダイ４の例である。

【図３１】オフセット誤差のない電流型引き算回路の第
１の構成例を示す図である。

【図３２】オフセット誤差のない電流型引き算回路の第
２の構成例を示す図である。

【図３３】図３３は、従来のＣＭＯＳアナログ回路を使
用したカメラの制御部の構成を示す図である。

【符号の説明】

１…マイクロコンピュータ、２…投光回路、３…パワー
トランジスタ、４…投光素子（ＩＲＥＤ）、５…投光レ
ンズ、６…被写体、７…受光レンズ、８…半導体位置検
出素子（ＰＳＤ）、９…プリアンプ回路、１０…測距演
算回路、１１…積分リセット・逆積分回路、１２…光量
検出回路、１３…Ｂ_V／∞リミッタ回路、１４…Ｄ／Ａ
変換回路、１５…チップイネーブル回路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭62−25209（ＪＰ，Ａ) 特開昭62−191702（ＪＰ，Ａ) 特開昭63−1914（ＪＰ，Ａ) 特開平１−224617（ＪＰ，Ａ) 特開平１−260309（ＪＰ，Ａ) 特開平２−216008（ＪＰ，Ａ) 特開平３−216523（ＪＰ，Ａ) 特開平５−66129（ＪＰ，Ａ) 特開平６−90127（ＪＰ，Ａ) 実開平５−20413（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01C 3/06 G02B 7/32 H01L 27/092 H03F 3/00

Claims

(57)【特許請求の範囲】

【請求項１】測距対象物に向けて光束を投光する投光
手段と、上記測距対象物からの上記光束の反射光を受光し、上記
測距対象物の距離に応じた１対の信号電流を出力する受
光手段と、上記１対の信号電流を、ＣＭＯＳ構造中の寄生ＰＮＰ型
もしくはＮＰＮ型の２つの第１のトランジスタのベース
・エミッタ間にそれぞれ流し、対数圧縮信号を出力する
対数圧縮手段と、２つの上記対数圧縮信号をＣＭＯＳ構造中の寄生ＰＮＰ
型もしくはＮＰＮ型の２つの第２のトランジスタを用い
てそれぞれ対数伸長する対数伸長手段と、この対数伸長手段の出力に基づいて、上記測距対象物ま
での距離を求める距離検出手段と、を具備したことを特徴とするＭＯＳ構造の測距装置。
【請求項２】測距対象物に向けて光束を投光する投光
手段と、上記測距対象物からの上記光束の反射光を受光し、上記
測距対象物の距離に応じた１対の信号電流を出力する受
光手段と、上記１対の信号電流を、ＣＭＯＳ構造中の寄生ＰＮＰ型
もしくはＮＰＮ型の２つの第１のトランジスタのベース
・エミッタ間にそれぞれ流し、対数圧縮信号を出力する
対数圧縮手段と、２つの上記対数圧縮信号の差を演算する差演算手段と、この差演算手段の出力に基づいて、上記測距対象物まで
の距離を求める距離検出手段と、を具備したことを特徴とするＭＯＳ構造の測距装置。