JP3216036B2 - 信号伝送線路の配線方法 - Google Patents
信号伝送線路の配線方法Info
- Publication number
- JP3216036B2 JP3216036B2 JP18141995A JP18141995A JP3216036B2 JP 3216036 B2 JP3216036 B2 JP 3216036B2 JP 18141995 A JP18141995 A JP 18141995A JP 18141995 A JP18141995 A JP 18141995A JP 3216036 B2 JP3216036 B2 JP 3216036B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission line
- connection point
- signal transmission
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば双方向性Ｉ
Ｃや受信専用ＩＣ等を含む複数のＩＣを相互に接続する
信号伝送線路の配線方法に関するものである。
Ｃや受信専用ＩＣ等を含む複数のＩＣを相互に接続する
信号伝送線路の配線方法に関するものである。
【０００２】
【従来の技術】図９は複数の双方向性ＩＣの相互接続さ
れた回路例を示す図であり、図の１〜４はそれぞれ信号
の送受信を行う双方向性ＩＣである。一般にＴＴＬやＣ
ＭＯＳ等の論理素子により構成された回路では、例えば
図９の回路例のように、それぞれデジタル信号の送受信
の可能な複数の双方向性ＩＣ（例えばトランスミッタ／
レシーバやトランスシーバと呼ばれるＩＣ）を相互に接
続した回路（例えば制御信号の送受信回路）を使用する
ことがある。図９のような回路においては、デジタル信
号の電圧の立上りや立下りといった変化によって回路が
応答動作するため、信号伝送路における反射波の発生等
によって、信号波形に波形割れがあると誤動作をする。
れた回路例を示す図であり、図の１〜４はそれぞれ信号
の送受信を行う双方向性ＩＣである。一般にＴＴＬやＣ
ＭＯＳ等の論理素子により構成された回路では、例えば
図９の回路例のように、それぞれデジタル信号の送受信
の可能な複数の双方向性ＩＣ（例えばトランスミッタ／
レシーバやトランスシーバと呼ばれるＩＣ）を相互に接
続した回路（例えば制御信号の送受信回路）を使用する
ことがある。図９のような回路においては、デジタル信
号の電圧の立上りや立下りといった変化によって回路が
応答動作するため、信号伝送路における反射波の発生等
によって、信号波形に波形割れがあると誤動作をする。
【０００３】図１０は信号波形に波形割れがある場合の
例を示す図であり、図１１は波形割れを防止するための
従来の信号伝送線路の配線例を示す図であり、図の配線
路はプリント基板上のパターン配線である。図１１は、
俗にいう「一筆書き」の配線路であり、ＩＣ１から順次
ＩＣ２，ＩＣ３を経てＩＣ４に至る１本の配線路により
各ＩＣが接続され、分岐路を全く含まないものである。
そして余り高速でないデジタル信号（例えば周波数が１
２．５ＭＨｚ、信号の立上り時間が５ｎＳ程度の信号）
では、プリント基板上に図１１のような「一筆書き」の
配線路を設けることによって、反射による波形割れの発
生を防止することができた。
例を示す図であり、図１１は波形割れを防止するための
従来の信号伝送線路の配線例を示す図であり、図の配線
路はプリント基板上のパターン配線である。図１１は、
俗にいう「一筆書き」の配線路であり、ＩＣ１から順次
ＩＣ２，ＩＣ３を経てＩＣ４に至る１本の配線路により
各ＩＣが接続され、分岐路を全く含まないものである。
そして余り高速でないデジタル信号（例えば周波数が１
２．５ＭＨｚ、信号の立上り時間が５ｎＳ程度の信号）
では、プリント基板上に図１１のような「一筆書き」の
配線路を設けることによって、反射による波形割れの発
生を防止することができた。
【０００４】
【発明が解決しようとする課題】しかしながら上記のよ
うな信号伝送線路の配線方法では、伝送信号が高速化
し、電圧信号の立上り、立下り時間が１〜２ｎＳ程度に
なると、同一長さ（遅延時間も同一）の配線路であって
も反射による波形歪が発生する。図１２は図１１の配線
路のＩＣ１の送信によるＩＣ２の受信波形の例を示す図
であり、同図の（ａ）は比較的低速信号を伝送させ、
（ｂ）は比較的高速信号を伝送させた場合の受信波形例
である。図１２の（ａ）は信号の立上り時間ｔr が５．
０ｎＳ、周波数１２．５ＭＨｚの場合の例で波形歪は小
さい。また図１２の（ｂ）は、同一配線路において、信
号の立上り時間ｔr が１．５ｎＳ、周波数２５ＭＨｚの
場合の例で、波形歪は大きくなっているので、最悪の場
合には誤動作が発生する。
うな信号伝送線路の配線方法では、伝送信号が高速化
し、電圧信号の立上り、立下り時間が１〜２ｎＳ程度に
なると、同一長さ（遅延時間も同一）の配線路であって
も反射による波形歪が発生する。図１２は図１１の配線
路のＩＣ１の送信によるＩＣ２の受信波形の例を示す図
であり、同図の（ａ）は比較的低速信号を伝送させ、
（ｂ）は比較的高速信号を伝送させた場合の受信波形例
である。図１２の（ａ）は信号の立上り時間ｔr が５．
０ｎＳ、周波数１２．５ＭＨｚの場合の例で波形歪は小
さい。また図１２の（ｂ）は、同一配線路において、信
号の立上り時間ｔr が１．５ｎＳ、周波数２５ＭＨｚの
場合の例で、波形歪は大きくなっているので、最悪の場
合には誤動作が発生する。
【０００５】図１３、１４は図１１の配線路の信号源を
変えた場合の受信波形の例１、２を示す図である。即ち
図１３の（ａ）はＩＣ１が信号源の場合のＩＣ２，３，
４の受信波形を示し、このうちで太線で示すＩＣ２の受
信波形が一番歪んでおり、同図の（ｂ）はＩＣ２が信号
源の場合のＩＣ１，３，４の受信波形を示し、このうち
で太線で示すＩＣ１の受信波形が一番歪んでいる。
変えた場合の受信波形の例１、２を示す図である。即ち
図１３の（ａ）はＩＣ１が信号源の場合のＩＣ２，３，
４の受信波形を示し、このうちで太線で示すＩＣ２の受
信波形が一番歪んでおり、同図の（ｂ）はＩＣ２が信号
源の場合のＩＣ１，３，４の受信波形を示し、このうち
で太線で示すＩＣ１の受信波形が一番歪んでいる。
【０００６】同様に図１４の（ａ）はＩＣ３が信号源の
場合のＩＣ１，２，４の受信波形を示し、このうちで太
線で示すＩＣ４の受信波形が一番歪んでおり、同図の
（ｂ）はＩＣ４が信号源の場合のＩＣ１，２，３の受信
波形を示し、このうちで太線で示すＩＣ３の受信波形が
一番歪んでいる。このように受信波形が歪むＩＣは、ど
のＩＣが送信源になるかによって異なるので、例えばＩ
Ｃ１が送信してＩＣ２が受信する波形歪を改善しても、
ＩＣ３が送信してＩＣ４が受信する波形は逆に歪みが大
きくなるようなこともある。
場合のＩＣ１，２，４の受信波形を示し、このうちで太
線で示すＩＣ４の受信波形が一番歪んでおり、同図の
（ｂ）はＩＣ４が信号源の場合のＩＣ１，２，３の受信
波形を示し、このうちで太線で示すＩＣ３の受信波形が
一番歪んでいる。このように受信波形が歪むＩＣは、ど
のＩＣが送信源になるかによって異なるので、例えばＩ
Ｃ１が送信してＩＣ２が受信する波形歪を改善しても、
ＩＣ３が送信してＩＣ４が受信する波形は逆に歪みが大
きくなるようなこともある。
【０００７】またこような信号伝送路における波形歪の
問題は、複数の双方向性ＩＣが相互接続された回路のみ
ならず、例えば双方向性ＩＣと受信専用ＩＣとを含む複
数のＩＣの相互接続回路や、双方向性ＩＣと送信専用Ｉ
Ｃと受信専用ＩＣとを含む複数のＩＣの相互接続回路等
においても同様に発生するものである。そしてこの双方
向性ＩＣを含む複数のＩＣの相互接続回路においては、
伝送するデジタル信号の高速化に伴い生じる伝送信号の
波形歪をすべての受信側ＩＣについて満足できる程度に
まで抑制することはできないという問題点があった。
問題は、複数の双方向性ＩＣが相互接続された回路のみ
ならず、例えば双方向性ＩＣと受信専用ＩＣとを含む複
数のＩＣの相互接続回路や、双方向性ＩＣと送信専用Ｉ
Ｃと受信専用ＩＣとを含む複数のＩＣの相互接続回路等
においても同様に発生するものである。そしてこの双方
向性ＩＣを含む複数のＩＣの相互接続回路においては、
伝送するデジタル信号の高速化に伴い生じる伝送信号の
波形歪をすべての受信側ＩＣについて満足できる程度に
まで抑制することはできないという問題点があった。
【０００８】
【課題を解決するための手段】本発明に係る信号伝送線
路の配線方法は、デジタル信号の送受信の可能な複数の
双方向性ＩＣを相互に接続する信号伝送線路の配線方法
において、前記送受信の可能な複数の双方向性ＩＣ間に
第１の接続点を設け、送受信の可能な複数の双方向性Ｉ
Ｃから前記第１の接続点までの各信号伝送線路の信号遅
延時間が等しくなるか、またはほぼ等しくなるように配
線するものである。
路の配線方法は、デジタル信号の送受信の可能な複数の
双方向性ＩＣを相互に接続する信号伝送線路の配線方法
において、前記送受信の可能な複数の双方向性ＩＣ間に
第１の接続点を設け、送受信の可能な複数の双方向性Ｉ
Ｃから前記第１の接続点までの各信号伝送線路の信号遅
延時間が等しくなるか、またはほぼ等しくなるように配
線するものである。
【０００９】
実施形態１．図１は本発明の実施形態１に係る信号伝送
線路の配線例を示す図であり、同図は図９の回路をプリ
ント基板上でパターン化した配線例として示したもので
ある。図１において、１〜４はそれぞれ信号の送信及び
受信の可能な双方向性のＩＣ、１１〜１４はそれぞれＩ
Ｃ１〜４から共通の接続点２１までの配線、２１は配線
１１〜１４のそれぞれの一端が共に接続される接続点で
ある。
線路の配線例を示す図であり、同図は図９の回路をプリ
ント基板上でパターン化した配線例として示したもので
ある。図１において、１〜４はそれぞれ信号の送信及び
受信の可能な双方向性のＩＣ、１１〜１４はそれぞれＩ
Ｃ１〜４から共通の接続点２１までの配線、２１は配線
１１〜１４のそれぞれの一端が共に接続される接続点で
ある。
【００１０】図１の配線方法は、各ＩＣ１〜４の出力端
から接続点２１までそれぞれ配線１１〜１４を介した信
号伝送に要する各信号遅延時間がすべて等しくなるよう
に配線を行うものである。なお、ここで、各配線の信号
遅延時間は厳密に等しくなくとも、ほぼ等しい場合にも
同等の効果が得られるものである。図１の例では、各配
線１１〜１４は、単位長さ当りの信号遅延時間が等しい
プリント基板の同一配線層により構成されるので、各配
線１１〜１４はすべて等長配線となるようにしている。
から接続点２１までそれぞれ配線１１〜１４を介した信
号伝送に要する各信号遅延時間がすべて等しくなるよう
に配線を行うものである。なお、ここで、各配線の信号
遅延時間は厳密に等しくなくとも、ほぼ等しい場合にも
同等の効果が得られるものである。図１の例では、各配
線１１〜１４は、単位長さ当りの信号遅延時間が等しい
プリント基板の同一配線層により構成されるので、各配
線１１〜１４はすべて等長配線となるようにしている。
【００１１】図１のように配線１１〜１４をすべて等長
配線とすることにより、例えばＩＣ１から信号を送信
し、この信号をＩＣ２〜４が受信する場合に、ＩＣ２〜
４に信号が到達する時刻はすべて等しくなる。図２は図
１の等価配線構造を示す図であり、図１の配線は、見か
け上、図２のように、ＩＣ１は細い配線１９で接続点２
２まで配線され、接続点２２で太い配線２０に接続され
て、その遠端２３にＩＣ２〜４が接続されているものと
等価であると考えられる。図２のような配線構造によ
り、送信側のＩＣ１からみと、受信側のＩＣ２〜４は、
いずも信号伝送線路の最遠端に接続されていることにな
る。
配線とすることにより、例えばＩＣ１から信号を送信
し、この信号をＩＣ２〜４が受信する場合に、ＩＣ２〜
４に信号が到達する時刻はすべて等しくなる。図２は図
１の等価配線構造を示す図であり、図１の配線は、見か
け上、図２のように、ＩＣ１は細い配線１９で接続点２
２まで配線され、接続点２２で太い配線２０に接続され
て、その遠端２３にＩＣ２〜４が接続されているものと
等価であると考えられる。図２のような配線構造によ
り、送信側のＩＣ１からみと、受信側のＩＣ２〜４は、
いずも信号伝送線路の最遠端に接続されていることにな
る。
【００１２】図３は図１１の配線路のＩＣ１の送信によ
る他のＩＣの受信波形の例を示す図であり、３つの波形
のうちで太線で示すＩＣ２の受信波形の歪みが一番大き
く、破線で示すＩＣ４の受信波形の歪みが一番小さい。
一般にパルス信号を伝送する場合に、波形の立上りや立
下り時の歪みないし波形割れは、図３のように送信端に
最近端のＩＣが最も大きく、送信端からみて最遠端のＩ
Ｃが最も小さい。従って図２の等価回路のように、受信
側のいずれのＩＣも、送信端からみて最遠端となる図１
の配線例では、受信ＩＣのいずれの波形歪も最小にな
る。
る他のＩＣの受信波形の例を示す図であり、３つの波形
のうちで太線で示すＩＣ２の受信波形の歪みが一番大き
く、破線で示すＩＣ４の受信波形の歪みが一番小さい。
一般にパルス信号を伝送する場合に、波形の立上りや立
下り時の歪みないし波形割れは、図３のように送信端に
最近端のＩＣが最も大きく、送信端からみて最遠端のＩ
Ｃが最も小さい。従って図２の等価回路のように、受信
側のいずれのＩＣも、送信端からみて最遠端となる図１
の配線例では、受信ＩＣのいずれの波形歪も最小にな
る。
【００１３】図４、５は図１の配線路の信号源を変えた
場合の受信波形の例１、２を示す図である。即ち図４の
（ａ），（ｂ）は、図１の配線路における信号源をＩＣ
１，ＩＣ２とし、図５の（ａ），（ｂ）は、図１の配線
路の信号源をＩＣ３，ＩＣ４とした場合の受信波形をそ
れぞれ示しているが、いずれの場合にも、受信側となる
３つのＩＣの受信波形は、ほぼ同一で歪が少い安定な波
形になっている。
場合の受信波形の例１、２を示す図である。即ち図４の
（ａ），（ｂ）は、図１の配線路における信号源をＩＣ
１，ＩＣ２とし、図５の（ａ），（ｂ）は、図１の配線
路の信号源をＩＣ３，ＩＣ４とした場合の受信波形をそ
れぞれ示しているが、いずれの場合にも、受信側となる
３つのＩＣの受信波形は、ほぼ同一で歪が少い安定な波
形になっている。
【００１４】以上のように本発明の実施形態１によれ
ば、複数の双方向性ＩＣの相互接続される回路におい
て、共通の接続点からそれぞれ分岐して各ＩＣに至る配
線路の信号遅延時間がすべて等しくなるような（等長星
型となるような）伝送線路の配線としたので、任意の信
号源ＩＣから任意の受信側ＩＣへ信号を伝送しても、必
ず受信側ＩＣにおいて波形歪の少い安定な受信波形が得
られる。
ば、複数の双方向性ＩＣの相互接続される回路におい
て、共通の接続点からそれぞれ分岐して各ＩＣに至る配
線路の信号遅延時間がすべて等しくなるような（等長星
型となるような）伝送線路の配線としたので、任意の信
号源ＩＣから任意の受信側ＩＣへ信号を伝送しても、必
ず受信側ＩＣにおいて波形歪の少い安定な受信波形が得
られる。
【００１５】実施形態２．図６は本発明の実施形態２に
係る回路例を示す図であり、図の１〜３は信号の送受信
を行う双方向性ＩＣ、４〜６は信号の受信のみを行う受
信専用ＩＣである。図７は本発明の実施形態２、３に係
る信号伝送線路の配線例を示す図であり、図６、８の回
路をプリント基板上でパターン化した配線例として示し
たものであるが、ここでは図６の回路の配線例として説
明する。
係る回路例を示す図であり、図の１〜３は信号の送受信
を行う双方向性ＩＣ、４〜６は信号の受信のみを行う受
信専用ＩＣである。図７は本発明の実施形態２、３に係
る信号伝送線路の配線例を示す図であり、図６、８の回
路をプリント基板上でパターン化した配線例として示し
たものであるが、ここでは図６の回路の配線例として説
明する。
【００１６】図７の配線例において、第１の接続点２１
からそれぞれ分岐した配線１１，１２，１３を介して双
方向性ＩＣ１，２，３へ星型接続する配線方法は図１の
場合と同様である。また、ＩＣ４〜ＩＣ６は受信専用の
ＩＣであり、双方向性ＩＣであるＩＣ１〜ＩＣ３のよう
にそれぞれ独立した配線にする必要がないので、この例
では、第２の接続点２２及び第３の接続点２３を設けて
一部を共通配線とした場合の配線例を示した。そして第
１の接続点２１は配線１４を介して第２の接続点２２に
接続され、この第２の接続点２２からの配線は２つに分
岐され、その一方は配線１８を介してＩＣ６に接続さ
れ、その他方は配線１５を介して第３の接続点２３に接
続され、この第３の接続点２３からの配線は２つに分岐
され、その一方は配線１６を介してＩＣ４に接続され、
その他方は配線１７を介してＩＣ６に接続されている。
からそれぞれ分岐した配線１１，１２，１３を介して双
方向性ＩＣ１，２，３へ星型接続する配線方法は図１の
場合と同様である。また、ＩＣ４〜ＩＣ６は受信専用の
ＩＣであり、双方向性ＩＣであるＩＣ１〜ＩＣ３のよう
にそれぞれ独立した配線にする必要がないので、この例
では、第２の接続点２２及び第３の接続点２３を設けて
一部を共通配線とした場合の配線例を示した。そして第
１の接続点２１は配線１４を介して第２の接続点２２に
接続され、この第２の接続点２２からの配線は２つに分
岐され、その一方は配線１８を介してＩＣ６に接続さ
れ、その他方は配線１５を介して第３の接続点２３に接
続され、この第３の接続点２３からの配線は２つに分岐
され、その一方は配線１６を介してＩＣ４に接続され、
その他方は配線１７を介してＩＣ６に接続されている。
【００１７】図７の配線１１，１２，１３，１４，１
５，１６，１７及び１８における各信号遅延時間をそれ
ぞれＴｄ1 ，Ｔｄ2 ，Ｔｄ3 ，Ｔｄ4 ，Ｔｄ5 ，Ｔ
ｄ6 ，Ｔｄ7 及びＴｄ8 とすると、この例においては、
これらの遅延時間が次の関係式（１）を満たすようにそ
れぞれの配線を設ける。 Ｔｄ1 ＝Ｔｄ2 ＝Ｔｄ3 ＝（Ｔｄ4 ＋Ｔｄ5 ＋Ｔｄ6 ） ＝（Ｔｄ4 ＋Ｔｄ5 ＋Ｔｄ7 ） ＝（Ｔｄ4 ＋Ｔｄ8 ） …（１） なおここで、上記関係式（１）は、厳密なものではな
く、近似的に等しい場合にも同等の効果が得られるもの
である。
５，１６，１７及び１８における各信号遅延時間をそれ
ぞれＴｄ1 ，Ｔｄ2 ，Ｔｄ3 ，Ｔｄ4 ，Ｔｄ5 ，Ｔ
ｄ6 ，Ｔｄ7 及びＴｄ8 とすると、この例においては、
これらの遅延時間が次の関係式（１）を満たすようにそ
れぞれの配線を設ける。 Ｔｄ1 ＝Ｔｄ2 ＝Ｔｄ3 ＝（Ｔｄ4 ＋Ｔｄ5 ＋Ｔｄ6 ） ＝（Ｔｄ4 ＋Ｔｄ5 ＋Ｔｄ7 ） ＝（Ｔｄ4 ＋Ｔｄ8 ） …（１） なおここで、上記関係式（１）は、厳密なものではな
く、近似的に等しい場合にも同等の効果が得られるもの
である。
【００１８】この実施の形態２においても、前記関係式
（１）をほぼ満たす配線方法を採用することにより、任
意の信号源ＩＣからどの受信側ＩＣへ信号を伝送して
も、すべての受信側ＩＣへの信号到達時刻はほぼ同一で
あり、見かけ上最遠端のＩＣが伝送信号を受信したこと
になるので、実施の形態１の場合と同様に各ＩＣの受信
波形に歪みは少なく波形は安定している。また、実施の
形態２によれば、例えば図７のＩＣ４とＩＣ５のよう
に、受信専用ＩＣの配線位置が接近している場合には、
図７の配線例のように、第２の接続点２２から第３の接
続点２３まで共通の配線１５を介して配線しても、ＩＣ
１〜３の星型配線の場合とほぼ同じ効果が得られる。
（１）をほぼ満たす配線方法を採用することにより、任
意の信号源ＩＣからどの受信側ＩＣへ信号を伝送して
も、すべての受信側ＩＣへの信号到達時刻はほぼ同一で
あり、見かけ上最遠端のＩＣが伝送信号を受信したこと
になるので、実施の形態１の場合と同様に各ＩＣの受信
波形に歪みは少なく波形は安定している。また、実施の
形態２によれば、例えば図７のＩＣ４とＩＣ５のよう
に、受信専用ＩＣの配線位置が接近している場合には、
図７の配線例のように、第２の接続点２２から第３の接
続点２３まで共通の配線１５を介して配線しても、ＩＣ
１〜３の星型配線の場合とほぼ同じ効果が得られる。
【００１９】実施形態３．図８は本発明の実施形態３に
係る回路例を示すものであり、図の１，２は信号の送受
信を行う双方向性ＩＣ、３は信号の送信のみを行う送信
専用ＩＣ、４〜６は信号の受信のみを行う受信専用ＩＣ
である。即ち図６の回路例のＩＣ３を双方向性ＩＣから
送信専用ＩＣに変更した回路が図８の回路例である。図
７は、図６の回路と図８の回路とに共通に使用できるプ
リント基板上のパターン配線の例である。即ち図６の回
路の双方向性ＩＣ３の送信機能のみを使用し、受信機能
を使用しない場合が、図８の回路の送信専用ＩＣ３と等
しくなるから、図８の回路の配線例として図７のパター
ン配線を使用し、実施形態２の場合と全く同一の効果を
得ることができる。
係る回路例を示すものであり、図の１，２は信号の送受
信を行う双方向性ＩＣ、３は信号の送信のみを行う送信
専用ＩＣ、４〜６は信号の受信のみを行う受信専用ＩＣ
である。即ち図６の回路例のＩＣ３を双方向性ＩＣから
送信専用ＩＣに変更した回路が図８の回路例である。図
７は、図６の回路と図８の回路とに共通に使用できるプ
リント基板上のパターン配線の例である。即ち図６の回
路の双方向性ＩＣ３の送信機能のみを使用し、受信機能
を使用しない場合が、図８の回路の送信専用ＩＣ３と等
しくなるから、図８の回路の配線例として図７のパター
ン配線を使用し、実施形態２の場合と全く同一の効果を
得ることができる。
【００２０】前記実施形態１、２、３においては、複数
のＩＣを相互に接続する信号伝送線路は、プリント基板
上のパターンによって配線されるものとして説明をした
が、本発明はこれに限定されるものではなく、例えば同
軸線やツイストペア線により配線されるものでもよい。
また本発明の信号伝送線路に適用可能な伝送信号は、受
信側の波形歪が問題となる論理信号であれば、どのよう
な信号を適用しても、受信側の波形歪を軽減することが
できる。
のＩＣを相互に接続する信号伝送線路は、プリント基板
上のパターンによって配線されるものとして説明をした
が、本発明はこれに限定されるものではなく、例えば同
軸線やツイストペア線により配線されるものでもよい。
また本発明の信号伝送線路に適用可能な伝送信号は、受
信側の波形歪が問題となる論理信号であれば、どのよう
な信号を適用しても、受信側の波形歪を軽減することが
できる。
【００２１】
【発明の効果】以上のように本発明によれば、デジタル
信号の送受信の可能な複数の双方向性ＩＣを相互に接続
する信号伝送線路の配線方法において、前記送受信の可
能な複数の双方向性ＩＣ間に第１の接続点を設け、送受
信の可能な複数の双方向性ＩＣから前記第１の接続点ま
での各信号伝送線路の信号遅延時間が等しくなるか、ま
たはほぼ等しくなるように配線するようにしたので、複
数個の双方向性ＩＣのいずれか１つが信号源となり、そ
の他の双方向性ＩＣのいずれかが受信側になった場合に
信号源ＩＣからみて、第１の接続点から受信側ＩＣはす
べて信号伝送線路の最遠端に接続されているのと等価と
なり、その結果受信側ＩＣの入力端での伝送信号の波形
歪みは信号伝送線路における最小のものとなるという効
果が得られる。
信号の送受信の可能な複数の双方向性ＩＣを相互に接続
する信号伝送線路の配線方法において、前記送受信の可
能な複数の双方向性ＩＣ間に第１の接続点を設け、送受
信の可能な複数の双方向性ＩＣから前記第１の接続点ま
での各信号伝送線路の信号遅延時間が等しくなるか、ま
たはほぼ等しくなるように配線するようにしたので、複
数個の双方向性ＩＣのいずれか１つが信号源となり、そ
の他の双方向性ＩＣのいずれかが受信側になった場合に
信号源ＩＣからみて、第１の接続点から受信側ＩＣはす
べて信号伝送線路の最遠端に接続されているのと等価と
なり、その結果受信側ＩＣの入力端での伝送信号の波形
歪みは信号伝送線路における最小のものとなるという効
果が得られる。
【図１】本発明の実施形態１に係る信号伝送線路の配線
例を示す図である。
例を示す図である。
【図２】図１の等価配線構造を示す図である。
【図３】図１１の配線路のＩＣ１の送信による他のＩＣ
の受信波形の例を示す図である。
の受信波形の例を示す図である。
【図４】図１の配線路の信号源を変えた場合の受信波形
の例１を示す図である。
の例１を示す図である。
【図５】図１の配線路の信号源を変えた場合の受信波形
の例２を示す図である。
の例２を示す図である。
【図６】本発明の実施形態２に係る回路例を示す図であ
る。
る。
【図７】本発明の実施形態２、３に係る信号伝送線路の
配線例を示す図である。
配線例を示す図である。
【図８】本発明の実施形態３に係る回路例を示す図であ
る。
る。
【図９】複数の双方向性ＩＣの相互接続された回路例を
示す図である。
示す図である。
【図１０】信号波形に波形割れがある場合の例を示す図
である。
である。
【図１１】従来の信号伝送線路の配線例を示す図であ
る。
る。
【図１２】図１１の配線路のＩＣ１の送信によるＩＣ２
の受信波形の例を示す図である。
の受信波形の例を示す図である。
【図１３】図１１の配線路の信号源を変えた場合の受信
波形の例１を示す図である。
波形の例１を示す図である。
【図１４】図１１の配線路の信号源を変えた場合の受信
波形の例２を示す図である。
波形の例２を示す図である。
１〜６ ＩＣ １１〜２０ 配線 ２１〜２３ 接続点
Claims (6)
- 【請求項１】 デジタル信号の送受信の可能な複数の双
方向性ＩＣを相互に接続する信号伝送線路の配線方法に
おいて、前記送受信の可能な複数の双方向性ＩＣ間に第１の接続
点を設け、送受信の可能な複数の双方向性ＩＣから前記
第１の接続点 までの各信号伝送線路の信号遅延時間が等
しくなるか、またはほぼ等しくなるように配線すること
を特徴とする信号伝送線路の配線方法。 - 【請求項２】 デジタル信号の送受信の可能な複数の双
方向性ＩＣと前記デジタル信号の受信のみの可能な受信
専用ＩＣとを含む複数のＩＣを相互に接続する信号伝送
線路の配線方法において、前記双方向性ＩＣ間に前記第１の接続点を設け、 前記第１の接続点と前記受信専用ＩＣ間に第２の接続点
を設け、 前記双方向性ＩＣから前記第１の接続点までの各信号伝
送線路の信号遅延時間と前記第１の接続点から前記第２
の接続点を経由し前記受信専用ＩＣまでの各信号伝送線
路の信号遅延時間が等しくなるか、またはほぼ等しくな
るように配線し、 或いは、さらに、前記第２の接続点と前記受信専用ＩＣ
間に第３の接続点を設け、 前記双方向性ＩＣから前記第１の接続点までの各信号伝
送線路の信号遅延時間と、前記第１の接続点から前記第
２、第３の接続点を経由し前記受信専用ＩＣ までの各信
号伝送線路の信号遅延時間が等しくなるか、またほぼ等
しくなるように配線することを特徴とする信号伝送線路
の配線方法。 - 【請求項３】 デジタル信号の送受信の可能な複数の双
方向性ＩＣと前記デジタル信号の送信のみの可能な送信
専用ＩＣと前記デジタル信号の受信のみの可能な受信専
用ＩＣとを含む複数のＩＣを相互に接続する信号伝送線
路の配線方法において、前記双方向性ＩＣまたは送信専用ＩＣ間に前記第１の接
続点を設け、 前記第１の接続点と前記受信専用ＩＣ間に第２の接続点
を設け、 前記双方向性ＩＣまたは送信専用ＩＣから前記第１の接
続点までの各信号伝送線路の信号遅延時間と前記第１の
接続点から前記第２の接続点を経由し前記受信専用ＩＣ
までの各信号伝送線路の信号遅延時間が等しくなるか、
またはほぼ等しくなるように配線し、 或いは、前記第２の接続点と前記受信専用ＩＣ間に第３
の接続点を設け、 前記双方向性ＩＣまたは送信専用ＩＣから前記第１の接
続点までの各信号伝送線路の信号遅延時間と、前記第１
の接続点から前記第２、第３の接続点を経由し前記受信
専用ＩＣ までの各信号伝送線路の信号遅延時間が等しく
なるか、またほぼ等しくなるように配線することを特徴
とする信号伝送線路の配線方法。 - 【請求項４】 前記複数のＩＣを相互に接続する信号伝
送線路は、プリント基板上のパターンにより配線される
ことを特徴とする請求項１ないし請求項３のいずれかに
記載の信号伝送線路の配線方法。 - 【請求項５】 前記複数のＩＣを相互に接続する信号伝
送線路は、同軸線により配線されることを特徴とする請
求項１ないし請求項３のいずれかに記載の信号伝送線路
の配線方法。 - 【請求項６】 前記複数のＩＣを相互に接続する信号伝
送線路は、ツイストペア線により配線されることを特徴
とする請求項１ないし請求項３のいずれかに記載の信号
伝送線路の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18141995A JP3216036B2 (ja) | 1995-07-18 | 1995-07-18 | 信号伝送線路の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18141995A JP3216036B2 (ja) | 1995-07-18 | 1995-07-18 | 信号伝送線路の配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936301A JPH0936301A (ja) | 1997-02-07 |
| JP3216036B2 true JP3216036B2 (ja) | 2001-10-09 |
Family
ID=16100444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18141995A Expired - Fee Related JP3216036B2 (ja) | 1995-07-18 | 1995-07-18 | 信号伝送線路の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3216036B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4342508B2 (ja) * | 2005-11-24 | 2009-10-14 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
-
1995
- 1995-07-18 JP JP18141995A patent/JP3216036B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0936301A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5604450A (en) | High speed bidirectional signaling scheme | |
| JP2870288B2 (ja) | 双方向信号伝送回路 | |
| US5548734A (en) | Equal length symmetric computer bus topology | |
| US5668834A (en) | Signal transmitting device suitable for fast signal transmission including an arrangement to reduce signal amplitude in a second stage transmission line | |
| WO2002095945A2 (en) | Method and apparatus for impedance matching in a transmission | |
| US6249142B1 (en) | Dynamically terminated bus | |
| US5757249A (en) | Communication system having a closed loop bus structure | |
| US6104629A (en) | High frequency memory module | |
| US5767695A (en) | Fast transmission line implemented with receiver, driver, terminator and IC arrangements | |
| US6838900B2 (en) | Middle pull-up point-to-point transceiving bus structure | |
| JP3216036B2 (ja) | 信号伝送線路の配線方法 | |
| US20020008539A1 (en) | Bus system and circuit board | |
| JP2001111408A (ja) | 高速信号伝送配線実装構造 | |
| US20110076967A1 (en) | Impedance matched lane reversal switching system | |
| US5966293A (en) | Minimal length computer backplane | |
| US6417688B1 (en) | Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment | |
| US20030072332A1 (en) | Intelligent delay insertion based on transition | |
| JP3438375B2 (ja) | 信号伝送装置及び信号受信モジュール | |
| US5438297A (en) | Electrical trace having a closed loop configuration | |
| US20030112030A1 (en) | Transmission mode signaling | |
| CN115442176B (zh) | 一种规模化多负载单端总线电路 | |
| US5903057A (en) | Semiconductor device that compensates for package induced delay | |
| JPH10111743A (ja) | 集積回路 | |
| JP3137049B2 (ja) | 信号伝送方式 | |
| JP3112270B2 (ja) | 高速ロジック回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |