JP3212184B2 - 回転ヘッド式情報記録再生装置 - Google Patents
回転ヘッド式情報記録再生装置Info
- Publication number
- JP3212184B2 JP3212184B2 JP12942893A JP12942893A JP3212184B2 JP 3212184 B2 JP3212184 B2 JP 3212184B2 JP 12942893 A JP12942893 A JP 12942893A JP 12942893 A JP12942893 A JP 12942893A JP 3212184 B2 JP3212184 B2 JP 3212184B2
- Authority
- JP
- Japan
- Prior art keywords
- head
- switching
- control device
- swp
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ビデオテープレコー
ダ等の回転ヘッド式情報記録再生装置に係り、特にヘッ
ド切替信号の伝送方式に関する。
ダ等の回転ヘッド式情報記録再生装置に係り、特にヘッ
ド切替信号の伝送方式に関する。
【０００２】
【従来の技術】周知の如く、回転ヘッドを用いたヘリカ
ルスキャン方式のビデオテープレコーダ（以下、ＶＴＲ
と称する）では、回転ドラムの回転基板側にそれぞれ一
対のビデオヘッドとＨｉＦｉオーディオヘッドを搭載
し、回転ドラムの回転に合わせて各ヘッドを切り替える
ことにより、回転ドラムに巻きつけられる磁気テープか
ら映像信号、音声信号を連続信号として再生する。
ルスキャン方式のビデオテープレコーダ（以下、ＶＴＲ
と称する）では、回転ドラムの回転基板側にそれぞれ一
対のビデオヘッドとＨｉＦｉオーディオヘッドを搭載
し、回転ドラムの回転に合わせて各ヘッドを切り替える
ことにより、回転ドラムに巻きつけられる磁気テープか
ら映像信号、音声信号を連続信号として再生する。
【０００３】このような回転ヘッドの切替制御には、ビ
デオヘッドの入出力を切替制御するビデオヘッド切替信
号（以下、Ｖ．ＳＷＰと称する）とＨｉＦｉオーディオ
ヘッドの入出力を切替制御するオーディオヘッド切替信
号（以下、Ａ．ＳＷＰと称する）が必要である。
デオヘッドの入出力を切替制御するビデオヘッド切替信
号（以下、Ｖ．ＳＷＰと称する）とＨｉＦｉオーディオ
ヘッドの入出力を切替制御するオーディオヘッド切替信
号（以下、Ａ．ＳＷＰと称する）が必要である。
【０００４】従来、Ｖ．ＳＷＰとＡ．ＳＷＰは、回転ド
ラムの回転位相を表すドラムピックアップ信号（以下、
Ｄ．ＰＧと称する）に対して一定の位相関係を持つよう
にヘッド切替信号生成回路で生成される。そして、それ
ぞれ独立のポートにより各ヘッド切替スイッチに送って
当該スイッチを切替制御し、ヘッド再生出力を切替選択
して映像信号、音声信号の再生プリアンプに導出するよ
うに構成される。
ラムの回転位相を表すドラムピックアップ信号（以下、
Ｄ．ＰＧと称する）に対して一定の位相関係を持つよう
にヘッド切替信号生成回路で生成される。そして、それ
ぞれ独立のポートにより各ヘッド切替スイッチに送って
当該スイッチを切替制御し、ヘッド再生出力を切替選択
して映像信号、音声信号の再生プリアンプに導出するよ
うに構成される。
【０００５】一方、近年の半導体技術の高集積化に伴
い、ビデオ信号とＨｉＦｉオーディオ信号の各記録再生
アンプを１チップ化し、この１チップＩＣ内で録音再生
信号のヘッド切替を行うことも可能になりつつある。こ
のとき、当然のことながら、ＩＣポート数の節約が要求
される。この要求に応える具体的な方法として、Ｖ．Ｓ
ＷＰとＡ．ＳＷＰを３値に多重して伝送することが考え
られる。さらに、各種制御信号をシリアルバスにて転送
することでポート数を削減することも考えられる。
い、ビデオ信号とＨｉＦｉオーディオ信号の各記録再生
アンプを１チップ化し、この１チップＩＣ内で録音再生
信号のヘッド切替を行うことも可能になりつつある。こ
のとき、当然のことながら、ＩＣポート数の節約が要求
される。この要求に応える具体的な方法として、Ｖ．Ｓ
ＷＰとＡ．ＳＷＰを３値に多重して伝送することが考え
られる。さらに、各種制御信号をシリアルバスにて転送
することでポート数を削減することも考えられる。
【０００６】ここで、Ｖ．ＳＷＰ及びＡ．ＳＷＰの３値
化処理を行なった従来例として、回転基板側にビデオ信
号とＨｉＦｉオーディオ信号の再生プリアンプを配置
し、回転基板側と固定基板側とをロータリートランスに
よって結合することで、チャンネル数を削減するように
したシステムがある。
化処理を行なった従来例として、回転基板側にビデオ信
号とＨｉＦｉオーディオ信号の再生プリアンプを配置
し、回転基板側と固定基板側とをロータリートランスに
よって結合することで、チャンネル数を削減するように
したシステムがある。
【０００７】このシステムは、等価的にはビデオ信号と
ＨｉＦｉオーディオ信号の記録再生アンプを１チップ化
したものといえる。この場合、Ｖ．ＳＷＰとＡ．ＳＷＰ
を外部にて抵抗加算して３値化することで１つのポート
で入力できるようにし、これによってポート数を節約す
るようにしている。
ＨｉＦｉオーディオ信号の記録再生アンプを１チップ化
したものといえる。この場合、Ｖ．ＳＷＰとＡ．ＳＷＰ
を外部にて抵抗加算して３値化することで１つのポート
で入力できるようにし、これによってポート数を節約す
るようにしている。
【０００８】尚、当然のことではあるが、もしＶ．ＳＷ
ＰとＡ．ＳＷＰを発生する回路がもともと３値で出力す
ることが可能なように設計されていれば、外部の抵抗加
算は不要である。
ＰとＡ．ＳＷＰを発生する回路がもともと３値で出力す
ることが可能なように設計されていれば、外部の抵抗加
算は不要である。
【０００９】また、近年では、高画質化のために、従来
のビデオヘッドに加えてさらに別のヘッドを配置したマ
ルチヘッドシステムが主流になりつつある。例えば、３
倍モードの再生時に隣接トラックからのクロストークを
軽減するために、従来のビデオヘッドとは別に３倍モー
ドのトラック幅と同じ幅のヘッド（ナローヘッドと称さ
れる）を配置するものがある。このナローヘッドを用い
たマルチヘッドシステムの代表的な回転ドラム上のヘッ
ド配置を図４に示す。
のビデオヘッドに加えてさらに別のヘッドを配置したマ
ルチヘッドシステムが主流になりつつある。例えば、３
倍モードの再生時に隣接トラックからのクロストークを
軽減するために、従来のビデオヘッドとは別に３倍モー
ドのトラック幅と同じ幅のヘッド（ナローヘッドと称さ
れる）を配置するものがある。このナローヘッドを用い
たマルチヘッドシステムの代表的な回転ドラム上のヘッ
ド配置を図４に示す。
【００１０】図４において、ＳＰ１／ＥＰ２及びＳＰ２
／ＥＰ１は周知のダブルアジマスヘッド対、Ａ１とＡ２
はＨｉＦｉオーディオヘッド、Ｎ１とＮ２はナローヘッ
ドである。このようなヘッドの配置は、例えばＨｉＦｉ
マルチＶＴＲ（ＮＴＳＣ／ＰＡＬ／ＳＥＣＡＭの各伝送
形式におけるテレビジョン信号を記録再生できるＨｉＦ
ｉＶＴＲ）でも必要となる。
／ＥＰ１は周知のダブルアジマスヘッド対、Ａ１とＡ２
はＨｉＦｉオーディオヘッド、Ｎ１とＮ２はナローヘッ
ドである。このようなヘッドの配置は、例えばＨｉＦｉ
マルチＶＴＲ（ＮＴＳＣ／ＰＡＬ／ＳＥＣＡＭの各伝送
形式におけるテレビジョン信号を記録再生できるＨｉＦ
ｉＶＴＲ）でも必要となる。
【００１１】ところで、図４のヘッド配置の場合に、
Ｖ．ＳＷＰとＡ．ＳＷＰを３値の信号形式で伝送しよう
とすると、以下の問題が発生する。図５にＤ．ＰＧ、
Ｖ．ＳＷＰ、Ａ．ＳＷＰ、３値Ｖ／Ａ．ＳＷＰの波形
を、ダブルアジマスヘッドを選択した場合（ａ）とナロ
ーヘッドを選択した場合（ｂ）とについて示す。
Ｖ．ＳＷＰとＡ．ＳＷＰを３値の信号形式で伝送しよう
とすると、以下の問題が発生する。図５にＤ．ＰＧ、
Ｖ．ＳＷＰ、Ａ．ＳＷＰ、３値Ｖ／Ａ．ＳＷＰの波形
を、ダブルアジマスヘッドを選択した場合（ａ）とナロ
ーヘッドを選択した場合（ｂ）とについて示す。
【００１２】図５において、例えばＶ．ＳＷＰの立上が
りエッジに注目すると、ダブルアジマスヘッドを選択し
た場合（ａ）は、Ｌ（ロー）レベルからＭ（ミドル）レ
ベルへ変化するエッジがＶ．ＳＷＰの立上がりエッジに
相当する。ところが、ナローヘッドを選択した場合
（ｂ）は、ＭレベルからＨ（ハイ）レベルに変化するエ
ッジがＶ．ＳＷＰの立上がりエッジに相当している。そ
の他のエッジについても同様に、３値の検出点が異なっ
ている。
りエッジに注目すると、ダブルアジマスヘッドを選択し
た場合（ａ）は、Ｌ（ロー）レベルからＭ（ミドル）レ
ベルへ変化するエッジがＶ．ＳＷＰの立上がりエッジに
相当する。ところが、ナローヘッドを選択した場合
（ｂ）は、ＭレベルからＨ（ハイ）レベルに変化するエ
ッジがＶ．ＳＷＰの立上がりエッジに相当している。そ
の他のエッジについても同様に、３値の検出点が異なっ
ている。
【００１３】よって、ナローヘッドが配置されているよ
うなマルチヘッドシステムでは、３値でＶ．ＳＷＰと
Ａ．ＳＷＰを多重して伝送することは不可能である。す
なわち、現状の３値伝送方式では、マルチヘッドシステ
ムへの対応が考慮されていない。したがって、マルチヘ
ッドシステムでは、従来通りＶ．ＳＷＰとＡ．ＳＷＰを
別々に伝送するしかなく、ポートの削減が不可能となっ
ている。
うなマルチヘッドシステムでは、３値でＶ．ＳＷＰと
Ａ．ＳＷＰを多重して伝送することは不可能である。す
なわち、現状の３値伝送方式では、マルチヘッドシステ
ムへの対応が考慮されていない。したがって、マルチヘ
ッドシステムでは、従来通りＶ．ＳＷＰとＡ．ＳＷＰを
別々に伝送するしかなく、ポートの削減が不可能となっ
ている。
【００１４】
【発明が解決しようとする課題】以上述べたように、従
来の回転ヘッド式情報記録再生装置では、ナローヘッド
等が付いたマルチヘッドシステムを構成した場合、各ヘ
ッドに対するヘッド切替信号（Ｖ．ＳＷＰ／Ａ．ＳＷ
Ｐ）を３値で伝送することが不可能であり、同時にポー
ト数も削減できないという欠点があった。
来の回転ヘッド式情報記録再生装置では、ナローヘッド
等が付いたマルチヘッドシステムを構成した場合、各ヘ
ッドに対するヘッド切替信号（Ｖ．ＳＷＰ／Ａ．ＳＷ
Ｐ）を３値で伝送することが不可能であり、同時にポー
ト数も削減できないという欠点があった。
【００１５】この発明は上記の課題を解決するためにな
されたもので、マルチヘッドシステムにおいてもヘッド
切替信号を３値多重伝送が可能で、同時にポートの削減
も達成可能な回転ヘッド式情報記録再生装置を提供する
ことを目的とする。
されたもので、マルチヘッドシステムにおいてもヘッド
切替信号を３値多重伝送が可能で、同時にポートの削減
も達成可能な回転ヘッド式情報記録再生装置を提供する
ことを目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
にこの発明は、マスター制御装置で生成したモード制御
信号を第１の伝送手段を通じてヘッド切替制御装置に供
給し、このヘッド切替制御装置によりそれぞれ複数の情
報記録再生モードに対応する複数のヘッド対をモード別
に切替制御する回転ヘッド式情報記録再生装置におい
て、前記マスター制御装置に設けられ、前記複数のヘッ
ド対におけるヘッドの切替を制御するための複数の切替
信号を複数のレベルで表現することで多重化する切替信
号多重化手段と、この手段で生成された多重化切替信号
を前記ヘッド切替制御装置に伝送する第２の伝送手段
と、前記マスター制御装置に設けられ、モード制御信号
の伝送時に当該制御モードでの個々のヘッド対に対する
切替信号の位相情報を重畳することで、前記第１の伝送
手段を通じて前記ヘッド切替制御装置へ伝送する位相情
報伝送手段と、前記ヘッド切替制御装置に設けられ、前
記多重化切替信号を各レベルに対応するパルスに変換す
るデコード手段と、前記ヘッド切替制御装置に設けら
れ、前記デコード手段で得られる各レベルごとのパルス
のエッジを検出するエッジ検出手段と、前記ヘッド切替
制御装置に設けられ、前記エッジ検出手段で得られた各
エッジ検出信号を前記位相情報伝送手段で送られてくる
位相情報に基づいて指定されるヘッド対ごとに振り分け
る選択手段と、前記ヘッド切替制御装置に設けられ、前
記選択手段で振り分けられたエッジ検出信号から対応す
るヘッド対の切替信号を再現する切替信号再生手段とを
具備したことを特徴とする。
にこの発明は、マスター制御装置で生成したモード制御
信号を第１の伝送手段を通じてヘッド切替制御装置に供
給し、このヘッド切替制御装置によりそれぞれ複数の情
報記録再生モードに対応する複数のヘッド対をモード別
に切替制御する回転ヘッド式情報記録再生装置におい
て、前記マスター制御装置に設けられ、前記複数のヘッ
ド対におけるヘッドの切替を制御するための複数の切替
信号を複数のレベルで表現することで多重化する切替信
号多重化手段と、この手段で生成された多重化切替信号
を前記ヘッド切替制御装置に伝送する第２の伝送手段
と、前記マスター制御装置に設けられ、モード制御信号
の伝送時に当該制御モードでの個々のヘッド対に対する
切替信号の位相情報を重畳することで、前記第１の伝送
手段を通じて前記ヘッド切替制御装置へ伝送する位相情
報伝送手段と、前記ヘッド切替制御装置に設けられ、前
記多重化切替信号を各レベルに対応するパルスに変換す
るデコード手段と、前記ヘッド切替制御装置に設けら
れ、前記デコード手段で得られる各レベルごとのパルス
のエッジを検出するエッジ検出手段と、前記ヘッド切替
制御装置に設けられ、前記エッジ検出手段で得られた各
エッジ検出信号を前記位相情報伝送手段で送られてくる
位相情報に基づいて指定されるヘッド対ごとに振り分け
る選択手段と、前記ヘッド切替制御装置に設けられ、前
記選択手段で振り分けられたエッジ検出信号から対応す
るヘッド対の切替信号を再現する切替信号再生手段とを
具備したことを特徴とする。
【００１７】
【作用】上記構成による回転ヘッド式情報記録再生装置
では、マスター制御装置で各ヘッド対に対する切替信号
を多重化してヘッド切替制御装置へ伝送すると同時に、
既存の伝送手段を通じてモード別の切替信号位相情報を
伝送し、ヘッド切替制御装置でその位相情報を基にモー
ド別の切替信号の分離再現を実現する。この際、多重化
切替信号の伝送手段を設けるのみで、位相情報の伝送に
新たな伝送手段を設ける必要はなく、マルチヘッドシス
テムにおいて、ポート数を最小限にとどめることが可能
になる。
では、マスター制御装置で各ヘッド対に対する切替信号
を多重化してヘッド切替制御装置へ伝送すると同時に、
既存の伝送手段を通じてモード別の切替信号位相情報を
伝送し、ヘッド切替制御装置でその位相情報を基にモー
ド別の切替信号の分離再現を実現する。この際、多重化
切替信号の伝送手段を設けるのみで、位相情報の伝送に
新たな伝送手段を設ける必要はなく、マルチヘッドシス
テムにおいて、ポート数を最小限にとどめることが可能
になる。
【００１８】
【実施例】以下、図１を参照してこの発明の一実施例を
詳細に説明する。図１はＶＴＲにこの発明を適用した場
合のマルチヘッドシステムの構成を示すものである。こ
こでは、ナローヘッドを用いたマルチヘッドシステムが
構成されており、ヘッド配置は図４に示すようになって
いるものとする。
詳細に説明する。図１はＶＴＲにこの発明を適用した場
合のマルチヘッドシステムの構成を示すものである。こ
こでは、ナローヘッドを用いたマルチヘッドシステムが
構成されており、ヘッド配置は図４に示すようになって
いるものとする。
【００１９】図１において、１はドラム制御等を行うマ
スター制御ＩＣ（いわゆるサーボＩＣ）、２はヘッド切
替制御のためＲ／Ｐ（記録／再生）ＩＣである。マスタ
ー制御ＩＣ１はドラムサーボ信号生成回路１１、ＳＷＰ
生成回路１２及びモード制御信号生成回路１３を備え
る。
スター制御ＩＣ（いわゆるサーボＩＣ）、２はヘッド切
替制御のためＲ／Ｐ（記録／再生）ＩＣである。マスタ
ー制御ＩＣ１はドラムサーボ信号生成回路１１、ＳＷＰ
生成回路１２及びモード制御信号生成回路１３を備え
る。
【００２０】ドラムサーボ信号生成回路１１は回転ドラ
ム（図示せず）が定速回転するように、回転センサ（図
示せず）から送られてくるＤ．ＰＧ信号（Ａ）を帰還情
報としてドラムモータを所定位相でかつ定速駆動するサ
ーボ信号（Ｓ）を生成する。ＳＷＰ生成回路１２は前述
のＶ．ＳＷＰ及びＡ．ＳＷＰを生成し、さらに両ＳＷＰ
を３値に多重して３値Ｖ／Ａ．ＳＷＰ（Ｃ）を生成す
る。
ム（図示せず）が定速回転するように、回転センサ（図
示せず）から送られてくるＤ．ＰＧ信号（Ａ）を帰還情
報としてドラムモータを所定位相でかつ定速駆動するサ
ーボ信号（Ｓ）を生成する。ＳＷＰ生成回路１２は前述
のＶ．ＳＷＰ及びＡ．ＳＷＰを生成し、さらに両ＳＷＰ
を３値に多重して３値Ｖ／Ａ．ＳＷＰ（Ｃ）を生成す
る。
【００２１】モード制御信号生成回路１３は、標準モー
ドと３倍モードの切替や記録モードと再生モードの切替
等を制御する各種モード制御信号（データ）（Ｂ）を、
クロック（ＣＫ）に基づいてシリアル形式で生成する。
この際、シリアルデータ（Ｂ）中にＶ．ＳＷＰとＡ．Ｓ
ＷＰとの位相関係を示す位相情報を含ませる。具体的に
は、Ｖ．ＳＷＰ及びＡ．ＳＷＰのいずれのＳＷＰが先行
か後行かをモード別に指令するＶ／Ａ先行指令（Ｄ）を
含ませる。
ドと３倍モードの切替や記録モードと再生モードの切替
等を制御する各種モード制御信号（データ）（Ｂ）を、
クロック（ＣＫ）に基づいてシリアル形式で生成する。
この際、シリアルデータ（Ｂ）中にＶ．ＳＷＰとＡ．Ｓ
ＷＰとの位相関係を示す位相情報を含ませる。具体的に
は、Ｖ．ＳＷＰ及びＡ．ＳＷＰのいずれのＳＷＰが先行
か後行かをモード別に指令するＶ／Ａ先行指令（Ｄ）を
含ませる。
【００２２】ドラムサーボ信号生成回路１１で生成され
たサーボ信号（Ｓ）は、ポート１４を通じて図示しない
ドラムモータに供給され、これによってドラムモータは
回転ドラムを定速回転させる。ＳＷＰ生成回路１２で生
成されたＶ／Ａ．ＳＷＰ（Ｃ）はポート１５より導出さ
れ、Ｒ／ＰＩＣ２のポート２１に送られる。また、モー
ド制御信号生成回路１３で生成されたモード制御信号
（Ｂ）及びクロック（ＣＫ）はそれぞれポート１６，１
７より導出され、シリアルバスを通じてＲ／ＰＩＣ２の
ポート２２，２３に送られる。
たサーボ信号（Ｓ）は、ポート１４を通じて図示しない
ドラムモータに供給され、これによってドラムモータは
回転ドラムを定速回転させる。ＳＷＰ生成回路１２で生
成されたＶ／Ａ．ＳＷＰ（Ｃ）はポート１５より導出さ
れ、Ｒ／ＰＩＣ２のポート２１に送られる。また、モー
ド制御信号生成回路１３で生成されたモード制御信号
（Ｂ）及びクロック（ＣＫ）はそれぞれポート１６，１
７より導出され、シリアルバスを通じてＲ／ＰＩＣ２の
ポート２２，２３に送られる。
【００２３】一方、Ｒ／ＰＩＣ２は記録／再生アンプ
（図示せず）の他、モード判別回路２４及びＶ／Ａ．Ｓ
ＷＰ検出回路２５を備える。モード判別回路２４はＳ／
Ｐ（シリアル／パラレル）変換回路２４１とＶ／Ａ先行
指令検出回路２４２を備える。Ｓ／Ｐ変換回路２４１は
ポート２２，２３を通じてシリアルデータ（Ｂ）及びク
ロック（ＣＫ）を受け取ってパラレル形式のモード制御
信号（Ｂ′）に変換する。このモード制御信号（Ｂ′）
は各種モード制御に用いられる。Ｖ／Ａ先行指令検出回
路２４２はシリアルデータ（Ｂ）に含まれるＶ／Ａ先行
指令（Ｄ）を検出する。このＶ／Ａ先行指令（Ｄ）はＶ
／Ａ．ＳＷＰ検出回路２５に供給される。
（図示せず）の他、モード判別回路２４及びＶ／Ａ．Ｓ
ＷＰ検出回路２５を備える。モード判別回路２４はＳ／
Ｐ（シリアル／パラレル）変換回路２４１とＶ／Ａ先行
指令検出回路２４２を備える。Ｓ／Ｐ変換回路２４１は
ポート２２，２３を通じてシリアルデータ（Ｂ）及びク
ロック（ＣＫ）を受け取ってパラレル形式のモード制御
信号（Ｂ′）に変換する。このモード制御信号（Ｂ′）
は各種モード制御に用いられる。Ｖ／Ａ先行指令検出回
路２４２はシリアルデータ（Ｂ）に含まれるＶ／Ａ先行
指令（Ｄ）を検出する。このＶ／Ａ先行指令（Ｄ）はＶ
／Ａ．ＳＷＰ検出回路２５に供給される。
【００２４】Ｖ／Ａ．ＳＷＰ検出回路２５は３値デコー
ダ２５１、エッジ検出回路２５２、セレクタ２５３、第
１及び第２のＲＳフリップフロップ２５４，２５５を備
える。
ダ２５１、エッジ検出回路２５２、セレクタ２５３、第
１及び第２のＲＳフリップフロップ２５４，２５５を備
える。
【００２５】３値デコーダ２５１は、ポート２１を通じ
て３値多重Ｖ／Ａ．ＳＷＰ（Ｃ）を受け取り、Ｌ／Ｍレ
ベルパルス（Ｅ）とＭ／Ｈレベルパルス（Ｆ）に分離す
る。分離された両パルス（Ｅ，Ｆ）はエッジ検出回路２
５２に送られる。
て３値多重Ｖ／Ａ．ＳＷＰ（Ｃ）を受け取り、Ｌ／Ｍレ
ベルパルス（Ｅ）とＭ／Ｈレベルパルス（Ｆ）に分離す
る。分離された両パルス（Ｅ，Ｆ）はエッジ検出回路２
５２に送られる。
【００２６】このエッジ検出回路２５２は分離されたＬ
／Ｍレベルパルス（Ｅ）とＭ／Ｈレベルパルス（Ｆ）の
立上がりエッジと立下がりエッジを検出し、各エッジ検
出信号を分離出力する。分離された４つのエッジ検出信
号はセレクタ２５３に送られる。
／Ｍレベルパルス（Ｅ）とＭ／Ｈレベルパルス（Ｆ）の
立上がりエッジと立下がりエッジを検出し、各エッジ検
出信号を分離出力する。分離された４つのエッジ検出信
号はセレクタ２５３に送られる。
【００２７】このセレクタ２５３は、各エッジ検出信号
をモード判別回路２４からのＶ／Ａ先行指令に従って適
切に選択し、Ｖ．ＳＷＰの立上がりエッジ及び立下がり
エッジの検出信号（Ｇ，Ｈ）をそれぞれ第１のＲＳフリ
ップフロップ２５４のセット端子Ｓ及びリセット端子Ｒ
に、Ａ．ＳＷＰの立上がりエッジ及び立下がりエッジの
検出信号（Ｉ，Ｊ）をそれぞれ第２のＲＳフリップフロ
ップ２５５のセット端子Ｓ及びリセット端子Ｒに振り分
ける。
をモード判別回路２４からのＶ／Ａ先行指令に従って適
切に選択し、Ｖ．ＳＷＰの立上がりエッジ及び立下がり
エッジの検出信号（Ｇ，Ｈ）をそれぞれ第１のＲＳフリ
ップフロップ２５４のセット端子Ｓ及びリセット端子Ｒ
に、Ａ．ＳＷＰの立上がりエッジ及び立下がりエッジの
検出信号（Ｉ，Ｊ）をそれぞれ第２のＲＳフリップフロ
ップ２５５のセット端子Ｓ及びリセット端子Ｒに振り分
ける。
【００２８】第１及び第２のＲＳフリップフロップ２５
４，２５５は共に同構成であり、セット端子Ｓの信号入
力タイミングでＱ出力を立ち上げ、リセット端子Ｒの信
号入力タイミングでＱ出力を立ち下げる。各フリップフ
ロップ２５４，２５５のＱ出力はそれぞれＶ．ＳＷＰ
（Ｋ）、Ａ．ＳＷＰ（Ｌ）となる。
４，２５５は共に同構成であり、セット端子Ｓの信号入
力タイミングでＱ出力を立ち上げ、リセット端子Ｒの信
号入力タイミングでＱ出力を立ち下げる。各フリップフ
ロップ２５４，２５５のＱ出力はそれぞれＶ．ＳＷＰ
（Ｋ）、Ａ．ＳＷＰ（Ｌ）となる。
【００２９】すなわち、前述したようにマルチヘッドシ
ステムでは、ポートの削減のため、モード制御信号のシ
リアル転送化は必須になっている。また、３値多重Ｖ／
Ａ．ＳＷＰはマスター制御ＩＣ１にて発生されている。
Ｒ／ＰＩＣ２のモード判別回路２４においては、シリア
ルバスを通じて送られてくるシリアルデータ（Ｂ）をＳ
／Ｐ変換器２４１にてパラレル制御信号（Ｂ′）に変換
して各種モード制御に用いている。
ステムでは、ポートの削減のため、モード制御信号のシ
リアル転送化は必須になっている。また、３値多重Ｖ／
Ａ．ＳＷＰはマスター制御ＩＣ１にて発生されている。
Ｒ／ＰＩＣ２のモード判別回路２４においては、シリア
ルバスを通じて送られてくるシリアルデータ（Ｂ）をＳ
／Ｐ変換器２４１にてパラレル制御信号（Ｂ′）に変換
して各種モード制御に用いている。
【００３０】ここで、シリアルデータ中に、Ｖ．ＳＷＰ
がＡ．ＳＷＰに対して先行か後行かを指令するＶ／Ａ先
行指令（Ｄ）が含まれており、ＳＷＰ検出回路２５のセ
レクタ２５３に供給される。一方、３値多重Ｖ／Ａ．Ｓ
ＷＰ（Ｃ）は３値デコーダ２５１にてＬ／Ｍレベルパル
ス（Ｅ）とＭ／Ｈレベルパルス（Ｆ）に分離され、さら
にエッジ検出回路２５２によりそれぞれのパルスの立上
がりエッジと立下がりエッジに分離される。
がＡ．ＳＷＰに対して先行か後行かを指令するＶ／Ａ先
行指令（Ｄ）が含まれており、ＳＷＰ検出回路２５のセ
レクタ２５３に供給される。一方、３値多重Ｖ／Ａ．Ｓ
ＷＰ（Ｃ）は３値デコーダ２５１にてＬ／Ｍレベルパル
ス（Ｅ）とＭ／Ｈレベルパルス（Ｆ）に分離され、さら
にエッジ検出回路２５２によりそれぞれのパルスの立上
がりエッジと立下がりエッジに分離される。
【００３１】エッジ検出回路２５２により分離されたＬ
／Ｍレベルパルス（Ｅ）とＭ／Ｈレベルパルス（Ｆ）の
立ち上がりエッジと立下がりエッジはセレクタ２５３に
入力され、Ｖ／Ａ先行指令（Ｄ）に従って、Ｖ．ＳＷＰ
の立上がりエッジ（Ｇ）／立下がりエッジ（Ｈ）とＡ．
ＳＷＰの立上がりエッジ（Ｉ）／立下がりエッジ（Ｊ）
に適切に選択される。
／Ｍレベルパルス（Ｅ）とＭ／Ｈレベルパルス（Ｆ）の
立ち上がりエッジと立下がりエッジはセレクタ２５３に
入力され、Ｖ／Ａ先行指令（Ｄ）に従って、Ｖ．ＳＷＰ
の立上がりエッジ（Ｇ）／立下がりエッジ（Ｈ）とＡ．
ＳＷＰの立上がりエッジ（Ｉ）／立下がりエッジ（Ｊ）
に適切に選択される。
【００３２】こうして、Ｖ．ＳＷＰの立上がりエッジ
（Ｇ）／立下がりエッジ（Ｈ）は第１のＲＳフリップフ
ロップ２５４にて波形整形され、これによって所望の
Ｖ．ＳＷＰ（Ｋ）が得られる。同様に、Ａ．ＳＷＰの立
上がりエッジ（Ｉ）／立下がりエッジ（Ｊ）は第２のＲ
Ｓフリップフロップ２５５にて波形整形され、これによ
って所望のＡ．ＳＷＰ（Ｌ）が得られる。
（Ｇ）／立下がりエッジ（Ｈ）は第１のＲＳフリップフ
ロップ２５４にて波形整形され、これによって所望の
Ｖ．ＳＷＰ（Ｋ）が得られる。同様に、Ａ．ＳＷＰの立
上がりエッジ（Ｉ）／立下がりエッジ（Ｊ）は第２のＲ
Ｓフリップフロップ２５５にて波形整形され、これによ
って所望のＡ．ＳＷＰ（Ｌ）が得られる。
【００３３】上記構成において、以下、図２及び図３に
示すタイミングチャートを用いてその動作を詳述する。
図２はＶ．ＳＷＰがＡ．ＳＷＰより先行している場合、
つまり図４のヘッド配置の例では通常のダブルアジマス
ヘッドを用いた場合の各部出力波形を示している。この
とき、シリアルバスによってＶ／Ａ先行指令が転送さ
れ、Ｌ／Ｍレベルパルス（Ｅ）とＭ／Ｈレベルパルス
（Ｆ）からＶ．ＳＷＰの立上がりエッジ（Ｇ）／立下が
りエッジ（Ｈ）とＡ．ＳＷＰ立上がりエッジ（Ｉ）／立
下がりエッジ（Ｊ）に適切に選択される。例えば、図２
の場合、Ｖ／Ａ先行指令によりＬ／Ｍレベルパルス
（Ｅ）の立上がりエッジがＶ．ＳＷＰの立上がりエッジ
（Ｇ）として選択される。その他のエッジも同様に選択
される。
示すタイミングチャートを用いてその動作を詳述する。
図２はＶ．ＳＷＰがＡ．ＳＷＰより先行している場合、
つまり図４のヘッド配置の例では通常のダブルアジマス
ヘッドを用いた場合の各部出力波形を示している。この
とき、シリアルバスによってＶ／Ａ先行指令が転送さ
れ、Ｌ／Ｍレベルパルス（Ｅ）とＭ／Ｈレベルパルス
（Ｆ）からＶ．ＳＷＰの立上がりエッジ（Ｇ）／立下が
りエッジ（Ｈ）とＡ．ＳＷＰ立上がりエッジ（Ｉ）／立
下がりエッジ（Ｊ）に適切に選択される。例えば、図２
の場合、Ｖ／Ａ先行指令によりＬ／Ｍレベルパルス
（Ｅ）の立上がりエッジがＶ．ＳＷＰの立上がりエッジ
（Ｇ）として選択される。その他のエッジも同様に選択
される。
【００３４】図３はＡ．ＳＷＰがＶ．ＳＷＰより先行し
ている場合、つまり図４のヘッド配置の例ではナローヘ
ッドを用いた場合の各部出力波形を示している。このと
き、シリアルバスによってＡ先行指令が転送され、Ｌ／
Ｍレベルパルス（Ｅ）とＭ／Ｈレベルパルス（Ｆ）から
Ｖ．ＳＷＰの立上がりエッジ（Ｇ）／立下がりエッジ
（Ｈ）とＡ．ＳＷＰの立上がりエッジ（Ｉ）／立下がり
エッジ（Ｊ）に適切に選択される。例えば図３の場合、
Ａ先行指令によりＭ／Ｈレベルパルス（Ｅ）の立上がり
エッジがＶ．ＳＷＰの立上がりエッジ（Ｇ）として選択
される。その他のエッジも同様に選択される。
ている場合、つまり図４のヘッド配置の例ではナローヘ
ッドを用いた場合の各部出力波形を示している。このと
き、シリアルバスによってＡ先行指令が転送され、Ｌ／
Ｍレベルパルス（Ｅ）とＭ／Ｈレベルパルス（Ｆ）から
Ｖ．ＳＷＰの立上がりエッジ（Ｇ）／立下がりエッジ
（Ｈ）とＡ．ＳＷＰの立上がりエッジ（Ｉ）／立下がり
エッジ（Ｊ）に適切に選択される。例えば図３の場合、
Ａ先行指令によりＭ／Ｈレベルパルス（Ｅ）の立上がり
エッジがＶ．ＳＷＰの立上がりエッジ（Ｇ）として選択
される。その他のエッジも同様に選択される。
【００３５】図１では、Ｖ／Ａ先行指令（Ｄ）をシリア
ルバスにて転送しているため、特にポートの増加はな
く、この発明において特に有効な実施例である。尚、各
種制御信号をシリアルバスにて伝送しないシステムにお
いても、一般的には各種制御信号を多重して伝送するこ
とでポートの削減を実現しており、この発明で必要なＶ
／Ａ先行指令もこれらの多重制御信号の中に含ませるこ
とで、特段のポート増加を防ぐことは可能である。
ルバスにて転送しているため、特にポートの増加はな
く、この発明において特に有効な実施例である。尚、各
種制御信号をシリアルバスにて伝送しないシステムにお
いても、一般的には各種制御信号を多重して伝送するこ
とでポートの削減を実現しており、この発明で必要なＶ
／Ａ先行指令もこれらの多重制御信号の中に含ませるこ
とで、特段のポート増加を防ぐことは可能である。
【００３６】したがって、上記構成によれば、ＶＴＲに
おけるヘッド切替信号伝送において、ナローヘッド等を
追加したマルチヘッドシステムにおいても、ヘッド切替
信号の３値多重伝送が可能となり、ポートの削減が容易
に実現できる。尚、この発明は上記実施例に限定される
ものではなく、その他、この発明の要旨を逸脱しない範
囲で種々変形しても、同様に実施可能である。
おけるヘッド切替信号伝送において、ナローヘッド等を
追加したマルチヘッドシステムにおいても、ヘッド切替
信号の３値多重伝送が可能となり、ポートの削減が容易
に実現できる。尚、この発明は上記実施例に限定される
ものではなく、その他、この発明の要旨を逸脱しない範
囲で種々変形しても、同様に実施可能である。
【００３７】
【発明の効果】以上のようにこの発明によれば、マルチ
ヘッドシステムにおいてもヘッド切替信号を３値多重伝
送が可能で、同時にポートの削減も達成可能な回転ヘッ
ド式情報記録再生装置を提供することができる。
ヘッドシステムにおいてもヘッド切替信号を３値多重伝
送が可能で、同時にポートの削減も達成可能な回転ヘッ
ド式情報記録再生装置を提供することができる。
【図１】この発明に係るＶＴＲのマルチヘッドシステム
を採用した回転ヘッド式情報記録再生装置一実施例のシ
ステム構成を示すブロック回路図。
を採用した回転ヘッド式情報記録再生装置一実施例のシ
ステム構成を示すブロック回路図。
【図２】同実施例でＶ．ＳＷＰがＡ．ＳＷＰより先行し
ている場合の動作を説明するために各回路の出力タイミ
ングを示すタイミングチャート。
ている場合の動作を説明するために各回路の出力タイミ
ングを示すタイミングチャート。
【図３】同実施例でＡ．ＳＷＰがＶ．ＳＷＰより先行し
ている場合の動作を説明するために各回路の出力タイミ
ングを示すタイミングチャート。
ている場合の動作を説明するために各回路の出力タイミ
ングを示すタイミングチャート。
【図４】従来のＶＴＲにおいて、ナローヘッドを追加し
た場合の回転ドラム上のヘッド配置例を示す図。
た場合の回転ドラム上のヘッド配置例を示す図。
【図５】従来のＶＴＲのマルチヘッドシステムの場合の
Ｄ．ＰＧ、Ｖ．ＳＷＰ、Ａ．ＳＷＰ、３値Ｖ／Ａ、ＳＷ
Ｐのタイミングチャート。
Ｄ．ＰＧ、Ｖ．ＳＷＰ、Ａ．ＳＷＰ、３値Ｖ／Ａ、ＳＷ
Ｐのタイミングチャート。
１…マスター制御ＩＣ、１１…ドラムサーボ信号生成回
路、１２…ＳＷＰ生成回路、１３…モード制御信号生成
回路、１４〜１７…ポート、２…Ｒ／ＰＩＣ、２１〜２
３…ポート、２４…モード判別回路、２４１…Ｓ／Ｐ変
換回路、２４２…Ｖ／Ａ先行指令検出回路、２５…Ｖ／
Ａ．ＳＷＰ検出回路、２５１…３値デコーダ、２５２…
エッジ検出回路、２４３…セレクタ、２５４，２５５…
ＲＳフリップフロップ、Ａ…Ｄ．ＰＧ信号、Ｓ…サーボ
信号、Ｂ…モード制御信号（シリアル）、Ｂ′…モード
制御信号（パラレル）、Ｃ…Ｖ／Ａ．ＳＷＰ、Ｄ…Ｖ／
Ａ先行指令、Ｅ…Ｌ／Ｍレベルパルス、Ｆ…Ｍ／Ｈレベ
ルパルス、Ｇ…Ｖ．ＳＷＰの立上がりエッジ検出信号、
Ｈ…Ｖ．ＳＷＰの立下がりエッジ検出信号、Ｉ…Ａ．Ｓ
ＷＰの立上がりエッジ検出信号、Ｊ…Ａ．ＳＷＰの立下
がりエッジ検出信号、Ｋ…Ｖ．ＳＷＰ、Ｌ…Ａ．ＳＷ
Ｐ。
路、１２…ＳＷＰ生成回路、１３…モード制御信号生成
回路、１４〜１７…ポート、２…Ｒ／ＰＩＣ、２１〜２
３…ポート、２４…モード判別回路、２４１…Ｓ／Ｐ変
換回路、２４２…Ｖ／Ａ先行指令検出回路、２５…Ｖ／
Ａ．ＳＷＰ検出回路、２５１…３値デコーダ、２５２…
エッジ検出回路、２４３…セレクタ、２５４，２５５…
ＲＳフリップフロップ、Ａ…Ｄ．ＰＧ信号、Ｓ…サーボ
信号、Ｂ…モード制御信号（シリアル）、Ｂ′…モード
制御信号（パラレル）、Ｃ…Ｖ／Ａ．ＳＷＰ、Ｄ…Ｖ／
Ａ先行指令、Ｅ…Ｌ／Ｍレベルパルス、Ｆ…Ｍ／Ｈレベ
ルパルス、Ｇ…Ｖ．ＳＷＰの立上がりエッジ検出信号、
Ｈ…Ｖ．ＳＷＰの立下がりエッジ検出信号、Ｉ…Ａ．Ｓ
ＷＰの立上がりエッジ検出信号、Ｊ…Ａ．ＳＷＰの立下
がりエッジ検出信号、Ｋ…Ｖ．ＳＷＰ、Ｌ…Ａ．ＳＷ
Ｐ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 15/14 H04N 5/782
Claims (4)
- 【請求項１】 マスター制御装置で生成したモード制御
信号を第１の伝送手段を通じてヘッド切替制御装置に供
給し、このヘッド切替制御装置によりそれぞれ複数の情
報記録再生モードに対応する複数のヘッド対をモード別
に切替制御する回転ヘッド式情報記録再生装置におい
て、 前記マスター制御装置に設けられ、前記複数のヘッド対
におけるヘッドの切替を制御するための複数の切替信号
を複数のレベルで表現することで多重化する切替信号多
重化手段と、 この手段で生成された多重化切替信号を前記ヘッド切替
制御装置に伝送する第２の伝送手段と、 前記マスター制御装置に設けられ、モード制御信号の伝
送時に当該制御モードでの個々のヘッド対に対する切替
信号の位相情報を重畳することで、前記第１の伝送手段
を通じて前記ヘッド切替制御装置へ伝送する位相情報伝
送手段と、 前記ヘッド切替制御装置に設けられ、前記多重化切替信
号を各レベルに対応するパルスに変換するデコード手段
と、 前記ヘッド切替制御装置に設けられ、前記デコード手段
で得られる各レベルごとのパルスのエッジを検出するエ
ッジ検出手段と、 前記ヘッド切替制御装置に設けられ、前記エッジ検出手
段で得られた各エッジ検出信号を前記位相情報伝送手段
で送られてくる位相情報に基づいて指定されるヘッド対
ごとに振り分ける選択手段と、 前記ヘッド切替制御装置に設けられ、前記選択手段で振
り分けられたエッジ検出信号から対応するヘッド対の切
替信号を再現する切替信号再生手段とを具備したことを
特徴とする回転ヘッド式情報記録再生装置。 - 【請求項２】 前記複数のヘッド対は、ビデオヘッド対
とオーディオヘッド対であり、 前記切替信号多重化手段は、ビデオヘッド対及びオーデ
ィオヘッド対に対する切替信号を３値化するようにした
ことを特徴とする請求項１記載の回転ヘッド式情報記録
再生装置。 - 【請求項３】 前記ビデオヘッド対は標準記録再生用の
ダブルアジマスヘッド対と長時間記録再生用のナローヘ
ッド対を備え、 前記位相情報伝送手段は標準記録再生モードと長時間記
録再生モードのモード切替信号に各モードに対応する位
相情報を重畳することを特徴とする請求項２記載の回転
ヘッド式情報記録再生装置。 - 【請求項４】前記第１の伝送手段はシリアルバスであ
り、前記モード制御信号はシリアル形式で転送されるこ
とを特徴とする請求項１記載の回転ヘッド式情報記録再
生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12942893A JP3212184B2 (ja) | 1993-05-31 | 1993-05-31 | 回転ヘッド式情報記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12942893A JP3212184B2 (ja) | 1993-05-31 | 1993-05-31 | 回転ヘッド式情報記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342542A JPH06342542A (ja) | 1994-12-13 |
| JP3212184B2 true JP3212184B2 (ja) | 2001-09-25 |
Family
ID=15009252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12942893A Expired - Fee Related JP3212184B2 (ja) | 1993-05-31 | 1993-05-31 | 回転ヘッド式情報記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3212184B2 (ja) |
-
1993
- 1993-05-31 JP JP12942893A patent/JP3212184B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06342542A (ja) | 1994-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420690A (en) | Optical information recording/reproducing apparatus | |
| US5150212A (en) | Control system for recording and reproducing a plurality of video signals | |
| JP3104570B2 (ja) | ディジタル信号記録方法及び記録装置 | |
| JP3212184B2 (ja) | 回転ヘッド式情報記録再生装置 | |
| JP2540212B2 (ja) | 多機能制御ビデオヘッド選択装置及びその方法 | |
| EP0589599B1 (en) | Multiplexed signal transmission system | |
| CA2032960C (en) | Video disk recording apparatus | |
| KR19990030076A (ko) | 정보 기록 시스템 및 그 제어 방법 | |
| US5323273A (en) | Audio signal recording and playback apparatus of magnetic recording and playback apparatus | |
| JPH06165108A (ja) | 映像録画／再生システムのダブル記録再生回路 | |
| KR100275043B1 (ko) | 디지탈 브이씨알(d-vcr)의 영상 기록 재생장치 | |
| JPS5821325B2 (ja) | ドロツプアウトホシヨウソウチオソナエタ タチヤンネルサイセイソウチ | |
| KR0157477B1 (ko) | 더블 데크 브이티알에서의 고화질 복사장치 및 방법 | |
| JPH0229277B2 (ja) | ||
| KR100247346B1 (ko) | 비디오 카셋트테이프 레코더를 이용한 퍼스널컴퓨터 데이터 저장 및 재생 제어장치 | |
| JP2961930B2 (ja) | Ｖｔｒ | |
| JPH0760486B2 (ja) | ビデオ信号記録装置 | |
| JP3305851B2 (ja) | 信号再生装置 | |
| JPH05199540A (ja) | 映像記録再生装置 | |
| JPS6012880A (ja) | 記録装置 | |
| JPH02101664A (ja) | 磁気記録再生装置 | |
| JP2005094471A (ja) | Ｄｖｄ再生装置および映像信号再生装置 | |
| JPH04233880A (ja) | スチル・ビデオ再生装置 | |
| JPH06338106A (ja) | トラッキング制御装置 | |
| JPH1132351A (ja) | 素材情報記録再生メモリ装置及びメモリデータ診断装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |