JP3210410B2 - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same

Info

Publication number
JP3210410B2
JP3210410B2 JP13009692A JP13009692A JP3210410B2 JP 3210410 B2 JP3210410 B2 JP 3210410B2 JP 13009692 A JP13009692 A JP 13009692A JP 13009692 A JP13009692 A JP 13009692A JP 3210410 B2 JP3210410 B2 JP 3210410B2
Authority
JP
Japan
Prior art keywords
silicon
layer
semiconductor device
concentration modulation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13009692A
Other languages
Japanese (ja)
Other versions
JPH05299346A (en
Inventor
剛一 大▲高▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP13009692A priority Critical patent/JP3210410B2/en
Publication of JPH05299346A publication Critical patent/JPH05299346A/en
Application granted granted Critical
Publication of JP3210410B2 publication Critical patent/JP3210410B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ディスプレイやセンサ
等の画像入出力デバイスなどに利用される半導体装置お
よびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device used for an image input / output device such as a display or a sensor, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、薄膜トランジスタ等の半導体デバ
イスを得るために、絶縁性基板上に単結晶シリコン薄膜
が形成された半導体装置およびその製造方法が種々提案
されている。この種の半導体装置の多くは絶縁性基板上
に非晶質あるいは多結晶シリコン薄膜を形成し、この非
晶質あるいは多結晶シリコン薄膜を種々の熱源により一
度溶融状態とし、その後冷却固化再結晶化させ、単結晶
化することによって製造される。この場合の熱源として
は、レーザ光、電子ビーム、種々のランプ光、ワイヤー
状のカーボンヒータ等がある。
2. Description of the Related Art Conventionally, in order to obtain a semiconductor device such as a thin film transistor, various semiconductor devices in which a single crystal silicon thin film is formed on an insulating substrate and a method for manufacturing the same have been proposed. Many semiconductor devices of this type form an amorphous or polycrystalline silicon thin film on an insulating substrate, melt the amorphous or polycrystalline silicon thin film once by various heat sources, and then cool and solidify and recrystallize. And is produced by single crystallization. As a heat source in this case, there are a laser beam, an electron beam, various lamp lights, a wire-like carbon heater, and the like.

【0003】ところで、このような従来の溶融再結晶化
法によって得られる単結晶シリコンの結晶配向面(基板
表面に現われるシリコンの結晶面)は、溶融再結晶化時
に種結晶を用いる場合にはその種結晶の配向面により決
定される。この際、上記絶縁性基板が、シリコンウェハ
ー上にシリコン酸化膜あるいは種々の成膜手法により絶
縁膜が形成されているような構成のものである場合に
は、この基板上に非晶質あるいは多結晶シリコンを形成
するに先立って、ウェハー上の絶縁膜層に穴を開け、こ
の穴を覆うように非晶質あるいは多結晶シリコンを形成
し、上述の溶融再結晶化をこの穴の上部から行なうこと
により、ウェハーの一部を種結晶として使用できる。
Incidentally, the crystal orientation plane of single crystal silicon (crystal plane of silicon appearing on the substrate surface) obtained by such a conventional melt recrystallization method, when a seed crystal is used at the time of melt recrystallization, is It is determined by the orientation plane of the seed crystal. At this time, when the insulating substrate has a structure in which an insulating film is formed on a silicon wafer by a silicon oxide film or various film forming techniques, an amorphous or multi-layer film is formed on the substrate. Prior to the formation of crystalline silicon, a hole is formed in the insulating film layer on the wafer, amorphous or polycrystalline silicon is formed so as to cover the hole, and the above-described melting and recrystallization is performed from the top of the hole. Thereby, a part of the wafer can be used as a seed crystal.

【0004】これに対し、上記絶縁性基板が、石英ガラ
ス等の所謂無定形基板の場合には、上述の手法では再結
晶膜の配向面の制御はできない。従って、絶縁性基板が
無定形基板の場合には、上述の手法以外の手法によって
単結晶化がなされる必要があり、この手法として従来、
帯域溶融再結晶化法(Zone Melting Recrystallizatio
n、すなわちZMR法)が知られている。図13
(a),(b)はZMR法の概略を説明するための図で
ある。ZMR法は、石英ガラス基板201上に多結晶シ
リコン膜202を形成し、この多結晶シリコン膜202
上に表面保護層として酸化シリコン膜(図示せず)を形
成した後、石英ガラス基板201と酸化シリコン膜とに
挾まれた多結晶シリコン膜202を帯状に(領域8で示
すように)加熱溶媒し、帯状に溶融している領域8を一
方向に移動させることによりシリコンをその方向に沿っ
て順次に固化再結晶させて単結晶シリコン膜を得るもの
である。この時、溶融シリコンの凝固の固液界面には図
14に示すようにシリコンの融点1412℃を過ぎても
液体の状態を保っている過冷却状態の領域が存在し、シ
リコンの再結晶化の固液界面はこの過冷却領域において
シリコンの結晶面の中で一番成長が遅い(111)面の
ファセット(小さな結晶面)の集まりにより形成される
といわれている。単結晶シリコンの形成は帯状の溶融領
域8の移動に伴ない、過冷却領域が移動しこの過冷却領
域の中でシリコンの(111)面で構成されるファセッ
ト面が連続的に成長することによりなされるものであ
る。この帯状の溶融領域を形成する手法としては、基板
上に近接して置かれた線状のカーボンヒータで加熱する
方法、あるいはRF誘導加熱法等がある。このZMR法
における帯状の溶融領域の移動速度は概ね数mm/sec程
度であり、再結晶化の固液界面においては熱平衡に近い
状態が実現されていることがZMR法の特徴である。ま
た、ZMR法では、絶縁性基板が石英ガラス(あるいは
SiO2層)で、かつ再結晶化時の表面保護膜に熱CV
Dで形成したSiO2が用いられる場合には、種結晶を
使用しないのにもかかわらず、(100)面の結晶配向
面をもつ再結晶化膜,すなわち単結晶シリコン薄の結晶
配向面が得られる。
On the other hand, when the insulating substrate is a so-called amorphous substrate such as quartz glass, the orientation of the recrystallized film cannot be controlled by the above-described method. Therefore, when the insulating substrate is an amorphous substrate, it is necessary to perform single crystallization by a method other than the above-described method.
Zone Melting Recrystallizatio
n, that is, the ZMR method) is known. FIG.
(A), (b) is a figure for demonstrating the outline of a ZMR method. In the ZMR method, a polycrystalline silicon film 202 is formed on a quartz glass substrate 201, and this polycrystalline silicon film 202 is formed.
After a silicon oxide film (not shown) is formed thereon as a surface protective layer, the polycrystalline silicon film 202 sandwiched between the quartz glass substrate 201 and the silicon oxide film is heated in a strip shape (as shown by a region 8). Then, by moving the region 8 which is melted in a band shape in one direction, silicon is solidified and recrystallized sequentially along the direction to obtain a single crystal silicon film. At this time, as shown in FIG. 14, there is a supercooled region in which the liquid state is maintained even after the melting point of silicon, 1412 ° C., as shown in FIG. It is said that the solid-liquid interface is formed by a collection of facets (small crystal planes) of the (111) plane, which is the slowest growing silicon crystal plane in the supercooled region. The formation of single-crystal silicon is caused by the movement of the belt-shaped molten region 8, the movement of the supercooled region, and the facet plane composed of the (111) plane of silicon continuously growing in the supercooled region. What is done. As a method of forming the band-shaped molten region, there is a method of heating with a linear carbon heater placed close to the substrate, an RF induction heating method, or the like. The moving speed of the belt-like molten region in this ZMR method is approximately several mm / sec, and the characteristic of the ZMR method is that a state close to thermal equilibrium is realized at the solid-liquid interface for recrystallization. In the ZMR method, the insulating substrate is made of quartz glass (or SiO 2 layer), and a thermal CV is applied to the surface protective film during recrystallization.
When the SiO 2 formed in D is used, a recrystallized film having a (100) crystal orientation plane, that is, a single crystal silicon thin crystal orientation plane is obtained even though no seed crystal is used. Can be

【0005】[0005]

【発明が解決しようとする課題】上述のように、従来に
おいて、絶縁性基板上に形成する単結晶シリコンの結晶
配向面は、種結晶を用いる場合には、その種結晶の結晶
面で定められてしまう。また、ZMR法を用いる場合に
は、単結晶シリコンの結晶配向面が(100)面に定め
られてしまう。なお、ZMR法において、結晶配向面が
(100)面として得られる理由については何ら明確に
されておらず、このために、ZMR法によって他の結晶
配向面,例えば(111)面をもつ単結晶シリコン膜を
得るための指針も定まっていない。従って、絶縁性基板
が無定形基板である場合にはZMR法が有効であるが、
現時点では、ZMR法によっては(100)面以外の結
晶配向面をもつ単結晶シリコンを安定して得ることがで
きないという欠点があった。
As described above, conventionally, when a seed crystal is used, the crystal orientation plane of single crystal silicon formed on an insulating substrate is determined by the crystal plane of the seed crystal. Would. Further, when the ZMR method is used, the crystal orientation plane of single crystal silicon is determined to be a (100) plane. In the ZMR method, the reason why the crystal orientation plane is obtained as the (100) plane is not clarified at all. For this reason, a single crystal having another crystal orientation plane, for example, a (111) plane, is obtained by the ZMR method. There are no guidelines for obtaining a silicon film. Therefore, when the insulating substrate is an amorphous substrate, the ZMR method is effective.
At present, there is a disadvantage that single crystal silicon having a crystal orientation plane other than the (100) plane cannot be stably obtained by the ZMR method.

【0006】すなわち、一般に、半導体装置を基に薄膜
トランジスタ等の半導体デバイスを作製する場合、半導
体デバイスの特性は、この半導体デバイスを作製するの
に用いた半導体装置の単結晶シリコンの結晶配向面で定
まるので、作製される半導体デバイスの種類,特性等に
応じて単結晶シリコンの結晶配向面を選択できるのが望
ましいが、現時点において、ZMR法を用いて半導体装
置を形成しようとするときには、単結晶シリコンの結晶
配向面を半導体デバイスに応じて適宜選択することが難
かしいという問題があった。
In general, when a semiconductor device such as a thin film transistor is manufactured based on a semiconductor device, the characteristics of the semiconductor device are determined by the crystal orientation plane of single crystal silicon of the semiconductor device used to manufacture the semiconductor device. Therefore, it is desirable that the crystal orientation plane of single crystal silicon can be selected according to the type, characteristics, and the like of the semiconductor device to be manufactured. However, at this time, when a semiconductor device is to be formed using the ZMR method, There is a problem that it is difficult to appropriately select the crystal orientation plane according to the semiconductor device.

【0007】本発明は、絶縁基板上に単結晶シリコン薄
膜を帯域溶融再結晶化法(ZMR法)により形成する場
合にも、単結晶シリコン薄膜の結晶配向面を容易に選択
することができ、さらには、同一基板内で異なる配向性
をもつシリコン膜を得ることができて、種々の半導体デ
バイスを作製するのに適した構造を有する半導体装置お
よびその製造方法を提供することを目的としている。
According to the present invention, even when a single-crystal silicon thin film is formed on an insulating substrate by a zone melting recrystallization method (ZMR method), the crystal orientation plane of the single-crystal silicon thin film can be easily selected. Still another object of the present invention is to provide a semiconductor device having a structure suitable for manufacturing various semiconductor devices by which silicon films having different orientations can be obtained in the same substrate, and a method for manufacturing the same.

【0008】[0008]

【課題を解決するための手段】本願の発明者は、上記Z
MR法による再結晶化膜の結晶配向面について、従来と
は異なる観点から検討を行ない本発明を完成させた。す
なわち、本願の発明者は、本発明を完成させるに際し、
ZMR法による単結晶シリコンの形成過程で、基板と溶
融シリコンとの界面における相互作用,特に基板中のシ
リコン原子と溶融シリコンとの相互作用もまた重要であ
ると考えた。
Means for Solving the Problems The inventor of the present application has made the above Z
The present inventors completed the present invention by examining the crystal orientation plane of the recrystallized film by the MR method from a viewpoint different from the conventional one. That is, the inventor of the present application completed the present invention,
In the process of forming single crystal silicon by the ZMR method, the interaction at the interface between the substrate and the molten silicon, particularly the interaction between silicon atoms in the substrate and the molten silicon, was also considered to be important.

【0009】絶縁性基板としてしばしば用いられる石英
ガラスは、単結晶シリコンとは異なり、シリコン原子と
酸素原子の配列に規則性を有しない所謂非晶質構造のも
のである。しかしながら、このような非晶質構造におい
ても、極く近距離の原子間に限ると、原子の配列に規則
性のあることが知られており、この近距離の原子間の配
列の様子を用いて、非晶質構造の特徴を表現することが
できる。具体的には、ある原子を原点として周囲の原子
の存在確率を距離の関数として表わした動径分布関数
(以下RDFと記す)を用いて非晶質構造の特徴を表わ
すことができる。なお、動径分布関数は、X線回折,中
性子線回折,電子線回折などによって得られる。
Quartz glass, which is often used as an insulating substrate, has a so-called amorphous structure in which the arrangement of silicon atoms and oxygen atoms has no regularity, unlike single crystal silicon. However, even in such an amorphous structure, it is known that the arrangement of atoms is regular if the distance between atoms is extremely short. Thus, the features of the amorphous structure can be expressed. Specifically, the feature of the amorphous structure can be represented by using a radial distribution function (hereinafter referred to as RDF) in which a certain atom is defined as an origin and the existence probability of surrounding atoms is represented as a function of distance. Note that the radial distribution function can be obtained by X-ray diffraction, neutron diffraction, electron diffraction, or the like.

【0010】図1(a)は非晶質SiO2すなわち石英
ガラスの動径分布関数を示す図である。これによると、
石英ガラスは、距離3Åの付近(正確には3.10Å)
にSi−Siの相互作用が認められ、その配位数(原点
となるSi原子を3.10Å隔てて取り囲むSi原子の
数)は“4”であるとされている。すなわち、非晶質S
iO2においては、任意のSi原子の周りには3Åの間
隔を隔てて、4個のSi原子が存在する。図1(b)は
この様子をSiO2の結合も考慮して2次元的に表わし
た図であり、図中、黒丸はSi原子を示し、また、白丸
はO原子を示している。この図1(b)を参照すると、
Si原子(黒丸)を中心にした半径3Åの円(破線で示
す)の円周上には、3個のSi原子(黒丸)が存在して
いる。すなわち、ZMR法により石英ガラス基板上のシ
リコンを帯域溶融する場合、石英ガラス基板と溶融シリ
コンとの界面の基板表面には、Si原子を中心にして半
径3Å程度の円周上に3個程度のSi原子が存在してい
ると考えられる。
FIG. 1A is a diagram showing the radial distribution function of amorphous SiO 2, ie, quartz glass. according to this,
Quartz glass is around 3mm (exactly 3.10mm)
The Si—Si interaction is recognized, and the coordination number (the number of Si atoms surrounding the Si atom serving as the origin at a distance of 3.10 °) is considered to be “4”. That is, the amorphous S
In iO 2 , four Si atoms exist around an arbitrary Si atom at an interval of 3 °. FIG. 1B is a diagram two-dimensionally expressing this state in consideration of the bonding of SiO 2. In the figure, black circles indicate Si atoms, and white circles indicate O atoms. Referring to FIG. 1B,
There are three Si atoms (black circles) on the circumference of a circle (shown by a broken line) with a radius of 3 ° centered on the Si atoms (black circles). That is, when silicon on a quartz glass substrate is band-melted by the ZMR method, about three silicon atoms are placed on a circumference having a radius of about 3 mm around the interface between the quartz glass substrate and the molten silicon. It is considered that Si atoms are present.

【0011】一方、単結晶シリコンにおいてSi原子の
相対的位置関係は、結晶配向面が(100)面の場合に
は、図2(a),(b)に示すようなものとなり、(1
11)面の場合には図3(a),(b)に示すようなも
のとなる。なお、図2(b),図3(b)には、Si原
子を中心に半径3Åの円(破線で示す)を描いている。
図2(a),(b)からわかるように単結晶シリコンの
結晶配向面が(100)面の場合には、半径3Åの円周
近くに4個のSi原子が存在し、また、図3(a),
(b)からわかるように単結晶シリコンの結晶配向面が
(111)面の場合には、半径3Åの円周近くに6個の
Si原子が存在する。
On the other hand, the relative positional relationship of Si atoms in single crystal silicon is as shown in FIGS. 2A and 2B when the crystal orientation plane is the (100) plane.
In the case of the 11) plane, it is as shown in FIGS. 3 (a) and 3 (b). 2 (b) and 3 (b), circles (shown by broken lines) with a radius of 3 ° centered on Si atoms are drawn.
As can be seen from FIGS. 2A and 2B, when the crystal orientation plane of the single crystal silicon is the (100) plane, four Si atoms are present near the circumference having a radius of 3 °. (A),
As can be seen from (b), when the crystal orientation plane of the single crystal silicon is the (111) plane, there are six Si atoms near the circumference having a radius of 3 °.

【0012】ZMR法による単結晶シリコンの形成過程
において、基板と基板上のシリコン結晶との界面で互い
のSi原子が強く相互作用を及ぼすと考えると、シリコ
ン結晶面の側はSi原子を中心に4個が存在する場合,
すなわち(100)面の配向面となっている場合が界面
エネルギー的に有利である。これは、従来知られている
結果,すなわちSiO2上でシリコンをZMR法で単結
晶化すると(100)面の配向が得られるという事実と
一致する。
In the process of forming single crystal silicon by the ZMR method, when it is considered that Si atoms mutually interact strongly at the interface between the substrate and the silicon crystal on the substrate, the side of the silicon crystal plane is centered on the Si atoms. If there are four,
That is, the case where the (100) plane is oriented is advantageous in terms of interfacial energy. This is consistent with the conventionally known result, that is, the fact that when silicon is single-crystallized on SiO 2 by the ZMR method, a (100) plane orientation can be obtained.

【0013】このようなモデルを基に、(111)面配
向の場合を考えると、単結晶シリコンの(111)面に
おいては図3(a),(b)に示すようにSi原子を中
心に6個のSi原子が存在している。この状態で基板と
(111)面配向の単結晶シリコンとの界面における相
互作用がエネルギー的に低くなるように、基板側の表面
のシリコンの存在状態を変えれば、(111)面配向の
単結晶シリコンをZMR法によっても安定して得ること
ができることを本願の発明者は想到した。本発明は以上
のような技術的思想に基づきなされたものである。
Considering the (111) plane orientation based on such a model, as shown in FIGS. 3 (a) and 3 (b), the (111) plane of the single crystal silicon has a center on Si atoms. There are six Si atoms. In this state, if the state of silicon on the surface on the substrate side is changed so that the interaction at the interface between the substrate and the (111) -oriented single-crystal silicon is reduced in energy, the (111) -oriented single crystal The inventor of the present application has conceived that silicon can be stably obtained by the ZMR method. The present invention has been made based on the above technical idea.

【0014】図4はZMR法により単結晶化処理がなさ
れるべき本発明の半導体装置の構成例を示す図である。
図4を参照すると、この半導体装置は、基板1と、第1
のシリコン濃度変調層2と、ZMR法により単結晶化さ
れるべきシリコン層3と、第2のシリコン濃度変調層4
と、表面保護層5とから構成されている。ここで、基板
1には、その表面層が絶縁性材料,例えばシリコン酸化
物で形成されているものが用いられる。具体的には、基
板1には、単体材料として石英ガラスを用いることがで
きる。あるいは、金属,半導体あるいはセラミック等の
上に適当な手法でシリコンの酸化膜を形成したものをも
用いることができる。例えばシリコンウェハー上に熱酸
化法によりSiO2を形成したもの、あるいはFe,C
u,Al等の金属材料,アルミナ,あるいはジルコニア
等のセラミック材料に蒸着法,CVD法の各種物理的,
化学的成膜法によりSiO2を形成したものなどにより
基板1の表面層を形成することができる。なお、石英ガ
ラス単体を基板1として用いる場合には、その厚さは基
板の機械的強度の要求から選ばれる。通常は0.3mm〜
5.0mmであり、望ましくは0.5mm〜2.0mmであ
る。また石英ガラス以外の材料に絶縁層としてSiO2
層を形成しこれを絶縁性基板として用いる場合、そのS
iO2層の膜厚は第1のシリコン濃度変調層2の形成工
程を考慮して設定される。通常は1μm乃至10μm程
度の範囲内で選ばれる。
FIG. 4 is a diagram showing a configuration example of a semiconductor device of the present invention to be subjected to a single crystallization process by the ZMR method.
Referring to FIG. 4, the semiconductor device comprises a substrate 1 and a first
Silicon concentration modulation layer 2, silicon layer 3 to be monocrystallized by the ZMR method, and second silicon concentration modulation layer 4
And a surface protective layer 5. Here, as the substrate 1, a substrate whose surface layer is formed of an insulating material, for example, silicon oxide is used. Specifically, quartz glass can be used for the substrate 1 as a single material. Alternatively, a material in which a silicon oxide film is formed on a metal, a semiconductor, a ceramic, or the like by an appropriate method can be used. For example, SiO 2 formed on a silicon wafer by thermal oxidation, or Fe, C
Metal materials such as u and Al, ceramic materials such as alumina and zirconia, and various physical,
The surface layer of the substrate 1 can be formed by forming SiO 2 by a chemical film forming method or the like. When a single piece of quartz glass is used as the substrate 1, its thickness is selected from the requirements of the mechanical strength of the substrate. Usually 0.3mm ~
It is 5.0 mm, preferably 0.5 mm to 2.0 mm. In addition, SiO 2 is used as an insulating layer on a material other than quartz glass.
When a layer is formed and used as an insulating substrate, its S
The thickness of the iO 2 layer is set in consideration of the step of forming the first silicon concentration modulation layer 2. Usually, it is selected within a range of about 1 μm to 10 μm.

【0015】また、第1のシリコン濃度変調層2は、そ
の上にZMR法で形成される単結晶シリコン層の結晶配
向性を制御するために設けられており、単結晶シリコン
層をその結晶配向面が例えば(100)面,あるいは
(111)面となるように形成しようとする場合、それ
ぞれの場合に応じて、この濃度変調層2と単結晶シリコ
ン層との界面でSi原子の相互作用が大きくなるように
形成されている。より具体的に、シリコン結晶の(10
0)面におけるSi原子の濃度は6.78×1018個/
cm2であり、また(111)面におけるSi原子の濃度
は7.83×1018個/cm2であるので、第1のシリコ
ン濃度変調層2は、単結晶シリコン層を(100)の配
向で形成しようとする場合、6.78×1018個/cm2
程度のシリコン濃度を1つの目安として形成され、ま
た、単結晶シリコンを(100)の配向で形成しようと
する場合、7.83×1018個/cm2程度のシリコン濃
度を1つの目安として形成される。但し、第1のシリコ
ン濃度変調層2全体において上述したシリコン濃度値を
もたせる必要はなく、シリコン層3と接する界面におい
てだけ必要な量のSi原子が存在すれば良い。
The first silicon concentration modulation layer 2 is provided for controlling the crystal orientation of a single crystal silicon layer formed thereon by the ZMR method. In the case where the plane is to be formed to be, for example, a (100) plane or a (111) plane, the interaction of Si atoms at the interface between the concentration modulation layer 2 and the single crystal silicon layer depends on each case. It is formed to be large. More specifically, (10)
The concentration of Si atoms on the 0) plane is 6.78 × 10 18 /
cm 2 , and the concentration of Si atoms on the (111) plane is 7.83 × 10 18 atoms / cm 2 , so that the first silicon concentration modulation layer 2 6.78 × 10 18 / cm 2
The silicon concentration of about 1.83 × 10 18 / cm 2 is used as one guide when single crystal silicon is to be formed in the (100) orientation. Is done. However, it is not necessary for the entire first silicon concentration modulation layer 2 to have the above-described silicon concentration value, and it is sufficient that a necessary amount of Si atoms exist only at the interface in contact with the silicon layer 3.

【0016】従って、シリコン層3と接する表面以外の
内部のSi原子の量については特別な規定はないが、第
1のシリコン濃度変調層2を設けることによって発生す
る歪を緩和するために、第1のシリコン濃度変調層2
は、これに含まれるSi原子の量が基板1側に向かって
漸時減少していくことが望ましい。
Accordingly, there is no particular limitation on the amount of Si atoms inside the surface other than the surface in contact with the silicon layer 3. However, in order to reduce the distortion caused by providing the first silicon concentration modulation layer 2, 1 silicon concentration modulation layer 2
It is desirable that the amount of Si atoms contained therein gradually decreases toward the substrate 1 side.

【0017】この第1のシリコン濃度変調層2を石英ガ
ラス(あるいはSiO2層)等の絶縁性基板1の表面に
形成するのに種々の手法が考えられる。例えば、シリコ
ンイオンを真空中で電界の効果により高速に加速して基
板1に衝突させる所謂イオン注入法によって第1のシリ
コン濃度変調層2を基板1の表面に形成することができ
る。この方法は、イオン電流密度と注入時間とにより、
第1のシリコン濃度変調層2へのシリコンの注入量を精
度良く制御できるという利点がある。あるいは、Si原
子を含む材料を基板1の表面に形成し、その後、熱処理
を施し、Si原子を基板1内に熱拡散させることによっ
ても基板1の表面に第1のシリコン濃度変調層2を形成
することができる。また、第1のシリコン濃度変調層2
は、前述のように、この上にZMR法により形成される
単結晶シリコンの結晶配向を(100)面,または(1
11)面に制御するために設けられるものであるので、
基板1上の全域において同一の結晶配向が必要な場合に
は、基板1上の全域において均一なシリコン濃度になる
ように形成される。また、1つの基板上で、ある部分が
(100)面配向,また他の部分が(111)面配向と
いうように場所により配向を異ならせる場合には、第1
のシリコン濃度変調層2もまた、その配向に応じて基板
上の場所ごとに異なったシリコン濃度値で形成される。
Various methods are conceivable for forming the first silicon concentration modulation layer 2 on the surface of the insulating substrate 1 such as quartz glass (or SiO 2 layer). For example, the first silicon concentration modulation layer 2 can be formed on the surface of the substrate 1 by a so-called ion implantation method in which silicon ions are accelerated at high speed in a vacuum by the effect of an electric field and collide with the substrate 1. This method depends on the ion current density and the implantation time,
There is an advantage that the injection amount of silicon into the first silicon concentration modulation layer 2 can be controlled with high accuracy. Alternatively, a first silicon concentration modulation layer 2 is formed on the surface of the substrate 1 by forming a material containing Si atoms on the surface of the substrate 1 and then performing a heat treatment to thermally diffuse the Si atoms into the substrate 1. can do. The first silicon concentration modulation layer 2
As described above, the crystal orientation of the single crystal silicon formed thereon by the ZMR method is set to the (100) plane or (1).
11) Since it is provided to control the surface,
When the same crystal orientation is required over the entire area on the substrate 1, the silicon layer is formed to have a uniform silicon concentration over the entire area on the substrate 1. On the other hand, if the orientation is different depending on the location on one substrate, such as a certain portion having a (100) orientation and another portion having a (111) orientation, the first
The silicon concentration modulation layer 2 is also formed with a different silicon concentration value for each location on the substrate according to its orientation.

【0018】また、ZMR法により単結晶化される予定
のシリコン層3は、多結晶シリコンあるいはアモリファ
スシリコンで形成されている。このシリコン層3は、一
般には、プラズマCVD法,熱CVD法,光CVD法,
LPCVD法,MOCVD法,スパッタ法,真空蒸着
法,イオンビームクラスタ成膜法等の各種成膜法を用い
て形成されるが、ZMR法による帯域溶融再結晶化の過
程において必要と判断される場合には、通常のフォトリ
ソグラフィーの手法を用いて任意の形状に加工されるこ
ともある。具体的には、図5,図6,図7に示すような
ストライプ状,島状,あるいは連続島状等の形状に加工
され、このような形状の加工を施すことによって、基板
1上でのシリコン融液の移動を制限し、単結晶成長の安
定性の向上を図ることができる。
The silicon layer 3 to be monocrystallized by the ZMR method is formed of polycrystalline silicon or amorphous silicon. This silicon layer 3 is generally formed by a plasma CVD method, a thermal CVD method, a photo CVD method,
It is formed by various film forming methods such as LPCVD method, MOCVD method, sputtering method, vacuum evaporation method, ion beam cluster film forming method, etc., when it is judged necessary in the process of zone melting recrystallization by ZMR method. May be processed into an arbitrary shape using a normal photolithography technique. Specifically, it is processed into a shape such as a stripe shape, an island shape, or a continuous island shape as shown in FIG. 5, FIG. 6, and FIG. The movement of the silicon melt can be restricted, and the stability of single crystal growth can be improved.

【0019】また、第2のシリコン濃度変調層4は、第
1のシリコン濃度変調層2と同様に、この下に形成され
る単結晶シリコン層の結晶配向性を制御するために設け
られ、単結晶シリコン層をその結晶配向面が例えば(1
00)面,あるいは(111)面となるように形成しよ
うとする場合、それぞれの場合に応じて、この濃度変調
層4と単結晶シリコン層との界面において、Si原子の
相互作用が大きくなるように形成されている。
The second silicon concentration modulation layer 4 is provided for controlling the crystal orientation of the single crystal silicon layer formed thereunder, similarly to the first silicon concentration modulation layer 2, The crystalline silicon layer has a crystal orientation plane of, for example, (1)
When it is intended to form the (00) plane or the (111) plane, the interaction of Si atoms at the interface between the concentration modulation layer 4 and the single crystal silicon layer is increased depending on the case. Is formed.

【0020】この第2のシリコン濃度変調層4を形成す
る手法としては、シリコン層3上にSiO2薄膜を形成
した後、イオン注入法によりシリコンイオンをSiO2
薄膜に注入し、シリコン薄膜中のシリコンイオンの濃度
を所望の値に変調したり、あるいは、熱拡散の手法によ
りシリコンの濃度を変調したりするなどの方法がある。
[0020] As a method of forming the second silicon concentration modulation layer 4, after forming the SiO 2 thin film on the silicon layer 3, SiO 2 and silicon ions by ion implantation
There is a method of modulating the concentration of silicon ions in the silicon thin film to a desired value by injecting it into a thin film, or modulating the concentration of silicon by a thermal diffusion method.

【0021】また、表面保護層5は、ZMR法において
溶融シリコンの蒸発を防ぐために、あるいは前述のよう
に加工したシリコン層内部での融液の移動を防ぐために
設けられており、シリコンよりも融点の高い材料で形成
されている。好適な材料としては、SiO2,SiO,
Si34,SiNがあり、これらを単独に、あるいは複
数組み合わせて第2のシリコン濃度変調層4の上に堆積
させて表面保護層5を形成することができる。表面保護
層5の形成方法としては、プラズマCVD法,熱CVD
法,光CVD法,LPCVD法,MOCVD法,スパッ
タ法,真空蒸着法,イオンビームクラスタ成膜法等の各
種成膜法等がある。薄膜は略0.5μm〜5.0μm程
度の範囲内で最適化されて形成されるが、望ましくは
1.0μm〜2.0μmであるのが良い。
The surface protective layer 5 is provided to prevent the evaporation of the molten silicon in the ZMR method or to prevent the movement of the melt inside the silicon layer processed as described above. It is formed of a high material. Suitable materials include SiO 2 , SiO,
There are Si 3 N 4 and SiN, and these can be used alone or in combination of two or more to deposit on the second silicon concentration modulation layer 4 to form the surface protection layer 5. The surface protective layer 5 may be formed by plasma CVD, thermal CVD, or the like.
And various film forming methods such as a photo-CVD method, an optical CVD method, an LPCVD method, an MOCVD method, a sputtering method, a vacuum evaporation method, and an ion beam cluster film forming method. The thin film is optimized and formed within a range of about 0.5 μm to 5.0 μm, and preferably, 1.0 μm to 2.0 μm.

【0022】上述したような構成の図4に示す半導体装
置のシリコン層3を既知のZMR法により帯域溶融し、
再結晶化させて単結晶シリコン層に変化させることで、
本発明に係る半導体装置を得ることができる。なお、こ
のZMR法において帯状の加熱溶融領域を形成する手法
としては、基板上に近接して置かれた線状のカーボンヒ
ータでの加熱、カーボンサセプタを用いた高周波加熱、
ハロゲンランプ加熱、レーザ加熱、電子ビーム加熱等が
用いられる。
The silicon layer 3 of the semiconductor device having the above-described structure shown in FIG. 4 is melted by a known ZMR method.
By recrystallizing and changing to a single crystal silicon layer,
A semiconductor device according to the present invention can be obtained. In the ZMR method, as a method of forming a band-shaped heat melting region, heating with a linear carbon heater placed close to the substrate, high-frequency heating using a carbon susceptor,
Halogen lamp heating, laser heating, electron beam heating and the like are used.

【0023】図8は図4に示す半導体装置のシリコン層
3をZMR法により帯域溶融再結晶化させた結果の本発
明の半導体装置の構成例を示す図である。図8を参照す
ると、図4に示す半導体装置のシリコン層3は、ZMR
法により帯域溶融再結晶化させた結果、単結晶シリコン
層13となる。この際、ZMR法による場合でも、第1
のシリコン濃度変調層2と第2のシリコン濃度変調層4
とが設けられていることにより、そのシリコンの存在状
態に応じて、単結晶シリコン層13の結晶配向面を(1
00)面以外の配向面のものに安定して得ることができ
る。図4に示す半導体装置において、例えば、シリコン
層3と接する界面において、第1のシリコン濃度変調層
2,第2のシリコン濃度変調層4のSi原子の密度を
6.78×1018個/cm2程度のものにすれば、単結晶
シリコン層13として、(100)面の結晶配向面をも
つものが安定して得られ、また、シリコン層3と接する
界面において、第1のシリコン濃度変調層2,第2のシ
リコン濃度変調層4のSi原子の密度を7.83×10
18個/cm2程度のものにすれば、単結晶シリコン層13
として、(111)面の結晶配向面をもつものが安定し
て得られる。従って、図8の半導体装置において、単結
晶シリコン層13は、基板1に石英ガラス(あるいはS
iO2層)等の無定形基板が用いられ、ZMR法によっ
て作製される場合でも、(100)面以外の結晶配向面
をも安定して得ることが可能であり、所望の結晶配向面
に制御性良く形成される。
FIG. 8 is a diagram showing a configuration example of the semiconductor device of the present invention as a result of zone melting and recrystallization of the silicon layer 3 of the semiconductor device shown in FIG. 4 by the ZMR method. Referring to FIG. 8, the silicon layer 3 of the semiconductor device shown in FIG.
As a result of the zone melting and recrystallization by the method, a single crystal silicon layer 13 is obtained. At this time, even if the ZMR method is used, the first
Silicon concentration modulation layer 2 and second silicon concentration modulation layer 4
Is provided, the crystal orientation plane of the single crystal silicon layer 13 is set to (1) in accordance with the state of silicon.
It can be stably obtained on an alignment plane other than the (00) plane. In the semiconductor device shown in FIG. 4, for example, at the interface in contact with the silicon layer 3, the density of Si atoms in the first silicon concentration modulation layer 2 and the second silicon concentration modulation layer 4 is 6.78 × 10 18 / cm. If the thickness is about two , a single crystal silicon layer 13 having a (100) crystal orientation plane can be stably obtained, and the first silicon concentration modulation layer 2. The density of Si atoms in the second silicon concentration modulation layer 4 is 7.83 × 10
If the number is about 18 / cm 2 , the single crystal silicon layer 13
As a result, those having a (111) crystal orientation plane can be stably obtained. Therefore, in the semiconductor device shown in FIG. 8, the single crystal silicon layer 13 is formed of quartz glass (or S
Even when an amorphous substrate such as an iO 2 layer) is used and is manufactured by the ZMR method, it is possible to stably obtain a crystal orientation plane other than the (100) plane, and control to a desired crystal orientation plane. It is formed well.

【0024】なお、上記例では、単結晶シリコン層13
を(100)面,(111)面の2種の配向面に制御す
る場合について述べたが、シリコン濃度変調層のSi原
子の密度等を変えることにより、上記2種以外の任意所
望の配向面に制御することも可能である。
In the above example, the single crystal silicon layer 13
Is controlled to two types of orientation planes of the (100) plane and the (111) plane. However, by changing the density of Si atoms in the silicon concentration modulation layer or the like, any desired orientation plane other than the above two types can be controlled. Can also be controlled.

【0025】また、上述の例において、第1,第2のシ
リコン濃度変調層2,4は、シリコン層3(または単結
晶シリコン層13)との界面において、所定のSi原子
濃度が確保されていれば良く、これらの厚さについては
特に制限はない。さらに、第2のシリコン濃度変調層4
を設けることによって、より安定して確実に単結晶シリ
コン層13の結晶配向面を制御することができるが、こ
の第2のシリコン濃度変調層4については、場合に応
じ、これを必ずしも設けずとも良い。
In the above example, the first and second silicon concentration modulation layers 2 and 4 have a predetermined Si atom concentration at the interface with the silicon layer 3 (or the single crystal silicon layer 13). The thickness is not particularly limited. Further, the second silicon concentration modulation layer 4
Is provided, the crystal orientation plane of the single crystal silicon layer 13 can be more stably and surely controlled. However, the second silicon concentration modulation layer 4 may not necessarily be provided as necessary. good.

【0026】図9はZMR法により単結晶化処理がなさ
れるべき半導体装置の他の構成例を示す図である。な
お、図9において図4と同様の箇所には同じ符号を付し
ている。図9を参照すると、この半導体装置は、基板1
と、第1のシリコン濃度変調層22と、ZMR法により
単結晶化されるべきシリコン層23と、第2のシリコン
濃度変調層24と、表面保護層5とから構成されてい
る。ところで、図9の半導体装置において、第1のシリ
コン濃度変調層22は、図4の第1のシリコン濃度変調
層2と同様の手法で形成されるが、その際に、シリコン
層23との界面におけるSi原子の密度が2つの部分2
2a,22bで互いに相違している。また、第2のシリ
コン濃度変調層24も、図4の第2のシリコン濃度変調
層4と同様の手法で形成されるが、その際に、シリコン
層23との界面におけるSi原子の密度が第1のシリコ
ン濃度変調層22の部分22a,22bと対応した2つ
の部分24a,24bで互いに相違している。より具体
的には、第1,第2のシリコン濃度変調層22,24の
部分22a,24aは、シリコン層23との界面におい
て、例えば6.78×1018個/cm2のSi原子密度を
有し、また、第1,第2のシリコン濃度変調層22,2
4の部分22b,24bは、シリコン層23との界面に
おいて、例えば7.83×1018個/cm2のSi原子密
度を有している。
FIG. 9 is a diagram showing another configuration example of a semiconductor device to be subjected to a single crystallization process by the ZMR method. In FIG. 9, the same parts as those in FIG. 4 are denoted by the same reference numerals. With reference to FIG. 9, this semiconductor device includes a substrate 1
, A first silicon concentration modulation layer 22, a silicon layer 23 to be monocrystallized by the ZMR method, a second silicon concentration modulation layer 24, and the surface protection layer 5. Incidentally, in the semiconductor device of FIG. 9, the first silicon concentration modulation layer 22 is formed by the same method as that of the first silicon concentration modulation layer 2 of FIG. The density of Si atoms in the two parts 2
2a and 22b are different from each other. Also, the second silicon concentration modulation layer 24 is formed in the same manner as the second silicon concentration modulation layer 4 in FIG. 4, but at this time, the density of Si atoms at the interface with the silicon layer 23 is reduced. The two portions 24a and 24b corresponding to the portions 22a and 22b of one silicon concentration modulation layer 22 are different from each other. More specifically, the portions 22a and 24a of the first and second silicon concentration modulation layers 22 and 24 have a Si atom density of, for example, 6.78 × 10 18 atoms / cm 2 at the interface with the silicon layer 23. And the first and second silicon concentration modulation layers 22 and 2
The portions 22b and 24b of No. 4 have an Si atom density of, for example, 7.83 × 10 18 atoms / cm 2 at the interface with the silicon layer 23.

【0027】図10は図9の半導体装置のシリコン層2
3をZMR法により帯域溶融再結晶化させた結果の半導
体装置の構成例を示す図である。図10を参照すると、
図9に示す半導体装置のシリコン層23は、ZMR法に
より帯域溶融再結晶化させた結果、単結晶シリコン層3
3となる。この際、第1,第2のシリコン濃度変調層2
2,24の部分22a,24aのSi原子密度は6.7
8×1018個/cm2であるので、これらの部分22a,
24aに対応した単結晶シリコン層33の部分33a
は、結晶配向面が(100)面として形成される。一
方、第1,第2のシリコン濃度変調層22,24の部分
22b,24bのSi原子密度は7.83×1018個/
cm2であるので、これらの部分22b,24bに対応し
た単結晶シリコン層33の部分33bは、結晶配向面が
(111)面として形成される。このように、図10の
半導体装置では、単結晶シリコン層33は、同一基板1
上で異なる配向性をもつ部分33a,33bとして形成
される。
FIG. 10 shows the silicon layer 2 of the semiconductor device of FIG.
3 is a diagram showing a configuration example of a semiconductor device as a result of zone melting and recrystallization of No. 3 by a ZMR method. Referring to FIG.
The silicon layer 23 in the semiconductor device shown in FIG.
It becomes 3. At this time, the first and second silicon concentration modulation layers 2
The Si atom density of the portions 22a and 24a of 2, 24 is 6.7.
Since these are 8 × 10 18 pieces / cm 2 , these portions 22a,
Portion 33a of single crystal silicon layer 33 corresponding to 24a
Is formed such that the crystal orientation plane is a (100) plane. On the other hand, the Si atom density of the portions 22b and 24b of the first and second silicon concentration modulation layers 22 and 24 is 7.83 × 10 18 /
Since it is cm 2 , the portion 33b of the single crystal silicon layer 33 corresponding to these portions 22b and 24b has a crystal orientation plane formed as a (111) plane. As described above, in the semiconductor device of FIG.
Above are formed as portions 33a and 33b having different orientations.

【0028】なお、上記例では、2種の異なる配向面,
すなわち(100)面,(111)面をもつ2つの部分
からなるように単結晶シリコン層33が形成されるが、
シリコン濃度変調層をさらに細かく細分に、各部分でS
i原子の密度を異ならせることにより、単結晶シリコン
層33を同一基板1上で2つ以上の異なる配向性をもつ
部分からなるものとして容易に形成することもできる。
In the above example, two different orientation planes,
That is, the single-crystal silicon layer 33 is formed to have two parts having the (100) plane and the (111) plane.
The silicon concentration modulation layer is further finely divided, and S
By making the density of i atoms different, the single crystal silicon layer 33 can be easily formed on the same substrate 1 as having two or more portions having different orientations.

【0029】また、上記例において、第1,第2のシリ
コン濃度変調層22,24は、シリコン層23(または
単結晶シリコン層33)との界面において、所定のSi
原子濃度が確保されていれば良く、これらの厚さについ
ては、特に制限はない。さらに、第2のシリコン濃度変
調層24を設けることによって、単結晶シリコン層33
の各部分33a,33bの結晶配向面をより安定して確
実に制御することができるが、この第2のシリコン濃度
変調層24については、場合に応じ、これを必ずしも設
けずとも良い。
In the above example, the first and second silicon concentration modulation layers 22 and 24 are provided at predetermined interfaces at the interface with the silicon layer 23 (or the single crystal silicon layer 33).
It is sufficient that the atomic concentration is secured, and there is no particular limitation on the thickness. Further, by providing the second silicon concentration modulation layer 24, the single crystal silicon layer 33 is formed.
Although the crystal orientation plane of each of the portions 33a and 33b can be more stably and surely controlled, the second silicon concentration modulation layer 24 may not necessarily be provided as necessary.

【0030】上記図8,図10の半導体装置を基に、薄
膜トランジスタ等の半導体デバイスを形成することがで
きる。この際、図8,図10の半導体装置では、その作
製工程において上述したように単結晶シリコン層13,
33の結晶配向面を任意所望のものに選択できるので、
本発明では、形成しようとする半導体デバイスの特性に
応じた結晶配向面をもつ半導体装置を提供することがで
きる。さらに、図10の半導体装置では、同一基板上に
異なる結晶配向面をもつ単結晶シリコン層33が形成さ
れているので、この半導体装置を用い、より高性能な特
性を有する半導体デバイスを容易に形成することが可能
となる。なお、図8,図10の半導体装置において、表
面保護層5は、半導体デバイスを形成する工程におい
て、必要に応じ除去される場合もある。
A semiconductor device such as a thin film transistor can be formed based on the semiconductor device shown in FIGS. At this time, in the semiconductor device shown in FIGS. 8 and 10, the single-crystal silicon layer 13 and the
Since the crystal orientation plane of 33 can be selected to any desired one,
According to the present invention, a semiconductor device having a crystal orientation plane according to the characteristics of a semiconductor device to be formed can be provided. Further, in the semiconductor device of FIG. 10, since a single crystal silicon layer 33 having different crystal orientation planes is formed on the same substrate, a semiconductor device having higher performance characteristics can be easily formed using this semiconductor device. It is possible to do. In the semiconductor device shown in FIGS. 8 and 10, the surface protective layer 5 may be removed as needed in the step of forming the semiconductor device.

【0031】[0031]

【実施例】以下、本発明の実施例を図11を用いて説明
する。図11において、基板41として、厚さ1.6mm
の透明石英ガラス基板を用いた。この基板41を常法に
より洗浄した後に、この基板41の表面にイオン注入法
を用いて第1のシリコン濃度変調層42を形成した。次
に、シランガス(SiH4)を原料とした減圧化学気相
成長(LPCVD法)を用いてZMR法により単結晶化
されるべきシリコン層として多結晶シリコン薄膜を形成
した。その膜厚は3500Åであった。しかる後、この
多結晶シリコン薄膜をフォトリソグラフィーの手法によ
り幅100μmのストライプ状シリコン層43とした。
なお、ストライプ間隔は10μmに加工した。
An embodiment of the present invention will be described below with reference to FIG. In FIG. 11, the thickness of the substrate 41 is 1.6 mm.
Was used. After the substrate 41 was washed by an ordinary method, a first silicon concentration modulation layer 42 was formed on the surface of the substrate 41 by ion implantation. Next, a polycrystalline silicon thin film was formed as a silicon layer to be single-crystallized by ZMR using low pressure chemical vapor deposition (LPCVD) using silane gas (SiH 4 ) as a raw material. Its film thickness was 3500 °. Thereafter, the polycrystalline silicon thin film was formed into a stripe-shaped silicon layer 43 having a width of 100 μm by photolithography.
The stripe interval was processed to 10 μm.

【0032】次いで、このストライプ状の多結晶シリコ
ン薄膜43上に以下の手順で第2のシリコン濃度変調層
44を形成した。すなわち、先づ、シラン(SiH4
と酸素(O2)の熱分解を用いた減圧化学気相成長(L
PCVD法)を用いてSiO2層を2000Å形成し、
この層にイオン注入法によりシリコンイオンを注入し、
第2のシリコン濃度変調層44とした。なお、この時の
SiO2膜の成膜条件はシラン/酸素ガス比が2/5
(25℃、1気圧換算)、成膜圧力が0.2Torr、成膜
温度が430℃であった。
Next, a second silicon concentration modulation layer 44 was formed on the striped polycrystalline silicon thin film 43 by the following procedure. That is, first, silane (SiH 4 )
Pressure chemical vapor deposition (L) using the thermal decomposition of oxygen and oxygen (O 2 )
PCVD method) to form a 2000 2 SiO 2 layer,
Silicon ions are implanted into this layer by ion implantation,
The second silicon concentration modulation layer 44 was used. At this time, the conditions for forming the SiO 2 film were such that the silane / oxygen gas ratio was 2/5.
(At 25 ° C., 1 atm), the film forming pressure was 0.2 Torr, and the film forming temperature was 430 ° C.

【0033】次に、この第2のシリコン濃度変調層44
の上に以下の手順で表面保護層を形成した。すなわち、
第2のシリコン濃度変調層を形成する場合と同様に、先
づ、シラン(SiH4)と酸素(O2)の熱分解を用いた
減圧化学気相成長(LPCVD法)を用いてSiO2
(第1の表面保護層)45を1.6μm成膜した。成膜
条件は、シラン/酸素ガス比が2/5(25℃、1気圧
換算)、成膜圧力が0.2Torr、成膜温度が430℃で
あった。この条件により赤外線分光法等により実質的に
SiO2と認められるシリコンの酸化膜を形成すること
ができた。次いで、高周波スパッタ法で上記SiO2
の上にSi34層(第2の表面保護層)46を2000
Å成膜した。成膜条件は、ターゲット材としてSiNの
焼結ターゲットを用い、混合比1:1のAr、N2ガス
雰囲気中において圧力5×1/103Torr、高周波電力
密度3W/cm2で行なった。この条件により赤外線分光
法等により実質的にSi34と認められるシリコンの窒
化膜が得られた。上記のように半導体装置102を形成
した後、この半導体装置102のストライプ状シリコン
層43をZMR法を用いて単結晶化した。図12はZM
R法により単結晶化を行なう溶融再結晶化装置の概略図
である。図12において、符号101は内部にヒータが
組み込まれた試料ステージでボルトネジ110とモータ
109によりy方向に任意の速度で移動可能となってい
る。また、103は前記手順に従って形成した半導体装
置,すなわち試料102のシリコン層43を溶融させる
ための熱量を与えるカーボン製の棒状ヒータであり、試
料102上に試料表面と等距離を保って配置されてい
る。なお、このカーボン製の棒状ヒータ103は、その
加熱により試料102の基板41上のシリコン層43を
溶融した時にその溶融シリコン部の温度が±0.5℃の
温度範囲に入るようにその形状を加工してある。また、
104は非接触の温度計であり、試料102上に形成さ
れた溶融シリコン部の温度を検出できるように配置され
ている。温度計104からは、温度信号が出力され、該
温度信号は温度検出回路105を介してヒータ温度制御
回路106に伝達されるようになっており、ヒータ温度
制御回路106は、温度信号によりカーボン製棒状ヒー
タ103のヒータ電源107を制御し、溶融再結晶化を
通じて溶融シリコン部の温度を±0.5℃の範囲で一定
に保つようになっている。図12に示すこのような構成
の装置を用いて、試料102に対する再結晶化処理を行
なった。その際、ストライプ状シリコン層43のストラ
イプがカーボン製棒状ヒータと直交するように試料10
2を試料ステージ101上に置き、また、モータ109
の駆動により帯域溶融再結晶化を試料102の一端から
他端にわたって行なった。また、再結晶化のための条件
は、試料ステージ101のヒータによる基板加熱温度9
00℃、試料の移動速度0.1mm/sec、溶融シリコン
部の温度1425℃であった。
Next, the second silicon concentration modulation layer 44
A surface protective layer was formed on the substrate by the following procedure. That is,
First, as in the case of forming the second silicon concentration modulation layer, first, an SiO 2 layer is formed by low pressure chemical vapor deposition (LPCVD) using thermal decomposition of silane (SiH 4 ) and oxygen (O 2 ). (First surface protective layer) 45 was formed into a film having a thickness of 1.6 μm. The film forming conditions were as follows: a silane / oxygen gas ratio of 2/5 (25 ° C., 1 atm conversion), a film forming pressure of 0.2 Torr, and a film forming temperature of 430 ° C. Under these conditions, a silicon oxide film substantially recognized as SiO 2 by infrared spectroscopy or the like could be formed. Next, an Si 3 N 4 layer (second surface protection layer) 46 was formed on the SiO 2 layer by a high frequency sputtering method for 2000 times.
Å A film was formed. The film formation was performed using a sintered target of SiN as a target material, in a mixture of Ar and N 2 gas at a mixing ratio of 1: 1 at a pressure of 5 × 10 3 Torr and a high-frequency power density of 3 W / cm 2 . Under these conditions, a silicon nitride film substantially recognized as Si 3 N 4 by infrared spectroscopy or the like was obtained. After the semiconductor device 102 was formed as described above, the stripe-shaped silicon layer 43 of the semiconductor device 102 was single-crystallized by using the ZMR method. FIG. 12 shows ZM
FIG. 2 is a schematic view of a melt recrystallization apparatus that performs single crystallization by the R method. In FIG. 12, reference numeral 101 denotes a sample stage in which a heater is incorporated, which can be moved at an arbitrary speed in the y direction by a bolt screw 110 and a motor 109. Reference numeral 103 denotes a semiconductor device formed according to the above-described procedure, that is, a carbon rod-shaped heater for applying heat to melt the silicon layer 43 of the sample 102, and is disposed on the sample 102 at an equal distance from the sample surface. I have. The shape of the carbon rod heater 103 is adjusted so that the temperature of the molten silicon portion falls within a temperature range of ± 0.5 ° C. when the silicon layer 43 on the substrate 41 of the sample 102 is melted by the heating. It has been processed. Also,
Reference numeral 104 denotes a non-contact thermometer, which is arranged so that the temperature of the molten silicon portion formed on the sample 102 can be detected. A temperature signal is output from the thermometer 104, and the temperature signal is transmitted to a heater temperature control circuit 106 via a temperature detection circuit 105. The heater temperature control circuit 106 The heater power supply 107 of the rod-shaped heater 103 is controlled so that the temperature of the molten silicon portion is kept constant within a range of ± 0.5 ° C. through melting and recrystallization. Using the apparatus having such a configuration as shown in FIG. 12, the sample 102 was subjected to a recrystallization treatment. At this time, the sample 10 was placed such that the stripe of the stripe-shaped silicon layer 43 was orthogonal to the carbon rod heater.
2 is placed on the sample stage 101 and the motor 109
, The zone melting recrystallization was performed from one end of the sample 102 to the other end. The conditions for recrystallization are as follows: substrate heating temperature 9
The temperature was 00 ° C., the moving speed of the sample was 0.1 mm / sec, and the temperature of the molten silicon portion was 1425 ° C.

【0034】試料102の第1,第2のシリコン濃度変
調層42,44におけるシリコンイオン注入の条件を種
々変えた場合に得られる単結晶シリコン層の結晶配向性
をX線回折とエッチピットグリット法により評価した結
果を次表に示した。次表からわかるように、第1,第2
のシリコン濃度変調層42,44に注入するシリコンイ
オンの注入条件を適切に設定することにより、(10
0)面配向,及び(111)面配向の単結晶シリコン膜
を得ることができた。
The crystal orientation of the single crystal silicon layer obtained when the conditions of silicon ion implantation in the first and second silicon concentration modulation layers 42 and 44 of the sample 102 are variously changed is determined by X-ray diffraction and etch pit grit method. The results evaluated by are shown in the following table. As can be seen from the following table, the first and second
By appropriately setting the conditions for implanting silicon ions into the silicon concentration modulation layers 42 and 44, (10)
A single-crystal silicon film having 0) plane orientation and (111) plane orientation was obtained.

【0035】[0035]

【表1】 [Table 1]

【0036】[0036]

【発明の効果】以上に説明したように、請求項1記載の
発明によれば、基板と単結晶化されるべきシリコン層と
の間に第1のシリコン濃度変調層を設け、該第1のシリ
コン濃度変調層の上記シリコン層と接する界面におい
て、該シリコン層が単結晶化されるときの結晶配向面を
制御するに必要な所定のシリコン原子濃度を第1のシリ
コン濃度変調層にもたせているので、シリコン層を単結
晶化させたときに、該単結晶シリコン層の結晶配向面を
任意所望のものに安定してかつ確実に制御することがで
きる。
As described above, according to the first aspect of the present invention, the first silicon concentration modulation layer is provided between the substrate and the silicon layer to be monocrystallized. At the interface of the silicon concentration modulation layer in contact with the silicon layer, the first silicon concentration modulation layer has a predetermined silicon atom concentration necessary for controlling the crystal orientation plane when the silicon layer is single-crystallized. Therefore, when the silicon layer is single-crystallized, the crystal orientation plane of the single crystal silicon layer can be stably and reliably controlled to any desired one.

【0037】また、請求項2記載の発明によれば、シリ
コン層の第1のシリコン濃度変調層とは反対の側に、さ
らに第2のシリコン濃度変調層を設け、該第2のシリコ
ン濃度変調層の上記シリコン層と接する界面において、
該シリコン層が単結晶化されるときの結晶配向面を制御
するに必要な所定のシリコン原子濃度を第2のシリコン
濃度変調層にもたせているので、シリコン層を単結晶化
させたときに、該単結晶シリコン層の結晶配向面を任意
所望のものにより安定してかつより確実に制御すること
ができる。
According to the second aspect of the present invention, a second silicon concentration modulation layer is further provided on the side of the silicon layer opposite to the first silicon concentration modulation layer, and the second silicon concentration modulation layer is provided. At the interface of the layer in contact with the silicon layer,
Since the second silicon concentration modulation layer is provided with a predetermined silicon atom concentration necessary for controlling the crystal orientation plane when the silicon layer is single-crystallized, when the silicon layer is single-crystallized, The crystal orientation plane of the single crystal silicon layer can be more stably and more reliably controlled by any desired one.

【0038】また、請求項3記載の発明によれば、請求
項2記載の半導体装置において、上記シリコン層は、単
結晶化がなされた時点で、第1,第2のシリコン濃度変
調層のシリコン原子濃度に応じた結晶配向面を有してい
るので、これから作製しようとする半導体デバイスの特
性等に応じた最適な結晶配向面を有する半導体装置を提
供することができる。
Further, according to the third aspect of the present invention, wherein
Item 3. In the semiconductor device according to Item 2 , since the silicon layer has a crystal orientation plane corresponding to the silicon atom concentration of the first and second silicon concentration modulation layers at the time of single crystallization, A semiconductor device having an optimal crystal orientation plane according to the characteristics of a semiconductor device to be manufactured or the like can be provided.

【0039】また、請求項4記載の発明によれば、請求
項2記載の半導体装置において、上記第1,第2のシリ
コン濃度変調層は、シリコン層と接する界面において互
いに異なるシリコン原子濃度を有する複数の部分からな
っているので、シリコン層を単結晶化させたときに、結
晶配向面が互いに異なる複数の単結晶シリコン部分を同
一基板上に容易に形成することができる。
Further, according to the invention of claim 4, wherein
Item 3. In the semiconductor device according to Item 2 , since the first and second silicon concentration modulation layers include a plurality of portions having different silicon atom concentrations at an interface in contact with the silicon layer, the silicon layer is monocrystallized. In this case, a plurality of single crystal silicon portions having different crystal orientation planes can be easily formed on the same substrate.

【0040】また、請求項5記載の発明によれば、請求
項4記載の半導体装置おいて、上記シリコン層は、単結
晶化がなされた時点で、第1,第2のシリコン濃度変調
層の複数の部分に対応させて、互いに異なる結晶配向面
を有しているので、この半導体装置に基づき、より高性
能な半導体デバイスを形成することができる。
According to a fifth aspect of the present invention, in the semiconductor device according to the fourth aspect, the silicon layer is formed of the first and second silicon concentration modulation layers when the single crystallization is performed. Since the crystal orientation planes are different from each other corresponding to a plurality of portions, a higher-performance semiconductor device can be formed based on this semiconductor device.

【0041】また、請求項6記載の発明によれば、少な
くともシリコン酸化物よりなる表面層を有する基板上に
第1のシリコン濃度変調層を設ける工程と、該第1のシ
リコン濃度変調層上に、アモルファスシリコンまたは多
結晶シリコンの層を形成する工程と、アモルファスシリ
コンまたは多結晶シリコンの層を帯域溶融再結晶化法に
より単結晶シリコン層に変換する工程とを有しているの
で、任意所望の結晶配向面を有する半導体装置を形成す
ることができる。
According to the invention, a step of providing a first silicon concentration modulation layer on a substrate having at least a surface layer made of silicon oxide, and a step of forming a first silicon concentration modulation layer on the first silicon concentration modulation layer Forming a layer of amorphous silicon or polycrystalline silicon, and a step of converting the layer of amorphous silicon or polycrystalline silicon into a single crystal silicon layer by a zone melting recrystallization method. A semiconductor device having a crystal orientation plane can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は非晶質SiO2の動径分布関数の概要
を示す図、(b)は(a)に示す動径分布関数から推察
される非晶質SiO2の2次元的表現を示す図である。
FIG. 1A is a diagram showing an outline of a radial distribution function of amorphous SiO 2 , and FIG. 1B is a diagram showing a two-dimensional amorphous SiO 2 inferred from the radial distribution function shown in FIG. It is a figure showing an expression.

【図2】(a),(b)はシリコン結晶の(100)面
におけるSi原子の配置を説明するための図である。
FIGS. 2A and 2B are diagrams for explaining the arrangement of Si atoms on a (100) plane of a silicon crystal.

【図3】(a),(b)はシリコン結晶の(111)面
におけるSi原子の配置を説明するための図である。
FIGS. 3A and 3B are diagrams for explaining the arrangement of Si atoms on a (111) plane of a silicon crystal.

【図4】ZMR法により単結晶化処理がなされる本発明
の半導体装置の構成例を示す図である。
FIG. 4 is a diagram showing a configuration example of a semiconductor device of the present invention in which a single crystallization process is performed by a ZMR method.

【図5】本発明のシリコン層の平面的配置の一例を示す
平面図である。
FIG. 5 is a plan view showing an example of a planar arrangement of a silicon layer of the present invention.

【図6】本発明のシリコン層の平面的配置の一例を示す
平面図である。
FIG. 6 is a plan view showing an example of a planar arrangement of a silicon layer of the present invention.

【図7】本発明のシリコン層の平面的配置の一例を示す
平面図である。
FIG. 7 is a plan view showing an example of a planar arrangement of a silicon layer according to the present invention.

【図8】図4に示す半導体装置のシリコン層をZMR法
により帯域溶融再結晶化させた結果の本発明の半導体装
置の構成例を示す図である。
8 is a diagram showing a configuration example of the semiconductor device of the present invention as a result of zone melting and recrystallization of the silicon layer of the semiconductor device shown in FIG. 4 by the ZMR method.

【図9】ZMR法により単結晶化処理がなされる本発明
の半導体装置の他の構成例を示す図である。
FIG. 9 is a diagram showing another configuration example of the semiconductor device of the present invention in which a single crystallization process is performed by the ZMR method.

【図10】図9に示す半導体装置のシリコン層をZMR
法により帯域溶融再結晶化させた結果の本発明の半導体
装置の他の構成例を示す図である。
FIG. 10 is a view showing a state in which the silicon layer of the semiconductor device shown in FIG.
FIG. 11 is a diagram showing another configuration example of the semiconductor device of the present invention as a result of zone melting and recrystallization by a method.

【図11】本発明の半導体装置の一実施例の構成図であ
る。
FIG. 11 is a configuration diagram of one embodiment of a semiconductor device of the present invention.

【図12】本発明の半導体装置を作製するための溶融再
結晶化装置の概略図である。
FIG. 12 is a schematic view of a melt recrystallization apparatus for manufacturing a semiconductor device of the present invention.

【図13】(a),(b)はZMR法を説明するための
図である。
FIGS. 13A and 13B are diagrams for explaining the ZMR method.

【図14】帯域溶融再結晶化の進行状況を説明するため
の図である。
FIG. 14 is a diagram for explaining the progress of zone melting recrystallization.

【符号の説明】[Explanation of symbols]

1 基板 2,22 第1のシリコン濃度変調層 3,23 シリコン層 4,24 第2のシリコン濃度変調層 5 表面保護層 13,33 単結晶シリコン層 101 内部ヒータ 102 溶融再結晶化のための試料 103 棒状ヒータ 104 温度計 105 温度検出回路 106 ヒータ温度制御回路 107 ヒータ電源 108 ヒータ電源および温度制御回路 109 モータ 110 ボールねじ DESCRIPTION OF SYMBOLS 1 Substrate 2, 22 First silicon concentration modulation layer 3, 23 Silicon layer 4, 24 Second silicon concentration modulation layer 5 Surface protection layer 13, 33 Single crystal silicon layer 101 Internal heater 102 Sample for melting and recrystallization 103 Bar-shaped heater 104 Thermometer 105 Temperature detection circuit 106 Heater temperature control circuit 107 Heater power supply 108 Heater power supply and temperature control circuit 109 Motor 110 Ball screw

フロントページの続き (56)参考文献 特開 平2−150017(JP,A) 特開 昭62−73704(JP,A) 特開 平3−200319(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/20 Continuation of the front page (56) References JP-A-2-150017 (JP, A) JP-A-62-73704 (JP, A) JP-A-3-200319 (JP, A) (58) Fields investigated (Int .Cl. 7 , DB name) H01L 21/20

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板と、帯域溶融再結晶化法によって
結晶化されるべきシリコン層と、前記基板とシリコン層
との間に設けられ、帯域溶融再結晶化法によって単結晶
化されるべきシリコン層の結晶配向性を制御するための
第1のシリコン濃度変調層とを有し、前記第1のシリコ
ン濃度変調層の前記シリコン層と接する界面のシリコン
原子濃度は、該シリコン層が単結晶化されるとき結晶
配向面を制御するに必要な所定のシリコン原子濃度
なっていることを特徴とする半導体装置。
1. A substrate, a silicon layer to be single crystal by zone melting recrystallization method, provided between the substrate and the silicon layer, the single crystal by zone melting recrystallization method
A first silicon concentration modulation layer for controlling the crystal orientation of the silicon layer to be converted, and silicon at the interface of the first silicon concentration modulation layer in contact with the silicon layer.
Atomic concentration, and a predetermined silicon atomic concentration needed to control the crystal orientation surface when the silicon layer is single crystal
The semiconductor device is characterized in that it it.
【請求項2】 請求項1記載の半導体装置において、前
記シリコン層の前記第1のシリコン濃度変調層と反対の
側にはさらに結晶配向を安定化させるための第2のシリ
コン濃度変調層が設けられており、該第2のシリコン濃
度変調層の前記シリコン層と接する界面のシリコン原子
濃度は、該シリコン層が単結晶化されるときの結晶配向
面を制御するに必要な所定のシリコン原子濃度となっ
ていることを特徴とする半導体装置。
2. The semiconductor device according to claim 1, further comprising: a second silicon concentration modulation layer for stabilizing a crystal orientation on a side of said silicon layer opposite to said first silicon concentration modulation layer. And silicon atoms at the interface of the second silicon concentration modulation layer in contact with the silicon layer
Concentration, a predetermined silicon atomic concentration needed to control the crystal orientation surface when the silicon layer is single crystal
Wherein a is.
【請求項3】 請求項2記載の半導体装置において、前
記シリコン層は、単結晶化がなされた時点で、前記第
1,第2のシリコン濃度変調層のシリコン原子濃度に応
じた結晶配向面を有していることを特徴とする半導体装
置。
3. The semiconductor device according to claim 2 , wherein said silicon layer has a crystal orientation plane corresponding to a silicon atom concentration of said first and second silicon concentration modulation layers at the time of single crystallization. A semiconductor device, comprising:
【請求項4】 請求項2記載の半導体装置において、
リコン層と接する界面のシリコン原子濃度が互いに異な
るシリコン原子濃度をもつ前記第1および/または第2
のシリコン濃度変調層が複数の部分からなっていること
を特徴とする半導体装置。
The semiconductor device 4. The method of claim 2, wherein, shea
The silicon atom concentration at the interface in contact with the
Said first and / or second having a silicon atom concentration
Wherein the silicon concentration modulation layer comprises a plurality of portions.
【請求項5】 請求項4記載の半導体装置において、前
記シリコン層は、単結晶化がなされたときに、前記第1
および/または第2のシリコン濃度変調層の前記複数の
部分に対応して互いに異なる結晶配向面を有しているこ
とを特徴とする半導体装置。
5. The semiconductor device according to claim 4, wherein said silicon layer has a first shape when a single crystal is formed.
And / or a semiconductor device having different crystal orientation planes corresponding to the plurality of portions of the second silicon concentration modulation layer.
【請求項6】 少なくとも表面が絶縁性材料で形成され
ている基板上に、帯域溶融再結晶化法によって単結晶化
されるべきシリコン層の結晶配向性を制御するための
1のシリコン濃度変調層を設ける工程と、該第1のシリ
コン濃度変調層上に、アモルファスシリコンまたは多結
晶シリコンの層を形成する工程と、アモルファスシリコ
ンまたは多結晶シリコンの層を帯域溶融再結晶化法によ
り単結晶シリコン層に変換する工程とを有しており、前
記第1のシリコン濃度変調層形成工程において、前記シ
リコン層と接する前記第1のシリコン濃度変調層の界面
のシリコン原子濃度を、前記シリコン層が単結晶化され
るときに結晶配向面を制御するのに必要な所定のシリコ
ン原子濃度とすることを特徴とする半導体装置の製造方
法。
6. Single crystallization by a zone melting recrystallization method on a substrate having at least a surface formed of an insulating material .
Providing a first silicon concentration modulation layer for controlling the crystal orientation of the silicon layer to be formed; and forming an amorphous silicon or polycrystalline silicon layer on the first silicon concentration modulation layer. , a layer of amorphous silicon or polycrystalline silicon by zone melting recrystallization method has a step of converting the single crystal silicon layer, before
In the first silicon concentration modulation layer forming step, the silicon
Interface of the first silicon concentration modulation layer in contact with the silicon layer
Of the silicon layer is monocrystallized.
Required to control the crystal orientation plane
A method for manufacturing a semiconductor device, comprising:
JP13009692A 1992-04-23 1992-04-23 Semiconductor device and method of manufacturing the same Expired - Fee Related JP3210410B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13009692A JP3210410B2 (en) 1992-04-23 1992-04-23 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13009692A JP3210410B2 (en) 1992-04-23 1992-04-23 Semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH05299346A JPH05299346A (en) 1993-11-12
JP3210410B2 true JP3210410B2 (en) 2001-09-17

Family

ID=15025863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13009692A Expired - Fee Related JP3210410B2 (en) 1992-04-23 1992-04-23 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3210410B2 (en)

Also Published As

Publication number Publication date
JPH05299346A (en) 1993-11-12

Similar Documents

Publication Publication Date Title
US4752590A (en) Method of producing SOI devices
JP2743377B2 (en) Semiconductor thin film manufacturing method
JPH0433327A (en) Forming method of semiconductor ctystallized film
JP3210410B2 (en) Semiconductor device and method of manufacturing the same
JPH027415A (en) Formation of soi thin film
JPS58190020A (en) Epitaxial growth method
JPS621220A (en) Manufacture of defect localized orientation silicon monocrystalline film on insulation support
JPH01248511A (en) Formation of polycrystal film
JPS61174621A (en) Manufacture of semiconductor thin crystal
JP3093762B2 (en) Method for manufacturing semiconductor device
JPS5939791A (en) Production of single crystal
JP2532252B2 (en) Method for manufacturing SOI substrate
JPS6237922A (en) Semiconductor substrate
JPS59121823A (en) Fabrication of single crystal silicon film
JP3142893B2 (en) Thin film semiconductor device
JP2919513B2 (en) Thin film semiconductor and manufacturing method thereof
JPH0354819A (en) Manufacture of soi substrate
JP3005253B2 (en) Method for forming polycrystalline semiconductor
JPH0334847B2 (en)
JPS60257123A (en) Apparatus for growing crystal by fusing surface zone
JPH01294336A (en) Manufacture of electron emitting element
JPS61106484A (en) Substrate for semiconductor device and its preparation
JPS63107894A (en) Formation of thin semiconductor film
JPS6015916A (en) Manufacture of single crystal thin film
JPH01297814A (en) Manufacture of single crystal

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070713

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees