JP3210369B2 - Semiconductor device manufacturing method and semiconductor device - Google Patents

Semiconductor device manufacturing method and semiconductor device

Info

Publication number
JP3210369B2
JP3210369B2 JP23033691A JP23033691A JP3210369B2 JP 3210369 B2 JP3210369 B2 JP 3210369B2 JP 23033691 A JP23033691 A JP 23033691A JP 23033691 A JP23033691 A JP 23033691A JP 3210369 B2 JP3210369 B2 JP 3210369B2
Authority
JP
Japan
Prior art keywords
hydrogen
interface
termination
oxide film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23033691A
Other languages
Japanese (ja)
Other versions
JPH05129311A (en
Inventor
静憲 大湯
篤 平岩
二郎 由上
敏彦 糸賀
利之 峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23033691A priority Critical patent/JP3210369B2/en
Publication of JPH05129311A publication Critical patent/JPH05129311A/en
Application granted granted Critical
Publication of JP3210369B2 publication Critical patent/JP3210369B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、絶縁膜と半導体基板表
面とから形成される界面での未結合手を効率良く終端さ
せることのできる半導体装置製造方法および界面未結合
手の少ない半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method capable of efficiently terminating dangling bonds at an interface formed between an insulating film and a semiconductor substrate surface, and a semiconductor device having a small number of dangling bonds at an interface. .

【0002】[0002]

【従来の技術】絶縁膜と半導体基板表面とから形成され
る界面の未結合手を終端する方法としては、これまで、
400℃以上の温度で100%水素雰囲気の電気炉中で熱処理
する方法が採られていた。この場合、半導体基板の炉中
への挿入、炉からの取り出しに際しては、安全性の観点
から、炉内雰囲気を窒素等により置換してから行ってい
た。また、B.J.Fishbein 等による“ Time Resolved An
nealing of Interface Traps in Polysilicon Gate Met
al‐Oxide‐Silicon Capacitors ”(J.Electrochem.So
c.,Vol.134, No.3, pp.674‐681(1987))記載のようにラ
ンプ加熱による短時間熱処理装置を用いた終端方法にお
いては、水素を窒素等で希釈した雰囲気(フォーミング
ガス)中400℃以上の温度で熱処理を行っていた。このフ
ォーミングガス使用の理由も安全性を確保するためであ
る。また、K.Ohyu 等による“ Improvement of SiO2/Si
Interface Properties Utilising FluorineIon Implan
tation and Drive‐in Diffusion ”( Japan J.Appl.Ph
ys.,Vol.28,No.6, pp.1041‐1045(1989))記載のよう
に、900℃以上の温度でフッ素導入を行い、界面の未結
合手をフッ素により終端する方法も用いられていた。
2. Description of the Related Art As a method of terminating dangling bonds at an interface formed from an insulating film and the surface of a semiconductor substrate, there have been known methods of terminating the method.
A method of performing heat treatment in an electric furnace in a 100% hydrogen atmosphere at a temperature of 400 ° C. or higher has been adopted. In this case, when the semiconductor substrate is inserted into the furnace and taken out of the furnace, the atmosphere in the furnace is replaced with nitrogen or the like from the viewpoint of safety. Also, “Time Resolved An” by BJFishbein and others
nealing of Interface Traps in Polysilicon Gate Met
al-Oxide-Silicon Capacitors "(J. Electrochem.So
c., Vol. 134, No. 3, pp. 674-681 (1987)), in the termination method using a short-time heat treatment apparatus by lamp heating, an atmosphere in which hydrogen is diluted with nitrogen or the like (forming gas ) The heat treatment was performed at a temperature of 400 ° C. or higher. The reason for using the forming gas is to ensure safety. Also, “Improvement of SiO 2 / Si” by K. Ohyu et al.
Interface Properties Utilising FluorineIon Implan
tation and Drive-in Diffusion ”(Japan J.Appl.Ph
ys., Vol. 28, No. 6, pp. 1041-1045 (1989)), a method of introducing fluorine at a temperature of 900 ° C. or more and terminating dangling bonds at the interface with fluorine is also used. I was

【0003】さらに、特開昭 57‐160124号公報記載の
ように、シリコン(Si)中の Si未結合手を終端させる方
法として、400℃以上での水素プラズマ処理工程と、引
き続いて行う水素プラズマ中で300℃以下まで徐冷する
工程とを組み合わせた方法がある。この方法において、
400℃以上の水素プラズマ処理工程では、水素導入量が
多くなるものの、Si と水素との結合が切れてしまい、
未結合手の終端が良好にできない。このため、この工程
に引き続いて、導入された水素が Si と安定な結合を形
成するまで(300℃以下まで)徐冷して未結合手を水素に
より終端する必要がある。なお、特開昭 60‐1869号公
報及び特開昭 60‐16462号公報には、高温水素熱処理の
後に短時間で窒素又は水素で熱処理し、シリコン基板と
SiO 2 との界面を化学的に安定化させることが記載さ
れている。また、特開平 1‐245528号公報には、高温で
の水素熱処理後、低温での水素熱処理を行って基板の表
面準位密度を低減することが記載されている。また、特
開昭 62‐196870号公報には、高温での水素熱処理後、
低温で不活性雰囲気で熱処理を行い、界面の未結合手に
水素を強い結合力で結合させることが記載されている。
なお、特開昭 63‐44731号公報には、高温水素熱処理の
後に冷却し、その後不活性ガス雰囲気に置換して、シリ
コン原子の未結合手に水素を結合させることが記載され
ている。しかし、何れの公知例も、高温でハロゲン元素
に終端させた後に低温で水素に終端させることについて
は記載がない。従ってこれらの公知例では、界面の応力
を緩和する効果は得られない。
Further, as described in JP-A-57-160124, as a method for terminating Si dangling bonds in silicon (Si), a hydrogen plasma treatment step at 400 ° C. or higher and a hydrogen plasma There is a method in which a step of gradually cooling to a temperature of 300 ° C. or lower is combined. In this method,
In a hydrogen plasma treatment process at 400 ° C or higher, although the amount of introduced hydrogen increases, the bond between Si and hydrogen is broken,
Unbonded hands cannot be terminated well. Therefore, following this step, it is necessary to slowly cool the introduced hydrogen to form a stable bond with Si (to 300 ° C. or lower) and terminate the dangling bonds with hydrogen. In addition, JP-A-60-1869
And Japanese Patent Application Laid-Open No. Sho 60-16462 disclose high-temperature hydrogen heat treatment.
After a short time heat treatment with nitrogen or hydrogen, and silicon substrate
It is described that the interface with SiO 2 is chemically stabilized.
Have been. In addition, Japanese Patent Application Laid-Open No.
Hydrogen heat treatment at low temperature
It is described that the surface state density is reduced. Also,
JP-A 62-196870 discloses that after hydrogen heat treatment at high temperature,
Heat treatment at low temperature in an inert atmosphere to remove dangling bonds at the interface
It is described that hydrogen is bonded with a strong bonding force.
Incidentally, JP-A-63-44731 discloses that high-temperature hydrogen
After cooling, the atmosphere is replaced with an inert gas atmosphere,
It is described that hydrogen is bonded to a dangling bond of a con atom.
ing. However, in any known example, the halogen element
Termination at low temperature after hydrogen termination
Is not described. Therefore, in these known examples, the interface stress
The effect of alleviating is not obtained.

【0004】[0004]

【発明が解決しようとする課題】従来の電気炉を用いた
水素終端においては、半導体基板を炉から引き出した際
に雰囲気に水素が含まれていないために、水素終端効果
が低下してしまうという問題があった。この問題は上記
短時間熱処理装置を用いた水素終端で回避することがで
きる。すなわち、短時間熱処理装置では、冷却中も半導
体基板がフォーミングガス雰囲気中に置かれていること
による。しかし、この場合のような400℃以上の温度で
の終端では、水素終端反応も進むが水素離脱反応も大き
くなるために、界面の未結合手を完全に終端させること
ができなかった。例えば、上記の方法では面積1cm2
りに換算して5×1010程度の未結合手を終端できるが、
1×1010程度の未結合手が残り、終端効率としては80%
程度の結果に止まる。また、水素離脱反応を小さくする
ために低温で水素終端を行うと、界面への水素拡散量が
減少して十分な終端効果を得ることが不可能になる。
In a conventional hydrogen termination using an electric furnace, since the atmosphere does not contain hydrogen when the semiconductor substrate is pulled out of the furnace, the hydrogen termination effect is reduced. There was a problem. This problem can be avoided by hydrogen termination using the above short-time heat treatment apparatus. That is, in the short-time heat treatment apparatus, the semiconductor substrate is kept in the forming gas atmosphere even during cooling. However, in the termination at a temperature of 400 ° C. or higher as in this case, the hydrogen termination reaction proceeds, but the hydrogen elimination reaction also increases, so that the dangling bonds at the interface could not be completely terminated. For example, in the above method, about 5 × 10 10 dangling bonds can be terminated per area of 1 cm 2 ,
About 1 × 10 10 unbonded bonds remain, resulting in a termination efficiency of 80%
The result is only about. Further, if hydrogen termination is performed at a low temperature in order to reduce the hydrogen desorption reaction, the amount of hydrogen diffusion to the interface decreases, and it becomes impossible to obtain a sufficient termination effect.

【0005】一方、900℃以上の温度でのフッ素導入に
よる終端では、1cm2当り1×1011程度の未結合手を終
端できるため、未終端の未結合手は1×109程度まで少
なくすることができ、終端効率は100%近い値となる
が、全ての未結合手を終端することができるわけではな
い。また、この場合のフッ素導入による効果は、界面か
らの水素離脱反応が大きくなり、水素離脱後の未結合手
をフッ素が終端するということであるが、フッ素導入だ
けで十分な終端効果を得ようとすると、絶縁膜の膜質が
劣化するという問題があった。従って、フッ素導入によ
る終端は、実質的には未結合手を5×109程度とするこ
とが限界であった。
On the other hand, in the termination by introducing fluorine at a temperature of 900 ° C. or more, about 1 × 10 11 dangling bonds can be terminated per cm 2 , so that the number of unterminated dangling bonds is reduced to about 1 × 10 9. Although the termination efficiency is close to 100%, not all dangling bonds can be terminated. In this case, the effect of the introduction of fluorine is that the hydrogen elimination reaction from the interface is increased, and the dangling bonds after hydrogen elimination are terminated by fluorine. Then, there is a problem that the film quality of the insulating film is deteriorated. Therefore, the limit of the termination by the introduction of fluorine is substantially limited to about 5 × 10 9 dangling bonds.

【0006】さらに、400℃以上の温度で水素導入量を
多くして水素がSi と安定な結合を形成するまで徐冷を
するという方法では、徐冷中に経過する水素終端最適温
度領域での熱処理を十分に行うことができず、十分な終
端を制御性良く行うことができない。また、上記最適温
度領域で十分に終端を行わせるために徐冷速度を小さく
すると、それ以外の温度領域での熱処理時間が長くなる
ため、終端に寄与しない熱処理時間が長くなってしまう
という問題がある。このような方式を実際に絶縁膜/半
導体基板界面の水素アニールに応用しても、終端効率は
多少向上するものの、1cm2当り1×1010程度の未結合
手が残ってしまう。このような徐冷方式を上記界面未結
合手の終端に用いる場合、徐冷前の温度が400℃未満の
方が終端効率が良く、5×109程度まで未結合手を減少
させることができる。したがって、Si 中の Si 未結合
手と絶縁膜/半導体基板界面の未結合手とではその終端
機構が異なり、特開昭 57‐160124号公報記載の方法を
用いて上記界面未結合手を効率良く終端することはでき
ない。また、この方式は、400℃以上の熱処理工程と徐
冷工程とを連続工程にする必要があるという制約があ
る。
Further, in the method of increasing the amount of introduced hydrogen at a temperature of 400 ° C. or more and gradually cooling until hydrogen forms a stable bond with Si, heat treatment in the optimum temperature range of hydrogen termination that passes during slow cooling is performed. Sufficient termination cannot be performed with good controllability. Further, if the slow cooling rate is reduced in order to sufficiently perform the termination in the above-mentioned optimum temperature region, the heat treatment time in other temperature regions becomes longer, and the heat treatment time not contributing to the termination becomes longer. is there. Even if such a method is actually applied to the hydrogen annealing of the insulating film / semiconductor substrate interface, although the termination efficiency is slightly improved, about 1 × 10 10 dangling bonds per cm 2 remain. When such a slow cooling method is used for the termination of the interface dangling hands, the temperature before annealing is lower than 400 ° C., the termination efficiency is better, and the dangling bonds can be reduced to about 5 × 10 9. . Therefore, the termination mechanism is different between the Si dangling bonds in Si and the dangling bonds at the insulating film / semiconductor substrate interface, and the interface dangling bonds are efficiently used by using the method described in JP-A-57-160124. It cannot be terminated. In addition, this method has a limitation that the heat treatment step at 400 ° C. or higher and the slow cooling step need to be a continuous step.

【0007】本発明の目的は、上記従来技術の有してい
た課題を解決して、絶縁膜と半導体基板表面とからなる
界面での未結合手を効率良く終端することのできる半導
体装置製造方法および界面未結合手の少ない半導体装置
を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art and to provide a method of manufacturing a semiconductor device capable of efficiently terminating dangling bonds at an interface between an insulating film and a semiconductor substrate surface. Another object of the present invention is to provide a semiconductor device having a small number of unbonded interfaces.

【0008】[0008]

【課題を解決するための手段】上記目的は、絶縁膜と半
導体基板との界面における未結合手の終端において、終
端工程を、界面応力緩和と水素離脱反応とを含みかつ未
結合手を終端させる第1の終端工程と、上記第1の終端
工程で残された未結合手を界面応力変化と水素離脱反応
の少ない状態で終端させる第2の終端工程との2段階か
らなる工程とすることによって達成することができる。
SUMMARY OF THE INVENTION It is an object of the present invention to terminate a dangling bond at an interface between an insulating film and a semiconductor substrate by terminating a dangling bond including interfacial stress relaxation and hydrogen desorption reaction. A two-stage process of a first termination process and a second termination process of terminating unbonded bonds left in the first termination process in a state where there is little change in interfacial stress and hydrogen elimination reaction. Can be achieved.

【0009】ここで、第1の終端工程は高温で長時間の
ハロゲンを不純物打込み熱拡散により導入し900〜1
000℃で熱処理する工程、第2の終端工程は水素中で
冷却する400℃未満の低温の水素アニールあるいは半
導体装置内に多量の水素を含んだ状態で400℃未満の
低温アニールの何れかからなる工程とすることが望まし
い。
Here, the first termination step is to introduce a halogen for a long time at a high temperature by impurity implantation and thermal diffusion to make the halogen 900-1.
Heat treatment at 000 ° C. and a second termination step include low-temperature hydrogen annealing of less than 400 ° C. for cooling in hydrogen or low-temperature annealing of less than 400 ° C. with a large amount of hydrogen contained in the semiconductor device. process and child and the desirability <br/> physician consisting of either.

【0010】また、第1の終端工程が高温でのハロゲン
元素導入からなるものであり、界面の未結合手を終端す
る原子数の比が水素原子1に対してハロゲン原子が1〜
100の比率になっている界面を有する半導体装置とする
ことによって、界面未結合手の少ない半導体装置を得る
ことができる。
The first terminating step comprises introducing a halogen element at a high temperature, and the ratio of the number of atoms terminating dangling bonds at the interface is 1 hydrogen atom to 1 halogen atom.
By providing a semiconductor device having an interface with a ratio of 100, a semiconductor device with few interface dangling bonds can be obtained.

【0011】[0011]

【作用】絶縁膜と半導体基板との界面における未結合手
を終端する際に400℃以上の高温での水素アニール方式
を用いると、界面への水素供給量が多く、界面応力を緩
和すると共に未結合手が終端される。例えば、Si 酸化
膜と Si 基板との界面の場合、Si と酸素との結合の網
目が小さくその結合の弱い部分では、その結合がSi と
水素との結合に置き換わり、Si と酸素との結合の弱い
部分が減少してその結合の網目が大きくなる。つまり、
Si と酸素との結合の網目が大きくなるから、界面での
応力が緩和されることになる。しかし、この方法のよう
に高温のアニールでは、殆どの未結合手を終端できる
が、水素離脱反応が生じているために、終端反応に対す
る離脱反応の割合を無視することができない。従って、
水素離脱反応が寄与した分だけ未結合手が残る。通常、
絶縁膜と半導体基板との界面、例えば Si 酸化膜と Si
基板との界面、には5×1010〜1×1011/cm2程度の未結
合手が存在するが、上記による場合には2×1010/cm2
度の未結合手が残る。
[Function] If a hydrogen annealing method at a high temperature of 400 ° C. or more is used to terminate dangling bonds at the interface between the insulating film and the semiconductor substrate, a large amount of hydrogen is supplied to the interface, and the interface stress is reduced and the The bond is terminated. For example, in the case of the interface between the Si oxide film and the Si substrate, where the network of the bond between Si and oxygen is small and the bond is weak, the bond is replaced by the bond between Si and hydrogen, and the bond between Si and oxygen is The weaker parts are reduced and the network of the bond becomes larger. That is,
Since the network of the bond between Si and oxygen becomes larger, the stress at the interface is reduced. However, in the annealing at a high temperature as in this method, most of the dangling bonds can be terminated, but the ratio of the elimination reaction to the termination reaction cannot be neglected due to the hydrogen elimination reaction. Therefore,
Unbonded bonds remain due to the contribution of the hydrogen elimination reaction. Normal,
Interface between insulating film and semiconductor substrate, for example, Si oxide film and Si
At the interface with the substrate, about 5 × 10 10 to 1 × 10 11 / cm 2 of dangling bonds exist, but in the case described above, about 2 × 10 10 / cm 2 of dangling bonds remain.

【0012】次に、界面の未結合手の終端をハロゲン元
素導入で行った場合を考える。例えば、上記の界面にハ
ロゲン元素を導入すると、上記水素導入の場合と同様
に、Siと酸素との弱い結合が Si とハロゲン元素との結
合に置き換わり、界面応力が緩和されると共に Si 未結
合手がハロゲン元素で終端される。しかし、多量のハロ
ゲン元素を導入すると絶縁膜の膜質が劣化するために、
極端に多量のハロゲン元素を導入することはできない。
その結果、Si の未結合手は5×109/cm2程度残る。
Next, consider the case where the termination of dangling bonds at the interface is performed by introducing a halogen element. For example, when a halogen element is introduced into the above-described interface, the weak bond between Si and oxygen is replaced by a bond between Si and the halogen element, as in the case of the above-described hydrogen introduction, so that the interfacial stress is relaxed and the Si unbonded bond is reduced. Is terminated with a halogen element. However, if a large amount of halogen element is introduced, the quality of the insulating film deteriorates.
Extremely large amounts of halogen elements cannot be introduced.
As a result, about 5 × 10 9 / cm 2 of dangling bonds of Si remain.

【0013】上記二つの終端方法では、界面応力の緩和
を行いながら40〜95%の未結合手を終端することはでき
るものの、同時に水素離脱反応が進行したり、絶縁膜の
膜質劣化が生ずるために、完全な終端は不可能である。
[0013] In the above two termination methods, 40-95% of dangling bonds can be terminated while relaxing the interfacial stress, but at the same time, the hydrogen desorption reaction proceeds and the quality of the insulating film deteriorates. In addition, complete termination is not possible.

【0014】他方、水素中で冷却する低温(400℃未満)
水素アニール方式では、冷却時の水素離脱を避けること
はできるが、界面への水素拡散量が少ないため、終端効
率は低い。また、このような低温でのアニール方式のみ
では、多少の応力変化があるために、応力変化に費やさ
れる分だけ終端効率が低下してしまう。
On the other hand, low temperature (less than 400 ° C.) for cooling in hydrogen
In the hydrogen annealing method, desorption of hydrogen during cooling can be avoided, but the terminal efficiency is low because the amount of hydrogen diffusion to the interface is small. In addition, only in such a low-temperature annealing method, there is a slight change in stress, so that the termination efficiency is reduced by the amount of time spent for the change in stress.

【0015】従って、これらの方式を単独で適用するだ
けでは、上記のような多数の未結合手を完全に終端する
ことは困難である。
Therefore, it is difficult to completely terminate a large number of unjoined hands as described above only by applying these methods alone.

【0016】これに対して、本発明の方法の場合には、
第1の終端工程を高温でのハロゲン元素導入方式で行う
ことにより、大部分の界面応力緩和及び未結合手終端を
してしまい、第2の終端工程を水素中で冷却する低温の
水素アニール方式または半導体装置内に過剰の水素を含
んだ状態での低温アニール方式で界面応力の変化なしに
残された未結合手を終端させることによって、未結合手
を極めて少なくすることができる。つまり、第1の終端
工程で問題となる水素離脱反応の影響を第2の終端工程
の低温化による水素離脱反応抑制によって補うことがで
きる。また、第2の終端工程で問題となる界面への水素
拡散量の減少による終端効率の低下を、終端効率の高い
第1の終端工程によって補うことができる。さらに、界
面応力の観点からみた場合、第1の終端工程で応力緩和
をしてしまうことによって第2の終端工程での応力変化
を無視することができるため、その応力変化に伴う終端
効率変動をなくすことができる。すなわち、終端工程を
上記の2段階とすることによって、第1の終端工程の問
題を第2の終端工程の利点により、第2の終端工程の問
題点を第1の終端工程の利点により、相互に補完するこ
とができる。その意味で、本発明の方法は相補的な終端
方法ということができる。なお、これらの終端工程の順
序を逆にすると、最終の終端工程のみの効果しか得るこ
とができない。従って、終端効果は第1の終端工程と第
2の終端工程の単純な和によって得られるものではな
い。
On the other hand, in the case of the method of the present invention,
By performing the first termination step in Ha androgenic element introduction method at high temperatures, it will be the interfacial stress relief and dangling bonds terminated in most low-temperature hydrogen annealing cooling the second end process in hydrogen By terminating dangling bonds left without a change in interfacial stress by a method or a low-temperature annealing method in which excessive hydrogen is contained in a semiconductor device, dangling bonds can be extremely reduced. That is, the influence of the hydrogen elimination reaction, which is a problem in the first termination step, can be compensated for by suppressing the hydrogen elimination reaction by lowering the temperature in the second termination step. In addition, a decrease in the termination efficiency due to a decrease in the amount of hydrogen diffusion to the interface, which is a problem in the second termination step, can be compensated for by the first termination step having a high termination efficiency. Further, from the viewpoint of interface stress, since the stress is relaxed in the first termination step, the change in stress in the second termination step can be ignored. Can be eliminated. In other words, by making the termination process into the two stages described above, the problem of the first termination process is reduced by the advantage of the second termination process, and the problem of the second termination process is reduced by the advantage of the first termination process. Can be complemented. In that sense, the method of the present invention can be called a complementary termination method. If the order of these termination steps is reversed, only the effect of the final termination step can be obtained. Therefore, the termination effect is not obtained by a simple sum of the first termination step and the second termination step.

【0017】さて、第1の終端工程でも第2の終端工程
でも、何れか一つの終端工程だけでは、終端前の界面特
性によって終端効率に差を生じてしまう。これは、終端
前の界面の面方位の差や構造に起因する応力の差によっ
て生ずるものである。本発明の方法の場合には、第1の
終端工程によって、種々の構造及び特性を有する界面の
準位密度を、最大2倍程度の差はあるものの、ある程度
まで少なくすることができているため、第2の終端工程
前の界面特性はほぼ同一にできていると言うことができ
る。従って、第1の終端工程に第2の終端工程を加える
ことによって、上記のような終端効率の差は無視できる
ようになる。このように、本発明の方法では終端効率の
高い温度領域でのみ第2の終端工程を行うことができる
ため、終端効率の制御性が向上し、また、徐冷工程を用
いる場合のような無駄な熱処理時間を取り除くことがで
きる。
Now, in either the first termination step or the second termination step, if only one termination step is performed, a difference occurs in termination efficiency due to interface characteristics before termination. This is caused by a difference in plane orientation of the interface before termination and a difference in stress caused by the structure. In the case of the method of the present invention, the level density of interfaces having various structures and characteristics can be reduced to a certain extent, although there is a difference of about twice at the maximum by the first termination step. It can be said that the interface characteristics before the second termination step are almost the same. Therefore, by adding the second termination step to the first termination step, the difference in termination efficiency as described above can be ignored. As described above, in the method of the present invention, the second termination step can be performed only in the temperature region where the termination efficiency is high, so that the controllability of the termination efficiency is improved, and the waste in the case of using the slow cooling step is reduced. A long heat treatment time can be eliminated.

【0018】また、半導体装置を、第1の終端工程を高
温でのハロゲン元素導入とし、第2の終端工程で界面の
未結合手を終端する原子数の比が水素原子1に対してハ
ロゲン原子が1〜100の範囲の比率になっている界面を
有する半導体装置とする理由について以下に説明する。
まず、水素の原子数よりもハロゲン元素の原子数を少な
くすると、ハロゲン原子によって終端しても未終端の未
結合手が多く残り、水素では終端しきれなくなるためで
ある。また、ハロゲン元素の原子数が水素の原子数の10
0倍以上になると、上述のように、Si 酸化膜の膜質が劣
化してしまう。上記の比率はハロゲン元素がフッ素、塩
素、臭素、ヨウ素の何れの場合でも同じであるが、質量
の大きい原子で終端する時には、比率をなるべく小さく
することが望ましい。その理由は、質量の大きい原子ほ
ど原子半径が大きいために、少ない原子数で Si 酸化膜
の膜質が劣化しやすくなるためである。
In the semiconductor device, the first terminating step is performed by introducing a halogen element at a high temperature, and in the second terminating step, the ratio of the number of atoms terminating dangling bonds at the interface is 1 hydrogen atom to halogen atom. The reason why the semiconductor device has an interface having a ratio in the range of 1 to 100 will be described below.
First, when the number of halogen elements is smaller than the number of hydrogen atoms, many unterminated dangling bonds remain even if terminated by halogen atoms, and hydrogen cannot be completely terminated. In addition, the number of halogen atoms is 10 times the number of hydrogen atoms.
If it becomes 0 times or more, the film quality of the Si oxide film is deteriorated as described above. The above ratio is the same regardless of whether the halogen element is fluorine, chlorine, bromine, or iodine. However, when terminating with an atom having a large mass, it is desirable to reduce the ratio as much as possible. The reason is that the larger the mass of the atom, the larger the radius of the atom, and the smaller the number of atoms, the more easily the quality of the Si oxide film deteriorates.

【0019】[0019]

【実施例】以下、本発明の半導体装置製造方法および半
導体装置について、実施例によって具体的に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The semiconductor device manufacturing method and semiconductor device of the present invention will be specifically described below with reference to embodiments.

【0020】[0020]

【実施例1】まず、第1の終端工程をハロゲン導入方式
とし、第2の終端工程を半導体装置( MOS ダイオード)
に過剰の水素を導入した後に行う低温アニール方式とし
た場合の界面特性の改善効果について説明する。
[Embodiment 1] First, the first termination step is a halogen introduction method, and the second termination step is a semiconductor device (MOS diode).
The effect of improving the interface characteristics when a low-temperature annealing method is performed after excessive hydrogen is introduced into the substrate will be described.

【0021】図2は MOS ダイオードの概略構造を示す
断面図で、面方位が(100)で CZ 成長の Si 基板1を用
い、表面のp型不純物濃度を1×1016/cm3とした後、通
常の選択酸化法により素子分離用 LOCOS 酸化膜2(膜厚
500nm)を、通常の熱酸化法によりゲート酸化膜3(膜厚
10nm)を形成し、その後、多結晶 Si 膜(膜厚 300nm)に
よりゲート電極4を形成することによって作成した。次
に、この MOS ダイオードについて、LOCOS 酸化膜2及
びゲート酸化膜3と Si 基板1との界面の終端を、第1
の終端工程としてゲート電極4への不純物打込み熱拡散
によるフッ素、塩素、臭素、ヨウ素の導入により行っ
た。このとき、打込みエネルギは 30keV、打込み量は1
×1013/cm2乃至1×1016/cm2とし、900℃乃至1000℃で1
0分間の熱処理を行った。その後、層間絶縁膜の形成や
電極/配線の形成を行い、MOS ダイードを完成した。こ
こで、層間絶縁膜中や電極/配線を構成する金属中に水
素が過剰になるように水素導入を行った。このとき、水
素導入は、絶縁膜成長中および金属膜成長中に水素濃度
が高くなる条件で形成することにより実現した。その
後、第2の終端工程として、350℃ 30分間の低温アニー
ルを行った。
FIG. 2 is a cross-sectional view showing a schematic structure of a MOS diode, using a CZ-grown Si substrate 1 having a (100) plane orientation and a surface p-type impurity concentration of 1 × 10 16 / cm 3. LOCOS oxide film 2 for device isolation (film thickness
500 nm) to a gate oxide film 3 (film thickness) by a normal thermal oxidation method.
10 nm), and then the gate electrode 4 was formed by a polycrystalline Si film (thickness: 300 nm). Next, regarding the MOS diode, the termination of the interface between the LOCOS oxide film 2 and the gate oxide film 3 and the Si substrate 1 is set to the first position.
Was performed by introducing fluorine, chlorine, bromine, and iodine by impurity implantation thermal diffusion into the gate electrode 4. At this time, the implantation energy is 30 keV and the implantation amount is 1
× 10 13 / cm 2 to 1 × 10 16 / cm 2 and 900 ° C to 1000 ° C
Heat treatment was performed for 0 minutes. After that, an interlayer insulating film and electrodes / wirings were formed to complete the MOS diode. Here, hydrogen was introduced so that hydrogen became excessive in the interlayer insulating film and the metal constituting the electrode / wiring. At this time, the introduction of hydrogen was realized by forming under conditions where the hydrogen concentration increased during the growth of the insulating film and the growth of the metal film. Thereafter, low-temperature annealing at 350 ° C. for 30 minutes was performed as a second termination step.

【0022】以上のようにして得られた MOS ダイオー
ドについて、LOCOS 酸化膜2と Si基板1との界面5お
よびゲート酸化膜3と Si 基板1との界面6の界面準位
密度の測定を行った。上記処理においてハロゲン元素と
してフッ素を用いた場合の、界面における水素原子数1
に対するフッ素原子数の比率と界面表面準位密度との関
係を図1に示す。終端処理を行わない時の界面準位は3
×1010/cm2乃至1×1011/cm2程度であり、界面5の方が
多い。これに終端処理を施した場合には、フッ素対水素
の比率が増大するとともに、界面5については特性51に
示すように、また、界面6については特性61に示すよう
に、表面準位密度は低下する。特に、上記比率が1を越
えた付近から急激な低下を示し、終端効率が向上するこ
とがわかる。しかし、上記比率が100を越えた辺りから
終端効率の低下が起り、特に界面6の特性61について急
激な終端効率低下がみられる。図の結果から、フッ素対
水素の比率を50程度に選ぶことによって、従来の水素終
端のみの界面準位密度(例えば、界面6について1×10
10/cm2/eV程度)の 1/50程度に低減できることがわか
る。また、第2の終端工程を行う前の界面5および6の
特性はそれぞれ7および8に示すようになり、第1の終
端工程前の界面に依存して準位密度に差が生じている。
しかし、第2の終端工程を加えることでその差は小さく
できた。
With respect to the MOS diode obtained as described above, the interface state density of the interface 5 between the LOCOS oxide film 2 and the Si substrate 1 and the interface 6 between the gate oxide film 3 and the Si substrate 1 was measured. . When fluorine is used as the halogen element in the above treatment, the number of hydrogen atoms at the interface is 1
FIG. 1 shows the relationship between the ratio of the number of fluorine atoms to the interface surface state density. The interface state without termination processing is 3
It is about × 10 10 / cm 2 to 1 × 10 11 / cm 2 , and the interface 5 is more. When this is subjected to a termination treatment, the ratio of fluorine to hydrogen increases, and the interface state 5 has a surface state density as shown in a characteristic 51, and the interface 6 has a surface state density as shown in a characteristic 61. descend. In particular, it can be seen that a sharp decrease is seen from the vicinity where the above ratio exceeds 1, and the termination efficiency is improved. However, the termination efficiency decreases around the above ratio exceeding 100, and a sharp decrease in the termination efficiency is observed particularly in the characteristic 61 of the interface 6. From the results shown in the figure, by selecting the ratio of fluorine to hydrogen to about 50, the conventional interface state density of only hydrogen termination (for example, 1 × 10
It can be seen that it can be reduced to about 1/50 of about 10 / cm 2 / eV). The characteristics of the interfaces 5 and 6 before the second termination step are as shown in FIGS. 7 and 8, respectively, and the level density differs depending on the interface before the first termination step.
However, the difference could be reduced by adding the second termination step.

【0023】上記例のフッ素に代えて、塩素、臭素、ヨ
ウ素を導入した場合の結果を図3の9、10、11に示す。
図の結果から、何れの元素についても終端効率の向上が
認められるが、原子半径の大きい元素ほど最小界面準位
密度が大きいこと、また、終端効率の減少が“界面での
水素原子数に対する各元素の原子数の比率”のより低い
部分で生じていることがわかる。
The results obtained when chlorine, bromine and iodine were introduced instead of fluorine in the above example are shown in FIGS.
From the results shown in the figure, the termination efficiency is improved for any of the elements. However, the element having a larger atomic radius has a higher minimum interface state density. It can be seen that it occurs at a lower portion of the "ratio of the number of atoms of the element".

【0024】[0024]

【実施例2】上記例と同じ第1及び第2の終端工程によ
り終端を行った場合の接合のリーク電流に対する効果に
ついて説明する。
[Embodiment 2] The effect on the leak current of the junction when the termination is performed in the same first and second termination steps as in the above example will be described.

【0025】リーク電流測定に用いた pn 接合ダイオー
ドの構造は図6に示すもので、下記の方法により作成し
た。すなわち、面方位が(100)で CZ 成長の Si 基板12
を用い、表面の p 型不純物濃度を1×1016/cm3にした
後、通常の選択酸化法により素子分離用 LOCOS 酸化膜1
3(膜厚 500nm)を形成し、その後、砒素を100keVで5×1
015/cm2打込み、950℃で30分間の熱処理を行うことによ
り n 型層14を形成して pn 接合ダイオードを作成し
た。その後、LOCOS 酸化膜13と Si 基板12との界面の第
1の終端工程を、n 型層14へのイオン打込みと熱拡散と
によるフッ素導入により行った。この時、打込みエネル
ギーは 30keV、打込み量は1×1013/cm2乃至1×1016/c
m2とし、さらに900℃乃至950℃で10分間の熱処理を行っ
た。また、第2の終端工程は実施例1の場合と同一とし
た。なお、アルミニウム電極15の形成は、上記第2の終
端工程の前に行った。
The structure of the pn junction diode used for the leak current measurement is shown in FIG. 6, and was prepared by the following method. In other words, a CZ-grown Si substrate
After the p-type impurity concentration on the surface is set to 1 × 10 16 / cm 3 , the LOCOS oxide film 1 for element isolation is formed by a normal selective oxidation method.
3 (thickness 500 nm), and then arsenic is
The n-type layer 14 was formed by implanting 0 15 / cm 2 and performing a heat treatment at 950 ° C. for 30 minutes to form a pn junction diode. Thereafter, a first termination step of the interface between the LOCOS oxide film 13 and the Si substrate 12 was performed by ion implantation into the n-type layer 14 and fluorine introduction by thermal diffusion. At this time, the implantation energy is 30 keV, and the implantation amount is 1 × 10 13 / cm 2 to 1 × 10 16 / c
m 2, and heat treatment was further performed at 900 ° C. to 950 ° C. for 10 minutes. The second termination step was the same as that in the first embodiment. The aluminum electrode 15 was formed before the second termination step.

【0026】接合リーク電流については、アルミニウム
電極15と Si基板12との間に逆方向電圧を印加し、空乏
層16が LOCOS酸化膜13と Si 基板12との界面に接した部
分17での接合周辺部分のリーク電流を測定することによ
り評価を行った。結果を図4に示す。図には、通常の水
素導入(450℃、30分、窒素置換冷却)のみの場合18と、
フッ素導入のみの場合19と、水素に対してフッ素を10倍
多く導入した場合20の結果を示した。この結果から、接
合周辺部分のリーク電流は、水素とフッ素とで終端する
ことにより、他の場合に比べて 1/2乃至 1/3にに低減で
きることがわかる。ここで、逆方向電圧が3Vのときの
接合周辺リーク電流のフッ素対水素の終端比率依存性を
図5に示す。図には、初期特性21と接合周辺でアバラン
シェ注入を行った後の特性22とを示した。なお、アバラ
ンシェ注入は、接合周辺長1cm当り0.1mAの電流を100秒
間流すことによって行った。図の結果から、初期特性21
だけでなく、電気的なストレスを印加した後の特性22を
も改善できることがわかる。また、電気的なストレスを
印加した場合、水素に対するフッ素の量が多くなり過ぎ
ると接合リーク電流の増加が顕著になることがわかる。
With respect to the junction leakage current, a reverse voltage is applied between the aluminum electrode 15 and the Si substrate 12 so that the depletion layer 16 is bonded at a portion 17 where the depletion layer 16 is in contact with the interface between the LOCOS oxide film 13 and the Si substrate 12. The evaluation was performed by measuring the leak current in the peripheral portion. FIG. 4 shows the results. In the figure, the case of only normal hydrogen introduction (450 ° C, 30 minutes, nitrogen replacement cooling) 18 and
The results were 19 when only fluorine was introduced and 20 when fluorine was introduced 10 times more than hydrogen. From this result, it can be seen that the leakage current at the peripheral portion of the junction can be reduced to 1/2 to 1/3 by terminating with hydrogen and fluorine as compared with other cases. FIG. 5 shows the dependence of the leakage current around the junction on the termination ratio of fluorine to hydrogen when the reverse voltage is 3 V. The figure shows an initial characteristic 21 and a characteristic 22 after avalanche injection is performed around the junction. The avalanche injection was performed by flowing a current of 0.1 mA per 1 cm of the peripheral length of the junction for 100 seconds. From the results in the figure, the initial characteristics 21
Not only that, the characteristic 22 after the application of the electric stress can be improved. In addition, when an electric stress is applied, when the amount of fluorine with respect to hydrogen is too large, the junction leakage current is significantly increased.

【0027】以上述べたように、水素に対する他の元素
の最適添加比率を接合リーク電流の観点から見てみる
と、界面特性の場合よりも最適比率の範囲は少し狭くな
る。従って、終端効率は多少減少するが、最適比率を選
ぶことによって、その効果をほぼ維持することができ
る。
As described above, from the viewpoint of the junction leakage current, the optimum addition ratio of the other elements to hydrogen is slightly narrower than that of the interface characteristics. Therefore, although the termination efficiency is slightly reduced, the effect can be substantially maintained by selecting the optimum ratio.

【0028】[0028]

【実施例3】第1の終端工程を通常の電気炉中でのアニ
ールにより行い、第2の終端工程を水素冷却の低温水素
アニールにより行ったときの、ダイナミック/アクセス/
メモリ(DRAM)素子の情報保持時間と水素アニール温度と
の関係を求めた例について説明する。
Embodiment 3 When the first termination step is performed by annealing in a normal electric furnace and the second termination step is performed by low-temperature hydrogen annealing of hydrogen cooling, dynamic / access /
An example in which the relationship between the information retention time of a memory (DRAM) element and the hydrogen annealing temperature is determined will be described.

【0029】まず、図8に示す構造の DRAM 素子を通常
の工程により作成した。すなわち、Si 基板23の表面の
p 型不純物濃度を2×1016/cm2とした後、LOCOS 酸化膜
24(膜厚 400nm)、ゲート酸化膜25(膜厚 10nm)、ゲート
多結晶Si膜26(膜厚 200nm、高濃度燐注入)を形成し、そ
の後、ゲート多結晶Si膜26を加工して絶縁膜27を形成し
た後にソース/ドレイン n 型拡散層28、電荷蓄積側の多
結晶Si膜29(膜厚 500nm、高濃度燐導入)、キャパシタ絶
縁膜30(酸化膜相当で5nm)、プレート用多結晶Si膜31
(膜厚 200nm、高濃度燐導入)を形成し、さらに、層間絶
縁膜や配線を形成して DRAM を作成した。次いで、この
素子について電気炉中で水素アニールを行った後、短時
間熱処理装置で水素冷却アニールを行った。この場合
に、電気炉中での水素アニールは30分処理とし、また、
冷却は、安全のために、窒素中で行った。また、短時間
熱処理装置での水素冷却アニールは2分間処理とし、冷
却は水素中で行った。
First, a DRAM device having the structure shown in FIG. 8 was formed by a normal process. That is, the surface of the Si substrate 23
After setting the p-type impurity concentration to 2 × 10 16 / cm 2 , the LOCOS oxide film
24 (thickness 400 nm), gate oxide film 25 (thickness 10 nm), gate polycrystalline Si film 26 (thickness 200 nm, high-concentration phosphorus implantation), and then process gate polycrystalline Si film 26 for insulation. After the formation of the film 27, the source / drain n-type diffusion layer 28, the polycrystalline Si film 29 on the charge storage side (thickness: 500 nm, high-concentration phosphorus introduced), the capacitor insulating film 30 (5 nm equivalent to an oxide film), Crystal Si film 31
(Thickness: 200 nm, high-concentration phosphorus introduced), and further, an interlayer insulating film and wiring were formed to form a DRAM. Next, after hydrogen annealing was performed on this element in an electric furnace, hydrogen cooling annealing was performed in a short-time heat treatment apparatus. In this case, hydrogen annealing in an electric furnace is performed for 30 minutes, and
Cooling was done in nitrogen for safety. The hydrogen cooling annealing in the short-time heat treatment apparatus was performed for 2 minutes, and the cooling was performed in hydrogen.

【0030】図7に、水素アニール温度と DRAM 素子情
報保持時間との関係を示す。図の結果から、電気炉によ
る水素アニールを行う前の試料の情報保持時間を1とし
た場合に、電気炉による水素アニールを行った試料32で
は、低温にするほど水素終端効果があり、400℃で30%
程度保持時間が長くなることがわかる。しかし、この場
合は、窒素冷却であるために、終端効率は低い。また、
短時間熱処理装置で水素冷却アニールを行った試料33で
は、450℃の場合に50%程度の保持時間の増加が認めら
れるが、それ以下の温度では、処理時間が短いために水
素終端効果が低い。これに対して、410℃の電気炉水素
アニール後に400℃以下の短時間熱処理装置中水素アニ
ールを加えた試料34の場合には、2倍以上まで保持時間
を増加できることがわかる。これは、電気炉水素アニー
ルによって殆どの界面応力緩和と水素終端とが行われ、
残された少量の未結合手が短時間熱処理装置での水素冷
却アニールにより終端されたことによる。ここで、第2
の終端工程を水素冷却の電気炉水素アニールにすること
により、界面への水素供給量を多くすることができるの
で、情報保持時間をより長くすることが可能である。
FIG. 7 shows the relationship between the hydrogen annealing temperature and the DRAM element information retention time. From the results shown in the figure, when the information retention time of the sample before the hydrogen annealing in the electric furnace was set to 1, in the sample 32 subjected to the hydrogen annealing in the electric furnace, the lower the temperature, the more the hydrogen termination effect was. At 30%
It can be seen that the holding time becomes longer. However, in this case, the terminal efficiency is low because of nitrogen cooling. Also,
In sample 33 that was subjected to hydrogen cooling annealing with a short-time heat treatment apparatus, the retention time was increased by about 50% at 450 ° C., but at temperatures lower than that, the hydrogen termination effect was low due to the short processing time. . On the other hand, it can be seen that the retention time can be increased to twice or more in the case of the sample 34 in which the hydrogen annealing in the short-time heat treatment apparatus at 400 ° C. or less is performed after the hydrogen annealing in the electric furnace at 410 ° C. This is because most of the interfacial stress relaxation and hydrogen termination are performed by electric furnace hydrogen annealing,
This is because a small amount of the remaining dangling bonds was terminated by hydrogen cooling annealing in the heat treatment apparatus for a short time. Here, the second
By using an electric furnace hydrogen annealing with hydrogen cooling as the termination step, the amount of hydrogen supplied to the interface can be increased, so that the information retention time can be made longer.

【0031】[0031]

【発明の効果】以上述べてきたように、半導体装置
造方法及び半導体装置を本発明構成の方法及び装置とす
ることによって、従来技術の有していた課題を解決し
て、絶縁膜と半導体基板表面とからなる界面での未結合
手を効率良く終端することのできる半導体装置製造方
法及び界面未結合手の少ない半導体装置を提供すること
ができた。
As has been described above, according to the present invention, by the manufacturing <br/> manufacturing method and a semiconductor device and the method and apparatus of the present invention structure, to solve the problems had in the prior art Thus, a method of manufacturing a semiconductor device capable of efficiently terminating dangling bonds at an interface between an insulating film and the surface of a semiconductor substrate and a semiconductor device with few dangling bonds at an interface can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】絶縁膜と半導体基板表面とから形成される界面
での水素原子数1に対するフッ素原子数比率と界面準位
密度との関係を示す図。
FIG. 1 is a diagram showing the relationship between the ratio of the number of fluorine atoms to the number of hydrogen atoms at the interface formed from an insulating film and the surface of a semiconductor substrate and the interface state density;

【図2】MOS ダイオードの概略構造を示す断面図。FIG. 2 is a sectional view showing a schematic structure of a MOS diode.

【図3】絶縁膜と半導体基板表面とから形成される界面
での水素原子数1に対するハロゲン元素原子数の比率と
界面準位密度との関係を示す図。
FIG. 3 is a diagram showing the relationship between the ratio of the number of halogen atoms to the number of hydrogen atoms at the interface formed from an insulating film and a semiconductor substrate surface and the interface state density;

【図4】pn 接合部逆方向印加電圧と接合周辺リーク電
流との関係を示す図。
FIG. 4 is a diagram showing a relationship between a reverse applied voltage of a pn junction and a leakage current around the junction;

【図5】逆方向印加電圧を3Vとしたときの接合部界面
での水素原子数1に対するフッ素原子数の比率と接合周
辺リーク電流との関係を示す図。
FIG. 5 is a diagram showing the relationship between the ratio of the number of fluorine atoms to the number of hydrogen atoms at the junction interface at the junction interface and the leakage current around the junction when the reverse direction applied voltage is 3 V;

【図6】pn 接合ダイオードの概略構造を示す断面図。FIG. 6 is a sectional view showing a schematic structure of a pn junction diode.

【図7】DRAM 素子の情報保持時間と水素アニール温度
との関係を示す図。
FIG. 7 is a diagram showing a relationship between a data retention time of a DRAM element and a hydrogen annealing temperature.

【図8】DRAM 素子の概略構造を示す断面図。FIG. 8 is a sectional view showing a schematic structure of a DRAM element.

【符号の説明】[Explanation of symbols]

1、12、23… Si 基板、2、13、24… LOCOS 酸化膜、3、
25…ゲート酸化膜、4、26、29、31…多結晶 Si 膜、5、
17… LOCOS 酸化膜と Si 基板との界面、6…ゲート酸化
膜と Si 基板との表面、9…塩素と水素による終端結
果、10…臭素と水素による終端結果、11…ヨウ素と水素
による終端結果、14、28…n 型拡散層、15…アルミニウ
ム電極、16…空乏層、18、19、20…接合周辺リーク電
流、21…初期特性、22…電気的ストレスを印加した後の
特性、32…電気炉水素アニールのみの場合、33…短時間
熱処理装置による水素アニールの場合、34…電気炉水素
アニールに短時間熱処理装置による水素アニールを付け
加えた場合、51… LOCOS 酸化膜と Si 基板との界面で
の特性、61…ゲート酸化膜とSi 基板との界面での特
性。
1, 12, 23 ... Si substrate, 2, 13, 24 ... LOCOS oxide film, 3,
25… Gate oxide film, 4, 26, 29, 31… Polycrystalline Si film, 5,
17: LOCOS interface between oxide film and Si substrate, 6: Surface between gate oxide film and Si substrate, 9: Result of termination by chlorine and hydrogen, 10: Result of termination by bromine and hydrogen, 11: Result of termination by iodine and hydrogen , 14, 28 n-type diffusion layer, 15 aluminum electrode, 16 depletion layer, 18, 19, 20 leakage current around junction, 21 initial characteristics, 22 characteristics after applying electrical stress, 32 characteristics In case of electric furnace hydrogen annealing only, 33 ... hydrogen annealing by short-time heat treatment apparatus, 34 ... electric furnace hydrogen annealing with hydrogen annealing by short-time heat treatment apparatus, 51 ... LOCOS interface between oxide film and Si substrate 61, Characteristics at interface between gate oxide film and Si substrate.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/78 H01L 29/78 301F (72)発明者 糸賀 敏彦 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所 中央研究所内 (72)発明者 峰 利之 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所 中央研究所内 (56)参考文献 特開 平4−62974(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/324 H01L 29/78 ──────────────────────────────────────────────────続 き Continuing on the front page (51) Int.Cl. 7 Identification symbol FI H01L 29/78 H01L 29/78 301F (72) Inventor Toshihiko Togahiko 1-280 Higashi-Koigabo, Kokubunji-shi, Tokyo Hitachi, Ltd. Central Research Laboratory (72) Inventor Toshiyuki Mine 1-280 Higashi-Koigakubo, Kokubunji-shi, Tokyo Inside the Central Research Laboratory, Hitachi, Ltd. (56) References JP-A-4-62974 (JP, A) (58) Fields investigated (Int. 7 , DB name) H01L 21/324 H01L 29/78

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絶縁膜が形成された半導体基板に、ハロゲ
ンを不純物打込み熱拡散により導入し、900〜100
0℃で熱処理する第1の終端工程と、水素雰囲気中で400℃未満で熱処理する 第2の終端工
を含むことを特徴とする半導体装置の製造方法。
A halogen is introduced into a semiconductor substrate on which an insulating film is formed by impurity implantation and thermal diffusion.
A method for manufacturing a semiconductor device, comprising: a first termination step of performing a heat treatment at 0 ° C .; and a second termination step of performing a heat treatment at a temperature of less than 400 ° C. in a hydrogen atmosphere .
【請求項2】請求項1において、上記ハロゲンはフッ素
であることを特徴とする半導体装置の製造方法。
2. The method of claim 1, method for manufacturing the semi-conductor device you wherein the halogen is fluorine.
【請求項3】シリコン基板上に素子分離シリコン酸化膜
及びゲート酸化膜を形成する工程と、 上記ゲート酸化
膜上にゲート電極を形成する工程と、 ハロゲンを不純物打込み熱拡散により導入し、900〜
1000℃で熱処理し、上記ゲート酸化膜と上記シリコ
ン基板、及び上記素子分離シリコン酸化膜と上記シリコ
ン基板との界面を終端させる工程と、 配線層及び層間絶縁膜を形成する工程と、 水素を導入して、水素雰囲気中で400℃未満で熱処理
し、上記ゲート酸化膜と上記シリコン基板、及び上記素
子分離シリコン酸化膜と上記シリコン基板との界面をさ
らに終端させる工程を含むことを特徴とする半導体装置
の製造方法。
3. A process for forming an isolation silicon oxide film and a gate oxide film on a silicon substrate by introducing a step of forming a gate electrode on the gate oxide film, the impurity implantation thermal diffusion halogen, 900
Heat-treating at 1000 ° C. to terminate the interface between the gate oxide film and the silicon substrate, and the interface between the device isolation silicon oxide film and the silicon substrate; forming a wiring layer and an interlayer insulating film; And heat treatment at less than 400 ° C. in a hydrogen atmosphere
And a step of further terminating the interface between the gate oxide film and the silicon substrate and the interface between the element isolation silicon oxide film and the silicon substrate.
【請求項4】請求項1ないし3のいずれか1項に記載の
製造方法により作製した半導体装置であって、絶縁膜と
半導体基板との界面で、上記絶縁膜を構成する原子と上
記半導体基板を構成する原子とが結合していない未結合
手に、水素原子1に対してハロゲン原子が1〜100の
比率で上記水素原子及びハロゲン原子が結合してなる
とを特徴とする半導体装置。
4. The method according to claim 1, wherein
In a semiconductor device manufactured by a manufacturing method , hydrogen atoms 1 are attached to dangling bonds at the interface between an insulating film and a semiconductor substrate where atoms forming the insulating film and atoms forming the semiconductor substrate are not bonded. wherein a this <br/> and the halogen atoms formed by bonding the above hydrogen atom and a halogen atom at a ratio of 1 to 100 against.
JP23033691A 1991-09-10 1991-09-10 Semiconductor device manufacturing method and semiconductor device Expired - Fee Related JP3210369B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23033691A JP3210369B2 (en) 1991-09-10 1991-09-10 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23033691A JP3210369B2 (en) 1991-09-10 1991-09-10 Semiconductor device manufacturing method and semiconductor device

Publications (2)

Publication Number Publication Date
JPH05129311A JPH05129311A (en) 1993-05-25
JP3210369B2 true JP3210369B2 (en) 2001-09-17

Family

ID=16906247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23033691A Expired - Fee Related JP3210369B2 (en) 1991-09-10 1991-09-10 Semiconductor device manufacturing method and semiconductor device

Country Status (1)

Country Link
JP (1) JP3210369B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211888B2 (en) 1998-12-07 2001-09-25 日本電気株式会社 Method for manufacturing semiconductor integrated circuit device

Also Published As

Publication number Publication date
JPH05129311A (en) 1993-05-25

Similar Documents

Publication Publication Date Title
EP1361614B1 (en) Semiconductor device manufacturing method
JP3976282B2 (en) A novel process for reliable ultra-thin oxynitride formation
US5972800A (en) Method for fabricating a semiconductor device with multi-level structured insulator
US4937645A (en) Semiconductor device and a method of manufacturing the same
JPH0523055B2 (en)
US5506178A (en) Process for forming gate silicon oxide film for MOS transistors
US6017806A (en) Method to enhance deuterium anneal/implant to reduce channel-hot carrier degradation
US6204205B1 (en) Using H2anneal to improve the electrical characteristics of gate oxide
US6221705B1 (en) Method for improving performance and reliability of MOS technologies and data retention characteristics of flash memory cells
JP3210369B2 (en) Semiconductor device manufacturing method and semiconductor device
JP3063898B2 (en) Method for manufacturing semiconductor device
JP2796049B2 (en) Thin film transistor and method of manufacturing the same
US5854505A (en) Process for forming silicon oxide film and gate oxide film for MOS transistors
JPH07193059A (en) Manufacture of semiconductor device
JP2843037B2 (en) Method for manufacturing semiconductor device
US5646057A (en) Method for a MOS device manufacturing
JPH0774167A (en) Manufacture of semiconductor device
JPH0575041A (en) Cmos semiconductor device
JP2647611B2 (en) Semiconductor device
JP2001250945A (en) Semiconductor device and its manufacturing method
JPH0239534A (en) Manufacture of semiconductor device
JP3090089B2 (en) Method for manufacturing semiconductor device
JP3384439B2 (en) Method for manufacturing semiconductor device
JP3139835B2 (en) Method for manufacturing semiconductor device
JP3195422B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070713

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees