JP3208149B2 - 差動増幅器及び増幅方法 - Google Patents

差動増幅器及び増幅方法

Info

Publication number
JP3208149B2
JP3208149B2 JP11158391A JP11158391A JP3208149B2 JP 3208149 B2 JP3208149 B2 JP 3208149B2 JP 11158391 A JP11158391 A JP 11158391A JP 11158391 A JP11158391 A JP 11158391A JP 3208149 B2 JP3208149 B2 JP 3208149B2
Authority
JP
Japan
Prior art keywords
differential amplifier
transistor
differential
transistors
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11158391A
Other languages
English (en)
Other versions
JPH04230118A (ja
Inventor
バン トラン ヒープ
Original Assignee
テキサス インスツルメンツ インコーポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテツド filed Critical テキサス インスツルメンツ インコーポレイテツド
Publication of JPH04230118A publication Critical patent/JPH04230118A/ja
Application granted granted Critical
Publication of JP3208149B2 publication Critical patent/JP3208149B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45282—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体回路全般、更に
詳しくは差動増幅器に関するものである。
【０００２】
【従来の技術】差動増幅器は多くの用途に使用されてい
る。ある用途は一の論理形式から他の形式の電圧レベル
に変換することにある。例えば、差動増幅器はＥＣＬ電
圧レベルからＣＭＯＳ又はＴＴＬ電圧レベルに変換する
ことができる。現在、多くの集積回路は回路全体にＥＣ
Ｌ、ＴＴＬ、ＣＭＯＳ又はＢｉＣＭＯＳの様な異なる技
術を使用して設計される。故に、異なる技術を持つ回路
間で正確且つ迅速にレベル変換を行うことができること
が重要である。
【０００３】大抵の差動増幅器は各入力信号によって駆
動される一対のトランジスタを含んでいる。もしトラン
ジスタがＮＰＮトランジスタであれば、例えば、トラン
ジスタのコレクタは負荷を経由してＶｃｃに接続し、ベ
ースは各々の入力信号に接続し、エミッタは共通の電流
ソースに接続する。より高い入力信号が各トランジスタ
を駆動してより多くの電流を流し、それ故より多くの電
流が各負荷を通って流れるため、コレクタ電圧を減ら
す。よく抵抗は負荷として使用される。しかしながら、
抵抗は電圧軌条間の全ての電圧振幅を提供できない。一
方、能動負荷を使用すれば全ての電圧振幅を提供するこ
とができる。しかし、これら負荷は差動ＮＰＮトランジ
スタの順方向バイアスを生じ、それは回路を低速にす
る。
【０００４】
【発明が解決しようとする課題】解決しようとする問題
点は、工業上の要求として高速な差動増幅器を提供する
ことであり、これはレベル変換器として用い、他の用途
も含むことができる。
【０００５】
【課題を解決するための手段】本発明によれば、従来の
差動増幅器に関する不利な点を実質的に除去する差動増
幅器を提供することができる。
【０００６】本発明において、差動増幅器は第１と第２
の差動増幅器を含む。第１の差動増幅器は第１と第２の
入力信号に応答して第１と第２の差動出力信号を発生す
る。第２の差動増幅器は第１の差動増幅器によって発生
した第１と第２の差動出力信号に応答して第３と第４の
差動出力信号を発生する。
【０００７】本発明のある側面は、第１の差動増幅器は
ＭＯＳ差動増幅器を含み、第２の差動増幅器はバイポー
ラ差動増幅器を含む。バイポーラ差動増幅器トランジス
タの順方向バイアスを阻止する回路が提供される。故
に、本発明は従来技術に比して技術的利点を提供し、飽
和に入るバイポーラトランジスタの危険性なしにレベル
変換を行うため必要な高電圧利得を提供するため、能動
負荷が使用され得る。
【０００８】
【実施例】本発明の好ましい実施例は、図面の図１、２
を参照することにより最も理解される。同様の番号は種
々の図面の同様又は対応する部分に使用される。
【０００９】図１は本発明による差動増幅器１０を説明
する図面である。前段増幅器回路は、ＩＮ信号に接続さ
れたゲートと、電流源１４に接続されたソースと、Ｎチ
ャンネルトランジスタ１６のソースに接続されたドレイ
ンとを有するＮＭＯＳトランジスタ１２を含む。Ｎチャ
ンネルトランジスタ１８は電流源１４に接続されたソー
ス、ＩＮ（バー）信号に接続されたゲート、並びにＮチ
ャンネルトランジスタ２０のソースと接続されたドレイ
ンを有する。内部差動増幅器はＮＰＮトランジスタ２２
と２４を含み、エミッタは電流源２６に接続され、ま
た、コレクタはＮチャンネルトランジスタ１６と２０の
ソースにまた抵抗２８と３０に接続されている。抵抗２
８と３０の他端部はＶｃｃに接続されている。ＯＵＴ信
号はトランジスタ２２のコレクタに接続され、また、Ｏ
ＵＴ（バー）信号はトランジスタ２４のコレクタに接続
されている。
【００１０】好ましい実施例において、好ましくは負荷
２８と３０は能動負荷である。能動負荷の実施は図２に
関して説明する。
【００１１】動作において、差動増幅器１０は以下の機
能を有する。ＩＮとＩＮ（バー）信号を外部回路によっ
て差動増幅器１０へ供給する。典型的には、ＩＮとＩＮ
（バー）信号はお互いに相補関係である。しかしなが
ら、それらは関係がある必要はない。例えば、ＩＮ（バ
ー）信号はＩＮ信号の論理レベルが比較される参照電圧
信号であってもよい。ＯＵＴとＯＵＴ（バー）信号はＩ
ＮとＩＮ（バー）信号を各々増幅したものである。
【００１２】ＩＮ信号がＩＮ（バー）信号より大きな電
圧を有していたならば、トランジスタ１２はトランジス
タ１８より強くターン・オンされ、それによって大きな
割合で電流を電流源１４を通して引き込む。トランジス
タ１６と２０は各々トランジスタ１２と１８の負荷とし
て働く。故に、トランジスタ２２のベース電圧はトラン
ジスタ２４のベース電圧より低くなる。トランジスタ２
２と２４のベースにおける信号は故に前段増幅部分の出
力であると考えることができる。
【００１３】上記の例において、トランジスタ２４のベ
ースにおけるより高い電圧はトランジスタ２２のベース
における電圧より多くの電流を駆動する。故に、トラン
ジスタ２４のコレクタでの（故にＯＵＴ（バー）信号で
の）電圧はトランジスタ２２のコレクタ（故にＯＵＴ信
号）での電圧より減少する。
【００１４】好ましい実施例において、負荷２８と３０
は能動負荷である。これらは電源軌条（Ｖｃｃと接地電
位）の最大電圧振幅を提供する。しかしながら、能動負
荷を使用すると、これはＮＰＮトランジスタ２２又は２
４の一つのコレクタの電圧をベースに関する電圧より大
きくすることが可能となる。従って、コレクタ−ベース
とベース−エミッタの両電圧は順方向バイアスされ、ま
たトランジスタは飽和する。このトランジスタ飽和特性
は低速度であるため望ましくない。
【００１５】しかしながら、図１に示した好ましい実施
例において、どちらのバイポーラトランジスタのコレク
タ−ベース接合も順方向バイアスにすることはできな
い。何故ならばＭＯＳトランジスタ１６と２０のためで
ある。ＩＮ信号が高いと、バイポーラトランジスタ２４
のコレクタの電圧が低くなる原因となり、Ｎチャンネル
トランジスタ２０も又付能（イネーブル）される。それ
によって、ベースは平衡に達するまで低電位となる。同
様に、ＩＮ（バー）信号が高いと、Ｎチャンネルトラン
ジスタ１６は付能される。それによって、ＮＰＮトラン
ジスタ２２のベース電圧は低くなる。これらから、Ｎチ
ャンネルトランジスタ２０は差動増幅器トランジスタ１
２と１８のための負荷としてのみでなく機能し、ＮＰＮ
トランジスタ２２と２４の順方向バイアスをも防止す
る。
【００１６】入力バッファ／レベル変換器に使用された
本発明の実施例を図２に示す。これは標準ＥＣＬ信号を
入力しＢｉＣＭＯＳ信号へ変換する。Ｐチャンネルトラ
ンジスタ３２のソースはＶｃｃに接続され、ゲートはＰ
チャンネルトランジスタ３４のゲート及びドレインに接
続され、またドレインをＮチャンネルトランジスタ１６
のソース及びＮＰＮトランジスタのコレクタに接続され
ている。Ｐチャンネルトランジスタ３４のソースはＶｃ
ｃに接続され、またドレインはＮＰＮトランジスタ３６
のコレクタに接続されている。ＮＰＮトランジスタ３６
のエミッタは電流源３８に接続され、またベースは電流
源４０とダイオード４２のカソードに接続されている。
ＩＮ信号はＮＰＮトランジスタ４４のベースに接続さ
れ、このエミッタはダイオード４２のアノードとＮチャ
ンネルトランジスタ１２及び２０のゲートに接続されて
いる。ＮＰＮトランジスタ４４のコレクタはＶｃｃに接
続されている。ＮＰＮトランジスタ４６のコレクタはＶ
ｃｃに接続され、エミッタは電流源４８とＯＵＴ信号に
接続され、またベースはトランジスタ２２のコレクタ及
びＰチャンネルトランジスタ３２のドレインに接続され
ている。
【００１７】Ｐチャンネルトランジスタ５０のソースは
Ｖｃｃに接続され、ドレインはＮチャンネルトランジス
タ２０のソース及びＮＰＮトランジスタ２４のコレクタ
に接続されている。トランジスタ５０のゲートはＰチャ
ンネルトランジスタ５２のゲート及びドレインに接続さ
れている。Ｐチャンネルトランジスタ５２のソースはＶ
ｃｃに接続されている。Ｐチャンネルトランジスタ５２
のドレインもまたＮＰＮトランジスタ５４のコレクタに
接続されている。トランジスタ５４のエミッタは電流源
３８に接続され、またトランジスタ５４のベースは電流
源５６及びダイオード５８のカソードへ接続されてい
る。Ｖref 信号はＮＰＮトランジスタ６０のベースに接
続されている。ＮＰＮトランジスタ６０のエミッタはダ
イオード５８のアノード、トランジスタ１８のゲート及
びトランジスタ１６のゲートに接続されている。ＮＰＮ
トランジスタ６０のコレクタはＶｃｃに接続されてい
る。ＮＰＮトランジスタ６２のベースはＮＰＮトランジ
スタ２４のコレクタに接続され、コレクタはＶｃｃに接
続され、またエミッタは電流源６４に接続されている。
ＯＵＴ（バー）信号はトランジスタ６２のエミッタから
取り出されている。
【００１８】動作において、Ｐチャンネルトランジスタ
３２と３４はカレントミラーであるからＮＰＮトランジ
スタ２２のための能動負荷として動作する。トランジス
タ３６はＰＭＯＳトランジスタのためのプッシュプル負
荷として働く。同様に、Ｐチャンネルトランジスタ５０
と５２は、ＮＰＮトランジスタ５４と一緒に、ＮＰＮト
ランジスタ２４のための能動負荷として動作する。トラ
ンジスタ４６と６２は出力信号ＯＵＴとＯＵＴ（バー）
を駆動するためのエミッタ−フォロワである。トランジ
スタ４４と６０は入力バッファを提供するエミッタ−フ
ォロワトランジスタである。
【００１９】Ｖref 信号はＩＮ信号が高論理又は低論理
のどちらであるか決定するスレッショルドである。ＩＮ
信号がＶref 信号より高い場合、トランジスタ１２はト
ランジスタ１８より強く駆動し、その結果トランジスタ
２２のベースの電圧はトランジスタ２４のベースの電圧
より低くなる。結果として、トランジスタ２４のコレク
タの電圧はトランジスタ２２のコレクタの電圧より低
く、また、ＯＵＴ（バー）信号はＯＵＴ信号より低くな
る。典型的には、ＯＵＴ信号は、この例においては、約
５ボルトまたＯＵＴ（バー）信号は約零ボルトである。
【００２０】逆に、ＩＮ信号がＶref 信号より低い場
合、ＮＰＮトランジスタ２４のコレクタの電圧はトラン
ジスタ２２のコレクタの電圧より低くなる。従って、Ｏ
ＵＴ信号は約零ボルトまたＯＵＴ（バー）信号は約５ボ
ルトとなる。
【００２１】本発明の詳細を開示したものであるが、こ
れらは添付された特許請求の範囲によって規定される発
明の精神又は範囲から逸脱することなく各種変更、代用
及び改変することができるものと理解しなければならな
い。
【００２２】以上の説明に関して更に以下の項を開示す
る。
【００２３】（１） 第１と第２の入力信号に応答する
第１と第２の差動出力信号を発生する第１の差動増幅器
と；第１と第２の差動出力信号に応答する第３と第４の
差動出力信号を発生するため前記第１の差動増幅器に接
続された第２の差動増幅器とを含む差動増幅器。
【００２４】（２） 前記第１の差動増幅器はＭＯＳ差
動増幅器を含む項１の差動増幅器。
【００２５】（３） 前記第２の差動増幅器はバイポー
ラ差動増幅器を含む項２の差動増幅器。
【００２６】（４） 前記バイポーラ差動増幅器は前記
第１と第２の差動増幅信号によって駆動する第１と第２
のバイポーラトランジスタを含み、更に前記バイポーラ
トランジスタが順方向バイアスになることを防止する回
路を含む項３の差動増幅器。
【００２７】（５） 順方向バイアスを防止するための
前記回路は、入力信号に応答し駆動される第１と第２の
ＭＯＳトランジスタを含む項４の差動増幅器。
【００２８】（６） 前記ＭＯＳトランジスタはまた動
作においてＭＯＳ差動増幅器のための負荷として働くト
ランジスタである項５の差動増幅器。
【００２９】（７） 前記第２の差動増幅器は一対のバ
イポーラトランジスタを含み、各々バイポーラトランジ
スタはこれらのコレクタに接続された能動負荷を有する
項１の差動増幅器。
【００３０】（８） 前記各々の能動負荷は、カレント
ミラーを形成する一対のＰチャンネルトランジスタを含
む項７の差動増幅器。
【００３１】（９） 入力信号を論理レベルの第１の組
から論理レベルの第２の組に変換するための回路であっ
て、参照電圧を提供するための電圧源と；入力信号と、
入力信号と参照電圧間の差動電圧に応答する第１と第２
の差動出力を発生するため参照電圧とに接続された第１
の差動増幅器と；前記第１と第２の差動出力信号に応答
する第３と第４の差動出力信号を発生するため前記第１
の差動増幅器に接続された第２の差動増幅器とを含む回
路。
【００３２】（１０） 前記第１の差動増幅器はＭＯＳ
差動増幅器を含む項９の差動増幅器。
【００３３】（１１） 前記第２の差動増幅器はバイポ
ーラ差動増幅器を含む項１０の差動増幅器。
【００３４】（１２） 前記バイポーラ差動増幅器は前
記第１と第２の差動増幅信号によって駆動する第１と第
２のバイポーラトランジスタを含み、また更に前記バイ
ポーラトランジスタが順方向バイアスになることを防止
する回路を含む項１１の差動増幅器。
【００３５】（１３） 順方向バイアスを防止するため
の前記回路は、入力信号に応答し駆動される第１と第２
のＭＯＳトランジスタを含む項１２の差動増幅器。
【００３６】（１４） 前記ＭＯＳトランジスタはまた
動作においてＭＯＳ差動増幅器のための負荷として働く
トランジスタである項１３の差動増幅器。
【００３７】（１５） 前記第２の差動増幅器は一対の
バイポーラトランジスタを含み、各々バイポーラトラン
ジスタはこれらのコレクタに接続された能動負荷を有す
る項９の差動増幅器。
【００３８】（１６） 前記各々の能動負荷はカレント
ミラーを形成する一対のＰチャンネルトランジスタを含
む項１５の差動増幅器。
【００３９】（１７） ２つの入力信号間の電圧差を増
幅する方法であって：第１と第２の差動電圧信号を発生
するため第１の差動増幅器で入力信号間の電圧差を前段
増幅する段階と；前記第１と第２の差動信号の電圧差を
増幅し第３と第４の差動信号を発生する段階を含む電圧
増幅方法。
【００４０】（１８） 前記前段増幅段階が、ＭＯＳ差
動増幅器を使用する入力信号間の電圧差の前段増幅の段
階を含む項１７の増幅方法。
【００４１】（１９） 前記増幅段階が、バイポーラ差
動増幅器を使用した第１と第２の差動信号間の電圧差を
増幅する段階を含む項１７の増幅方法。
【００４２】（２０） バイポーラ差動増幅器を使用し
た前記増幅段階が、第１の差動信号によって第１のバイ
ポーラトランジスタを駆動する段階と第２の差動信号に
よって第２のバイポーラトランジスタを駆動する段階を
含む項１９の増幅方法。
【００４３】（２１） バイポーラ差動増幅器を使用し
た前記増幅方法が、更に各々バイポーラトランジスタの
ための能動負荷を提供する段階を含む項２０の増幅方
法。
【００４４】（２２） バイポーラトランジスタのコレ
クタ−ベース接合の順方向バイアスを防止するための段
階を更に含む項２０の増幅方法。
【００４５】（２３） 前記防止段階が、各々バイポー
ラトランジスタのベース電圧がコレクタ電圧より低いま
まであるようにベースとコレクタ間にＭＯＳトランジス
タを選択的に接続可能とする段階を含む項２２の防止方
法。
【００４６】（２４） ここで説明するこの発明の実施
例は、差動増幅器１０に関するものである。第１ １
２，１８と第２ ２２，２４からなる差動出力を提供す
るための増幅回路であり、差動増幅器のトランジスタの
順方向バイアスを防止する回路１６，２０を提供するこ
とができる。
【図面の簡単な説明】
【図１】本発明の差動増幅器を示した説明図である。
【図２】ＥＣＬからＢｉＣＭＯＳレベル変換に使用する
差動増幅器を示した説明図である。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１と第２の入力信号に応答して第１お
    よび第２の差分出力を発生する第１の差動増幅器であっ
    て、当該第１の差動増幅器は少なくとも第１および第２
    のＭＯＳトランジスタを備え、 前記第１の差動増幅器に接続されて、前記第１および第
    ２の差動出力信号に応答した第３および第４の差動出力
    信号を発生する第２の作動増幅器であって、当該第２の
    差動増幅器は少なくとも第３および第４のバイポーラト
    ランジスタを備え、 前記第１および第２の入力信号に応答して駆動される第
    ５および第６のトランジスタであって、当該第５および
    第６のトランジスタは前記第１の差動増幅器の負荷とし
    て作用する前記第１および第２のトランジスタに接続さ
    れ、前記第５のトランジスタは前記第３のトランジスタ
    に接続され、かつ前記第６のトランジスタは前記第４の
    トランジスタに接続されて、前記第２の差動増幅器への
    フィードバックを構成する、 ことを特徴とする差動増幅器。
  2. 【請求項２】 入力信号を論理レベルの第１の組から論
    理レベルの第２の組に変換する回路であって、 参照電圧を提供するための電圧源と、 前記入力信号と参照電圧とに接続されて、当該入力信号
    と参照電圧の電圧差分に応答する第１および第２差動出
    力信号を発生する第１の差動増幅器であって、当該第１
    の差動増幅器は少なくとも第１および第２のＭＯＳトラ
    ンジスタを含み、 前記第１の差動増幅器に接続されて前記第１および第２
    の差動出力信号に応答した第３および第４の差動出力信
    号を発生する第２の差動増幅器であって、当該第２の差
    動増幅器は少なくとも第３および第４のバイポーラトラ
    ンジスタを含み、 前記第１および第２の入力信号に応答して駆動される第
    ５および第６のトランジスタであって、当該第５および
    第６のトランジスタは前記第１および第２のトランジス
    タに接続されて前記第１差動増幅器の負荷として作動
    し、前記第５のトランジスタは前記第３のトランジスタ
    に接続されかつ前記第６のトランジスタは前記第４のト
    ランジスタに接続されて前記第２の差動増幅器に関する
    フィードバックを構成する、 ことを特徴とする回路。
  3. 【請求項３】 ２つの入力信号間の電圧差を増幅する方
    法であって、 前記入力信号間の電圧差を第１のＭＯＳ差動増幅器で前
    段増幅して第１および第２の差動信号を生成し、 前記第１および第２の差動信号の電圧差を第２のバイポ
    ーラ差動増幅器で増幅して第３および第４の差動信号を
    生成し、前記第２の差動増幅器はそれぞれ活性な負荷に
    接続された第１および第２のバイポーラトランジスタを
    備え、 前記第１および第２の差動増幅器に接続された活性負荷
    で、前記第２の差動増幅器にフィードバックを構成す
    る、 ことを含む方法。
JP11158391A 1990-05-16 1991-05-16 差動増幅器及び増幅方法 Expired - Fee Related JP3208149B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US524404 1983-08-18
US07/524,404 US5089789A (en) 1990-05-16 1990-05-16 Differential amplifier

Publications (2)

Publication Number Publication Date
JPH04230118A JPH04230118A (ja) 1992-08-19
JP3208149B2 true JP3208149B2 (ja) 2001-09-10

Family

ID=24089078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11158391A Expired - Fee Related JP3208149B2 (ja) 1990-05-16 1991-05-16 差動増幅器及び増幅方法

Country Status (2)

Country Link
US (1) US5089789A (ja)
JP (1) JP3208149B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1236879B (it) * 1989-11-22 1993-04-26 Sgs Thomson Microelectronics Circuito elettronico comparatore
JP2968826B2 (ja) * 1990-08-31 1999-11-02 富士通株式会社 カレントミラー型増幅回路及びその駆動方法
US5184087A (en) * 1991-03-30 1993-02-02 Goldstar Electron Co., Ltd. Transconductance amplifier using parasitic bipolar transistors to embody a constant voltage source
US5157350A (en) * 1991-10-31 1992-10-20 Harvey Rubens Analog multipliers
DE69223318T2 (de) * 1992-07-29 1998-03-19 St Microelectronics Srl RC-Filter für niedrige und sehr niedrige Frequenzanwendungen
US5298810A (en) * 1992-09-11 1994-03-29 Cypress Semiconductor Corporation BiCMOS CMOS/ECL data multiplexer
US5424660A (en) * 1993-06-15 1995-06-13 Texas Instruments Incorporated DECL logic gates which operate with a 3.3 volt supply or less
US5406220A (en) * 1993-11-01 1995-04-11 Motorola Inc. Pole/zero compensation in cascode amplifiers
DE4338873C1 (de) * 1993-11-13 1995-06-08 Fraunhofer Ges Forschung Vorrichtung zur Taktrückgewinnung
US5508643A (en) * 1994-11-16 1996-04-16 Intel Corporation Bitline level insensitive sense amplifier
US6384637B1 (en) 2000-06-06 2002-05-07 Rambus Differential amplifier with selectable hysteresis and buffered filter
US7099098B2 (en) * 2003-01-22 2006-08-29 Stmicroelectronics, Inc. Preamplifier circuit and method for a disk drive device
US7132857B2 (en) * 2003-05-14 2006-11-07 Semiconductor Components Industries, L.L.C. High speed receiver with wide input voltage range
JP2006311419A (ja) * 2005-05-02 2006-11-09 Nec Electronics Corp 信号出力回路
US7567125B2 (en) * 2007-05-15 2009-07-28 National Semiconductor Corporation Differential amplifier with multiple signal gains and wide dynamic range
KR100930400B1 (ko) 2007-08-13 2009-12-08 주식회사 하이닉스반도체 차동 증폭기 및 이를 이용한 입력 회로
US7626460B2 (en) * 2007-10-30 2009-12-01 Raytheon Company Low noise, low power and high bandwidth capacitive feedback trans-impedance amplifier with differential FET input and bipolar emitter follower feedback

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3399357A (en) * 1965-08-26 1968-08-27 Sperry Rand Corp Wideband transistor amplifier with output stage in the feedback loop
US3527961A (en) * 1967-06-29 1970-09-08 U S Research Corp Differential response analyzing circuit for controlling such quantities as vehicle speed
NL8002666A (nl) * 1980-05-09 1981-12-01 Philips Nv Operationele versterker.
GB2133946B (en) * 1983-01-14 1986-02-26 Itt Ind Ltd Memory output circuit
JPH07118642B2 (ja) * 1986-01-08 1995-12-18 株式会社東芝 レベル変換回路
JP2766264B2 (ja) * 1987-10-12 1998-06-18 株式会社東芝 差動増幅回路

Also Published As

Publication number Publication date
US5089789A (en) 1992-02-18
JPH04230118A (ja) 1992-08-19

Similar Documents

Publication Publication Date Title
JP3208149B2 (ja) 差動増幅器及び増幅方法
JP3435292B2 (ja) オペアンプ回路
US5786731A (en) Class AB complementary transistor output stage having large output swing and large output drive
US5304869A (en) BiCMOS digital amplifier
JPH0422050B2 (ja)
JPH0777346B2 (ja) 論理レベル変換回路
US4835489A (en) Single-ended, feed-forward gain stage
US6127891A (en) Low voltage class AB amplifier with gain boosting
US5015966A (en) Folded cascode amplifier
JP3425466B2 (ja) Ｃｍｏｓ増幅器及びその動作方法
US6326847B1 (en) High gain, high speed, rail-to-rail amplifier
US4839609A (en) Differential amplifier
JPH06150653A (ja) レベルシフト増幅回路
JP3256664B2 (ja) レベル変換回路
US5371421A (en) Low power BiMOS amplifier and ECL-CMOS level converter
US6114874A (en) Complementary MOS level translating apparatus and method
US6323683B1 (en) Low distortion logic level translator
JPH09502842A (ja) 差動電圧に比例した制御出力電流を有する電圧比較器
JPH09200004A (ja) レベル変換回路
US5552741A (en) High impedance common-emitter amplifier stage
KR950035090A (ko) 바이씨모스(BiCMOS)에미터 결합로직-씨모스 레벨변환기
JP3050255B2 (ja) Ｅｃｌ−ｃｍｏｓレベル変換回路
US6844781B1 (en) Dual differential-input amplifier having wide input range
US5343093A (en) Self referencing MOS to ECL level conversion circuit
JP2540928B2 (ja) 論理回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070706

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees