JP3206577B2 - Composite substrate type non-reciprocal circuit device and method of manufacturing the same - Google Patents

Composite substrate type non-reciprocal circuit device and method of manufacturing the same

Info

Publication number
JP3206577B2
JP3206577B2 JP346499A JP346499A JP3206577B2 JP 3206577 B2 JP3206577 B2 JP 3206577B2 JP 346499 A JP346499 A JP 346499A JP 346499 A JP346499 A JP 346499A JP 3206577 B2 JP3206577 B2 JP 3206577B2
Authority
JP
Japan
Prior art keywords
green sheet
composite substrate
hole
conductor layer
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP346499A
Other languages
Japanese (ja)
Other versions
JP2000201007A (en
Inventor
修 冥加
充 古谷
芳嗣 岡田
一洋 生稲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP346499A priority Critical patent/JP3206577B2/en
Publication of JP2000201007A publication Critical patent/JP2000201007A/en
Application granted granted Critical
Publication of JP3206577B2 publication Critical patent/JP3206577B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Non-Reversible Transmitting Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、複合基板型の非
可逆回路素子及びその製造方法に係り、特には、マイク
ロ波帯、ミリ波帯の高周波部品として用いて好適なサー
キュレータやアイソレータ等の複合基板型の非可逆回路
素子及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite substrate type non-reciprocal circuit device and a method of manufacturing the same. The present invention relates to a substrate type non-reciprocal circuit device and a method for manufacturing the same.

【0002】[0002]

【従来の技術】この種の非可逆回路素子としては、従来
から、特開昭61−288486号公報等に記載の複合
基板型サーキュレータが知られている。このサーキュレ
ータは、信号の伝送方向にはほとんど減衰がなく、逆方
向には減衰が大きくなるような特性を有しており、移動
通信機器や携帯電話等の送信回路部に採用されている。
同公報に記載のサーキュレータは、図17(d)に示す
ように、アルミナセラミック基板1にフェライト円板3
が埋め込まれ、その表面に回路パターン4の中心部4a
がフェライト円板3の中心にくるように回路パターン4
が形成されている。この複合基板型サーキュレータにお
いてはアルミナセラミックの誘電損失がフェライトのそ
れより小さいため、基板をフェライト材料のみで形成し
たものに比べて低損失であり、また、ミキサやアイソレ
ータ等を一体的に形成して集積化することができる、と
いう利点を有する。
2. Description of the Related Art As a non-reciprocal circuit device of this type, a composite substrate type circulator disclosed in Japanese Patent Application Laid-Open No. 61-288486 has been known. This circulator has such characteristics that there is almost no attenuation in the signal transmission direction and the attenuation is large in the reverse direction, and it is employed in transmission circuit units of mobile communication devices, mobile phones, and the like.
As shown in FIG. 17 (d), a circulator described in the publication discloses a ferrite disk 3
Is embedded, and the central portion 4a of the circuit pattern 4 is
Circuit pattern 4 so that
Are formed. In this composite substrate type circulator, the dielectric loss of alumina ceramic is smaller than that of ferrite, so that the loss is lower than that of a substrate made of only ferrite material, and a mixer and isolator are integrally formed. It has the advantage that it can be integrated.

【0003】このような複合基板型サーキュレータを作
成するため、まず、図17(a)に示すように、セラミ
ックのグリーンシート1aに貫通穴2をあけ、図17
(b)に示すように、この穴径よりわずかに小さい直径
を有する焼結済みのフェライト円板3を挿入した後、図
17(c)に示すように、グリーンシート1aを焼成し
て、フェライト/セラミック複合基板101を作成す
る。次いで、図17(d)に示すように、温度等の焼成
条件に基づいてグリーンシート1aの材料組成の公称の
収縮率から予め決めた寸法で設計し、作成した図示しな
い印刷マスクを使用し、金或いは銀系の導電ペーストを
用いて、この複合基板101の片面にフェライト円板3
の形に合わせて形成された回路パターン4の中央円形部
4aの中心とフェライト円板3の中心とが一致するよう
に回路パターン4を印刷し、焼き付けする。さらに、複
合基板101の他方の面にグランド導体層5を印刷し、
焼き付けする。この場合、部品の低価格化のために、一
つの大型グリーンシート上に多数の貫通穴を等間隔にあ
けて、各貫通穴にフェライト円板を挿入し、同一のグリ
ーンシートで多数のサーキュレータを作成するようにし
ている。
In order to produce such a composite substrate type circulator, first, as shown in FIG. 17A, a through hole 2 is formed in a ceramic green sheet 1a.
As shown in FIG. 17B, after inserting a sintered ferrite disk 3 having a diameter slightly smaller than the hole diameter, the green sheet 1a is fired as shown in FIG. / Create a ceramic composite substrate 101. Next, as shown in FIG. 17D, using a print mask (not shown) designed and designed based on the nominal shrinkage of the material composition of the green sheet 1a based on firing conditions such as temperature, A ferrite disk 3 is formed on one surface of the composite substrate 101 by using a gold or silver based conductive paste.
The circuit pattern 4 is printed and printed such that the center of the central circular portion 4a of the circuit pattern 4 formed in accordance with the shape of the above and the center of the ferrite disk 3 coincide. Further, the ground conductor layer 5 is printed on the other surface of the composite substrate 101,
Bake. In this case, in order to reduce the cost of parts, a large number of through holes are provided on one large green sheet at equal intervals, a ferrite disk is inserted into each through hole, and a large number of circulators are used with the same green sheet. I am trying to create it.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
複合基板型サーキュレータの製造方法では、焼成により
フェライト/セラミック複合基板101を作成した後、
回路パターン4を印刷し、焼き付けている。この場合、
前記の印刷マスクを使用して印刷すると、グリーンシー
トの製造ロット間や焼成ロット間の製造条件のばらつき
に起因する収縮率のばらつきに対応して、図18に示す
ように、回路パターンの中央円形部4aの中心がフェラ
イト円板3の中心位置から外れる場合がある。特に、大
型セラミックに多数個のサーキュレータを作ろうとする
ほど、このズレが大きくなり、フェライト円板から回路
パターンがはみ出して形成されるようになる。なお、非
可逆回路素子の一つとして、複合基板型アイソレータも
存在するが、複合基板型アイソレータは、複合基板型サ
ーキュレータと略同じ構造なので、複合基板型アイソレ
ータについても同様の問題が存在する。
However, in the conventional method of manufacturing a composite substrate type circulator, after the ferrite / ceramic composite substrate 101 is formed by firing,
The circuit pattern 4 is printed and printed. in this case,
When printing is performed using the above-described print mask, as shown in FIG. 18, the center of the circuit pattern corresponds to the variation in the shrinkage rate due to the variation in the manufacturing conditions between the manufacturing lots and the firing lots of the green sheets. The center of the portion 4a may deviate from the center position of the ferrite disk 3. In particular, the larger the number of circulators to be made in a large ceramic, the greater the deviation, and the circuit pattern protrudes from the ferrite disk. Note that there is a composite substrate type isolator as one of the non-reciprocal circuit elements. However, since the composite substrate type isolator has substantially the same structure as the composite substrate type circulator, there is a similar problem with the composite substrate type isolator.

【0005】この発明は、上述の事情に鑑みてなされた
もので、焼成によりフェライト/セラミック複合基板を
作成する時に基板の収縮率のバラツキによるフェライト
円板と回路パターンの位置ずれを抑制し、素子特性や信
頼度の向上を図ることができる複合基板型の非可逆回路
素子及びその製造方法を提供することを目的としてい
る。
The present invention has been made in view of the above circumstances, and suppresses the displacement of a ferrite disk and a circuit pattern due to a variation in shrinkage of a substrate when a ferrite / ceramic composite substrate is produced by firing. It is an object of the present invention to provide a composite substrate type non-reciprocal circuit device capable of improving characteristics and reliability and a method of manufacturing the same.

【0006】[0006]

【0007】[0007]

【0008】[0008]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、フェライト円板がセラミッ
ク板の第1の貫通穴に埋め込まれてなる複合基板と、前
記フェライト円板と隣接する部分を持つ回路パターンを
挟んで前記複合基板の一方の面に積層された第1のセラ
ミック層と、前記複合基板の他方の面側に形成されたグ
ランド導体層と、該グランド導体層と前記複合基板との
間に介在された第2のセラミック層とを有してなる複合
基板型の非可逆回路素子に係り、前記第2のセラミック
層には、前記フェライト円板の直径よりも小さい直径を
有し、前記フェライト円板に隣接する第2の貫通穴が形
成され、かつ、該第2の貫通穴に前記グランド導体層と
接触する埋込導体層が埋め込まれていることを特徴とし
ている。
According to a first aspect of the present invention, there is provided a composite substrate in which a ferrite disk is embedded in a first through hole of a ceramic plate; A first ceramic layer laminated on one surface of the composite substrate with a circuit pattern having a portion adjacent to the first substrate, a ground conductor layer formed on the other surface side of the composite substrate, And a second ceramic layer interposed between the composite ceramic substrate and the composite ceramic substrate, wherein the second ceramic layer has a diameter smaller than the diameter of the ferrite disk. A second through-hole having a small diameter and adjacent to the ferrite disk is formed, and a buried conductor layer in contact with the ground conductor layer is buried in the second through-hole. And

【0009】また、請求項2記載の発明は、請求項1記
載の複合基板型の非可逆回路素子に係り、前記回路パタ
ーンが前記フェライト円板と隣接する部分から前記複合
基板の端部の方に延びてその終端部に入出力端子が形成
され、該入出力端子の位置に対応する部分の前記第1の
セラミック層に入出力端子用穴が形成されており、該入
出力端子用穴内に前記入出力端子が露出していることを
特徴としている。
According to a second aspect of the present invention, there is provided the composite substrate type non-reciprocal circuit device according to the first aspect, wherein the circuit pattern extends from a portion adjacent to the ferrite disk to an end of the composite substrate. , An input / output terminal is formed at the end thereof, and a hole for the input / output terminal is formed in a portion of the first ceramic layer corresponding to the position of the input / output terminal. The input / output terminal is exposed.

【0010】請求項3記載の発明は、請求項1又は2記
載の複合基板型の非可逆回路素子に係り、前記回路パタ
ーンがインピーダンス調整用パターンを有し、かつ該イ
ンピーダンス調整用パターンの位置に対応する部分の前
記第1のセラミック層にインピーダンス調整用穴が形成
されており、前記インピーダンス調整用穴内に前記イン
ピーダンス調整用パターンが露出していることを特徴と
している。
According to a third aspect of the present invention, there is provided the composite substrate type non-reciprocal circuit device according to the first or second aspect, wherein the circuit pattern has an impedance adjustment pattern, and is provided at a position of the impedance adjustment pattern. An impedance adjustment hole is formed in a corresponding portion of the first ceramic layer, and the impedance adjustment pattern is exposed in the impedance adjustment hole.

【0011】また、請求項4記載の発明は、請求項1,
2又は3記載の複合基板型の非可逆回路素子に係り、前
記回路パターンが終端抵抗の接続箇所を有し、かつ、該
接続箇所の位置に対応する部分の前記第1のセラミック
層に終端抵抗接続用穴が形成されており、該穴内に前記
終端抵抗の接続箇所が露出していることを特徴としてい
る。
[0011] The invention according to claim 4 is based on claim 1,
4. The composite substrate type non-reciprocal circuit device according to 2 or 3, wherein the circuit pattern has a connection portion of a termination resistor, and a termination resistor is provided on a portion of the first ceramic layer corresponding to the location of the connection portion. A connection hole is formed, and a connection portion of the terminating resistor is exposed in the hole.

【0012】[0012]

【0013】[0013]

【0014】また、請求項5記載の発明は、フェライト
円板がセラミック板の第1の貫通穴に埋め込まれてなる
複合基板と、前記複合基板の一方の面に積層された第1
のセラミック層と、前記第1のセラミック層の複合基板
と反対側の表面に少なくともその一部が前記フェライト
円板の上方にくるように形成された回路パターンと、前
記複合基板の他方の面側に形成されたグランド導体層
と、該グランド導体層と前記複合基板との間に介在され
た第2のセラミック層とを有してなる複合基板型の非可
逆回路素子に係り、前記第2のセラミック層には、前記
フェライト円板の直径よりも小さい直径を有し、前記フ
ェライト円板に隣接する第2の貫通穴が形成され、か
つ、該第2の貫通穴に前記グランド導体層と接触する埋
込導体層が埋め込まれていることを特徴としている。
According to a fifth aspect of the present invention, there is provided a composite substrate in which a ferrite disk is embedded in a first through hole of a ceramic plate, and a first substrate laminated on one surface of the composite substrate.
A circuit pattern formed on the surface of the first ceramic layer opposite to the composite substrate so that at least a part thereof is located above the ferrite disk; and the other surface of the composite substrate A non-reciprocal circuit device of a composite substrate type comprising: a ground conductor layer formed on the substrate; and a second ceramic layer interposed between the ground conductor layer and the composite substrate. The ceramic layer has a diameter smaller than the diameter of the ferrite disk, a second through hole adjacent to the ferrite disk is formed, and the second through hole is in contact with the ground conductor layer. Embedded conductor layer is embedded.

【0015】請求項6記載の発明は、請求項5記載の複
合基板型の非可逆回路素子に係り、前記第1のセラミッ
ク層には前記フェライト円板の直径よりも小さい直径を
有し、前記フェライト円板に隣接する第3の貫通穴が形
成され、該第3の貫通穴に前記回路パターンと接触する
埋込導体層が埋め込まれていることを特徴としている。
According to a sixth aspect of the present invention, there is provided the composite substrate type non-reciprocal circuit device according to the fifth aspect, wherein the first ceramic layer has a diameter smaller than a diameter of the ferrite disk. A third through hole is formed adjacent to the ferrite disk, and a buried conductor layer that is in contact with the circuit pattern is buried in the third through hole.

【0016】請求項7記載の発明は、複合基板型の非可
逆回路素子の製造方法に係り、一方の表面に回路パター
ンが形成された板状の第1のグリーンシートを前記回路
パターンが上側又は下側に向くようにして置く工程と、
第1の貫通穴を備えた板状の第2のグリーンシートを、
少なくとも前記回路パターンの一部と前記第1の貫通穴
とが直接又は前記第1のグリーンシートを介して隣接す
るように前記第1のグリーンシートの上に積層する工程
と、前記積層された第1のグリーンシートと第2のグリ
ーンシートとをプレスする工程と、前記第1のグリーン
シート上に積層された前記第2のグリーンシートの第1
の貫通穴に焼結したフェライト円板をはめ込む工程と、
グランド導体層が一方の表面に形成され、前記フェライ
ト円板よりも小さい直径の第2の貫通穴に前記グランド
導体層と接触する埋込導体層が埋め込まれた板状の第3
のグリーンシートを、前記グランド導体層の形成面と反
対側の面が前記第2のグリーンシートに対面し、かつ前
記埋込導体層が前記フェライト円板上にくるように前記
第2のグリーンシート上に積層する工程と、前記積層さ
れた第1のグリーンシートと第2のグリーンシートと第
3のグリーンシートとをプレスする工程と、前記積層さ
れた第1のグリーンシートと第2のグリーンシートと第
3のグリーンシートとを焼成する工程とを有することを
特徴としている。
The invention according to claim 7 relates to a method of manufacturing a non-reciprocal circuit element of a composite substrate type, wherein a first green sheet having a circuit pattern formed on one surface is placed on the upper side of the circuit pattern. The process of placing it facing down,
A plate-shaped second green sheet having a first through hole is provided.
Stacking on the first green sheet such that at least a part of the circuit pattern and the first through hole are adjacent directly or via the first green sheet; and Pressing the first green sheet and the second green sheet, and the first green sheet laminated on the first green sheet.
Fitting a sintered ferrite disk into the through hole of
A plate-shaped third conductor having a ground conductor layer formed on one surface and having a buried conductor layer in contact with the ground conductor layer embedded in a second through hole having a diameter smaller than that of the ferrite disk.
The second green sheet so that the surface opposite to the surface on which the ground conductor layer is formed faces the second green sheet, and the buried conductor layer is on the ferrite disk. Laminating the first green sheet, the second green sheet, and the third green sheet, and laminating the first green sheet, the second green sheet, and the third green sheet; And firing the third green sheet.

【0017】また、請求項8記載の発明は、請求項7記
載の複合基板型の非可逆回路素子の製造方法に係り、前
記積層された第1のグリーンシートと第2のグリーンシ
ートとをプレスする工程、及び/又は、前記積層された
第1のグリーンシートと第2のグリーンシートと第3の
グリーンシートとをプレスする工程が、静水圧でプレス
する工程であることを特徴としている。
The invention according to claim 8 relates to a method for manufacturing a composite substrate type non-reciprocal circuit device according to claim 7, wherein the laminated first green sheet and second green sheet are pressed. And / or the step of pressing the stacked first green sheet, the second green sheet, and the third green sheet is a step of pressing with hydrostatic pressure.

【0018】[0018]

【作用】この発明の構成によれば、従来例の場合と異な
り、グリーンシートの状態で印刷用マスクを用いて回路
パターンを印刷しているため、グリーンシートの収縮率
を考慮することなく、回路パターンの印刷用マスクの寸
法設計を行うことができる。また、フェライト円板を埋
め込むべきグリーンシートと回路パターンを形成すべき
グリーンシートを別々にし、グリーンシートの状態で積
層してフェライト円板と回路パターンの位置あわせを行
い、この後、一体焼成することにしているため、フェラ
イト円板と回路パターンの位置ずれを防止することがで
きる。
According to the structure of the present invention, unlike the conventional example, the circuit pattern is printed using the printing mask in the state of the green sheet, so that the circuit pattern can be printed without considering the shrinkage of the green sheet. The dimensional design of the pattern printing mask can be performed. Separate the green sheet in which the ferrite disk is to be embedded and the green sheet in which the circuit pattern is to be formed. Laminate the green sheet and align the ferrite disk and the circuit pattern. Therefore, the misalignment between the ferrite disk and the circuit pattern can be prevented.

【0019】[0019]

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。 ◇第1の実施の形態 図1及び図2は、この発明の第1の実施の形態である複
合基板型サーキュレータ(以下、単に、サーキュレータ
ともいう)の概略構成を示す図であり、図1は、図2の
A−A線に沿う断面図、また、図2は、図1のB方向か
ら見た平面図である。この形態のサーキュレータは、図
1及び図2に示すように、中心周波数30GHzでの動
作に適した構成とされ、大きさ3mm□、厚さ約0.2
5mmのアルミナからなるセラミック板16に穿孔され
た第1の貫通穴に直径略1.7mmのフェライト円板1
8がはめ込まれることで構成されたフェライト/セラミ
ック複合基板102を有してなる。ここでは、フェライ
ト円板18の材料として飽和磁束密度5000ガウスを
有するNi−Zn系フェライトを用いている。フェライ
ト/セラミック複合基板102の一方の面には、回路パ
ターン103を挟んで厚さ0.03mmの第1のセラミ
ック層11が積層されている。
Embodiments of the present invention will be described below with reference to the drawings. First Embodiment FIGS. 1 and 2 are diagrams showing a schematic configuration of a composite substrate type circulator (hereinafter, also simply referred to as a circulator) according to a first embodiment of the present invention. 2 is a cross-sectional view taken along the line AA of FIG. 2, and FIG. 2 is a plan view seen from the direction B of FIG. As shown in FIGS. 1 and 2, this type of circulator has a configuration suitable for operation at a center frequency of 30 GHz, and has a size of 3 mm square and a thickness of about 0.2 mm.
A ferrite disk 1 having a diameter of approximately 1.7 mm is inserted into a first through hole formed in a ceramic plate 16 made of 5 mm alumina.
8 has a ferrite / ceramic composite substrate 102 formed by being fitted therein. Here, a Ni—Zn-based ferrite having a saturation magnetic flux density of 5000 Gauss is used as the material of the ferrite disk 18. On one surface of the ferrite / ceramic composite substrate 102, a first ceramic layer 11 having a thickness of 0.03 mm is laminated with the circuit pattern 103 interposed therebetween.

【0020】回路パターン103は、フェライト円板1
8の形に合わせて、金膜や銀膜によって成形され、フェ
ライト円板18と隣接する部分、すなわち、直径略1.
3mmの円形部13を有している。図2に示すように、
この円形部13から三方に、かつ放射状に幅略0.25
mmのマイクロストリップライン13a,13b,13
cが延びて基板の周辺部で終端している。この終端部
は、入出力端子14a,14b,14cとして使用され
る。各入出力端子14a,14b,14cの近辺には、
各入出力端子14a,14b,14cと分離して、オー
プンスタブ/調整ランド15a,15b,15cが設け
られている。
The circuit pattern 103 is a ferrite disk 1
8 and is formed of a gold film or a silver film, and a portion adjacent to the ferrite disk 18, that is, a diameter of approximately 1.
It has a circular portion 13 of 3 mm. As shown in FIG.
The width is approximately 0.25 in three directions from the circular portion 13 and radially.
mm strip lines 13a, 13b, 13
c extend and terminate at the periphery of the substrate. This terminal is used as input / output terminals 14a, 14b, 14c. In the vicinity of each of the input / output terminals 14a, 14b, 14c,
Open stub / adjustment lands 15a, 15b, 15c are provided separately from the input / output terminals 14a, 14b, 14c.

【0021】さらに、図2に示すように、入出力端子1
4a,14b,14cの位置に対応する部分の第1のセ
ラミック層11に入出力端子用穴12a,12b,12
cが形成されており、この入出力端子用穴12a,12
b,12c内に入出力端子14a,14b,14cが露
出している。この入出力端子用穴12a,12b,12
cを通して、金或いは銀リボン等によりこの回路パター
ン103と他の回路パターンとが接続可能になされてい
る。図3(a),(b)に入出力端子等14a,14
b,14cの配置例を示す。
Further, as shown in FIG.
In portions of the first ceramic layer 11 corresponding to the positions of 4a, 14b, and 14c, holes 12a, 12b, 12
c are formed, and the input / output terminal holes 12a, 12
The input / output terminals 14a, 14b, 14c are exposed in b, 12c. These input / output terminal holes 12a, 12b, 12
The circuit pattern 103 can be connected to another circuit pattern by gold or silver ribbon through c. 3 (a) and 3 (b) show input / output terminals 14a, 14
The arrangement example of b and 14c is shown.

【0022】また、図1に示すように、フェライト/セ
ラミック複合基板102の他方の面には、第2のセラミ
ック層19が積層され、複合基板102と反対側の第2
のセラミック層19の表面には、金膜や銀膜からなるグ
ランド導体層20が形成されている。このように、この
サーキュレータの形態によれば、フェライト/セラミッ
ク複合基板102と第1のセラミック層11の間に回路
パターン103、104が挟まれているので、回路パタ
ーン103、104の膜はがれを防止して性能や信頼性
の向上を図ることができる。
As shown in FIG. 1, a second ceramic layer 19 is laminated on the other surface of the ferrite / ceramic composite substrate 102, and a second ceramic layer 19 on the opposite side of the composite substrate 102 is formed.
On the surface of the ceramic layer 19, a ground conductor layer 20 made of a gold film or a silver film is formed. As described above, according to the form of the circulator, since the circuit patterns 103 and 104 are sandwiched between the ferrite / ceramic composite substrate 102 and the first ceramic layer 11, the film of the circuit patterns 103 and 104 is prevented from peeling. Thus, performance and reliability can be improved.

【0023】次に、図4乃至図7を参照して、上記複合
基板型サーキュレータの製造方法について説明する。図
4は、多数の複合基板を作成可能な大型グリーンシート
の平面図、図5及び図6は、複合基板型サーキュレータ
の製造方法を示す工程断面図であり、図7(a)は、回
路パターンが形成された第1のグリーンシートの構成を
示す平面図、また、図7(b)はフェライト/セラミッ
ク複合基板となる第2のグリーンシートの構成を示す平
面図である。ところで、フェライト/セラミック基板を
作成するときに、グリーンシートの貫通穴にフェライト
円板をはめ込むために、グリーンシートの貫通穴の直径
をフェライト直径より大きくする必要があるが、その場
合、グリーンシートの貫通穴にフェライトを挿入したと
きに貫通穴とフェライト円板の間にはわずかな隙間が生
じる。このようなグリーンシートの表面に導体ペースト
を用いて回路パターンを印刷し、積層して圧力を加える
と、回路パターンを構成する導体材料がその隙間に入り
込む。場合によっては、欠落した導体が他方のグリーン
シートの表面に形成された導体近傍まで侵入する虞があ
る。このような状態では、電気的インピーダンスが設計
値から外れて入力電流の反射が起こり、サーキュレータ
の機能を果たさなくなってしまう。従って、そのような
虞のない製造方法を採用する必要がある。
Next, with reference to FIGS. 4 to 7, a method of manufacturing the above-described composite substrate type circulator will be described. FIG. 4 is a plan view of a large green sheet capable of forming a large number of composite substrates, FIGS. 5 and 6 are process cross-sectional views showing a method of manufacturing a composite substrate type circulator, and FIG. FIG. 7B is a plan view showing the structure of a first green sheet on which a green sheet is formed, and FIG. 7B is a plan view showing the structure of a second green sheet serving as a ferrite / ceramic composite substrate. By the way, when making a ferrite / ceramic substrate, it is necessary to make the diameter of the through hole of the green sheet larger than the diameter of the ferrite in order to fit the ferrite disk into the through hole of the green sheet. When the ferrite is inserted into the through hole, a slight gap occurs between the through hole and the ferrite disk. When a circuit pattern is printed on the surface of such a green sheet using a conductive paste, and the circuit pattern is laminated and pressure is applied, the conductive material constituting the circuit pattern enters the gap. In some cases, the missing conductor may enter the vicinity of the conductor formed on the surface of the other green sheet. In such a state, the electrical impedance deviates from the design value and the input current is reflected, and the circulator does not function. Therefore, it is necessary to adopt a manufacturing method that does not have such a risk.

【0024】この形態の複合基板型サーキュレータ/ア
イソレータの製造方法においては、まず、図4に示すよ
うに、大型グリーンシート105を用意して多数の複合
基板を作成するのであるが、説明の都合上、サーキュレ
ータ1個分の小さなグリーンシートを対象にして説明す
る。まず、図5(a)に示すように、焼成後の厚さが
0.03mmとなり、大きさが3mm□となるような板
状の第1のグリーンシート12aを用意する。この場
合、図7(a)に示すように、入出力端子の位置に対応
する部分に入出力端子用穴12a,12b,12cを形
成しておく。
In the method of manufacturing a circulator / isolator according to this embodiment, first, as shown in FIG. 4, a large number of composite substrates are prepared by preparing a large green sheet 105, but for convenience of explanation. , A small green sheet for one circulator will be described. First, as shown in FIG. 5A, a plate-shaped first green sheet 12a having a thickness after firing of 0.03 mm and a size of 3 mm square is prepared. In this case, as shown in FIG. 7A, input / output terminal holes 12a, 12b, and 12c are formed in portions corresponding to the positions of the input / output terminals.

【0025】次いで、図5(a)に示すように、図示し
ない印刷マスクを使用し、金或いは銀系の導電ペースト
を用いて、第1のグリーンシート12aの一方の表面に
導体膜を印刷することにより、回路パターン103のう
ち、図7(a)に示す第1のグリーンシート12aの中
央部にフェライト円板と隣接する部分、すなわち、直径
略1.3mmの円形部13と、その円形部13から三方
に、かつ放射状に基板の周辺部に延びる幅略0.25m
mのマイクロストリップライン13a,13b,13c
とを形成する。マイクロストリップライン13a,13
b,13cのそれぞれの終端部が、対応する入出力端子
用穴12a,12b,12cに達することができるよう
にする。
Next, as shown in FIG. 5A, a conductive film is printed on one surface of the first green sheet 12a using a gold or silver based conductive paste using a printing mask (not shown). Accordingly, in the circuit pattern 103, a portion adjacent to the ferrite disk at the center of the first green sheet 12a shown in FIG. 7A, that is, the circular portion 13 having a diameter of approximately 1.3 mm, and the circular portion 13 Approximately 0.25 m wide from 13 to three sides and radially extending to the periphery of the substrate
m microstrip lines 13a, 13b, 13c
And are formed. Microstrip lines 13a, 13
b, 13c so as to be able to reach the corresponding input / output terminal holes 12a, 12b, 12c.

【0026】この場合、焼成前のグリーンシート11a
又は11b表面に直接回路パターン13,13a,13
b,13c又は13を形成しているので、印刷マスク
は、グリーンシート11a又は11bの収縮率をほとん
ど考慮しなくても良い。次に、図5(a)に示すよう
に、回路パターンの一部が形成された第1のグリーンシ
ート11aを回路パターンが上側に向くようにして、図
示しない積層治具にセットする。
In this case, the green sheet 11a before firing is used.
Or a circuit pattern 13, 13a, 13 directly on the surface of 11b.
Since b, 13c, or 13 is formed, the print mask does not need to consider the contraction rate of the green sheet 11a or 11b. Next, as shown in FIG. 5A, the first green sheet 11a on which a part of the circuit pattern is formed is set on a stacking jig (not shown) so that the circuit pattern faces upward.

【0027】次いで、図5(b)に示すように、第1の
貫通穴17と入出力端子14a,14b,14cとを備
えた板状の第2のグリーンシート16aを用意する。第
2のグリーンシート16aの大きさは、第1のグリーン
シート11aと略同じ大きさを有し、第1のグリーンシ
ート11a上に第2のグリーンシート16aを積層する
と、第1の貫通穴17と第1のグリーンシート11aの
回路パターンの円形部13とが重なるように、第1の貫
通穴17が穿設されている。また、第1のグリーンシー
ト11a上に第2のグリーンシート16aを積層したと
き、第1のグリーンシート11aのマイクロストリップ
ライン13a,13b,13cの各終端部と一部が重な
って接続するように、第2のグリーンシート16aに
は、入出力端子14a,14b,14cが形成されてい
る。次に、図5(c)に示すように、第2のグリーンシ
ート16aを第1のグリーンシート11aの上に積層す
る。このとき、マイクロストリップライン13a,13
b,13cの各終端部と入出力端子14a,14b,1
4cの先端部とが重なる。
Next, as shown in FIG. 5B, a plate-shaped second green sheet 16a having a first through hole 17 and input / output terminals 14a, 14b, 14c is prepared. The size of the second green sheet 16a is substantially the same as the size of the first green sheet 11a, and when the second green sheet 16a is laminated on the first green sheet 11a, the first through hole 17a is formed. A first through hole 17 is formed so that the circular portion 13 of the circuit pattern of the first green sheet 11a overlaps with the first green sheet 11a. Also, when the second green sheet 16a is laminated on the first green sheet 11a, the end portions of the microstrip lines 13a, 13b, 13c of the first green sheet 11a are partially overlapped and connected. On the second green sheet 16a, input / output terminals 14a, 14b, 14c are formed. Next, as shown in FIG. 5C, the second green sheet 16a is laminated on the first green sheet 11a. At this time, the microstrip lines 13a, 13
b, 13c and input / output terminals 14a, 14b, 1
4c overlaps the tip.

【0028】次いで、積層された第1のグリーンシート
11aと第2のグリーンシート16aとを静水圧を加え
て押圧する。このとき、マイクロストリップライン13
a,13b,13cの各終端部と入出力端子14a,1
4b,14cの先端部が相互につぶれて一体化し、低抵
抗接続が実現される。次に、図5(d)に示すように、
焼結したフェライト円板18を用意する。次いで、第1
のグリーンシート11a上に積層された第2のグリーン
シート16aの第1の貫通穴17にこの第1の貫通穴1
7よりも少し小さい直径を有する焼結したフェライト円
板18を埋め込む。
Next, the laminated first green sheet 11a and second green sheet 16a are pressed by applying hydrostatic pressure. At this time, the microstrip line 13
a, 13b, 13c and input / output terminals 14a, 1
The tips of 4b and 14c are crushed and integrated with each other, and a low-resistance connection is realized. Next, as shown in FIG.
A sintered ferrite disk 18 is prepared. Then the first
This first through hole 1 is inserted into the first through hole 17 of the second green sheet 16a laminated on the green sheet 11a of FIG.
Embed a sintered ferrite disk 18 having a diameter slightly smaller than 7.

【0029】次に、図6(a)に示すように、板状の第
3のグリーンシート19aを用意し、第3のグリーンシ
ート19aの一方の表面全面に例えば金或いは銀系の導
電ペーストを塗布し、グランド導体層20を形成する。
この後、図6(b)に示すように、この第3のグリーン
シート19aを、グランド導体層20の形成面と反対側
の面が第2のグリーンシート19aに対面するように第
2のグリーンシート19a上に積層する。次いで、積層
された第1のグリーンシート11aと第2のグリーンシ
ート16aと第3のグリーンシート19aとを静水圧を
加えて押圧する。次に、積層された第1のグリーンシー
ト11aと第2のグリーンシート16aと第3のグリー
ンシート19aとを所定の温度で焼成すると、複合基板
型サーキュレータが完成する。完成した複合基板型サー
キュレータを図2に示す。
Next, as shown in FIG. 6A, a plate-shaped third green sheet 19a is prepared, and a gold or silver-based conductive paste is applied to the entire surface of one surface of the third green sheet 19a. Then, the ground conductor layer 20 is formed.
Thereafter, as shown in FIG. 6B, the third green sheet 19a is placed on the second green sheet 19a such that the surface opposite to the surface on which the ground conductor layer 20 is formed faces the second green sheet 19a. It is laminated on the sheet 19a. Next, the stacked first green sheet 11a, second green sheet 16a, and third green sheet 19a are pressed by applying hydrostatic pressure. Next, when the laminated first green sheet 11a, second green sheet 16a, and third green sheet 19a are fired at a predetermined temperature, a composite substrate type circulator is completed. FIG. 2 shows the completed composite substrate type circulator.

【0030】このように、このサーキュレータの製造方
法では、焼成前の第1のグリーンシート11a又は11
b表面に印刷用マスクを用いて回路パターン13,13
a,13b,13c又は13を印刷し、第2のグリーン
シート16aにフェライト円板18をはめ込んだのち、
第1のグリーンシート11aと第2のグリーンシート1
6aとを積層することによりフェライト円板18と回路
パターンの円形部13の位置あわせを行っている。つま
り、この実施の形態によれば、従来例の場合と異なり、
グリーンシートの状態で印刷用マスクを用いて回路パタ
ーンを印刷しているため、グリーンシートの収縮率を考
慮することなく回路パターンの印刷用マスクの寸法設計
を行うことができる。
As described above, according to the circulator manufacturing method, the first green sheet 11a or 11
(b) Circuit patterns 13, 13 using a printing mask on the surface
After printing a, 13b, 13c or 13 and inserting the ferrite disk 18 into the second green sheet 16a,
First green sheet 11a and second green sheet 1
6a, the ferrite disk 18 and the circular portion 13 of the circuit pattern are aligned. That is, according to this embodiment, unlike the conventional example,
Since the circuit pattern is printed using the printing mask in the state of the green sheet, the dimension design of the circuit pattern printing mask can be performed without considering the shrinkage ratio of the green sheet.

【0031】また、フェライト円板18と回路パターン
13,13a,13b,13cとを別々のグリーンシー
ト11a,16aに形成し、グリーンシート11a,1
6aの状態で積層してフェライト円板18と回路パター
ンの円形部13の位置あわせを行い、その後焼成してい
る。したがって、焼成時に、積層されたグリーンシート
11a,16aをともに同じ焼成温度とすることは容易
なため、同じ材料組成のグリーンシートを用いれば、焼
成時に、積層されたグリーンシート11a,16aがと
もに同じ焼成温度となり、材料組成に基づいて同じよう
に収縮する。このため、図8に示すように、フェライト
円板18と回路パターン13,13a,13b,13c
の位置ずれを防止できる。それゆえ、平面加工研磨を省
略でき、サーキュレータを安価に実現できる。
The ferrite disk 18 and the circuit patterns 13, 13a, 13b, 13c are formed on separate green sheets 11a, 16a.
6a, the ferrite disk 18 and the circular portion 13 of the circuit pattern are aligned, and then fired. Therefore, it is easy to set the laminated green sheets 11a and 16a to the same firing temperature at the time of firing. Therefore, when the green sheets having the same material composition are used, the stacked green sheets 11a and 16a are the same at the time of firing. The firing temperature is reached, and the same shrinks based on the material composition. Therefore, as shown in FIG. 8, the ferrite disk 18 and the circuit patterns 13, 13a, 13b, 13c
Misalignment can be prevented. Therefore, planar processing polishing can be omitted, and the circulator can be realized at low cost.

【0032】また、できるだけ同じ組成のものを用いる
ようにすれば、焼成時のグリーンシートの収縮率のばら
つきが起こらないため、グリーンシートの組成範囲は限
定されない。これに対して、従来例の場合は、収縮率の
範囲が限られるため、組成範囲を限定する必要がある。
また、フェライト円板18の凹凸表面が露出するフェラ
イト/セラミック複合基板102の表面ではなくて、こ
のままで平坦な表面を形成しやすいセラミックのグリー
ンシート11a,16a,19a上に回路パターン等1
3,13a,13b,13cを印刷しているので、回路
パターン等13,13a,13b,13cの膜厚のばら
つきや膜はがれを防止できる。
If the same composition is used as much as possible, the shrinkage ratio of the green sheet during firing does not vary, so that the composition range of the green sheet is not limited. On the other hand, in the case of the conventional example, since the range of the shrinkage rate is limited, it is necessary to limit the composition range.
Also, instead of the surface of the ferrite / ceramic composite substrate 102 on which the uneven surface of the ferrite disk 18 is exposed, a circuit pattern 1 is formed on ceramic green sheets 11a, 16a, and 19a on which a flat surface is easily formed.
Since 3, 13a, 13b, and 13c are printed, variations in the film thickness of the circuit patterns 13, 13a, 13b, and 13c and film peeling can be prevented.

【0033】◇第2の実施の形態 図9は、この発明の第2の実施の形態である複合基板型
アイソレータ(以下、単に、アイソレータともいう)の
概略構成を示す平面図である。この形態のアイソレータ
が、上述の第1の実施の形態のサーキュレータと大きく
異なるところは、同サーキュレータでは、図2に示すよ
うに、マイクロストリップライン13a,13b,13
cの終端部は入出力端子14a,14b,14cとして
使用される構成となっているが、このアイソレータで
は、図9に示すように、マイクロストリップライン13
a,13b,13cの終端部のうち何れか2つが入出力
端子14a,14bとして使用され、残りの一つが終端
抵抗24の接続端子14cとして使用される構成となっ
ている点、及び、終端抵抗24の接続端子14cより端
部の方にさらにマイクロストリップライン13dが延
び、入力端子14dとして終端する構成となっている点
である。
Second Embodiment FIG. 9 is a plan view showing a schematic configuration of a composite substrate type isolator (hereinafter, simply referred to as an isolator) according to a second embodiment of the present invention. The difference between the isolator of this embodiment and the circulator of the first embodiment is that the circulator has microstrip lines 13a, 13b, 13b as shown in FIG.
c is used as input / output terminals 14a, 14b, and 14c. In this isolator, as shown in FIG.
a, 13b, and 13c are configured such that any two of them are used as input / output terminals 14a and 14b, and the other one is used as a connection terminal 14c of the terminating resistor 24; The microstrip line 13d extends further toward the end than the 24 connection terminals 14c, and terminates as the input terminal 14d.

【0034】これに伴い、このアイソレータでは、入出
力端子14cの代わりに入出力端子14dの位置に対応
する部分の第1のセラミック層11に入出力端子用穴1
2dが形成されており、この入出力端子用穴12d内に
入出力端子14d及び調整ランド15dが露出してい
る。また、マイクロストリップライン13cの終端部1
4cの位置に対応する箇所の第1のセラミック層11に
は、終端抵抗接続用穴23が設けられている。
Accordingly, in this isolator, instead of the input / output terminal 14c, the input / output terminal hole 1 is formed in the portion of the first ceramic layer 11 corresponding to the position of the input / output terminal 14d.
2d is formed, and the input / output terminal 14d and the adjustment land 15d are exposed in the input / output terminal hole 12d. In addition, the terminal 1 of the microstrip line 13c
In the first ceramic layer 11 at a position corresponding to the position 4c, a termination resistor connection hole 23 is provided.

【0035】また、アイソレータの回路パターン104
は、同図に示すように、インピーダンス調整用パターン
22a,22b,22cを有しており、インピーダンス
調整用パターン22a,22b,22cの位置に対応す
る箇所の第1のセラミック層11にインピーダンス調整
用穴21a,21b,21cが設けられている。これに
より、インピーダンス調整用穴21a,21b,21c
を通してインピーダンス調整用パターン22a,22
b,22cを外観し、インピーダンス調整用穴21a,
21b,21cを通して回路のインピーダンスを調整す
ることが可能となっている。なお、サーキュレータの回
路パターン103においても、同じ位置にインピーダン
ス調整用パターン22a,22b,22cを設けるよう
にしても良い。
The circuit pattern 104 of the isolator
Has impedance adjustment patterns 22a, 22b, and 22c as shown in the figure, and the first ceramic layer 11 at a position corresponding to the position of the impedance adjustment patterns 22a, 22b, and 22c has an impedance adjustment pattern. Holes 21a, 21b, 21c are provided. Thereby, the impedance adjusting holes 21a, 21b, 21c are formed.
Through the impedance adjustment patterns 22a, 22
b, 22c, and the impedance adjusting holes 21a,
The impedance of the circuit can be adjusted through 21b and 21c. In the circuit pattern 103 of the circulator, the impedance adjustment patterns 22a, 22b, and 22c may be provided at the same positions.

【0036】上記以外の点では、このアイソレータの構
成は、図2に示すサーキュレータのそれと略同様である
ので、図9において、図2の構成部分と同一の各部には
同一の符号を付して、その説明を省略する。上記構成の
アイソレータを製造する際には、第1のグリーンシート
11bには、予め、図10(a)に示すように、回路パ
ターンのうち、フェライト円板と隣接する円形部13の
部分だけを形成しておき、さらに、入出力端子の位置に
対応する部分に入出力端子用穴12a,12b,12d
を形成する他、終端抵抗接続用穴23及びインピーダン
ス調整用穴21a,21b,21cを形成しておく。第
2のグリーンシート16bには、同図(b)に示すよう
に、第1の貫通穴17と、マイクロストリップライン1
3a,13b,13cと、その各終端部の先まで延びる
入出力端子14a,14b,14cを予め形成してお
く。この場合において、マイクロストリップライン13
a,13b,13cは、第2のグリーンシート16bを
第1のグリーンシート11bの上に積層したときに、第
1のグリーンシート11bの円形部13と第2のグリー
ンシート16bのマイクロストリップライン13a,1
3b,13cの先端部がそれぞれ重なるように配置して
おく。
In other respects, the structure of this isolator is substantially the same as that of the circulator shown in FIG. 2, and therefore, in FIG. 9, the same parts as those in FIG. , The description of which is omitted. When the isolator having the above configuration is manufactured, the first green sheet 11b is previously provided with only the circular portion 13 of the circuit pattern adjacent to the ferrite disk, as shown in FIG. The input / output terminal holes 12a, 12b, 12d are formed in portions corresponding to the positions of the input / output terminals.
In addition to the above, a hole 23 for terminating resistance connection and holes 21a, 21b, 21c for impedance adjustment are formed in advance. As shown in FIG. 2B, the second green sheet 16b has a first through hole 17 and a microstrip line 1 formed therein.
3a, 13b, and 13c, and input / output terminals 14a, 14b, and 14c that extend to the end of each terminal are formed in advance. In this case, the microstrip line 13
When the second green sheet 16b is laminated on the first green sheet 11b, the circular portion 13 of the first green sheet 11b and the microstrip line 13a of the second green sheet 16b , 1
The tips of 3b and 13c are arranged so as to overlap each other.

【0037】このようにしておけば、第1のグリーンシ
ート11bと、第2のグリーンシート16bとを押圧積
層する際、円形部13と、マイクロストリップライン1
3a,13b,13cの各先端部とが、相互につぶれて
一体化するので、低抵抗接続を実現できる。上記以外の
製造手順は、上述の第1の実施の形態で述べたサーキュ
レータの製造手順と略同様である。このように、この形
態によれば、上述した第1の実施の形態と略同様の効果
を得ることができる。
In this manner, when the first green sheet 11b and the second green sheet 16b are pressed and laminated, the circular portion 13 and the microstrip line 1
Since the tip portions 3a, 13b, and 13c are crushed and integrated with each other, a low-resistance connection can be realized. The other manufacturing procedures are substantially the same as the circulator manufacturing procedure described in the first embodiment. As described above, according to this embodiment, substantially the same effects as those of the above-described first embodiment can be obtained.

【0038】◇第3の実施の形態 図11は、この発明の第3の実施の形態である複合基板
型サーキュレータについて示す平面図、また、図12
は、同サーキュレータの製造方法を説明するための説明
用断面図である。この形態のサーキュレータが、上記第
1の実施の形態と大きく異なるところは、図11に示す
ように、第2のセラミック層25に第2の貫通穴26を
設け、グランド導体層20と接触させて埋込導体層27
を埋め込み、積層したときに埋込導体層27とフェライ
ト円板18とが直接隣接するようにしている点である。
こうすると、挿入損失が抑えられので、フェライト円板
18の特性を充分に活かすことができる。次に、図12
を参照して、この形態のサーキュレータの製造方法につ
いて説明する。まず、図5(a)乃至(e)と同様の工
程を経て、第1のグリーンシート11a上に積層された
第2のグリーンシート16aの第1の貫通穴17に焼結
したフェライト円板18をはめ込む。次に、図12
(a)に示すように、板状の第3のグリーンシート25
aを用意し、フェライト円板18よりも小さい直径の第
2の貫通穴26を形成する。次いで、図12(b)に示
すように、第3のグリーンシート25aの一方の表面に
導体ペースト28を塗布し、第2の貫通穴26に導体ペ
ースト28を埋め込む。
Third Embodiment FIG. 11 is a plan view showing a composite substrate type circulator according to a third embodiment of the present invention.
FIG. 4 is an explanatory cross-sectional view for explaining a method of manufacturing the circulator. The difference between the circulator of this embodiment and the first embodiment is that, as shown in FIG. 11, a second through-hole 26 is provided in the second ceramic Embedded conductor layer 27
Is embedded so that the buried conductor layer 27 and the ferrite disk 18 are directly adjacent to each other when they are stacked.
In this case, since the insertion loss is suppressed, the characteristics of the ferrite disk 18 can be fully utilized. Next, FIG.
, A method of manufacturing the circulator of this embodiment will be described. First, the ferrite disk 18 sintered in the first through hole 17 of the second green sheet 16a laminated on the first green sheet 11a through the same steps as those shown in FIGS. Inset. Next, FIG.
As shown in (a), a plate-like third green sheet 25
a is prepared, and a second through hole 26 having a diameter smaller than that of the ferrite disk 18 is formed. Next, as shown in FIG. 12B, a conductive paste 28 is applied to one surface of the third green sheet 25a, and the conductive paste 28 is embedded in the second through holes 26.

【0039】続いて、導体ペースト28の塗布面と反対
側の面が第1のグリーンシート11a上に積層された第
2のグリーンシート16aに対面し、かつ第2の貫通穴
26がフェライト円板18上にくるように第3のグリー
ンシート25aを第2のグリーンシート16a上に積層
する。次いで、積層された第1のグリーンシート11a
と、第2のグリーンシート16aと、第3のグリーンシ
ート25aとを静水圧により押圧する。次に、図12
(c)に示すように、積層された第1のグリーンシート
11aと、第2のグリーンシート16aと、第3のグリ
ーンシート25aとを焼成する。第2の貫通穴26内の
導体ペースト28が埋込導体層27となり、セラミック
層25上の導体ペースト28が埋込導体層27と接触す
るグランド導体層20となる。以上により、複合基板型
サーキュレータが完成する。
Subsequently, the surface opposite to the surface on which the conductive paste 28 is applied faces the second green sheet 16a laminated on the first green sheet 11a, and the second through hole 26 is formed of a ferrite disk. The third green sheet 25a is laminated on the second green sheet 16a so as to be on the second green sheet 16a. Next, the laminated first green sheet 11a
Then, the second green sheet 16a and the third green sheet 25a are pressed by hydrostatic pressure. Next, FIG.
As shown in (c), the laminated first green sheet 11a, second green sheet 16a, and third green sheet 25a are fired. The conductor paste 28 in the second through hole 26 becomes the buried conductor layer 27, and the conductor paste 28 on the ceramic layer 25 becomes the ground conductor layer 20 in contact with the buried conductor layer 27. Thus, the composite substrate type circulator is completed.

【0040】このように、この形態のサーキュレータの
製造方法によれば、上記した第1の実施の形態で述べた
と略同様の効果を得ることができる。なお、図9に示す
回路パターン104を用いることにより、この形態のサ
ーキュレータと基本構造が略同一のアイソレータを作成
できる。
As described above, according to the circulator manufacturing method of this embodiment, substantially the same effects as those described in the first embodiment can be obtained. By using the circuit pattern 104 shown in FIG. 9, an isolator having the same basic structure as the circulator of this embodiment can be formed.

【0041】◇第4の実施の形態 図13及び図15は、この発明の第4の実施の形態だあ
る複合基板型アイソレータ(以下、単に、アイソレータ
ともいう)の概略構成を示す図で、具体的には、図13
は、図15のC−C線に沿う断面図、図15は、図13
のD方向から見た平面図、また、図16(a)は、同ア
イソレータの製造に用いられる第1のセラミック基板の
構成を示す平面図、また、同(b)は、同じく第2のセ
ラミック基板の構成を示す平面図である。この形態のア
イソレータが、第2の実施の形態のアイソレータと大き
く異なるところは、図13及び図15に示すように、複
合基板16と反対側の第1のセラミック層29の表面に
回路パターン104を形成するようにした点である。こ
の場合、第1のセラミック層29を介して、フェライト
円板18上に回路パターンの円形部13がくるようにす
る。
Fourth Embodiment FIGS. 13 and 15 are diagrams showing a schematic configuration of a composite substrate type isolator (hereinafter, simply referred to as an isolator) according to a fourth embodiment of the present invention. Specifically, FIG.
Is a cross-sectional view taken along line CC of FIG. 15, and FIG.
16A is a plan view showing a configuration of a first ceramic substrate used for manufacturing the isolator, and FIG. 16B is a plan view showing a configuration of a second ceramic substrate. FIG. 3 is a plan view illustrating a configuration of a substrate. The isolator of this embodiment differs greatly from the isolator of the second embodiment in that a circuit pattern 104 is formed on the surface of the first ceramic layer 29 opposite to the composite substrate 16 as shown in FIGS. The point is that it is formed. In this case, the circular portion 13 of the circuit pattern is formed on the ferrite disk 18 via the first ceramic layer 29.

【0042】この形態のアイソレータの製造方法では、
図16(a)に示すように、全ての回路パターン104
を第1のグリーンシート29aに形成する点、図16
(b)に示すように、第2のグリーンシート16aに第
1の貫通穴17のみを形成する点、及び回路パターン1
04が複合基板となる第2のグリーンシート16aと反
対側に向くように第2のグリーンシート16aと第1の
グリーンシート29aを積層する点を除いて、第1の実
施の形態と略同様な工程を経る。すなわち、回路パター
ン104を印刷した第1のグリーンシート29a→複合
基板となる第2のグリーンシート16a→静水圧プレス
→第2のグリーンシート16aへのフェライト円板18
のはめ込み→グランド導体層20を印刷した第3のグリ
ーンシート→静水圧プレスという積層手順に従ってアイ
ソレータを作成する。なお、サーキュレータは、全ての
回路パターン103を第1のグリーンシート29aに形
成する以外、上記と略同様にして作成することができ
る。
In the manufacturing method of the isolator of this embodiment,
As shown in FIG. 16A, all the circuit patterns 104
Is formed on the first green sheet 29a, FIG.
As shown in (b), the point that only the first through hole 17 is formed in the second green sheet 16a, and the circuit pattern 1
The second embodiment is substantially the same as the first embodiment except that the second green sheet 16a and the first green sheet 29a are laminated so that the substrate 04 faces the opposite side to the second green sheet 16a serving as the composite substrate. Go through the process. That is, the first green sheet 29a on which the circuit pattern 104 is printed → the second green sheet 16a to be a composite substrate → hydrostatic pressing → the ferrite disk 18 on the second green sheet 16a
The isolator is formed according to a stacking procedure of fitting, a third green sheet on which the ground conductor layer 20 is printed, and a hydrostatic press. The circulator can be formed in substantially the same manner as described above, except that all the circuit patterns 103 are formed on the first green sheet 29a.

【0043】このように、この形態のアイソレータによ
れば、フェライト/セラミック複合基板16と反対側の
第1のセラミック層29の表面に回路パターン104又
は103が形成されているので、材料そのものの性質上
表面が凹凸しているフェライト円板18表面上に回路パ
ターン104又は103を形成しなくても良いので、表
面の凹凸に起因する回路パターン104又は103の膜
厚のばらつき等を防止して性能の向上を図ることができ
る。
As described above, according to the isolator of this embodiment, since the circuit pattern 104 or 103 is formed on the surface of the first ceramic layer 29 opposite to the ferrite / ceramic composite substrate 16, the properties of the material itself Since it is not necessary to form the circuit pattern 104 or 103 on the surface of the ferrite disk 18 having an uneven upper surface, it is possible to prevent variations in the film thickness of the circuit pattern 104 or 103 due to the surface unevenness and to improve the performance. Can be improved.

【0044】◇第5の実施の形態 図14は、この発明の第5の実施の形態であるアイソレ
ータの概略構成を示す断面図である。この形態のアイソ
レータでは、同図に示すように、複合基板16と反対側
の第2のセラミック層19の表面にグランド導体層20
が形成されている点、及び第2のセラミック層19に第
2の貫通穴26が形成されてグランド導体層20と接触
する埋込導体27が埋め込まれている点は第2の実施の
形態と略同様であるが、複合基板16と反対側の第1の
セラミック層30の表面に回路パターン104が形成さ
れている点、及び第1のセラミック層30に第3の貫通
穴31が形成されて回路パターン104と接触する埋込
導体32が埋め込まれている点が第2の実施の形態と大
きく異なっている。この場合、積層したときに各埋込導
体32,27がフェライト円板18と隣接させて、挿入
損失を極力抑えるようにする。
Fifth Embodiment FIG. 14 is a sectional view showing a schematic configuration of an isolator according to a fifth embodiment of the present invention. In the isolator of this embodiment, as shown in the figure, a ground conductor layer 20 is formed on the surface of the second ceramic layer 19 opposite to the composite substrate 16.
The second embodiment is different from the second embodiment in that the second through hole 26 is formed in the second ceramic layer 19 and the buried conductor 27 that comes into contact with the ground conductor layer 20 is buried. It is substantially the same, except that the circuit pattern 104 is formed on the surface of the first ceramic layer 30 opposite to the composite substrate 16 and the third through hole 31 is formed in the first ceramic layer 30. The difference from the second embodiment is that the embedded conductor 32 that is in contact with the circuit pattern 104 is embedded. In this case, the buried conductors 32 and 27 are adjacent to the ferrite disk 18 when they are stacked, so that insertion loss is suppressed as much as possible.

【0045】また、この形態のアイソレータの製造方法
では、全ての回路パターン104が形成されている図1
6(a)に示す第1のグリーンシート30aを回路パタ
ーン104を複合基板となる第2のグリーンシート16
aと反対側に向けて積層する点、図16(b)に示すよ
うに第2のグリーンシート16aに第1の貫通穴17の
みを形成する点、及び第1のグリーンシート30aの回
路パターン104の円形部13の位置に第3の貫通穴3
1を形成する点を除いて、第2の実施の形態と同様の工
程を経て作成される。すなわち、回路パターン104を
印刷した第1のグリーンシート30a→複合基板となる
第2のグリーンシート16a→静水圧プレス→第2のグ
リーンシート16aへのフェライト円板18のはめ込み
→グランド導体層20を印刷した第3のグリーンシート
→静水圧プレスという積層手順に従って複合基板型アイ
ソレータを作成する。このように、この形態のアイソレ
ータによれば、上述の第4の実施の形態で述べたと略同
様の効果を得ることができる。
In the method of manufacturing an isolator of this embodiment, all the circuit patterns 104 are formed as shown in FIG.
The first green sheet 30a shown in FIG. 6A is replaced with the circuit pattern 104 by the second green sheet 16 serving as a composite substrate.
16A, the point that only the first through hole 17 is formed in the second green sheet 16a as shown in FIG. 16B, and the circuit pattern 104 of the first green sheet 30a. In the position of the circular portion 13 of the third through hole 3
1 is formed through the same steps as in the second embodiment, except that the step 1 is formed. That is, the first green sheet 30a on which the circuit pattern 104 is printed → the second green sheet 16a to be a composite substrate → hydrostatic pressing → the fitting of the ferrite disk 18 into the second green sheet 16a → the ground conductor layer 20 A composite substrate type isolator is prepared according to a lamination procedure of a printed third green sheet → a hydrostatic press. Thus, according to the isolator of this embodiment, substantially the same effects as described in the fourth embodiment can be obtained.

【0046】◇比較実験 次に、上記した第2乃至第5の実施の形態に従って、そ
れぞれ、図9、図11、図13及び図14に示す構成の
アイソレータを作成し、アイソレータ特性を測定した。
ただし、図11において、回路パターンとして、図9に
示すアイソレータの回路パターン104を用いた。N
o.1乃至No.6の6種類の試料を作成し、これらの
各々の試料を500個用意した。No.1乃至No.6
の試料のうち、No.1乃至No.4の試料はそれぞれ
図9、図11、図13及び図14に示す構成を有し、第
2乃至第5の実施の形態の積層手順により作成したもの
である。すなわち、回路パターンを印刷した第1のグリ
ーンシート→複合基板となる第2のグリーンシート→静
水圧プレス→第2のグリーンシートへのフェライト円板
のはめ込み→グランド導体層を印刷した第3のグリーン
シート→静水圧プレスという積層手順に従って作成し
た。なお、No.1乃至No.6の試料のうち、No.
5及びNo.6は比較試料である。No.5及びNo.
6は、各々図9及び図11の構成を有する。ただし、図
11において、回路パターンとして図9に示すアイソレ
ータの回路パターン104を用いた。そして、上記実施
の形態とは逆の積層手順で積層したものである。すなわ
ち、グランド導体層を印刷した第3のグリーンシート→
複合基板となる第2のグリーンシート→静水圧プレス→
第2のグリーンシートへのフェライト円板のはめ込み→
回路パターンを印刷した第1のグリーンシート→静水圧
プレスという積層手順に従って作成した。
<Comparative Experiment> Next, isolators having the configurations shown in FIGS. 9, 11, 13 and 14 were prepared according to the second to fifth embodiments, respectively, and the isolator characteristics were measured.
However, in FIG. 11, the circuit pattern 104 of the isolator shown in FIG. 9 was used as the circuit pattern. N
o. 1 to No. Six types of six samples were prepared, and 500 samples of each of these were prepared. No. 1 to No. 6
Of the samples of No. 1 to No. Sample No. 4 has the configuration shown in FIGS. 9, 11, 13 and 14, respectively, and was prepared by the lamination procedure of the second to fifth embodiments. That is, a first green sheet on which a circuit pattern is printed → a second green sheet serving as a composite substrate → a hydrostatic press → fitting of a ferrite disk into the second green sheet → a third green printed with a ground conductor layer Sheets were prepared according to a lamination procedure of hydrostatic pressing. In addition, No. 1 to No. No. 6 among the samples No. 6
5 and No. 5 6 is a comparative sample. No. 5 and No. 5
6 has the configuration of FIGS. 9 and 11, respectively. However, in FIG. 11, the circuit pattern 104 of the isolator shown in FIG. 9 was used as the circuit pattern. And it laminate | stacked by the lamination | stacking procedure reverse to the said embodiment. That is, the third green sheet printed with the ground conductor layer →
The second green sheet to be a composite substrate → Hydrostatic press →
Insert ferrite disk into second green sheet →
It was prepared according to a lamination procedure of a first green sheet on which a circuit pattern was printed → hydrostatic pressing.

【0047】測定は、直径1.8mm、高さ4mmの最
大BH積28MGOeの永久磁石(図示しない)を回路
パターンの円形部上方に100μm程度のギャップを設
けて配置し、図9に示すように、マイクロストリップラ
インの終端抵抗接続部を50Ωのチップ抵抗(終端抵
抗)24で終端して行った。動作周波数及び挿入損失の
平均値を表1に示す。
In the measurement, a permanent magnet (not shown) having a maximum BH product of 28 MGOe having a diameter of 1.8 mm and a height of 4 mm was arranged with a gap of about 100 μm above the circular portion of the circuit pattern, and as shown in FIG. The termination of the microstrip line was terminated with a 50Ω chip resistor (termination resistor) 24. Table 1 shows the average values of the operating frequency and the insertion loss.

【0048】[0048]

【表1】 [Table 1]

【0049】以上、この発明の実施の形態を図面により
詳述してきたが、具体的な構成はこの実施の形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計変更等があってもこの発明に含まれる。例えば、上
記実施の形態では、セラミック板及びセラミック層の材
料としてアルミナを用いているが、他の種類のセラミッ
クを用いても良い。また、回路パターンやグランド導体
層の材料として、金系又は銀系の導電膜を用いている
が、他の種類の導電膜を用いても良い。さらに、回路パ
ターンやグランド導体層の形成方法として導電ペースト
を印刷する方法を用いているが、蒸着等他の方法を用い
ても良い。また、インピーダンス調整用開口部や終端抵
抗接続用穴を第1のセラミック層に形成しているが、第
2のセラミック層及び複合基板に形成しても良い。さら
に、グリーンシートを押圧する際に、静水圧を加えてい
るが、グリーンシートの上下から圧力を加えても良い。
Although the embodiments of the present invention have been described in detail with reference to the drawings, the specific configuration is not limited to the embodiments, and there may be design changes within the scope of the present invention. Even this is included in the present invention. For example, in the above embodiment, alumina is used as the material of the ceramic plate and the ceramic layer, but other types of ceramics may be used. Further, a gold-based or silver-based conductive film is used as a material of the circuit pattern and the ground conductor layer, but another type of conductive film may be used. Further, a method of printing a conductive paste is used as a method of forming a circuit pattern and a ground conductor layer, but other methods such as vapor deposition may be used. Although the opening for impedance adjustment and the hole for connecting the terminating resistor are formed in the first ceramic layer, they may be formed in the second ceramic layer and the composite substrate. Furthermore, when pressing the green sheet, the hydrostatic pressure is applied, but pressure may be applied from above and below the green sheet.

【0050】[0050]

【発明の効果】以上説明したように、この発明の形態に
よれば、グリーンシートの状態で印刷用マスクを用いて
回路パターンを印刷しているため、グリーンシートの収
縮率を考慮することなく、回路パターンの印刷用マスク
の寸法設計を行うことができる。また、フェライト円板
と回路パターンとを別々のグリーンシートに形成し、グ
リーンシートの状態で積層してフェライト円板と回路パ
ターンの位置あわせを行い、その後焼成しているので、
焼成時に、積層されたグリーンシートがともに同じ焼成
温度となり、材料組成に基づいて同じように収縮し、こ
れにより、フェライト円板と回路パターンの位置ずれを
防止することができる。
As described above, according to the embodiment of the present invention, since the circuit pattern is printed using the printing mask in the state of the green sheet, the shrinkage ratio of the green sheet is not taken into consideration. The dimension of the circuit pattern printing mask can be designed. Also, since the ferrite disk and circuit pattern are formed on separate green sheets, laminated in the state of the green sheet, the ferrite disk and the circuit pattern are aligned, and then fired,
At the time of firing, both the laminated green sheets have the same firing temperature and shrink in the same manner based on the material composition, thereby preventing the misalignment between the ferrite disk and the circuit pattern.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施の形態であるサーキュレ
ータの概略構成を示す断面図である。
FIG. 1 is a sectional view showing a schematic configuration of a circulator according to a first embodiment of the present invention.

【図2】図1のB方向からみた同サーキュレータの構成
を示す平面図である。
FIG. 2 is a plan view showing the configuration of the circulator as viewed from a direction B in FIG.

【図3】同サーキュレータの入出力端子の配置を示す平
面図である。
FIG. 3 is a plan view showing an arrangement of input / output terminals of the circulator.

【図4】同サーキュレータの製造方法を説明するための
図、大型グリーンシートの構成を示す平面図である。
FIG. 4 is a view for explaining a method of manufacturing the circulator, and is a plan view showing a configuration of a large green sheet.

【図5】同サーキュレータの製造方法を説明するための
説明用断面図である。
FIG. 5 is an explanatory cross-sectional view for explaining a method of manufacturing the circulator.

【図6】同サーキュレータの製造方法を説明するための
説明用断面図である。
FIG. 6 is an explanatory cross-sectional view for explaining a method of manufacturing the circulator.

【図7】(a)は、同サーキュレータの製造に用いられ
る第1のセラミック基板の構成を示す平面図、(b)は
同じく第2のセラミック基板の構成を示す平面図であ
る。
FIG. 7A is a plan view showing a configuration of a first ceramic substrate used for manufacturing the circulator, and FIG. 7B is a plan view showing a configuration of a second ceramic substrate.

【図8】同製造方法により作成された、パターンの位置
ずれがほとんど起きていないサーキュレータの平面図で
ある。
FIG. 8 is a plan view of a circulator produced by the same manufacturing method, in which pattern displacement hardly occurs.

【図9】この発明の第2の実施の形態であるアイソレー
タの概略構成を示す平面図である。
FIG. 9 is a plan view showing a schematic configuration of an isolator according to a second embodiment of the present invention.

【図10】(a)は、同アイソレータの製造方法に用い
られる第1のセラミック基板の構成を示す平面図、ま
た、(b)は同じく第2のセラミック基板の構成を示す
平面図である。
FIG. 10A is a plan view showing a configuration of a first ceramic substrate used in a method for manufacturing the isolator, and FIG. 10B is a plan view showing a configuration of a second ceramic substrate.

【図11】この発明の第3の実施の形態であるサーキュ
レータの概略構成を示す断面図である。
FIG. 11 is a sectional view showing a schematic configuration of a circulator according to a third embodiment of the present invention.

【図12】同サーキュレータの製造方法を説明するため
の説明用断面図である。
FIG. 12 is an explanatory cross-sectional view for explaining a method of manufacturing the circulator.

【図13】この発明の第4の実施の形態であるアイソレ
ータの概略構成を示す断面図である。
FIG. 13 is a sectional view showing a schematic configuration of an isolator according to a fourth embodiment of the present invention.

【図14】この発明の第5の実施の形態であるアイソレ
ータの概略構成を示す断面図である。
FIG. 14 is a sectional view showing a schematic configuration of an isolator according to a fifth embodiment of the present invention.

【図15】図13のD方向から見た平面図である。FIG. 15 is a plan view seen from a direction D in FIG. 13;

【図16】(a)は、この発明の第4の実施の形態であ
るアイソレータの製造に用いられる第1のセラミック基
板の構成を示す平面図、(b)は同じく第2のセラミッ
ク基板の構成を示す平面図である。
FIG. 16A is a plan view showing a configuration of a first ceramic substrate used for manufacturing an isolator according to a fourth embodiment of the present invention, and FIG. 16B is a configuration of a second ceramic substrate. FIG.

【図17】従来例における複合基板型サーキュレータ/
アイソレータの製造方法を説明するための説明用断面図
である。
FIG. 17 shows a conventional circuit board type circulator /
It is explanatory sectional drawing for demonstrating the manufacturing method of an isolator.

【図18】同サーキュレータの製造方法により作成され
た複合基板型サーキュレータで発生したパターンの位置
ずれの様子を示す平面図である。
FIG. 18 is a plan view showing a state of pattern misregistration generated in the composite substrate type circulator produced by the circulator manufacturing method.

【符号の説明】[Explanation of symbols]

11,29,30 第1のセラミック層 11a,29a,30a 第1のグリーンシート 12a,12b,12c,12d 入出力端子用穴 13 円形部(フェライト円板と隣接する部分 回
路パターン) 13a,13b,13c,13d マイクロストリ
ップライン(回路パターン) 14a,14b,14c,14d 入出力端子(回
路パターン) 16 セラミック板 16a 第2のグリーンシート 17 第1の貫通穴 18 フェライト円板 19,25 第2のセラミック層 19a 第3のグリーンシート 20 グランド導体層 21a,21b,21c インピーダンス調整用穴 22a,22b,22c インピーダンス調整用パ
ターン 23 終端抵抗接続用穴 24 終端抵抗 26 第2の貫通穴 27,32 埋込導体層 31 第3の貫通穴 102 複合基板 103,104 回路パターン
11, 29, 30 First ceramic layer 11a, 29a, 30a First green sheet 12a, 12b, 12c, 12d Input / output terminal hole 13 Circular portion (partial circuit pattern adjacent to ferrite disk) 13a, 13b, 13c, 13d Microstrip line (circuit pattern) 14a, 14b, 14c, 14d Input / output terminal (circuit pattern) 16 Ceramic plate 16a Second green sheet 17 First through hole 18 Ferrite disk 19, 25 Second ceramic Layer 19a Third green sheet 20 Ground conductor layer 21a, 21b, 21c Impedance adjustment hole 22a, 22b, 22c Impedance adjustment pattern 23 Termination resistor connection hole 24 Termination resistor 26 Second through hole 27, 32 Embedded conductor Layer 31 Third through hole 102 Composite substrate 103 and 104 circuit pattern

───────────────────────────────────────────────────── フロントページの続き (72)発明者 生稲 一洋 東京都港区芝五丁目7番1号 日本電気 株式会社内 (56)参考文献 特開 平8−65013(JP,A) 特開 平8−204408(JP,A) 特開 昭50−50843(JP,A) 特開 平8−162806(JP,A) 特開 平8−102603(JP,A) 実開 昭56−176501(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01P 1/387 H01P 1/36 H01P 11/00 H05K 1/18 ────────────────────────────────────────────────── ─── Continuation of the front page (72) The inventor Kazuhiro Ikume 5-7-1 Shiba, Minato-ku, Tokyo Within NEC Corporation (56) References JP-A-8-65013 (JP, A) JP-A Heihei 8-204408 (JP, A) JP-A-50-50843 (JP, A) JP-A-8-162806 (JP, A) JP-A-8-102603 (JP, A) Japanese Utility Model Publication No. 56-176501 (JP, A) U) (58) Field surveyed (Int.Cl. 7 , DB name) H01P 1/387 H01P 1/36 H01P 11/00 H05K 1/18

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 フェライト円板がセラミック板の第1の
貫通穴に埋め込まれてなる複合基板と、前記フェライト
円板と隣接する部分を持つ回路パターンを挟んで前記複
合基板の一方の面に積層された第1のセラミック層と、
前記複合基板の他方の面側に形成されたグランド導体層
と、該グランド導体層と前記複合基板との間に介在され
た第2のセラミック層とを有してなる複合基板型の非可
逆回路素子であって、 前記第2のセラミック層には、前記フェライト円板の直
径よりも小さい直径を有し、前記フェライト円板に隣接
する第2の貫通穴が形成され、かつ、該第2の貫通穴に
前記グランド導体層と接触する埋込導体層が埋め込まれ
ていることを特徴とする複合基板型の非可逆回路素子。
1. A composite substrate in which a ferrite disk is embedded in a first through hole of a ceramic plate, and laminated on one surface of the composite substrate with a circuit pattern having a portion adjacent to the ferrite disk interposed therebetween. A first ceramic layer,
A composite substrate type non-reciprocal circuit comprising: a ground conductor layer formed on the other surface side of the composite substrate; and a second ceramic layer interposed between the ground conductor layer and the composite substrate. The element, wherein the second ceramic layer has a diameter smaller than the diameter of the ferrite disk, a second through hole adjacent to the ferrite disk is formed, and A composite substrate type non-reciprocal circuit device, characterized in that a buried conductor layer in contact with the ground conductor layer is buried in the through hole.
【請求項2】 前記回路パターンが前記フェライト円板
と隣接する部分から前記複合基板の端部の方に延びてそ
の終端部に入出力端子が形成され、該入出力端子の位置
に対応する部分の前記第1のセラミック層に入出力端子
用穴が形成されており、該入出力端子用穴内に前記入出
力端子が露出していることを特徴とする請求項1記載の
複合基板型の非可逆回路素子。
2. A circuit board according to claim 1, wherein said circuit pattern extends from a portion adjacent to said ferrite disk toward an end of said composite substrate, and an input / output terminal is formed at a terminal end thereof. 2. The composite substrate type non-volatile memory according to claim 1, wherein an input / output terminal hole is formed in said first ceramic layer, and said input / output terminal is exposed in said input / output terminal hole. Reversible circuit element.
【請求項3】 前記回路パターンがインピーダンス調整
用パターンを有し、かつ、該インピーダンス調整用パタ
ーンの位置に対応する部分の前記第1のセラミック層に
インピーダンス調整用穴が形成されており、前記インピ
ーダンス調整用穴内に前記インピーダンス調整用パター
ンが露出していることを特徴とする請求項1又は2記載
の複合基板型の非可逆回路素子。
3. The method according to claim 1, wherein the circuit pattern has an impedance adjustment pattern, and an impedance adjustment hole is formed in a portion of the first ceramic layer corresponding to a position of the impedance adjustment pattern. The composite substrate type non-reciprocal circuit device according to claim 1 or 2, wherein the impedance adjustment pattern is exposed in the adjustment hole.
【請求項4】 前記回路パターンが終端抵抗の接続箇所
を有し、かつ、該接続箇所の位置に対応する部分の前記
第1のセラミック層に終端抵抗接続用穴が形成されてお
り、該穴内に前記終端抵抗の接続箇所が露出しているこ
とを特徴とする請求項1,2又は3記載の複合基板型の
非可逆回路素子。
4. The semiconductor device according to claim 1, wherein the circuit pattern has a terminal resistor connection portion, and a terminal resistor connection hole is formed in a portion of the first ceramic layer corresponding to the connection position. 4. The composite substrate type non-reciprocal circuit device according to claim 1, wherein a connection portion of said terminating resistor is exposed.
【請求項5】 フェライト円板がセラミック板の第1の
貫通穴に埋め込まれてなる複合基板と、前記複合基板の
一方の面に積層された第1のセラミック層と、前記第1
のセラミック層の複合基板と反対側の表面に少なくとも
その一部が前記フェライト円板の上方にくるように形成
された回路パターンと、前記複合基板の他方の面側に形
成されたグランド導体層と、該グランド導体層と前記複
合基板との間に介在された第2のセラミック層とを有し
てなる複合基板型の非可逆回路素子であって、 前記第2のセラミック層には、前記フェライト円板の直
径よりも小さい直径を有し、前記フェライト円板に隣接
する第2の貫通穴が形成され、かつ、該第2の貫通穴に
前記グランド導体層と接触する埋込導体層が埋め込まれ
ていることを特徴とする複合基板型の非可逆回路素子。
5. A composite substrate in which a ferrite disk is embedded in a first through hole of a ceramic plate; a first ceramic layer laminated on one surface of the composite substrate;
A circuit pattern formed on the surface of the ceramic layer opposite to the composite substrate so that at least a portion thereof is above the ferrite disk; and a ground conductor layer formed on the other surface of the composite substrate. A composite substrate type non-reciprocal circuit device comprising: a ground conductor layer; and a second ceramic layer interposed between the composite substrate, wherein the second ceramic layer includes the ferrite. A second through hole having a diameter smaller than the diameter of the disk and adjacent to the ferrite disk is formed, and an embedded conductor layer that is in contact with the ground conductor layer is embedded in the second through hole. A composite substrate type non-reciprocal circuit device characterized by being characterized in that:
【請求項6】 前記第1のセラミック層には前記フェラ
イト円板の直径よりも小さい直径を有し、前記フェライ
ト円板に隣接する第3の貫通穴が形成され、かつ、該第
3の貫通穴に前記回路パターンの一部と接触する埋込導
体層が埋め込まれていることを特徴とする請求項5記載
の複合基板型の非可逆回路素子。
6. The first ceramic layer has a diameter smaller than the diameter of the ferrite disk, a third through hole adjacent to the ferrite disk is formed, and the third through hole is formed. 6. The composite substrate type non-reciprocal circuit device according to claim 5, wherein a buried conductor layer that is in contact with a part of the circuit pattern is buried in the hole.
【請求項7】 一方の表面に回路パターンが形成された
板状の第1のグリーンシートを前記回路パターンが上側
又は下側に向くようにして置く工程と、 第1の貫通穴を備えた板状の第2のグリーンシートを、
少なくとも前記回路パターンの一部と前記第1の貫通穴
とが直接又は前記第1のグリーンシートを介して隣接す
るように前記第1のグリーンシートの上に積層する工程
と、 前記積層された第1のグリーンシートと第2のグリーン
シートとをプレスする工程と、 前記第1のグリーンシート上に積層された前記第2のグ
リーンシートの第1の貫通穴に焼結したフェライト円板
を埋め込む工程と、 グランド導体層が一方の表面に形成され、前記フェライ
ト円板よりも小さい直径の第2の貫通穴に前記グランド
導体層と接触する埋込導体層が埋め込まれた板状の第3
のグリーンシートを、前記グランド導体層の形成面と反
対側の面が前記第2のグリーンシートに対面し、かつ前
記埋込導体層が前記フェライト円板上にくるように前記
第2のグリーンシート上に積層する工程と、 前記積層された第1のグリーンシートと第2のグリーン
シートと第3のグリーンシートとをプレスする工程と、 前記積層された第1のグリーンシートと第2のグリーン
シートと第3のグリーンシートとを焼成する工程とを有
することを特徴とする複合基板型の非可逆回路素子の製
造方法。
7. A step of placing a plate-shaped first green sheet having a circuit pattern formed on one surface such that the circuit pattern faces upward or downward; and a plate having a first through hole. -Shaped second green sheet,
Stacking on the first green sheet such that at least a part of the circuit pattern and the first through hole are adjacent directly or via the first green sheet; and Pressing a first green sheet and a second green sheet, and embedding a sintered ferrite disk in a first through hole of the second green sheet laminated on the first green sheet. And a ground conductor layer formed on one surface, and a buried conductor layer in contact with the ground conductor layer is embedded in a second through hole having a diameter smaller than that of the ferrite disk.
The second green sheet so that the surface opposite to the surface on which the ground conductor layer is formed faces the second green sheet, and the buried conductor layer is on the ferrite disk. A step of pressing the stacked first green sheet, the second green sheet, and the third green sheet; a step of pressing the stacked first green sheet, the second green sheet, and the third green sheet; And a step of baking the third green sheet and a third green sheet.
【請求項8】 前記積層された第1のグリーンシートと
第2のグリーンシートとをプレスする工程、及び/又
は、前記積層された第1のグリーンシートと第2のグリ
ーンシートと第3のグリーンシートとをプレスする工程
は、静水圧でプレスする工程であることを特徴とする請
求項7記載の複合基板型の非可逆回路素子の製造方法。
8. A step of pressing the stacked first green sheet and the second green sheet, and / or a step of pressing the stacked first green sheet, the second green sheet, and the third green sheet. The method for manufacturing a composite substrate type non-reciprocal circuit device according to claim 7, wherein the step of pressing the sheet is a step of pressing with a hydrostatic pressure.
JP346499A 1999-01-08 1999-01-08 Composite substrate type non-reciprocal circuit device and method of manufacturing the same Expired - Lifetime JP3206577B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP346499A JP3206577B2 (en) 1999-01-08 1999-01-08 Composite substrate type non-reciprocal circuit device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP346499A JP3206577B2 (en) 1999-01-08 1999-01-08 Composite substrate type non-reciprocal circuit device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2000201007A JP2000201007A (en) 2000-07-18
JP3206577B2 true JP3206577B2 (en) 2001-09-10

Family

ID=11558060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP346499A Expired - Lifetime JP3206577B2 (en) 1999-01-08 1999-01-08 Composite substrate type non-reciprocal circuit device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3206577B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7907030B2 (en) 2004-12-17 2011-03-15 Ems Technologies, Inc. Integrated circulators sharing a continuous circuit
US20060131734A1 (en) * 2004-12-17 2006-06-22 Texas Instruments Incorporated Multi lead frame power package
US8514031B2 (en) 2004-12-17 2013-08-20 Ems Technologies, Inc. Integrated circulators sharing a continuous circuit
US7687014B2 (en) * 2008-03-26 2010-03-30 Skyworks Solutions, Inc. Co-firing of magnetic and dielectric materials for fabricating composite assemblies for circulators and isolators
WO2018220790A1 (en) * 2017-06-01 2018-12-06 三菱電機株式会社 Nonreciprocal circuit
CN108306085B (en) * 2018-01-31 2024-01-16 西南应用磁学研究所 Microstrip circulator with upper and lower combined structure

Also Published As

Publication number Publication date
JP2000201007A (en) 2000-07-18

Similar Documents

Publication Publication Date Title
EP0599201B1 (en) Microwave magnetic material and method of fabricating the same
US20180241126A1 (en) Coil antenna, coil-mounted substrate, recording medium, and electronic apparatus
CN101484957B (en) Transformer and associated method of making using liquid crystal polymer (lcp) material
CN110571503B (en) Microstrip circulator, isolator and T/R assembly
US8754723B2 (en) Electronic component including directional coupler
JP3206577B2 (en) Composite substrate type non-reciprocal circuit device and method of manufacturing the same
JP3147615B2 (en) Non-reciprocal circuit element for high frequency
KR20010090579A (en) Non-reciprocal circuit device and wireless communications equipment comprising same
KR101138744B1 (en) Non-reciprocal circuit element
EP1576691B1 (en) Non-reciprocal circuit element
JPH10270911A (en) Irreversible circuit element and its mounting structure
US6597563B2 (en) Thin irreversible circuit element provided with capacitors
JP4766292B2 (en) Non-reciprocal circuit element
JP3997520B2 (en) Non-reciprocal circuit element
JP4150989B2 (en) Non-reciprocal circuit device and manufacturing method thereof
JP4517326B2 (en) Non-reciprocal circuit device and wireless communication device using the same
JP4208087B2 (en) Non-reciprocal circuit device and communication device
JP3261779B2 (en) Microwave circuit elements
JPH10284907A (en) Irreversible circuit element
JP4457335B2 (en) Non-reciprocal circuit element
JP4507190B2 (en) 3-winding non-reciprocal element
JPH07111406A (en) Microwave irreversible circuit element and its manufacture
JP3178153B2 (en) Non-reciprocal circuit element for microwave
US20060077029A1 (en) Apparatus and method for constructions of stacked inductive components
JP4423583B2 (en) Non-reciprocal circuit element

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070706

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 9