JP3204426B2 - Filter adjustment circuit - Google Patents

Filter adjustment circuit

Info

Publication number
JP3204426B2
JP3204426B2 JP06263593A JP6263593A JP3204426B2 JP 3204426 B2 JP3204426 B2 JP 3204426B2 JP 06263593 A JP06263593 A JP 06263593A JP 6263593 A JP6263593 A JP 6263593A JP 3204426 B2 JP3204426 B2 JP 3204426B2
Authority
JP
Japan
Prior art keywords
signal
transistor
filter
output
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06263593A
Other languages
Japanese (ja)
Other versions
JPH06252696A (en
Inventor
淳 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP06263593A priority Critical patent/JP3204426B2/en
Priority to KR1019940003396A priority patent/KR100312623B1/en
Publication of JPH06252696A publication Critical patent/JPH06252696A/en
Priority to US08/807,000 priority patent/US5745001A/en
Application granted granted Critical
Publication of JP3204426B2 publication Critical patent/JP3204426B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（図１及び図５） 作用（図１及び図５） 実施例 （１）第１の実施例 （１−１）全体構成（図１〜図３） （１−２）トラツプ点検出回路２の構成（図４） （１−３）第１の実施例の動作 （２）第２の実施例 （２−１）全体構成（図５〜図８） （２−２）トラツプ点検出回路１２の構成（図９） （２−３）第２の実施例の動作 （３）他の実施例 発明の効果[Table of Contents] The present invention will be described in the following order. INDUSTRIAL APPLICABILITY Conventional Technology Problems to be Solved by the Invention Means for Solving the Problems (FIGS. 1 and 5) Operation (FIGS. 1 and 5) Example (1) First Example (1- 1) Overall configuration (FIGS. 1 to 3) (1-2) Configuration of trap point detection circuit 2 (FIG. 4) (1-3) Operation of first embodiment (2) Second embodiment (2) 1) Overall configuration (FIGS. 5 to 8) (2-2) Configuration of trap point detecting circuit 12 (FIG. 9) (2-3) Operation of second embodiment (3) Other embodiments

【０００２】[0002]

【産業上の利用分野】本発明はフイルタ調整回路に関
し、例えばフイルタのトラツプ点の周波数を調整する場
合に適用して好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a filter adjusting circuit, and is suitably applied to, for example, adjusting the frequency of a trap point of a filter.

【０００３】[0003]

【従来の技術】従来、バンドエリミネーシヨンフイルタ
のトラツプ点の周波数調整においては、例えば予め指定
された所望のトラツプ点の周波数と同一周波数の入力信
号がバンドエリミネーシヨンフイルタに与えられ、バン
ドエリミネーシヨンフイルタを通過した信号は１００倍
程度に増幅されてピークを検出される。ピークを検出さ
れた出力信号はすなわちバンドエリミネーシヨンフイル
タを通過した信号の振幅であり、このピークを検出され
た電圧が予め設定されたしきい値以下になつたときに調
整が完了する。2. Description of the Related Art Conventionally, in adjusting the frequency of a trap point of a band elimination filter, for example, an input signal having the same frequency as the frequency of a desired trap point specified in advance is supplied to the band elimination filter, and The signal that has passed through the Nation Filter is amplified to about 100 times and a peak is detected. The output signal whose peak has been detected is the amplitude of the signal that has passed through the band elimination filter, and the adjustment is completed when the voltage at which this peak is detected falls below a preset threshold.

【０００４】また音声多重信号に代表されるローパスフ
イルタ及びデイエンフアシス特性の調整においては、ロ
ーパスフイルタとデイエンフアシス特性が回路の構成条
件（素子の絶対位置、相対値）によつて変化するので、
トラツプ点の周波数を調整することによつて全体のフイ
ルタの特性を調整していた。例えば双方のフイルタを通
過した信号を１００倍程度に増幅し、その後ピークを検
出する。ピークを検出された信号はすなわちフイルタを
通過した信号の振幅であり、この出力電圧が予め設定さ
れたしきい値以下になつたことをもつて調整が完了す
る。In the adjustment of the low-pass filter and the de-emphasis characteristic represented by the audio multiplex signal, the low-pass filter and the de-emphasis characteristic change according to the circuit configuration conditions (absolute position and relative value of the element).
The characteristics of the entire filter are adjusted by adjusting the frequency of the trap point. For example, a signal that has passed through both filters is amplified to about 100 times, and then a peak is detected. The signal whose peak is detected is the amplitude of the signal that has passed through the filter, and the adjustment is completed when this output voltage has fallen below a preset threshold value.

【０００５】[0005]

【発明が解決しようとする課題】ところで上述のトラツ
プ点の周波数の調整方法は、フイルタによる減衰量を直
接測定するものであり、しきい値をある値に設定し、フ
イルタによる減衰量がしきい値のレベル以下になつた時
点で調整終了としていた。The above-mentioned method of adjusting the frequency at the trap point directly measures the amount of attenuation by the filter. The threshold value is set to a certain value, and the amount of attenuation by the filter is threshold. Adjustment was terminated when the value fell below the level.

【０００６】ところがこの方法においては、フイルタを
通過した信号は振幅が小さいので、この信号をしきい値
と同程度に増幅するため増幅器のゲインを１００倍程度
と大きくする必要があるので増幅器のオフセツト誤差が
大きい。またしきい値以下になつたことを判断するとい
うことは調整完了時のピーク検出出力は比較的小さく、
ピーク検出回路の素子のばらつきの影響を受けやすいと
いう問題があつた。However, in this method, since the amplitude of the signal passing through the filter is small, it is necessary to increase the gain of the amplifier to about 100 times in order to amplify the signal to the same level as the threshold value. The error is large. In addition, judging that the value has fallen below the threshold means that the peak detection output at the time of completion of the adjustment is relatively small,
There is a problem that the device is easily affected by variations in the elements of the peak detection circuit.

【０００７】前述の欠点を補うため、増幅器の出力をロ
ーパスフイルタに通し、この出力よりしきい値を設定し
てオフセツト誤差をキヤンセルしてきた。しかし、ロー
パスフイルタの時定数を数〔ms〕程度と大きく設定しな
ければならず、集積回路に内蔵することは事実上不可能
であり、内蔵した場合はピン数の増大を招くという問題
があつた。In order to compensate for the above-mentioned drawback, the output of the amplifier has been passed through a low-pass filter, and a threshold value has been set from this output to cancel the offset error. However, the time constant of the low-pass filter must be set as large as several [ms], and it is practically impossible to incorporate it in an integrated circuit. Was.

【０００８】本発明は以上の点を考慮してなされたもの
で、集積回路に内蔵されたとき構成に必要な素子数が少
なく、回路を構成する素子の特性のばらつきの影響を受
けにくく、調整対象のフイルタの周波数特性を容易に調
整できるフイルタ調整回路を提案しようとするものであ
る。The present invention has been made in view of the above points, and when incorporated in an integrated circuit, the number of elements required for the configuration is small, and it is hardly affected by variations in the characteristics of the elements constituting the circuit. An object of the present invention is to propose a filter adjustment circuit that can easily adjust the frequency characteristics of a target filter.

【０００９】[0009]

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、調整対象のフイルタ１（又は１
０）の入力信号Ｓ１及び出力信号Ｓ２（又はＳ９）を入
力し、入力信号Ｓ１及び出力信号Ｓ２（又はＳ９）に基
づいて出力信号Ｓ２（又はＳ９）を出力信号Ｓ２（又は
Ｓ９）と異なる特性に変換した特性変換信号Ｓ４（又は
Ｓ１１）を発生する特性変換手段４（又は１４）と、特
性変換信号Ｓ４（又はＳ１１）を入力し、特性変換信号
Ｓ４（又はＳ１１）の最大値又は最小値を検出した検出
信号Ｓ５（又はＳ１２）を発生する検出手段５（又は１
５）とを設け、検出信号Ｓ５（又はＳ１２）に基づいて
特性変換手段４（又は１４）における周波数特性を調整
することによりフイルタ１（又は１０）の周波数特性を
調整する。According to the present invention, there is provided a filter 1 (or 1) to be adjusted.
0) input signal S1 and output signal S2 (or S9), and output signal S2 (or S9) is different from output signal S2 (or S9) based on input signal S1 and output signal S2 (or S9). The characteristic conversion means 4 (or S11) for generating the characteristic conversion signal S4 (or S11) converted into the characteristic conversion signal S4 (or S11) and the maximum value or the minimum value of the characteristic conversion signal S4 (or S11) Detecting means 5 (or 1) for generating a detection signal S5 (or S12) for detecting
5), and the frequency characteristic of the filter 1 (or 10) is adjusted by adjusting the frequency characteristic of the characteristic conversion unit 4 (or 14) based on the detection signal S5 (or S12).

【００１０】また本発明においては、特性変換手段４
（又は１４）は、入力信号Ｓ１を非反転入力端Ｐ１（又
はＰ６）に入力すると共に、出力信号Ｓ２（又はＳ９）
を反転入力端Ｐ２（又はＰ７）に入力し、減算結果を特
性変換信号Ｓ４（又はＳ１１）として出力する加減算部
４（又は１４）を有し、検出手段５（又は１５）は、特
性変換信号Ｓ４（又はＳ１１）を入力し、特性変換信号
Ｓ４（又はＳ１１）の最大値又は最小値を検出したピー
ク信号Ｓ６（又はＳ１３）を出力するピーク検出部６
（又は１６）と、ピーク信号Ｓ６（又はＳ１３）を入力
し、ピーク信号Ｓ６（又はＳ１３）のリツプル成分を取
り除いた整形ピーク信号Ｓ７（又はＳ１４）を出力する
ローパスフイルタ７（又は１７）と、整形ピーク信号Ｓ
７（又はＳ１４）を入力し、整形ピーク信号Ｓ７（又は
Ｓ１４）を所定のしきい値ＶREF1（又はＶREF2）と比較
した結果を検出信号Ｓ５（又はＳ１２）として出力する
比較部８（又は１８）とを有するようにする。Further, in the present invention, the characteristic converting means 4
(Or 14) inputs the input signal S1 to the non-inverting input terminal P1 (or P6) and outputs the output signal S2 (or S9).
Is input to the inverting input terminal P2 (or P7), and the addition / subtraction unit 4 (or 14) that outputs the subtraction result as the characteristic conversion signal S4 (or S11). S4 (or S11) is input, and a peak detection unit 6 that outputs a peak signal S6 (or S13) that detects a maximum value or a minimum value of the characteristic conversion signal S4 (or S11).
(Or 16) and a low-pass filter 7 (or 17) that receives the peak signal S6 (or S13) and outputs a shaped peak signal S7 (or S14) from which the ripple component of the peak signal S6 (or S13) is removed; Shaping peak signal S
7 (or S14), and outputs a result of comparing the shaped peak signal S7 (or S14) with a predetermined threshold V REF1 (or V REF2 ) as a detection signal S5 (or S12). 18).

【００１１】[0011]

【作用】特性変換手段４（又は１４）は、フイルタ１
（又は１０）の入力信号Ｓ１及び出力信号Ｓ２（又はＳ
９）に基づいて調整完了のときの振幅が出力信号Ｓ２
（又はＳ８）より格段的に大きい特性変換信号Ｓ４（又
はＳ１１）に変換する。これにより検出手段５（又は１
５）が特性変換信号Ｓ４（又はＳ１１）の最大値又は最
小値を検出するために必要な特性変換手段４（又は１
４）の増幅率は格段的に小さくなる。従つて特性変換手
段４（又は１４）のオフセツト誤差を格段的に小さくで
きる。これにより検出手段５（又は１５）を構成する素
子の特性のばらつきの影響を受けにくく容易にフイルタ
１（又は１０及び１１）の周波数特性を調整できるフイ
ルタ調整回路２（又は１２）を少ない素子で実現でき
る。The characteristic converting means 4 (or 14) includes the filter 1
(Or 10) input signal S1 and output signal S2 (or S
9), the amplitude at the time of completion of the adjustment is the output signal S2.
(Or S8) is converted into a characteristic conversion signal S4 (or S11) which is much larger than that. Thereby, the detecting means 5 (or 1
5) is a characteristic conversion means 4 (or 1) necessary for detecting the maximum value or the minimum value of the characteristic conversion signal S4 (or S11).
The amplification factor of 4) is significantly reduced. Therefore, the offset error of the characteristic conversion means 4 (or 14) can be reduced remarkably. Thereby, the filter adjustment circuit 2 (or 12) which is less affected by the variation in the characteristics of the elements constituting the detection means 5 (or 15) and can easily adjust the frequency characteristics of the filter 1 (or 10 and 11) can be provided with a small number of elements. realizable.

【００１２】[0012]

【実施例】以下図面について、本発明の一実施例を詳述
する。BRIEF DESCRIPTION OF THE DRAWINGS FIG.

【００１３】（１）第１の実施例 （１−１）全体構成 図１において、調整対象のバンドエリミネーシヨンフイ
ルタ１はトラツプ点検出回路２と共に集積回路に内蔵さ
れ、周波数特性曲線が図２に示すように周波数ｆ1 にお
いて第１のトラツプ点を形成し、少し高い周波数ｆ2 に
おいては減衰量が小さく、さらに高い周波数ｆ3 におい
て第２のトラツプ点を形成しており、入力信号Ｓ１を入
力するとこの周波数特性曲線に従つて減衰した出力信号
Ｓ２をトラツプ点検出回路２に出力するようになされて
いる。またトラツプ特性調整回路３より調整信号Ｓ３を
与えられて電流源の電流の値を調整されると、周波数ｆ
1、ｆ2 及びｆ3 が同時に調整されるようになされてい
る。(1) First Embodiment (1-1) Overall Configuration In FIG. 1, a band elimination filter 1 to be adjusted is incorporated in an integrated circuit together with a trap point detection circuit 2, and a frequency characteristic curve is shown in FIG. first to form a a trap point at the frequency f 1 as shown in a small amount of attenuation at a frequency slightly higher f 2, forms a second a trap point at a higher frequency f 3, the input signal S1 When input, the output signal S2 attenuated according to the frequency characteristic curve is output to the trap point detection circuit 2. When the value of the current of the current source is adjusted by receiving the adjustment signal S3 from the trap characteristic adjustment circuit 3, the frequency f
1, f 2 and f 3 are adapted to be adjusted simultaneously.

【００１４】トラツプ点検出回路２は、入力信号Ｓ１及
び出力信号Ｓ２を与えられ、入力信号Ｓ１及び出力信号
Ｓ２に基づいて、周波数特性曲線が図３に示すように周
波数ｆ1 及びｆ3 において減衰量が大きく、周波数ｆ2
において０〔dB〕の第１のピーク点及びさらに高い周波
数において０〔dB〕の第２のピーク点を形成する演算信
号Ｓ４を発生するようになされている。[0014] a trap point detection circuit 2 is supplied an input signal S1 and the output signal S2, based on the input signal S1 and the output signal S2, the attenuation frequency characteristic curve in the frequency f 1 and f 3 as shown in FIG. 3 Frequency f 2
At a higher frequency, an arithmetic signal S4 is formed which forms a first peak point of 0 [dB] and a second peak point of 0 [dB] at higher frequencies.

【００１５】また演算信号Ｓ４のピーク点の周波数ｆ2
を所望の周波数に調整することによつて演算信号Ｓ４の
振幅が所定のしきい値を越えたとき論理「Ｌ」レベルの
比較信号Ｓ５をトラツプ特性調整回路３に与えて調整を
終了させ、バンドエリミネーシヨンフイルタ１のトラツ
プ点の周波数ｆ1 及びｆ3 を所望の周波数に設定できる
ようになされている。The frequency f 2 of the peak point of the operation signal S4
When the amplitude of the operation signal S4 exceeds a predetermined threshold value by adjusting the comparison signal S4 to a desired frequency, a comparison signal S5 of a logic "L" level is given to the trap characteristic adjustment circuit 3 to complete the adjustment, and The frequencies f 1 and f 3 at the trap points of the elimination filter 1 can be set to desired frequencies.

【００１６】トラツプ点検出回路２は、減算器４及び比
較回路部５で構成され、入力信号Ｓ１が予め所定の周波
数及び所定の振幅でバンドエリミネーシヨンフイルタ１
及び減算器４の非反転入力端子Ｐ１に入力され、かつ出
力信号Ｓ２が反転入力端子Ｐ２に入力されると、入力信
号Ｓ１より出力信号Ｓ２を減算すると共に１０倍以下の
増幅率で増幅し、所定の周波数の振幅を図３の周波数特
性曲線に従つて減衰した演算信号Ｓ４を発生し、この演
算信号Ｓ４を比較回路部５に出力するようになされてい
る。The trap point detection circuit 2 comprises a subtractor 4 and a comparison circuit section 5, and the input signal S1 is supplied to the band elimination filter 1 at a predetermined frequency and a predetermined amplitude in advance.
When the input signal is input to the non-inverting input terminal P1 of the subtractor 4 and the output signal S2 is input to the inverting input terminal P2, the output signal S2 is subtracted from the input signal S1 and amplified at an amplification factor of 10 or less, An arithmetic signal S4 in which the amplitude of a predetermined frequency is attenuated according to the frequency characteristic curve of FIG. 3 is generated, and the arithmetic signal S4 is output to the comparison circuit unit 5.

【００１７】このようにバンドエリミネーシヨンフイル
タ１及び減算器４は、入力信号Ｓ１を入力し、バンドエ
リミネーシヨンフイルタ１の周波数特性をほぼ反転した
周波数特性に変換した演算信号Ｓ４を出力するバンドパ
スフイルタを構成する。As described above, the band elimination filter 1 and the subtracter 4 receive the input signal S1 and output the operation signal S4 obtained by converting the frequency characteristic of the band elimination filter 1 into a frequency characteristic substantially inverted. Construct a pass filter.

【００１８】ここでトラツプ特性調整回路３がバンドエ
リミネーシヨンフイルタ１の周波数ｆ1 、ｆ2 及びｆ3
を調整すると、減算器４とバンドエリミネーシヨンフイ
ルタ１とで構成されるバンドパスフイルタの出力すなわ
ち演算信号Ｓ４が入力信号Ｓ１と出力信号Ｓ２との演算
結果であるので、ピーク点の周波数ｆ2 がトラツプ点の
周波数ｆ1 の調整に応じて調整の方向と同じ方向に調整
される。Here, the trap characteristic adjusting circuit 3 controls the frequencies f 1 , f 2 and f 3 of the band elimination filter 1.
Adjusting the subtracter 4 and the output i.e. operation signal S4 of the band-pass filter composed of a band eliminator Chillon filter 1 is the result of the operation between the input signal S1 and the output signal S2, the peak point frequency f 2 There is adjusted in the same direction as the direction of adjustment according to the adjustment of the frequency f 1 of a trap point.

【００１９】これによりピーク点の周波数ｆ2 を調整す
ることとトラツプ点の周波数ｆ1 を調整することとは等
価になる。ちなみにここではｆ1 ＝ 4×水平同期信号基
本周波数（以下、ｆH と呼ぶ）＝63〔ＫHz〕及びｆ3 ＝
6×ｆH ＝94.5〔ＫHz〕に調整される。As a result, adjusting the frequency f 2 at the peak point is equivalent to adjusting the frequency f 1 at the trap point. Incidentally, here, f 1 = 4 × horizontal synchronization signal fundamental frequency (hereinafter referred to as f H ) = 63 [KHz] and f 3 =
It is adjusted to 6 × f H = 94.5 [KHz].

【００２０】比較回路部５は、演算信号Ｓ４をピーク検
出回路６に入力し、演算信号Ｓ４の振幅を測定して最大
電圧を検出し、この最大電圧を伝えるピーク信号Ｓ６を
ローパスフイルタ７に与えてリツプル成分を取り除き、
整形ピーク信号Ｓ７として比較器８に入力する。The comparison circuit section 5 inputs the operation signal S4 to the peak detection circuit 6, detects the maximum voltage by measuring the amplitude of the operation signal S4, and supplies the low-pass filter 7 with the peak signal S6 transmitting the maximum voltage. To remove ripple components,
The signal is input to the comparator 8 as the shaped peak signal S7.

【００２１】比較器８は、整形ピーク信号Ｓ７の電圧が
基準電圧源９の基準電圧ＶREF1より高いとき論理「Ｌ」
レベルの比較信号Ｓ５を出力する。これに対し、整形ピ
ーク信号Ｓ７の電圧が基準電圧ＶREF1より低いとき論理
「Ｈ」レベルの比較信号Ｓ５を出力するようになされて
いる。When the voltage of the shaped peak signal S7 is higher than the reference voltage V REF1 of the reference voltage source 9, the comparator 8 outputs a logic “L”.
The level comparison signal S5 is output. On the other hand, when the voltage of the shaped peak signal S7 is lower than the reference voltage VREF1, a comparison signal S5 of a logic "H" level is output.

【００２２】トラツプ特性調整回路３は比較信号Ｓ５を
入力するロジツク回路を有し、所定の手順で調整信号Ｓ
３をバンドエリミネーシヨンフイルタ１に与えるように
なされている。また論理「Ｌ」レベルの比較信号Ｓ５を
入力されると調整を終了するようになされている。The trap characteristic adjusting circuit 3 has a logic circuit for inputting the comparison signal S5, and adjusts the adjustment signal S by a predetermined procedure.
3 to the band elimination filter 1. When the comparison signal S5 at the logical "L" level is input, the adjustment is terminated.

【００２３】（１−２）トラツプ点検出回路２の構成 図４において、トランジスタＱ１及びＱ２は減算器４の
一方の差動対を構成し、トランジスタＱ３及びＱ４は他
方の差動対を構成する。一方の差動対のトランジスタＱ
１及びＱ２は、エミツタがダイナミツクレンジ拡大のた
めの抵抗Ｒ１を介して相互に接続され、かつエミツタが
電流源のトランジスタＱ５及びＱ６のコレクタにそれぞ
れ接続されている。(1-2) Configuration of trap point detection circuit 2 In FIG. 4, transistors Q1 and Q2 form one differential pair of subtractor 4, and transistors Q3 and Q4 form the other differential pair. . Transistor Q of one differential pair
The emitters 1 and Q2 are connected to each other via a resistor R1 for extending the dynamic range, and the emitters are connected to the collectors of transistors Q5 and Q6 of the current source, respectively.

【００２４】またトランジスタＱ１のベースが入力端子
Ｐ２に接続され、コレクタが電源電圧ＶCCに接続されて
いる。さらにトランジスタＱ２は、ベースがトランジス
タＱ３のベース及びバイアス入力端子Ｐ３に接続されて
所定の定電圧を与えられ、コレクタがトランジスタＱ４
のコレクタに接続されている。[0024] base of the transistor Q1 is connected to the input terminal P2, and the collector is connected to the power supply voltage V CC. Further, the transistor Q2 has a base connected to the base of the transistor Q3 and the bias input terminal P3 to receive a predetermined constant voltage, and a collector connected to the transistor Q4.
Connected to the collector.

【００２５】これにより入力端子Ｐ２より出力信号Ｓ２
を与えられると出力信号Ｓ２はそれぞれ差動対のトラン
ジスタＱ１及びＱ２によつて電流に変換かつ増幅され、
トランジスタＱ２のコレクタ電流には出力信号Ｓ２の逆
相電流が発生し、これをトランジスタＱ４のコレクタに
伝えるようになされている。Thus, the output signal S2 is input from the input terminal P2.
, The output signal S2 is converted to a current and amplified by the transistors Q1 and Q2 of the differential pair, respectively.
A reverse current of the output signal S2 is generated in the collector current of the transistor Q2, and this current is transmitted to the collector of the transistor Q4.

【００２６】他方の差動対のトランジスタＱ３及びＱ４
は、エミツタがダイナミツクレンジ拡大のための抵抗Ｒ
２で相互に接続され、かつエミツタが電流源のトランジ
スタＱ７及びＱ８のコレクタにそれぞれ接続されてい
る。またトランジスタＱ４のベースが入力端子Ｐ１に接
続されている。トランジスタＱ３のコレクタは電源電圧
ＶCCに接続されている。トランジスタＱ４のコレクタは
カレントミラー型電流源のトランジスタＱ９のコレクタ
に接続されている。The other differential pair of transistors Q3 and Q4
Is the resistance R for increasing the dynamic range of the emitter.
2 and the emitters are connected to the collectors of the current source transistors Q7 and Q8, respectively. The base of the transistor Q4 is connected to the input terminal P1. The collector of transistor Q3 is connected to power supply voltage V CC . The collector of the transistor Q4 is connected to the collector of the transistor Q9 of the current mirror type current source.

【００２７】これにより入力端子Ｐ１より入力信号Ｓ１
を与えられると入力信号Ｓ１はそれぞれ差動対のトラン
ジスタＱ３及びＱ４によつて電流に変換かつ増幅され、
トランジスタＱ４のコレクタ電流には入力信号Ｓ１の同
相電流が発生し、これとトランジスタＱ２のコレクタよ
り伝えられた出力信号Ｓ２の逆相電流とが加え合わされ
るようになされている。Accordingly, the input signal S1 is input from the input terminal P1.
, The input signal S1 is converted to a current and amplified by the transistors Q3 and Q4 of the differential pair, respectively.
An in-phase current of the input signal S1 is generated in the collector current of the transistor Q4, and the in-phase current of the output signal S2 transmitted from the collector of the transistor Q2 is added thereto.

【００２８】トランジスタＱ９〜Ｑ１２及び抵抗Ｒ３、
Ｒ４はカレントミラー型電流源を構成しており、トラン
ジスタＱ９のコレクタより流す電流と同一電流をトラン
ジスタＱ１１のコレクタより流すようになされている。
トランジスタＱ１１は、コレクタがピーク検出回路６の
トランジスタＱ１３のベース、抵抗Ｒ５の一端及び電流
源のトランジスタＱ１４のコレクタに接続されている。The transistors Q9 to Q12 and the resistor R3,
R4 constitutes a current mirror type current source, and the same current as the current flowing from the collector of the transistor Q9 flows from the collector of the transistor Q11.
The collector of the transistor Q11 is connected to the base of the transistor Q13 of the peak detection circuit 6, one end of the resistor R5, and the collector of the transistor Q14 as a current source.

【００２９】これによりトランジスタＱ９のコレクタに
現れる信号電流すなわち入力信号Ｓ１の同相電流及び出
力信号Ｓ２の逆相電流の合計と同一の信号電流がトラン
ジスタＱ１１のコレクタに現れる。この信号電流が抵抗
Ｒ５の一端に与えられているので抵抗Ｒ５の他端に与え
られたバイアス電圧を中心として電圧変換されて演算信
号Ｓ４となり、トランジスタＱ１３のベースに与えられ
るようになされている。ちなみに演算信号Ｓ４に変換さ
れた時点の周波数特性は図３の通りである。As a result, a signal current appearing at the collector of the transistor Q9, that is, the same signal current as the sum of the in-phase current of the input signal S1 and the reverse phase current of the output signal S2 appears at the collector of the transistor Q11. Since this signal current is applied to one end of the resistor R5, the voltage is converted around the bias voltage applied to the other end of the resistor R5 to become the operation signal S4, which is applied to the base of the transistor Q13. Incidentally, the frequency characteristic at the time when the signal is converted into the operation signal S4 is as shown in FIG.

【００３０】ピーク検出回路６のトランジスタＱ１３
は、コレクタが電源電圧ＶCCに接続され、エミツタがト
ランジスタＱ１５のベースに接続され、かつエミツタが
コンデンサＣ１を介して接地ラインＧＮＤに接続されて
いる。Transistor Q13 of peak detection circuit 6
It has a collector connected to the power source voltage V CC, the emitter is connected to the base of the transistor Q15, and the emitter is connected to the ground line GND via a capacitor C1.

【００３１】これにより演算信号Ｓ４の振幅が増大し、
その電圧がコンデンサＣ１の電圧より高いときトランジ
スタＱ１３はコンデンサＣ１をそのときの電圧に充電す
るようになされている。これに対し、演算信号Ｓ４の振
幅が減少し、その電圧がコンデンサＣ１の電圧より低い
ときトランジスタＱ１３はコンデンサＣ１の電圧により
逆バイアスされ充電を止め、そのときのコンデンサＣ１
の電圧が保持されるようになされている。As a result, the amplitude of the operation signal S4 increases,
When the voltage is higher than the voltage of the capacitor C1, the transistor Q13 charges the capacitor C1 to the current voltage. On the other hand, when the amplitude of the operation signal S4 decreases and its voltage is lower than the voltage of the capacitor C1, the transistor Q13 is reverse-biased by the voltage of the capacitor C1 and stops charging.
Is maintained.

【００３２】トランジスタＱ１５及びＱ１６はトランジ
スタＱ１３の出力のバツフア回路を構成し、トランジス
タＱ１５は、コレクタがトランジスタＱ１６のベースに
接続され、エミツタがトランジスタＱ１６のコレクタ及
び抵抗Ｒ６の一端に接続されている。トランジスタＱ１
６はエミツタが電源電圧ＶCCに接続されている。抵抗Ｒ
６の他端はローパスフイルタ７を介して比較器８のトラ
ンジスタＱ１７のベース、及び電流源のトランジスタＱ
１８のコレクタに接続されている。The transistors Q15 and Q16 form a buffer circuit for the output of the transistor Q13. The transistor Q15 has a collector connected to the base of the transistor Q16, and an emitter connected to the collector of the transistor Q16 and one end of the resistor R6. Transistor Q1
6 is connected emitter to the supply voltage V CC. Resistance R
The other end of the transistor 6 is connected via a low-pass filter 7 to the base of the transistor Q17 of the comparator 8 and the current source transistor Q17.
18 collectors.

【００３３】これによりコンデンサＣ１の電圧がトラン
ジスタＱ１５で電流に変換かつ増幅され抵抗Ｒ６でレベ
ルシフトされてピーク信号Ｓ６となり、ローパスフイル
タ７に与えられてリツプルを除去され、整形ピーク信号
Ｓ７としてトランジスタＱ１７のベースに与えられるよ
うになされている。As a result, the voltage of the capacitor C1 is converted into a current by the transistor Q15 and amplified, and the level is shifted by the resistor R6 to become a peak signal S6. The peak signal S6 is given to the low-pass filter 7 to remove the ripple. Has been made to be given to the base.

【００３４】トランジスタＱ１７及びＱ１９は比較器８
の差動対を構成し、トランジスタＱ１７は、エミツタが
トランジスタＱ１９のエミツタ及び電流源のトランジス
タＱ２０のコレクタに接続され、コレクタが接地ライン
ＧＮＤに接続されている。トランジスタＱ１９は、コレ
クタが電流源のトランジスタＱ２１のコレクタに接続さ
れ、ベースがトランジスタＱ２２のエミツタ及び電流源
のトランジスタＱ２３のコレクタに接続されている。The transistors Q17 and Q19 are connected to the comparator 8
The transistor Q17 has an emitter connected to the emitter of the transistor Q19 and a collector of the transistor Q20 as a current source, and a collector connected to the ground line GND. The transistor Q19 has a collector connected to the collector of the transistor Q21 serving as a current source, and a base connected to the emitter of the transistor Q22 and the collector of the transistor Q23 serving as a current source.

【００３５】これによりトランジスタＱ１９は、ベース
が図１の基準電圧ＶREF1に相当する電圧を与えられ、整
形ピーク信号Ｓ７の電圧がトランジスタＱ１９のベース
電圧より低いときはＯＦＦとなるようになされている。
これに対し、整形ピーク信号Ｓ７の電圧がトランジスタ
Ｑ１９のベース電圧より高いときはＯＮとなるようにな
されている。As a result, the transistor Q19 has a base supplied with a voltage corresponding to the reference voltage V REF1 of FIG. 1, and is turned off when the voltage of the shaped peak signal S7 is lower than the base voltage of the transistor Q19. .
On the other hand, when the voltage of the shaped peak signal S7 is higher than the base voltage of the transistor Q19, it is turned on.

【００３６】ダイオード接続されたトランジスタＱ２１
は、トランジスタＱ２４と共にカレントミラー型の電流
源を構成し、ベースがトランジスタＱ２４のベースに接
続され、エミツタが接地ラインＧＮＤに接続されてい
る。トランジスタＱ２４は、コレクタが出力端子Ｐ４に
接続され、エミツタが接地ラインＧＮＤに接続されてい
る。Diode-Connected Transistor Q21
Constitutes a current mirror type current source together with the transistor Q24, the base is connected to the base of the transistor Q24, and the emitter is connected to the ground line GND. The transistor Q24 has a collector connected to the output terminal P4, and an emitter connected to the ground line GND.

【００３７】これによりトランジスタＱ２１及びＱ２４
は、トランジスタＱ１９がＯＮしたときＯＮして論理
「Ｌ」レベルの比較信号Ｓ５を出力端子Ｐ４より出力す
るようになされている。これに対し、トランジスタＱ１
９がＯＦＦしたときＯＦＦして論理「Ｈ」レベルの比較
信号Ｓ５を出力端子Ｐ４より出力するようになされてい
る。As a result, the transistors Q21 and Q24
Is turned on when the transistor Q19 is turned on, and outputs a comparison signal S5 of a logic "L" level from an output terminal P4. On the other hand, transistor Q1
When the switch 9 is turned off, the switch 9 is turned off and the comparison signal S5 at the logic "H" level is output from the output terminal P4.

【００３８】トランジスタＱ２５は、ベースが抵抗Ｒ５
の他端に接続され、エミツタがトランジスタＱ２２のベ
ースに接続され、コレクタが電源電圧ＶCCに接続されて
いる。トランジスタＱ２２は、エミツタがトランジスタ
Ｑ２６のコレクタに接続され、コレクタがトランジスタ
Ｑ２６のベースに接続されている。トランジスタＱ２６
のエミツタは電源電圧ＶCCに接続されている。The transistor Q25 has a base connected to a resistor R5.
, The emitter is connected to the base of the transistor Q22, and the collector is connected to the power supply voltage V CC . The transistor Q22 has an emitter connected to the collector of the transistor Q26, and a collector connected to the base of the transistor Q26. Transistor Q26
The emitter is connected to the power supply voltage V CC.

【００３９】これによりトランジスタＱ２５、Ｑ２２及
びＱ２６は、トランジスタＱ１３、Ｑ１５及びＱ１６と
同一構成に接続されていることによりトランジスタＱ１
３、Ｑ１５及びＱ１６の温度特性を補償するようになさ
れている。ちなみに抵抗Ｒ５の他端は電流源のトランジ
スタＱ２７のコレクタ及び電流源のトランジスタＱ２８
のエミツタの接続中点に接続されており、この接続中点
より所定のバイアス電圧をトランジスタＱ２５のベース
に与えるようになされている。As a result, the transistors Q25, Q22 and Q26 are connected in the same configuration as the transistors Q13, Q15 and Q16, so that the transistors Q1
3, the temperature characteristics of Q15 and Q16 are compensated. The other end of the resistor R5 is connected to the collector of the current source transistor Q27 and the current source transistor Q28.
, And a predetermined bias voltage is applied to the base of the transistor Q25 from the connection midpoint.

【００４０】（１−３）第１の実施例の動作 以上の構成において、予めバンドエリミネーシヨンフイ
ルタ１の周波数特性が所望のものとなつたとき整形ピー
ク信号Ｓ７も減衰し、比較器８が出力端子Ｐ４より論理
「Ｌ」レベルに立ち下がる比較信号Ｓ５を出力するよう
に入力信号Ｓ１の周波数、振幅及び比較器８の基準電圧
ＶREF1を定める。(1-3) Operation of the First Embodiment In the above configuration, when the frequency characteristic of the band elimination filter 1 becomes a desired one in advance, the shaped peak signal S7 is also attenuated, and the comparator 8 is turned off. The frequency and amplitude of the input signal S1 and the reference voltage VREF1 of the comparator 8 are determined so as to output the comparison signal S5 falling to the logic "L" level from the output terminal P4.

【００４１】減算器４の入力端子Ｐ１に所定の周波数及
び所定の振幅の入力信号Ｓ１が入力されると共に入力端
子Ｐ２に出力信号Ｓ２が入力されると、入力信号Ｓ１及
び出力信号Ｓ２はそれぞれ電流に変換かつ増幅され、入
力信号Ｓ１と出力信号Ｓ２との差電流がトランジスタＱ
４のコレクタに現れ、これと同じ差電流がカレントミラ
ー型電流源のトランジスタＱ１１のコレクタに現れる。
この差電流が抵抗Ｒ５によつて再び電圧に変換され演算
信号Ｓ４となりピーク検出回路６のトランジスタＱ１３
に与えられる。When the input signal S1 having a predetermined frequency and a predetermined amplitude is input to the input terminal P1 of the subtractor 4 and the output signal S2 is input to the input terminal P2, the input signal S1 and the output signal S2 become currents respectively. And the difference current between the input signal S1 and the output signal S2 is
4 and the same difference current appears at the collector of the transistor Q11 of the current mirror type current source.
This difference current is converted into a voltage again by the resistor R5 and becomes an operation signal S4.
Given to.

【００４２】演算信号Ｓ４の振幅は、調整の設定値が所
望のものでないときには出力信号Ｓ２によつて大きく減
衰されるが、トラツプ特性調整回路３がバンドエリミネ
ーシヨンフイルタ１を目標の周波数に向かつて調整する
ほど増大する。従つて次第に増大する演算信号Ｓ４を与
えられたトランジスタＱ１３は、ベース電位がコンデン
サＣ１の電位よりさらに高くなり、コンデンサＣ１をさ
らに高いピーク電位に充電する。The amplitude of the arithmetic signal S4 is greatly attenuated by the output signal S2 when the set value of the adjustment is not the desired value. However, the trap characteristic adjusting circuit 3 moves the band elimination filter 1 to the target frequency. Once adjusted, it increases. Accordingly, the transistor Q13 supplied with the gradually increasing operation signal S4 has a base potential higher than that of the capacitor C1, and charges the capacitor C1 to a higher peak potential.

【００４３】コンデンサＣ１の電位が上昇すると抵抗Ｒ
６でレベルシフトされたピーク信号Ｓ６の電圧も上昇
し、さらに高い電圧の整形ピーク信号Ｓ７が比較器８の
トランジスタＱ１７のベースに加えられる。When the potential of the capacitor C1 rises, the resistance R
The voltage of the peak signal S6 whose level has been shifted at 6 also increases, and a shaped peak signal S7 of a higher voltage is applied to the base of the transistor Q17 of the comparator 8.

【００４４】やがて演算信号Ｓ４の振幅が所定の電圧以
上になつたときトランジスタＱ１７がＯＦＦ、トランジ
スタＱ１９がＯＮし、トランジスタＱ２４がＯＮする。
これにより出力端子Ｐ４より論理「Ｌ」レベルの比較信
号Ｓ５がトラツプ特性調整回路３に与えられ、トラツプ
特性調整回路３が調整を終了し、バンドエリミネーシヨ
ンフイルタ１はトラツプ点の周波数ｆ1 及びｆ3 を所望
の周波数に設定される。When the amplitude of the operation signal S4 reaches a predetermined voltage or more, the transistor Q17 turns off, the transistor Q19 turns on, and the transistor Q24 turns on.
Thus, the output comparison signal S5 logic "L" level from the terminal P4 is applied to a trap characteristic adjusting circuit 3, and terminates the adjustment a trap characteristic adjustment circuit 3, the band eliminator Chillon filter 1 and the frequency f 1 of a trap point the f 3 is set to a desired frequency.

【００４５】以上の構成によれば、調整完了したときの
出力振幅が小さい出力信号Ｓ２に代えて、調整完了した
ときの出力振幅を大きく設定できるように変換された演
算信号Ｓ４のピーク点を検出するので減算器４の増幅率
を格段的に低く設定できる。従つて減算器４のオフセツ
ト誤差が格段的に小さく無視できることにより、比較回
路部５の素子の特性のばらつきによる影響を小さくでき
る。According to the above configuration, the peak point of the operation signal S4 converted so that the output amplitude when the adjustment is completed can be set large instead of the output signal S2 having the small output amplitude when the adjustment is completed is detected. Therefore, the amplification factor of the subtractor 4 can be set to be much lower. Accordingly, the offset error of the subtractor 4 is remarkably small and can be ignored, so that the influence of the variation in the characteristics of the elements of the comparison circuit unit 5 can be reduced.

【００４６】また減算器４のオフセツト誤差が格段的に
小さいのでローパスフイルタ７を小規模の素子で構成で
きる。さらに調整完了したときの演算信号Ｓ４のピーク
点の振幅が出力信号Ｓ２のトラツプ点の振幅に比して格
段的に大きいので、比較器８のしきい値を容易に設定で
きる。Since the offset error of the subtractor 4 is much smaller, the low-pass filter 7 can be composed of small-scale elements. Further, since the amplitude of the peak point of the operation signal S4 when the adjustment is completed is significantly larger than the amplitude of the trap point of the output signal S2, the threshold value of the comparator 8 can be easily set.

【００４７】（２）第２の実施例 （２−１）全体構成 図５において、直列に接続された調整対象のバンドパス
フイルタ１０及びローパスフイルタ１１は、トラツプ点
検出回路１２と共に集積回路に内蔵され、周波数特性曲
線が図６に示すように周波数ｆ4 において−40〔dB〕に
減衰するトラツプ点を形成しており、入力信号Ｓ１を入
力するとこの周波数特性曲線に従つて減衰された出力信
号Ｓ８をローパスフイルタ１１より次段に出力するよう
になされている。(2) Second Embodiment (2-1) Overall Configuration In FIG. 5, a band-pass filter 10 and a low-pass filter 11 to be adjusted, which are connected in series, are built in an integrated circuit together with a trap point detection circuit 12. It is forms a a trap point where the frequency characteristic curve is attenuated to -40 dB! at the frequency f 4 as shown in FIG. 6, when receiving an input signal S1 accordance connexion attenuated output signal to the frequency characteristic curve S8 is output from the low-pass filter 11 to the next stage.

【００４８】バンドパスフイルタ１０は、周波数特性曲
線が図７に示すように周波数ｆ5 において０〔dB〕のピ
ーク点を形成しており、この周波数特性曲線に従つて減
衰された出力信号Ｓ９をローパスフイルタ１１及びトラ
ツプ点検出回路１２に出力するようになされている。ま
たトラツプ特性調整回路１３より調整信号Ｓ１０をバン
ドパスフイルタ１０に与えて電流源の電流の値を調整す
ると、ピーク点の周波数ｆ5 が調整され、従つてトラツ
プ点の周波数ｆ4 が調整されるようになされている。The bandpass filter 10, the frequency characteristic curve forms a peak point of 0 [dB] at the frequency f 5, as shown in FIG. 7, the output signal S9 which is accordance connexion attenuated the frequency characteristic curve The data is output to a low-pass filter 11 and a trap point detection circuit 12. Further, when adjusting the value of the current of the current source giving an adjustment signal S10 from a trap characteristic adjusting circuit 13 to the band-pass filter 10, tuned frequency f 5 of the peak point, the frequency f 4 of the slave connexion a trap point is adjusted It has been made like that.

【００４９】トラツプ点検出回路１２は、入力信号Ｓ１
及び出力信号Ｓ９を与えられ、入力信号Ｓ１及び出力信
号Ｓ９に基づいて、周波数特性曲線が図８に示すように
周波数ｆ6 において− 6〔dB〕に減衰するトラツプ点を
形成する演算信号Ｓ１１を発生するようになされてい
る。The trap point detection circuit 12 receives the input signal S1
And given the output signal S9, on the basis of the input signal S1 and the output signal S9, the frequency characteristic curve in the frequency f 6 as shown in FIG. 8 - the operation signal S11 to form an a trap point decays 6 [dB] It has been made to happen.

【００５０】また演算信号Ｓ１１のトラツプ点の周波数
ｆ6 を所望の周波数に調整することによつて演算信号Ｓ
１１の振幅が所定のしきい値以下となるとき論理「Ｈ」
レベルの比較信号Ｓ１２をトラツプ特性調整回路１３に
与えて調整を終了させ、バンドパスフイルタ１０及びロ
ーパスフイルタ１１でなる合成フイルタのトラツプ点の
周波数ｆ4 を所望の周波数に設定できるようになされて
いる。The frequency f 6 at the trap point of the operation signal S11 is adjusted to a desired frequency, thereby obtaining the operation signal S11.
When the amplitude of 11 becomes equal to or less than a predetermined threshold value, logic "H"
A comparison signal S12 level to terminate the adjustment applied to a trap characteristic adjusting circuit 13, and a band-pass filter 10 and the frequency f 4 of a trap point synthetic filter comprising a low-pass filter 11 is adapted to be set to a desired frequency .

【００５１】トラツプ点検出回路１２は、減算器１４及
び比較回路部１５で構成され、入力信号Ｓ１が予め所定
の周波数及び所定の振幅でバンドパスフイルタ１０及び
減算器１４の非反転入力端子Ｐ６に入力され、かつ出力
信号Ｓ９が反転入力端子Ｐ７に入力されると、入力信号
Ｓ１より出力信号Ｓ９を減算すると共に１０倍以下の増
幅率で増幅させ、所定の周波数の振幅を図８の周波数特
性曲線に従つて減衰した演算信号Ｓ１１を発生し、この
演算信号Ｓ１１を比較回路部１５に出力するようになさ
れている。The trap point detection circuit 12 comprises a subtractor 14 and a comparison circuit section 15. The input signal S1 is supplied to the bandpass filter 10 and the non-inverting input terminal P6 of the subtractor 14 at a predetermined frequency and a predetermined amplitude in advance. When the input signal S9 is input and the output signal S9 is input to the inverting input terminal P7, the output signal S9 is subtracted from the input signal S1 and amplified at an amplification factor of 10 times or less, and the amplitude of a predetermined frequency is changed to the frequency characteristic of FIG. An arithmetic signal S11 attenuated according to the curve is generated, and the arithmetic signal S11 is output to the comparison circuit unit 15.

【００５２】このようにバンドパスフイルタ１０及び減
算器１４は、入力信号Ｓ１を入力し、ピーク点を形成す
るバンドパスフイルタ１０の周波数特性を浅いトラツプ
点を形成する周波数特性に変換した演算信号Ｓ１１を出
力するバンドエリミネーシヨンフイルタを構成する。As described above, the band-pass filter 10 and the subtractor 14 receive the input signal S1 and convert the frequency characteristics of the band-pass filter 10 forming the peak point into the frequency characteristics forming the shallow trap point S11. To form a band elimination filter.

【００５３】ここでトラツプ特性調整回路１３がピーク
点の周波数ｆ5 を調整すると、バンドパスフイルタ１０
及び減算器１４とで構成されるバンドエリミネーシヨン
フイルタの出力すなわち演算信号Ｓ１１が入力信号Ｓ１
と出力信号Ｓ９との演算結果であるので、トラツプ点の
周波数ｆ6 がピーク点の周波数ｆ5 の調整に応じて調整
の方向と同じ方向に調整される。[0053] Now a trap characteristic adjusting circuit 13 adjusts the frequency f 5 of the peak point, the band-pass filter 10
And the output of the band elimination filter constituted by the subtractor 14 and the operation signal S11 is the input signal S1.
Since the result of the operation and the output signal S9 and the frequency f 6 of a trap point is adjusted in the same direction as the direction of adjustment according to the adjustment of the frequency f 5 of the peak point.

【００５４】これによりトラツプ点の周波数ｆ6 を調整
することとピーク点の周波数ｆ5 を調整することとは等
価となる。従つてトラツプ点の周波数ｆ6 を調整するこ
ととトラツプ点の周波数ｆ4 を調整することとは等価に
なる。ちなみにここではｆ6＝ 9.8〔ＫHz〕となり、ｆ
5 ＝15.75 〔ＫHz〕に調整することによつてｆ4 ＝23
〔ＫHz〕に調整される。Thus, adjusting the frequency f 6 at the trap point is equivalent to adjusting the frequency f 5 at the peak point. Therefore, adjusting the frequency f 6 at the trap point is equivalent to adjusting the frequency f 4 at the trap point. Incidentally, here, f 6 = 9.8 [KHz], and f 6
By adjusting to 5 = 15.75 [KHz], f 4 = 23
It is adjusted to [KHz].

【００５５】比較回路部１５は、演算信号Ｓ１１をピー
ク検出回路１６に入力し、演算信号Ｓ１１の振幅を測定
して最小電圧を検出させ、この最小電圧を伝えるピーク
信号Ｓ１３をローパスフイルタ１７に与えてリツプル成
分を取り除き、整形ピーク信号Ｓ１４として比較器１８
に入力する。The comparison circuit section 15 inputs the operation signal S11 to the peak detection circuit 16, measures the amplitude of the operation signal S11, detects the minimum voltage, and supplies the low-pass filter 17 with the peak signal S13 transmitting the minimum voltage. The ripple component is removed by the comparator 18 as a shaped peak signal S14.
To enter.

【００５６】比較器１８は、整形ピーク信号Ｓ１４の電
圧が基準電圧源１９の基準電圧ＶREF2より低いとき論理
「Ｈ」レベルの比較信号Ｓ１２を出力する。これに対
し、整形ピーク信号Ｓ１４の電圧が基準電圧ＶREF2より
高いとき論理「Ｌ」レベルの比較信号Ｓ１２を出力する
ようになされている。The comparator 18 outputs a logical "H" level comparison signal S12 when the voltage of the shaped peak signal S14 is lower than the reference voltage VREF2 of the reference voltage source 19. On the other hand, when the voltage of the shaped peak signal S14 is higher than the reference voltage V REF2 , the comparison signal S12 of the logic “L” level is output.

【００５７】トラツプ特性調整回路１３は比較信号Ｓ１
２を入力するロジツク回路を有し、所定の手順で調整信
号Ｓ１０をバンドパスフイルタ１０に与えるようになさ
れている。また論理「Ｈ」レベルの比較信号Ｓ１２を入
力されると調整を終了するようになされている。The trap characteristic adjusting circuit 13 outputs the comparison signal S1.
2 is provided, and the adjustment signal S10 is supplied to the bandpass filter 10 in a predetermined procedure. When the comparison signal S12 at the logic "H" level is input, the adjustment is terminated.

【００５８】（２−２）トラツプ点検出回路１２の構成 図９において、トランジスタＱ３５及びＱ３６は減算器
１４の一方の差動対を構成し、トランジスタＱ３７及び
Ｑ３８は他方の差動対を構成する。一方の差動対のトラ
ンジスタＱ３５及びＱ３６は、エミツタがダイナミツッ
クレンジ拡大のための抵抗Ｒ２５を介して相互に接続さ
れ、かつエミツタが電流源のトランジスタＱ３９及びＱ
４０のコレクタにそれぞれ接続されている。(2-2) Configuration of trap point detection circuit 12 In FIG. 9, transistors Q35 and Q36 form one differential pair of subtractor 14, and transistors Q37 and Q38 form the other differential pair. . The transistors Q35 and Q36 of one differential pair have emitters connected to each other via a resistor R25 for expanding the dynamic range, and transistors Q39 and Q39 each having an emitter as a current source.
Each is connected to 40 collectors.

【００５９】またトランジスタＱ３５のベースが入力端
子Ｐ７に接続され、コレクタが電源電圧ＶCCに接続され
ている。さらにトランジスタＱ３６は、ベースがトラン
ジスタＱ３７のベース及びバイアス入力端子Ｐ８に接続
されて所定の定電圧を与えられ、コレクタがトランジス
タＱ３８のコレクタに接続されている。The base of transistor Q35 is connected to input terminal P7, and the collector is connected to power supply voltage V CC . Further, the transistor Q36 has a base connected to the base of the transistor Q37 and the bias input terminal P8 to receive a predetermined constant voltage, and a collector connected to the collector of the transistor Q38.

【００６０】これにより入力端子Ｐ７より出力信号Ｓ９
を与えられると出力信号Ｓ９はそれぞれ差動対のトラン
ジスタＱ３５及びＱ３６によつて電流に変換かつ増幅さ
れ、トランジスタＱ３６のコレクタ電流には出力信号Ｓ
９の逆相電流が発生し、これをトランジスタＱ３８のコ
レクタに伝えるようになされている。Thus, the output signal S9 is input from the input terminal P7.
, The output signal S9 is converted and amplified by a differential pair of transistors Q35 and Q36, respectively, and the output signal S9 is added to the collector current of the transistor Q36.
9 is generated and transmitted to the collector of the transistor Q38.

【００６１】他方の差動対のトランジスタＱ３７及びＱ
３８は、エミツタがダイナミツクレンジ拡大のための抵
抗Ｒ２６で相互に接続され、かつエミツタが電流源のト
ランジスタＱ４１及びＱ４２のコレクタにそれぞれ接続
されている。またトランジスタＱ３８のベースが入力端
子Ｐ６に接続されている。トランジスタＱ３７のコレク
タは電源電圧ＶCCに接続されている。トランジスタＱ３
８のコレクタはカレントミラー型電流源のトランジスタ
Ｑ４３のコレクタに接続されている。The other differential pair of transistors Q37 and Q37
Reference numeral 38 denotes an emitter connected to a resistor R26 for expanding the dynamic range, and an emitter connected to the collectors of the transistors Q41 and Q42 as current sources. The base of the transistor Q38 is connected to the input terminal P6. The collector of transistor Q37 is connected to power supply voltage V CC . Transistor Q3
The collector of 8 is connected to the collector of the transistor Q43 of the current mirror type current source.

【００６２】これにより入力端子Ｐ６より入力信号Ｓ１
を与えられると入力信号Ｓ１はそれぞれ差動対のトラン
ジスタＱ３７及びＱ３８によつて電流に変換かつ増幅さ
れ、トランジスタＱ３８のコレクタ電流には入力信号Ｓ
１の同相電流が発生し、これとトランジスタＱ３６のコ
レクタより伝えられた出力信号Ｓ９の逆相電流とが加え
合わされるようになされている。As a result, the input signal S1 is input from the input terminal P6.
, The input signal S1 is converted and amplified by a differential pair of transistors Q37 and Q38, respectively, and the input signal S1 is applied to the collector current of the transistor Q38.
One common-mode current is generated, and this is added to the negative-phase current of the output signal S9 transmitted from the collector of the transistor Q36.

【００６３】トランジスタＱ４３〜Ｑ４６及び抵抗Ｒ２
７、Ｒ２８はカレントミラー型電流源を構成しており、
トランジスタＱ４３のコレクタより流す電流と同一電流
をトランジスタＱ４５のコレクタより流すようになされ
ている。トランジスタＱ４５は、コレクタがピーク検出
回路１６のトランジスタＱ４７のベース、抵抗Ｒ２９の
一端及び電流源のトランジスタＱ４８のコレクタに接続
され、ベースがトランジスタＱ４９のベースに接続され
ている。The transistors Q43 to Q46 and the resistor R2
7, R28 constitutes a current mirror type current source,
The same current as the current flowing from the collector of the transistor Q43 flows from the collector of the transistor Q45. The transistor Q45 has a collector connected to the base of the transistor Q47 of the peak detection circuit 16, one end of the resistor R29 and the collector of the transistor Q48 as a current source, and a base connected to the base of the transistor Q49.

【００６４】これによりトランジスタＱ４３のコレクタ
に現れる信号電流すなわち入力信号Ｓ１の同相電流及び
出力信号Ｓ９の逆相電流の合計と同一の信号電流がトラ
ンジスタＱ４５のコレクタに現れる。この信号電流が抵
抗Ｒ２９の一端に与えられているので抵抗Ｒ２９の他端
に与えられたバイアス電圧を中心として電圧変換された
演算信号Ｓ１１となりトランジスタＱ４７のベースに与
えられるようになされている。ちなみに演算信号Ｓ１１
に変換された時点の周波数特性は図８の通りである。As a result, a signal current appearing at the collector of the transistor Q43, that is, the same signal current as the sum of the in-phase current of the input signal S1 and the reverse-phase current of the output signal S9 appears at the collector of the transistor Q45. Since this signal current is applied to one end of the resistor R29, the operation signal S11 is converted into a voltage converted around the bias voltage applied to the other end of the resistor R29, and is applied to the base of the transistor Q47. By the way, the operation signal S11
FIG. 8 shows the frequency characteristics at the time of conversion into.

【００６５】ピーク検出回路１６のトランジスタＱ４７
は、コレクタが電源電圧ＶCCに接続され、エミツタがト
ランジスタＱ５０のベースに接続され、かつエミツタが
コンデンサＣ４を介して接地ラインＧＮＤに接続され、
かつエミツタが抵抗Ｒ３０の一端に接続されている。ト
ランジスタＱ４９は、エミツタが抵抗Ｒ３０の他端に接
続され、コレクタが接地ラインＧＮＤに接続されてお
り、電源投入時など、何らかの原因でトランジスタＱ４
７のエミツタ電圧が必要以上に上昇したときにＯＮする
リミツタを構成する。The transistor Q47 of the peak detection circuit 16
Has a collector connected to the power supply voltage V CC , an emitter connected to the base of the transistor Q50, and an emitter connected to the ground line GND via the capacitor C4,
Further, the emitter is connected to one end of the resistor R30. The transistor Q49 has an emitter connected to the other end of the resistor R30 and a collector connected to the ground line GND.
A limiter that is turned on when the emitter voltage of No. 7 rises more than necessary.

【００６６】これにより演算信号Ｓ１１の振幅が減少
し、その電圧がコンデンサＣ４の電圧より低いときトラ
ンジスタＱ４７はコンデンサＣ４の電圧により逆バイア
スされコンデンサＣ４を充電せず、コンデンサＣ４の電
荷がトランジスタＱ５０のベース電流として放電されコ
ンデンサＣ４の電圧が所定の速度で低下するようになさ
れている。これに対し、演算信号Ｓ１１の振幅が増大
し、その電圧がコンデンサＣ４の電圧より高いときトラ
ンジスタＱ４７はコンデンサＣ４をそのときの電圧に充
電するようになされている。As a result, the amplitude of the operation signal S11 decreases, and when the voltage is lower than the voltage of the capacitor C4, the transistor Q47 is reverse-biased by the voltage of the capacitor C4 and does not charge the capacitor C4. The discharge is performed as the base current, and the voltage of the capacitor C4 decreases at a predetermined speed. On the other hand, when the amplitude of the operation signal S11 increases and the voltage is higher than the voltage of the capacitor C4, the transistor Q47 charges the capacitor C4 to the voltage at that time.

【００６７】トランジスタＱ５０はトランジスタＱ４７
の出力のバツフア回路を構成し、コレクタが電源電圧Ｖ
CCに接続され、エミツタが電流源のトランジスタＱ５１
のコレクタ及びローパスフイルタ１７の入力端Ｐ９に接
続されている。電流源のトランジスタＱ５１、Ｑ５２及
びＱ５３は、共通エミツタが電流源のトランジスタＱ５
４のコレクタに接続され、共通ベースがトランジスタＱ
５５のエミツタに接続されて所定のバイアス電圧を与え
られている。The transistor Q50 is connected to the transistor Q47.
Constitutes a buffer circuit with an output of
Connected to CC and the emitter is the current source transistor Q51
And the input terminal P9 of the low-pass filter 17. The current sources of the transistors Q51, Q52 and Q53 are the same as the current source of the transistor Q5.
4 and the common base is transistor Q
A predetermined bias voltage is applied to the emitter 55.

【００６８】これによりコンデンサＣ４の電圧がトラン
ジスタＱ５０で電流に変換かつ増幅されピーク信号Ｓ１
３となり、ローパスフイルタ１７の入力端Ｐ９に与えら
れるようになされている。As a result, the voltage of the capacitor C4 is converted into a current by the transistor Q50 and amplified, and the peak signal S1
3, which is provided to the input terminal P9 of the low-pass filter 17.

【００６９】ダイオード接続されたトランジスタＱ５６
は、エミツタがトランジスタＱ５３のコレクタ及びロー
パスフイルタ１７の入力端Ｐ１０に接続され、コレクタ
が電流源のトランジスタＱ５７のエミツタに接続されて
いる。トランジスタＱ５７は、コレクタが電源電圧ＶCC
に接続され、ベースが電流源のトランジスタＱ５８のベ
ース及び抵抗Ｒ２９の他端に接続されている。ちなみに
抵抗Ｒ２９の他端は電流源のトランジスタＱ５９のコレ
クタ及び電流源のトランジスタＱ６０のエミツタに接続
されている。Diode-Connected Transistor Q56
Has an emitter connected to the collector of the transistor Q53 and the input terminal P10 of the low-pass filter 17, and has a collector connected to the emitter of the transistor Q57 as a current source. The transistor Q57 has a collector connected to the power supply voltage V CC.
And the base is connected to the base of the transistor Q58 of the current source and the other end of the resistor R29. The other end of the resistor R29 is connected to the collector of the current source transistor Q59 and the emitter of the current source transistor Q60.

【００７０】これによりトランジスタＱ５３のコレクタ
及びトランジスタＱ５６のエミツタの接続中点より所定
のバイアス電圧をローパスフイルタ１７の入力端Ｐ１０
に与えるようになされている。As a result, a predetermined bias voltage is applied to the input terminal P10 of the low-pass filter 17 from the connection point between the collector of the transistor Q53 and the emitter of the transistor Q56.
Has been made to give to.

【００７１】トランジスタＱ６１は、ベースがローパス
フイルタ１７の出力端Ｐ１１に接続され、コレクタが電
源電圧ＶCCに接続され、エミツタが抵抗Ｒ３１の一端に
接続されている。抵抗Ｒ３１の他端はトランジスタＱ６
２のベース及び電流源のトランジスタＱ６３のコレクタ
に接続されている。The transistor Q61 has a base connected to the output terminal P11 of the low-pass filter 17, a collector connected to the power supply voltage V CC , and an emitter connected to one end of the resistor R31. The other end of the resistor R31 is connected to a transistor Q6.
2 and the collector of the current source transistor Q63.

【００７２】これによりピーク信号Ｓ１３がローパスフ
イルタ１７でリツプルを除去され整形ピーク信号Ｓ１４
として出力端Ｐ１１よりトランジスタＱ６１のベースに
与えられ、トランジスタＱ６１で電流に変換かつ増幅さ
れ、抵抗Ｒ３１でレベルシフトされてトランジスタＱ６
２のベースに与えられるようになされている。As a result, the ripple is removed from the peak signal S13 by the low-pass filter 17, and the shaped peak signal S14 is removed.
From the output terminal P11 to the base of the transistor Q61, which is converted into a current by the transistor Q61, amplified, and level-shifted by the resistor R31.
2 base.

【００７３】トランジスタＱ６２及びＱ６４は比較器１
８の差動対を構成し、トランジスタＱ６２は、エミツタ
がトランジスタＱ６４のエミツタ及び電流源のトランジ
スタＱ６５のコレクタに接続され、コレクタが接地ライ
ンＧＮＤに接続されている。トランジスタＱ６４は、ベ
ースがローパスフイルタ１７の出力端Ｐ１２に接続さ
れ、コレクタが電流源のトランジスタＱ６６のコレクタ
に接続されている。The transistors Q62 and Q64 are connected to the comparator 1
The transistor Q62 has an emitter connected to the emitter of the transistor Q64 and a collector of the transistor Q65 as a current source, and a collector connected to the ground line GND. The transistor Q64 has a base connected to the output terminal P12 of the low-pass filter 17, and a collector connected to the collector of the transistor Q66 as a current source.

【００７４】これによりトランジスタＱ６４は、ベース
が出力端Ｐ１２より図５の基準電圧ＶREF2に相当する電
圧を与えられ、整形ピーク信号Ｓ１４が抵抗Ｒ３１でレ
ベルシフトされた電圧がトランジスタＱ６４のベース電
圧より高いときはＯＮとなるようになされている。これ
に対し、整形ピーク信号Ｓ１４が抵抗Ｒ３１でレベルシ
フトされた電圧がトランジスタＱ６４のベース電圧より
低いときはＯＦＦとなるようになされている。As a result, the base of the transistor Q64 is supplied with a voltage corresponding to the reference voltage V REF2 of FIG. 5 from the output terminal P12, and the voltage obtained by level-shifting the shaped peak signal S14 by the resistor R31 is higher than the base voltage of the transistor Q64. When it is high, it is turned on. On the other hand, when the voltage of the shaped peak signal S14 whose level is shifted by the resistor R31 is lower than the base voltage of the transistor Q64, the signal is turned off.

【００７５】ダイオード接続されたトランジスタＱ６６
は、トランジスタＱ６７と共にカレントミラー型の電流
源を構成し、ベースがトランジスタＱ６７のベースに接
続され、エミツタが接地ラインＧＮＤに接続されてい
る。トランジスタＱ６７は、コレクタが出力端子Ｐ１３
に接続され、エミツタが接地ラインＧＮＤに接続されて
いる。Diode-connected transistor Q66
Constitutes a current mirror type current source together with the transistor Q67, the base is connected to the base of the transistor Q67, and the emitter is connected to the ground line GND. The transistor Q67 has a collector connected to the output terminal P13.
And the emitter is connected to the ground line GND.

【００７６】これによりトランジスタＱ６６及びＱ６７
は、トランジスタＱ６４がＯＮしたときＯＮして論理
「Ｌ」レベルの比較信号Ｓ１２を出力端子Ｐ１３より出
力するようになされている。これに対し、トランジスタ
Ｑ６４がＯＦＦしたときＯＦＦして論理「Ｈ」レベルの
比較信号Ｓ１２を出力端子Ｐ１３より出力するようにな
されている。As a result, transistors Q66 and Q67
Is turned on when the transistor Q64 is turned on, and outputs a comparison signal S12 of a logic "L" level from an output terminal P13. On the other hand, when the transistor Q64 is turned off, the transistor Q64 is turned off and the comparison signal S12 of the logic "H" level is output from the output terminal P13.

【００７７】（２−３）第２の実施例の動作 以上の構成において、予めバンドパスフイルタ１０及び
ローパスフイルタ１１でなる合成フイルタの周波数特性
が所望のものとなつたとき整形ピーク信号Ｓ１４も減衰
し、比較器１８が出力端子Ｐ１３より論理「Ｈ」レベル
に立ち上がる比較信号Ｓ１２を出力するように入力信号
Ｓ１の周波数、振幅及び比較器１８の基準電圧ＶREF2を
定める。(2-3) Operation of the Second Embodiment In the above configuration, the shaping peak signal S14 is also attenuated when the frequency characteristic of the combined filter including the band-pass filter 10 and the low-pass filter 11 becomes desired in advance. Then, the frequency and amplitude of the input signal S1 and the reference voltage VREF2 of the comparator 18 are determined so that the comparator 18 outputs the comparison signal S12 rising from the output terminal P13 to the logic "H" level.

【００７８】減算器１４の入力端子Ｐ６に入力信号Ｓ１
が入力されると共に入力端子Ｐ７に出力信号Ｓ９が入力
されると、入力信号Ｓ１及び出力信号Ｓ９はそれぞれ電
流に変換かつ増幅され、入力信号Ｓ１と出力信号Ｓ９と
の差電流がトランジスタＱ３８のコレクタに現れ、これ
と同じ差電流がカレントミラー型電流源のトランジスタ
Ｑ４５のコレクタに現れる。この差電流が抵抗Ｒ２９に
よつて再び電圧に変換され演算信号Ｓ１１となり、ピー
ク検出回路１６のトランジスタＱ４７に与えられる。The input signal S1 is input to the input terminal P6 of the subtractor 14.
Is input and the output signal S9 is input to the input terminal P7, the input signal S1 and the output signal S9 are converted into currents and amplified, respectively, and the difference current between the input signal S1 and the output signal S9 is set to the collector of the transistor Q38. And the same difference current appears at the collector of the transistor Q45 of the current mirror type current source. This difference current is converted into a voltage again by the resistor R29 and becomes an operation signal S11, which is given to the transistor Q47 of the peak detection circuit 16.

【００７９】演算信号Ｓ１１の振幅は、調整の設定値が
所望のものでないときには出力信号Ｓ９によつて十分に
減衰されないが、トラツプ特性調整回路１３がバンドパ
スフイルタ１０を目標の周波数に向かつて調節するほど
減少する。すなわちバンドパスフイルタ１０及びローパ
スフイルタ１１でなる合成フイルタを目標の周波数に向
かつて調整するほど減少する。従つて次第に減少する演
算信号Ｓ１１を与えられたピーク検出回路１６のトラン
ジスタＱ４７は、ベースがコンデンサＣ４の電位により
逆バイアスされ、コンデンサＣ４を充電しなくなる。The amplitude of the operation signal S11 is not sufficiently attenuated by the output signal S9 when the set value of the adjustment is not the desired value. However, the trap characteristic adjusting circuit 13 adjusts the bandpass filter 10 toward the target frequency. It decreases as you do. That is, the number decreases as the combined filter including the band-pass filter 10 and the low-pass filter 11 is adjusted toward the target frequency. Accordingly, the base of the transistor Q47 of the peak detection circuit 16 to which the operation signal S11 that is gradually decreased is reverse-biased by the potential of the capacitor C4, and the capacitor C4 is not charged.

【００８０】コンデンサＣ４が電荷をトランジスタＱ５
０のベース電流として所定の速度で放電し、その電位が
降下すると、トランジスタＱ５０で再び電流に変換され
たピーク信号Ｓ１３の電位も降下し、さらに低い電圧の
整形ピーク信号Ｓ１４が比較器１７のトランジスタＱ６
１のベースに与えられる。The capacitor C4 transfers the electric charge to the transistor Q5.
As the base current of 0 is discharged at a predetermined rate and the potential drops, the potential of the peak signal S13 converted into a current again by the transistor Q50 also drops, and the shaped peak signal S14 of a lower voltage is output from the transistor of the comparator 17. Q6
Given to one base.

【００８１】やがて演算信号Ｓ１１の振幅が所定の電圧
以下になつたときトランジスタＱ６２がＯＮ、トランジ
スタＱ６４がＯＦＦし、トランジスタＱ６６及びＱ６７
がＯＦＦする。これにより出力端子Ｐ１３より論理
「Ｈ」レベルの比較信号Ｓ１２がトラツプ特性調整回路
１３に与えられ、トラツプ特性調整回路１３が調整を終
了し、バンドパスフイルタ１０及びローパスフイルタ１
１でなる合成フイルタはトラツプ点の周波数ｆ4 を所望
の周波数に設定される。When the amplitude of the operation signal S11 falls below a predetermined voltage, the transistor Q62 is turned on, the transistor Q64 is turned off, and the transistors Q66 and Q67 are turned off.
Turns off. As a result, the comparison signal S12 of the logic "H" level is supplied from the output terminal P13 to the trap characteristic adjusting circuit 13, the trap characteristic adjusting circuit 13 completes the adjustment, and the band-pass filter 10 and the low-pass filter 1
Synthesis filter consisting of 1 is set to the frequency f 4 of a trap point at a desired frequency.

【００８２】以上の構成によれば、調整完了したときの
出力振幅が小さい出力信号Ｓ８に代えて、調整完了した
ときの出力振幅を大きく設定できるように変換された演
算信号Ｓ１１のトラツプ点を検出するので減算器１４の
増幅率を格段的に低く設定できる。従つて減算器１４の
オフセツト誤差が格段的に小さく無視できることによ
り、比較回路部１５の素子の特性のばらつきによる影響
を小さくできる。According to the above arrangement, the trap point of the operation signal S11 converted so that the output amplitude when the adjustment is completed can be set large instead of the output signal S8 having the small output amplitude when the adjustment is completed is detected. Therefore, the amplification factor of the subtractor 14 can be set to be much lower. Accordingly, the offset error of the subtractor 14 is extremely small and can be ignored, so that the influence of variations in the characteristics of the elements of the comparison circuit section 15 can be reduced.

【００８３】また減算器１４のオフセツト誤差が格段的
に小さいのでローパスフイルタ１７を小規模の素子で構
成できる。さらに調整完了したときの演算信号Ｓ１１の
トラツプ点の振幅が出力信号Ｓ８のトラツプ点の振幅に
比して格段的に大きいので、比較器１８のしきい値を容
易に設定できる。Since the offset error of the subtractor 14 is much smaller, the low-pass filter 17 can be composed of small-scale elements. Further, since the amplitude of the trap point of the operation signal S11 when the adjustment is completed is significantly larger than the amplitude of the trap point of the output signal S8, the threshold value of the comparator 18 can be easily set.

【００８４】（３）他の実施例 なお上述の実施例においては、入力信号Ｓ１の周波数を
１つに指定し、比較回路部５又は１５を用いて調整の良
否を検知する場合について述べたが、本発明はこれに限
らず、入力信号をホワイトノイズとし、出力信号の周波
数及び強度の分布状態を表示画面等でモニタすることに
よつてピーク点の周波数又はトラツプ点の周波数を検知
しても良い。(3) Other Embodiments In the above-described embodiment, the case where the frequency of the input signal S1 is designated as one and the quality of the adjustment is detected using the comparison circuit unit 5 or 15 has been described. However, the present invention is not limited to this, and it is possible to detect the frequency of the peak point or the frequency of the trap point by monitoring the distribution state of the frequency and intensity of the output signal on a display screen or the like by using the input signal as white noise. good.

【００８５】また上述の実施例においては、論理「Ｈ」
レベル又は論理「Ｌ」レベルの比較信号Ｓ５（又はＳ１
２）をトラツプ特性調整回路３（又は１３）に与えて調
整を完了させる場合について述べたが、本発明はこれに
限らず、例えば発光ダイオード等によつて調整手段に通
知して調整を完了させても良い。In the above embodiment, the logic "H"
Level or logical "L" level comparison signal S5 (or S1).
Although the case where 2) is given to the trap characteristic adjusting circuit 3 (or 13) to complete the adjustment has been described, the present invention is not limited to this, and the adjustment is completed by notifying the adjusting means by, for example, a light emitting diode or the like. May be.

【００８６】さらに上述の実施例においては、トラツプ
特性調整回路３又は１３で調整する場合について述べた
が、本発明はこれに限らず、発光ダイオード等を用いて
調整の良否を調整者に知らせ、調整者が手動で調整して
も良い。Further, in the above-described embodiment, the case where the adjustment is performed by the trap characteristic adjusting circuit 3 or 13 has been described. However, the present invention is not limited to this. The coordinator may adjust manually.

【００８７】さらに上述の実施例においては、入力信号
Ｓ１及び出力信号Ｓ９をトラツプ点検出回路１２に入力
してバンドパスフイルタ１０及びローパスフイルタ１１
でなる合成フイルタを調整する場合について述べたが、
本発明はこれに限らず、入力信号Ｓ１及び出力信号Ｓ８
をトラツプ点検出回路２と同様のトラツプ点検出回路に
入力し、ピーク点の周波数を調整してバンドパスフイル
タ１０及びローパスフイルタ１１でなる合成フイルタを
調整しても良い。Further, in the above-described embodiment, the input signal S1 and the output signal S9 are input to the trap point detection circuit 12, and the band-pass filter 10 and the low-pass filter 11 are inputted.
The case of adjusting the synthetic filter consisting of
The present invention is not limited to this, and the input signal S1 and the output signal S8
May be input to a trap point detection circuit similar to the trap point detection circuit 2, and the frequency of the peak point may be adjusted to adjust the combined filter composed of the band-pass filter 10 and the low-pass filter 11.

【００８８】さらに上述の実施例においては、合成フイ
ルタが２つの段数のフイルタで構成される場合について
述べたが、本発明はこれに限らず、３つ以上の段数のフ
イルタで構成される合成フイルタの任意の段数の位置の
フイルタの特性を調整することによつて合成フイルタの
特性を調整する場合にも適用できる。Further, in the above-described embodiment, the case where the composite filter is composed of two stages of filters has been described. However, the present invention is not limited to this, and the composite filter composed of three or more stages of filters is provided. The present invention can also be applied to the case where the characteristics of the composite filter are adjusted by adjusting the characteristics of the filter at an arbitrary number of positions.

【００８９】[0089]

【発明の効果】上述のように本発明によれば、検出手段
が特性変換信号の最大値又は最小値を検出するために必
要な特性変換手段の増幅率が格段的に小さく、従つて特
性変換手段のオフセツト誤差が格段的に小さくできるこ
とにより、検出手段を構成する素子の特性のばらつきの
影響を受けにくく容易にフイルタの周波数特性を調整で
きるフイルタ調整回路を少ない素子で実現できる。As described above, according to the present invention, the amplification factor of the characteristic conversion means required for the detection means to detect the maximum value or the minimum value of the characteristic conversion signal is remarkably small. Since the offset error of the means can be remarkably reduced, a filter adjustment circuit which is less susceptible to variations in the characteristics of the elements constituting the detecting means and can easily adjust the frequency characteristics of the filter can be realized with a small number of elements.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明によるフイルタ調整回路の一実施例の全
体構成を示すブロツク図である。FIG. 1 is a block diagram showing the overall configuration of an embodiment of a filter adjustment circuit according to the present invention.

【図２】第１の実施例における調整対象フイルタの周波
数特性の説明に供する特性曲線図である。FIG. 2 is a characteristic curve diagram for explaining a frequency characteristic of a filter to be adjusted in the first embodiment.

【図３】第１の実施例における演算信号の周波数特性の
説明に供する特性曲線図である。FIG. 3 is a characteristic curve diagram for explaining a frequency characteristic of an operation signal in the first embodiment.

【図４】第１の実施例におけるトラツプ点検出回路の説
明に供する接続図である。FIG. 4 is a connection diagram for explaining a trap point detection circuit in the first embodiment;

【図５】第２の実施例の全体構成を示すブロツク図であ
る。FIG. 5 is a block diagram showing the overall configuration of the second embodiment.

【図６】第２の実施例における調整対象フイルタの合成
された周波数特性の説明に供する特性曲線図である。FIG. 6 is a characteristic curve diagram for explaining a synthesized frequency characteristic of a filter to be adjusted in the second embodiment.

【図７】第２の実施例における調整対象フイルタのう
ち、バンドパスフイルタの周波数特性の説明に供する特
性曲線図である。FIG. 7 is a characteristic curve diagram for explaining a frequency characteristic of a bandpass filter among filters to be adjusted in the second embodiment.

【図８】第２の実施例における演算信号の周波数特性の
説明に供する特性曲線図である。FIG. 8 is a characteristic curve diagram for explaining a frequency characteristic of an operation signal in the second embodiment.

【図９】第２の実施例におけるトラツプ点検出回路の説
明に供する接続図である。FIG. 9 is a connection diagram for describing a trap point detection circuit in a second embodiment.

【符号の説明】[Explanation of symbols]

１……バンドエリミネーシヨンフイルタ、２、１２……
トラツプ点検出回路、３、１３……トラツプ特性調整回
路、４、１４……減算器、５、１５……比較回路部、１
０……バンドパスフイルタ、６、１６……ピーク検出回
路、７、１１、１７……ローパスフイルタ、８、１８…
…比較器、９、１９……基準電圧源。1. Band elimination filter 2, 2, 12.
Trap point detection circuit, 3, 13 ... trap characteristic adjustment circuit, 4, 14 ... subtractor, 5, 15 ... comparison circuit section, 1
0 ... Band pass filter, 6, 16 ... Peak detection circuit, 7, 11, 17 ... Low pass filter, 8, 18 ...
... Comparator, 9, 19 ... Reference voltage source.

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】調整対象のフイルタの入力信号及び出力信
号を入力し、上記入力信号及び上記出力信号に基づいて
上記出力信号を上記出力信号と異なる特性に変換した特
性変換信号を発生する特性変換手段と、 上記特性変換信号を入力し、上記特性変換信号の最大値
又は最小値を検出した検出信号を発生する検出手段とを
具え、上記検出信号に基づいて上記特性変換手段におけ
る周波数特性を調整することにより上記フイルタの周波
数特性を調整することを特徴とするフイルタ調整回路。1. A characteristic converter for receiving an input signal and an output signal of a filter to be adjusted and generating a characteristic conversion signal obtained by converting the output signal into a characteristic different from the output signal based on the input signal and the output signal. Means for inputting the characteristic conversion signal, and detecting means for generating a detection signal that detects a maximum value or a minimum value of the characteristic conversion signal, and adjusting a frequency characteristic in the characteristic conversion means based on the detection signal. A filter adjustment circuit for adjusting the frequency characteristic of the filter. 【請求項２】上記特性変換手段は、 上記入力信号を非反転入力端に入力すると共に、上記出
力信号を反転入力端に入力し、減算結果を上記特性変換
信号として出力する加減算部を有し、 上記検出手段は、 上記特性変換信号を入力し、上記特性変換信号の最大値
又は最小値を検出したピーク信号を出力するピーク検出
部と、 上記ピーク信号を入力し、上記ピーク信号のリツプル成
分を取り除いた整形ピーク信号を出力するローパスフイ
ルタと、 上記整形ピーク信号を入力し、上記整形ピーク信号を所
定のしきい値と比較した結果を上記検出信号として出力
する比較部とを有することを特徴とする請求項１に記載
のフイルタ調整回路。2. The characteristic conversion means includes an addition / subtraction unit that inputs the input signal to a non-inverting input terminal, inputs the output signal to an inverting input terminal, and outputs a subtraction result as the characteristic conversion signal. A detection unit that receives the characteristic conversion signal, and outputs a peak signal that detects a maximum value or a minimum value of the characteristic conversion signal; and a peak component that inputs the peak signal and a ripple component of the peak signal. A low-pass filter that outputs a shaped peak signal from which the signal has been removed, and a comparator that inputs the shaped peak signal and outputs a result of comparing the shaped peak signal with a predetermined threshold value as the detection signal. The filter adjustment circuit according to claim 1. 【請求項３】上記フイルタは、バンドエリミネーシヨン
フイルタでなることを特徴とする請求項１又は請求項２
に記載のフイルタ調整回路。3. The filter according to claim 1, wherein the filter is a band elimination filter.
3. The filter adjustment circuit according to 1. 【請求項４】上記フイルタは、互いに直列に接続された
バンドパスフイルタ及びローパスフイルタでなり、上記
入力信号を上記バンドパスフイルタに入力し、上記バン
ドパスフイルタより上記出力信号を上記ローパスフイル
タ及び上記特性変換手段に出力することを特徴とする請
求項１又は請求項２に記載のフイルタ調整回路。4. The filter comprises a band-pass filter and a low-pass filter connected in series with each other. The input signal is input to the band-pass filter, and the output signal is output from the band-pass filter to the low-pass filter and the low-pass filter. 3. The filter adjustment circuit according to claim 1, wherein the output is output to a characteristic conversion unit.
JP06263593A 1993-02-26 1993-02-26 Filter adjustment circuit Expired - Fee Related JP3204426B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP06263593A JP3204426B2 (en) 1993-02-26 1993-02-26 Filter adjustment circuit
KR1019940003396A KR100312623B1 (en) 1993-02-26 1994-02-25 Active filter circuit device
US08/807,000 US5745001A (en) 1993-02-26 1997-02-26 Active filter circuit apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06263593A JP3204426B2 (en) 1993-02-26 1993-02-26 Filter adjustment circuit

Publications (2)

Publication Number Publication Date
JPH06252696A JPH06252696A (en) 1994-09-09
JP3204426B2 true JP3204426B2 (en) 2001-09-04

Family

ID=13205988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06263593A Expired - Fee Related JP3204426B2 (en) 1993-02-26 1993-02-26 Filter adjustment circuit

Country Status (1)

Country Link
JP (1) JP3204426B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8578137B2 (en) 2006-11-03 2013-11-05 Intel Corporation Reducing aging effect on registers

Also Published As

Publication number Publication date
JPH06252696A (en) 1994-09-09

Similar Documents

Publication Publication Date Title
KR900002955B1 (en) Auto control circuit of filter circuit's time constant
KR100312623B1 (en) Active filter circuit device
RU2140705C1 (en) Stage of amplifier with controlled amplification, amplifier with controlled amplification, t v receiver
US4524389A (en) Synchronous video detector circuit using phase-locked loop
EP0656164B1 (en) Television receiver
KR0183114B1 (en) Using d-c feedback with on-chip filtering to balance i-f drive to second detector in monolithic ic
JPS6050112B2 (en) Color signal output circuit
JP3204426B2 (en) Filter adjustment circuit
EP0632665B1 (en) Chroma noise reduction device
US5216238A (en) Infrared ray receiving circuit
US4005262A (en) Brightness and contrast control for television receiver
US5317200A (en) Phase shift circuit apparatus
US4031547A (en) Noise reducing circuit for video signals
US4038684A (en) Signal detection circuit
JPH07131671A (en) Dynamic focus amplifier circuit
CA1156352A (en) Chroma signal gain control circuit
US5378947A (en) Filter circuit composed of glass delay line with no coil
JPS626728Y2 (en)
US4931857A (en) Voltage controlled comb filter
JPH0294806A (en) High level slice circuit
KR960007408B1 (en) Stereo/dual voice checking system
JP3945003B2 (en) AGC circuit
JPH09102987A (en) Remote control signal processing circuit
JPS5826873B2 (en) Noise removal device
JPS5880903A (en) Television signal processor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees