JP3200979B2 - Method of forming plug-in vertical wiring - Google Patents
Method of forming plug-in vertical wiringInfo
- Publication number
- JP3200979B2 JP3200979B2 JP18274792A JP18274792A JP3200979B2 JP 3200979 B2 JP3200979 B2 JP 3200979B2 JP 18274792 A JP18274792 A JP 18274792A JP 18274792 A JP18274792 A JP 18274792A JP 3200979 B2 JP3200979 B2 JP 3200979B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- layer
- plug
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】この発明は、超高集積半導体デバ
イスの配線間相互の電気的接続をとるプラグイン縦配線
の形成方法に関し、更に詳しくは、より高密度化対応の
導電層が三次元的に配置される配線の形成に係わる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a plug-in vertical wiring for electrically connecting wirings of an ultra-high-integration semiconductor device, and more particularly, to a method of forming a three-dimensional conductive layer for higher density. It is concerned with the formation of wirings that are arranged in a random fashion.
【0002】[0002]
【従来の技術】半導体デバイスの超高集積化が、益々進
む傾向にあり、それを実現するための技術に対する需要
が強まりつつある。それは、UVステッパーがg線から
i線へと、更にはUVよりも更に短波長の露光技術(例
えば、KrFエキシマーレーザなど)が求められつつあ
ることからも良く分かる。これらの露光技術は、デザイ
ンルールのいわゆる、最小寸法を決めている。この露光
技術の発展が、上述の半導体デバイスの微細化を推進し
てきたといっても過言ではない。2. Description of the Related Art The ultra-high integration of semiconductor devices is on the rise, and the demand for technologies for realizing it is increasing. This can be clearly understood from the fact that a UV stepper is demanding an exposure technology (for example, a KrF excimer laser or the like) having a shorter wavelength than UV, from g-line to i-line. These exposure techniques determine the so-called minimum dimension of the design rule. It is no exaggeration to say that the development of this exposure technology has promoted the miniaturization of the semiconductor devices described above.
【0003】一方、この露光技術だけでは、微細化に
は、限度が生じる。即ち、露光技術の最小寸法によりデ
バイス寸法、ひいてはその構造、更には、セル面積が制
限されるからである。そのため、現在の露光技術を用い
て、より高密度化を図っていこうとすると、デバイスの
三次元化も考えていかなければならない。例えば、かつ
てDRAMにおいて注目を集めたトレンチセルや、今注
目を集めつつあるFIN構造などは、その最たるもので
ある。On the other hand, there is a limit in miniaturization only by this exposure technique. That is, the device dimensions, and thus the structure, and further the cell area are limited by the minimum dimensions of the exposure technique. Therefore, in order to achieve higher density using the current exposure technology, it is necessary to consider three-dimensional devices. For example, trench cells that have attracted attention in DRAMs and FIN structures that are attracting attention now are the most prominent.
【0004】ところで、この考えは、多層配線にもとり
入れられ始めてきた。例えば、1991年度の第38回
応用物理学関係連合講演会講演予稿集第691頁、30
p−W−8に示されている、プラグイン縦配線プロセス
などが挙げられる。この技術は、微細化によらない高密
度化を目指す能動層積層デバイスで、電極を形成すべき
導電層を三次元的に配置し、従来型構造の、高密度化の
障害になっていた、配線の面積が増大する欠点を解決す
るものであり、図10に示すように、下層配線層として
の拡散層1上に順次形成された層間絶縁膜2,上層配線
3,層間絶縁膜4に接続孔6を開設し、プラグ5を接続
孔6に埋め込むことにより接続を行なう技術である。By the way, this idea has begun to be applied to multilayer wiring. For example, Proceedings of the 38th Federation of Applied Physics-related Lectures, 1991, pp. 691, 30
Plug-in vertical wiring process shown in p-W-8. This technology is an active layer stacking device that aims at high density without miniaturization, and arranges conductive layers to form electrodes three-dimensionally, which has been an obstacle to high density of conventional structure, This is to solve the disadvantage that the area of the wiring is increased, and as shown in FIG. 10, is connected to an interlayer insulating film 2, an upper wiring 3, and an interlayer insulating film 4 which are sequentially formed on a diffusion layer 1 as a lower wiring layer. This is a technique for making a connection by opening a hole 6 and embedding a plug 5 in a connection hole 6.
【0005】[0005]
【発明が解決しようとする課題】しかし、この技術を用
いようとした場合、問題になるのは、どのような技術を
使って、プラグ5を形成するかである。即ちプロセスの
簡便さを考えると選択WCVD技術などを用いればよい
が、この技術を用いると、図11に示すように、導体か
らのみプラグ5が別々に成長し始めるため、ボイド7が
できてしまう問題がある。However, when using this technique, the problem is what technique is used to form the plug 5. That is, considering the simplicity of the process, a selective WCVD technique or the like may be used. However, when this technique is used, as shown in FIG. 11, the plugs 5 begin to grow separately only from the conductors, so that voids 7 are formed. There's a problem.
【0006】一方、ブランケット−Wを使うと、密着層
を必要とする。この密着層はスパッタ膜であり、図12
に示すように、密着層8のカバレージが悪いと、同じ
く、ブランケット−W膜9中にもボイド7ができてしま
う問題がある。とりわけ、プラグイン縦配線では、接続
孔のアスペクト比が大きいので、このようなボイド7の
発生が特に問題となることは、容易に予測される。On the other hand, the use of the blanket-W requires an adhesion layer. This adhesion layer is a sputtered film, and FIG.
As shown in (1), if the coverage of the adhesion layer 8 is poor, there is also a problem that voids 7 are formed in the blanket-W film 9. In particular, since the aspect ratio of the connection hole is large in the plug-in vertical wiring, it is easily predicted that the generation of such voids 7 is particularly problematic.
【0007】本発明は、このような問題点に着目して創
案されたものであって、接続孔内に、プラグ導体をボイ
ドの発生なく埋込めるプラグイン縦配線の形成方法を得
んとするものである。The present invention has been made in view of such a problem, and has as its object to obtain a method for forming a plug-in vertical wiring in which a plug conductor can be embedded in a connection hole without generating a void. Things.
【0008】[0008]
【課題を解決するための手段】請求項1記載の発明は、
拡散層を含む下層配線の上に、層間絶縁膜を介して少な
くとも一層以上の上層配線が形成されると共に、最上層
の上層配線上に最上層の層間絶縁膜が形成された構造に
対して、前記下層配線を露出させる接続孔を開設し、該
接続孔内にプラグを形成するプラグイン縦配線の形成方
法において、前記接続孔を開設する工程の前に前記最上
層の層間絶縁膜表面に第1の密着層を形成する工程を備
え、該接続孔を開設した後、全面に第2の密着層としの
ブランケットタングステン膜を形成し、その後前記ブラ
ンケットタングステン膜が被着された接続孔内にアルミ
ニウム系金属を高温スパッタ法により充填することを、
その解決手段としている。 According to the first aspect of the present invention,
On the lower wiring including the diffusion layer, a small amount of
At least one upper layer wiring is formed and
Structure with the uppermost interlayer insulating film formed on the upper wiring
On the other hand, a connection hole for exposing the lower wiring is opened,
How to form plug-in vertical wiring to form plugs in connection holes
Prior to the step of opening said connection hole,
Forming a first adhesion layer on the surface of the interlayer insulating film
After opening the connection hole, a second adhesion layer is formed on the entire surface.
A blanket tungsten film is formed and then the
Aluminum in the connection hole with the blanket tungsten film
Filling with a high-temperature sputtering method using
This is the solution.
【0009】[0009]
【作用】本発明によれば、予め、ステップカバレージの
良いブランケットタングステン膜を全面に形成するた
め、これが密着層となり、かつ、下層配線とプラグ材料
の耐熱バリア層となり、又、プラグを高温スパッタAl
で形成しても、ブランケットタングステン膜でなる密着
層は充分保たれる。更に、ブランケットタングステン膜
はカバレージ良く形成されるため、メタルプラグを高温
スパッタAlで形成してもボイドが発生することはな
い。また、ブランケットタングステン膜(第2の密着
層)の下に、絶縁膜との密着性を確保できる第1の密着
層を形成しており、ブランケットタングステン膜の密着
性が良くなる。 According to the present invention, a blanket tungsten film having good step coverage is formed on the entire surface in advance, so that it serves as an adhesion layer, and also as a heat-resistant barrier layer for the lower wiring and the plug material.
, The adhesion layer made of the blanket tungsten film is sufficiently maintained. Furthermore, since the blanket tungsten film is formed with good coverage, no void is generated even if the metal plug is formed by high-temperature sputtering Al. In addition, blanket tungsten film (second adhesion)
First adhesion that can ensure adhesion with the insulating film under the layer)
Layer, blanket tungsten film adhesion
Becomes better.
【0010】[0010]
【実施例】以下、本発明に係るプラグイン縦配線の形成
方法の詳細を図面に示す実施例に基づいて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the method for forming a plug-in vertical wiring according to the present invention will be described below with reference to the embodiments shown in the drawings.
【0011】(実施例1) 図1〜図8は、本実施例のプラグイン縦配線の形成工程
を示す要部断面図である。(Embodiment 1) FIGS. 1 to 8 are cross-sectional views of essential parts showing a step of forming a plug-in vertical wiring of this embodiment.
【0012】先ず、図1に示すように、シリコン基板1
0の所定位置に、例えば、ヒ素(As)などをイオン注
入したn+領域でなる下層被配線層としての不純物拡散
層10aを形成する。First, as shown in FIG.
At a predetermined position of 0, an impurity diffusion layer 10a is formed as a lower wiring layer formed of, for example, an n + region into which arsenic (As) is ion-implanted.
【0013】次に、不活性物質であるアルゴンのイオン
(Ar+)を例えばエネルギー10KeVでIe16/
cm2のドーズ量でイオン注入して、図2に示すよう
に、単結晶でなる不純物拡散層10aの表面から80Å
の深さまでの領域を非晶質化させ、非晶質シリコン層1
1を形成する。Next, ions of argon (Ar + ), which is an inert substance, are converted into Ie16 /
As shown in FIG. 2, ion implantation is performed at a dose of 80 cm 2 from the surface of the impurity diffusion layer 10a made of single crystal.
Amorphous regions up to the depth of the amorphous silicon layer 1
Form one.
【0014】次に、例えば850℃のドライ酸化処理
(O2流量10l/min.10分間熱処理)を施し
て、図3に示すように、非晶質シリコン層11の表面よ
り例えば50Åの深さまでシリコン酸化膜12を形成
し、次いで、同図に示すように、シリコン酸化膜12上
にチタン膜13をスパッタ法を用いて成膜する。Next, a dry oxidation treatment (heat treatment at an O 2 flow rate of 10 l / min. For 10 minutes) at 850 ° C. is performed to a depth of, for example, 50 ° from the surface of the amorphous silicon layer 11 as shown in FIG. After a silicon oxide film 12 is formed, a titanium film 13 is formed on the silicon oxide film 12 by a sputtering method as shown in FIG.
【0015】その後、ラピッドサーマルアニール(RT
A)をアルゴン(Ar)雰囲気中で650℃,30秒の
条件で行ない、チタンシリサイド膜14を形成する。そ
してウエハをアンモニア過水に10分間浸漬させること
により、未反応チタン膜13を選択的にウェットエッチ
ングする(図4)。さらに、窒素(N2)雰囲気中90
0℃,30秒のアニールを行ない、低抵抗で安定したチ
タンシリサイド膜14とする。Thereafter, rapid thermal annealing (RT
A) is performed in an argon (Ar) atmosphere at 650 ° C. for 30 seconds to form a titanium silicide film 14. Then, the unreacted titanium film 13 is selectively wet-etched by immersing the wafer in ammonia peroxide for 10 minutes (FIG. 4). Furthermore, 90 minutes in a nitrogen (N 2 ) atmosphere.
Annealing is performed at 0 ° C. for 30 seconds to form a titanium silicide film 14 having low resistance and stability.
【0016】次に、図5に示すように、基板上に、常圧
CVD法で第1層間絶縁膜(SiO2)15を例えば3
00nmの膜厚に堆積させ、続いて、減圧CVD法で上
層配線としてのP+−ポリシリコン膜16を例えば20
0nmの膜厚に形成し、さらに、その上に、再度常圧C
VD法で第2層間絶縁膜(SiO2)17を例えば30
0nmの膜厚に堆積させる。その後、同図に示すよう
に、第2層間絶縁膜(SiO2)17上に、チタン(T
i)/チタンオキシナイトライド(TiON)=30n
m/70nmの密着層18をスパッタ法で形成する。[0016] Next, as shown in FIG. 5, on a substrate, a first interlayer insulating film in the atmospheric pressure CVD (SiO 2) 15, for example 3
Then, a P + -polysilicon film 16 as an upper layer wiring is deposited at a thickness of, for example, 20 nm by a low pressure CVD method.
0 nm in film thickness, and furthermore, a normal pressure C
The second interlayer insulating film (SiO 2 ) 17 is, for example, 30
Deposit to a thickness of 0 nm. Thereafter, as shown in FIG. 2, titanium (T) is formed on the second interlayer insulating film (SiO 2 ) 17.
i) / titanium oxynitride (TiON) = 30n
An adhesion layer 18 of m / 70 nm is formed by a sputtering method.
【0017】次に、図6に示すように、チタンシリサイ
ド膜14上に配線用接続孔19をドライエッチングによ
って開孔する。本実施例においては、接続孔半径を0.
5μmとした。Next, as shown in FIG. 6, a wiring connection hole 19 is formed on the titanium silicide film 14 by dry etching. In the present embodiment, the connection hole radius is set to 0.
The thickness was 5 μm.
【0018】次に、ウエハをブランケット−WCVD装
置に入れ、以下に示す2段階のCVDを行なって、図7
に示すように、膜厚100nmの密着層としてのブラン
ケットタングステン膜21を全面に堆積させる。Next, the wafer is put into a blanket-WCVD apparatus, and the following two-stage CVD is performed to
As shown in FIG. 7, a blanket tungsten film 21 as an adhesion layer having a thickness of 100 nm is deposited on the entire surface.
【0019】(第1段階のCVD) ○ガス及びその流量 WF6…25SCCM SiH4…10SCCM ○圧力…1.07×104Pa(80Torr) ○温度…475℃ (第2段階のCVD) ○ガス及びその流量 WF6…60SCCM H2…360SCCM ○圧力…1.07×104Pa(80Torr) ○温度…475℃ 次に、Alの高温スパッタ法を行ない、膜厚500nm
のAlの堆積を行なってプラグ20を形成する(図
8)。なお、この高温スパッタの条件は、以下に示す通
りである。(First-stage CVD) O Gas and its flow rate WF 6 25 SCCM SiH 4 10 SCCM O Pressure 1.07 x 10 4 Pa (80 Torr) O Temperature 475 ° C (Second-stage CVD) ○ Gas and its flow rate WF 6 60 SCCM H 2 360 SCCM ○ Pressure 1.07 × 10 4 Pa (80 Torr) ○ Temperature 475 ° C.
Is deposited to form a plug 20 (FIG. 8). The conditions for the high-temperature sputtering are as follows.
【0020】(高温スパッタ条件) ○Ar流量…40SCCM ○圧力…0.04Pa ○DCパワー…10kW ○温度…500℃ 本実施例においては、配線用接続孔19内面に均一な膜
厚の密着層をブランケットタングステン膜21で形成で
きるため、メタルプラグ(Al)の良好な埋め込みが可
能となり、ボイドの発生を防止でき、配線の信頼性を高
めることができる。特に、本実施例においては、下層配
線として不純物拡散層10aの表面に、所謂SITOX
−チタンシリサイド膜14を形成しているため、高温に
よるシリサイドの凝集は発生せず、かつ低抵抗なコンタ
クト特性を得ることができる。又、ブランケットタング
ステン膜21の下に、第2層間絶縁膜17との密着性の
良い密着層18を形成しており、ブランケットタングス
テン膜21の密着性を良くすることができる。 (High temperature sputtering conditions) Ar flow rate: 40 SCCM Pressure: 0.04 Pa DC power: 10 kW Temperature: 500 ° C. In this embodiment, an adhesive layer having a uniform film thickness is formed on the inner surface of the wiring connection hole 19. Can be formed by the blanket tungsten film 21, so that metal plugs (Al) can be satisfactorily buried, voids can be prevented, and the reliability of wiring can be improved. In particular, in this embodiment, a so-called SITOX is formed on the surface of the impurity diffusion layer 10a as a lower wiring.
-Since the titanium silicide film 14 is formed, agglomeration of silicide due to high temperature does not occur, and low-resistance contact characteristics can be obtained. Also, blanket tongue
Under the stainless film 21, adhesion to the second interlayer insulating film 17 is improved.
Good adhesion layer 18 is formed and blanket tongues
The adhesion of the ten film 21 can be improved.
【0021】(参考例1) 図9(A)及び(B)は、本発明の参考例1の工程を示
す断面図であり、本参考例は、上記実施例1における密
着層18及びチタンシリサイド膜14の形成工程が無い
点を除き、上記実施例1と同様である。本参考例におい
ては、ブランケットタングステン膜21が密着層兼バリ
ア層となる。本参考例においても、上記実施例1と同
様、ボイド発生の無い信頼性の高いプラグが形成でき
る。[0021] (Reference Example 1) FIGS. 9 (A) and 9 (B) is a sectional view showing a reference example 1 step of the present invention, this reference example, the adhesion layer 18 and titanium silicide in the first embodiment It is the same as Example 1 except that there is no step of forming the film 14. In the present reference example , the blanket tungsten film 21 serves as an adhesion layer and a barrier layer. In this reference example, similarly to the aforementioned Example 1, no reliable plug of voids can be formed.
【0022】また、上記した実施例1及び参考例1にお
いては、タングステンとアルミニウムの複合膜にて配線
を形成しており、配線抵抗が低く、高速動作が可能とな
る。Further, in the first embodiment and the first embodiment, the wiring is formed by the composite film of tungsten and aluminum, so that the wiring resistance is low and the high-speed operation is possible.
【0023】以上、実施例1及び参考例1について説明
したが、本発明はこれらに限定されるものではなく、構
成の要旨に付随する各種の設計変更が可能である。Although the first embodiment and the first embodiment have been described above, the present invention is not limited to these, and various design changes accompanying the gist of the configuration are possible.
【0024】例えば、上記実施例1及び参考例1におい
ては、上層配線としてP+−ポリシリコン膜16を用い
たが、他の配線材料層を用いてもよく、また、2層以上
の上層配線を有する構造に対しても本発明は適用し得る
ものである。For example, in Example 1 and Reference Example 1 , the P + -polysilicon film 16 was used as the upper wiring, but another wiring material layer may be used. The present invention is also applicable to a structure having
【0025】[0025]
【発明の効果】以上の説明から明らかなように、本発明
によれば、プラグイン縦配線プロセスにおいて高温スパ
ッタAlを用いても、ボイドを生じることなく、良好な
プラグを形成できる効果がある。従って、信頼性の高い
次世代デバイスを作成可能とする効果を奏する。又、タ
ングステンとアルミニウムの複合膜で配線を形成してお
り、配線抵抗が低く、高速動作が可能となる。さらに、
第2の密着層の下に、絶縁膜との密着性を確保できる第
1の密着層を形成しており、第2の密着層の密着性を良
くすることができる。 As is apparent from the above description, according to the present invention, even when high-temperature sputtered Al is used in the plug-in vertical wiring process, a good plug can be formed without generating voids. Therefore, there is an effect that a highly reliable next-generation device can be created. Further, since the wiring is formed by a composite film of tungsten and aluminum, the wiring resistance is low and high-speed operation is possible. further,
Under the second adhesion layer, a third one capable of securing adhesion to the insulating film.
The first adhesion layer is formed, and the adhesion of the second adhesion layer is excellent.
Can be done.
【図1】本発明の実施例1の工程を示す要部断面図。FIG. 1 is an essential part cross sectional view showing a process of Embodiment 1 of the present invention;
【図2】本発明の実施例1の工程を示す要部断面図。FIG. 2 is an essential part cross sectional view showing a step of Embodiment 1 of the present invention;
【図3】本発明の実施例1の工程を示す要部断面図。FIG. 3 is an essential part cross sectional view showing a step of Embodiment 1 of the present invention;
【図4】本発明の実施例1の工程を示す要部断面図。FIG. 4 is an essential part cross sectional view showing a step of Embodiment 1 of the present invention;
【図5】本発明の実施例1の工程を示す要部断面図。FIG. 5 is an essential part cross sectional view showing a step of Embodiment 1 of the present invention;
【図6】本発明の実施例1の工程を示す要部断面図。FIG. 6 is an essential part cross sectional view showing a process of Embodiment 1 of the present invention;
【図7】本発明の実施例1の工程を示す要部断面図。FIG. 7 is an essential part cross sectional view showing a process of Embodiment 1 of the present invention;
【図8】本発明の実施例1の工程を示す要部断面図。FIG. 8 is an essential part cross sectional view showing a process of Embodiment 1 of the present invention;
【図9】(A)及び(B)は本発明の参考例1の工程を
示す要部断面図。FIGS. 9A and 9B are cross-sectional views of essential parts showing the steps of Reference Example 1 of the present invention.
【図10】従来例の要部断面図。FIG. 10 is a sectional view of a main part of a conventional example.
【図11】従来例の要部断面図。FIG. 11 is a sectional view of a main part of a conventional example.
【図12】従来例の要部断面図。FIG. 12 is a sectional view of a main part of a conventional example.
10a…不純物拡散層(下層配線) 14…チタンシリサイド膜 15…第1層間絶縁膜 16…P+−ポリシリコン膜(上層配線) 17…第2層間絶縁膜 18…密着層 19…配線用接続孔 20…プラグ(Al) 21…ブランケットタングステン膜10a: impurity diffusion layer (lower wiring) 14: titanium silicide film 15: first interlayer insulating film 16: P + -polysilicon film (upper wiring) 17: second interlayer insulating film 18: adhesion layer 19: connection hole for wiring 20 plug (Al) 21 blanket tungsten film
Claims (1)
膜を介して少なくとも一層以上の上層配線が形成される
と共に、最上層の上層配線上に最上層の層間絶縁膜が形
成された構造に対して、前記下層配線を露出させる接続
孔を開設し、該接続孔内にプラグを形成するプラグイン
縦配線の形成方法において、 前記接続孔を開設する工程の前に前記最上層の層間絶縁
膜表面に第1の密着層を形成する工程を備え、該接続孔
を開設した後、全面に第2の密着層としてブランケット
タングステン膜を形成し、その後前記ブランケットタン
グステン膜が被着された接続孔内にアルミニウム系金属
を高温スパッタ法により充填することを特徴とするプラ
グイン縦配線の形成方法。 An interlayer insulating film is provided on a lower wiring including a diffusion layer.
At least one upper layer wiring is formed via the film
At the same time, the top interlayer insulating film is formed on the top wiring
A connection for exposing the lower wiring to the formed structure
A plug-in that opens a hole and forms a plug in the connection hole
In the vertical wiring forming method, the uppermost interlayer insulating layer is provided before the step of forming the connection hole.
Forming a first adhesion layer on the surface of the film;
After opening, blanket as a second adhesion layer on the entire surface
A tungsten film is formed, and then the blanket tank is formed.
Aluminum-based metal in the connection hole with the gustene film
Characterized by filling with a high-temperature sputtering method
A method for forming a vertical interconnect.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18274792A JP3200979B2 (en) | 1992-07-10 | 1992-07-10 | Method of forming plug-in vertical wiring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18274792A JP3200979B2 (en) | 1992-07-10 | 1992-07-10 | Method of forming plug-in vertical wiring |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0629242A JPH0629242A (en) | 1994-02-04 |
JP3200979B2 true JP3200979B2 (en) | 2001-08-20 |
Family
ID=16123732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18274792A Expired - Fee Related JP3200979B2 (en) | 1992-07-10 | 1992-07-10 | Method of forming plug-in vertical wiring |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3200979B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100351456B1 (en) * | 1999-12-31 | 2002-09-09 | 주식회사 하이닉스반도체 | Method for fabricating an SRAM device |
-
1992
- 1992-07-10 JP JP18274792A patent/JP3200979B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0629242A (en) | 1994-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2978748B2 (en) | Method for manufacturing semiconductor device | |
US5637533A (en) | Method for fabricating a diffusion barrier metal layer in a semiconductor device | |
US6495919B2 (en) | Conductive implant structure in a dielectric | |
JPH0434922A (en) | Semiconductor device and manufacture thereof | |
JP3050161B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH09237838A (en) | Metal wiring structure and its formation | |
US5591671A (en) | Method for interconnecting layers in semiconductor device | |
JP3277855B2 (en) | Method for forming wiring of semiconductor device | |
JPH07130682A (en) | Method of manufacturing semiconductor device | |
JP3200979B2 (en) | Method of forming plug-in vertical wiring | |
JP2636796B2 (en) | Method for manufacturing semiconductor device | |
JP3488254B2 (en) | Method for forming plug-in vertical wiring | |
JPS5974668A (en) | Integrated circuit contact structure | |
JPH11243151A (en) | Encapsulated low-resistance gate structure and manufacture thereof | |
JP3361971B2 (en) | Metal nitride conversion method and semiconductor device manufacturing method | |
JPH05243398A (en) | Formation method of plug-in longitudinal interconnection | |
JP3072544B2 (en) | Semiconductor device wiring method | |
JP3337758B2 (en) | Method for manufacturing semiconductor device | |
JP3038875B2 (en) | Method for manufacturing semiconductor device | |
KR0121870B1 (en) | Metal contact structure & formation method | |
JP2864624B2 (en) | Contact embedded metal structure and method of manufacturing the same | |
JP3082230B2 (en) | Wiring formation method | |
JPS6154661A (en) | Manufacture of semiconductor device | |
JP3265593B2 (en) | Method for manufacturing semiconductor device | |
JPH05217940A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |