JP3038875B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3038875B2
JP3038875B2 JP2280386A JP28038690A JP3038875B2 JP 3038875 B2 JP3038875 B2 JP 3038875B2 JP 2280386 A JP2280386 A JP 2280386A JP 28038690 A JP28038690 A JP 28038690A JP 3038875 B2 JP3038875 B2 JP 3038875B2
Authority
JP
Japan
Prior art keywords
connection hole
conductor region
forming
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2280386A
Other languages
Japanese (ja)
Other versions
JPH04154120A (en
Inventor
誠 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2280386A priority Critical patent/JP3038875B2/en
Publication of JPH04154120A publication Critical patent/JPH04154120A/en
Application granted granted Critical
Publication of JP3038875B2 publication Critical patent/JP3038875B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体基
板上の絶縁膜に設けられた接続孔を介して半導体基板に
設けられた導電体領域と電気的に接続する配線層の製造
方法に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device through a connection hole provided in an insulating film on a semiconductor substrate. The present invention relates to a method for manufacturing a wiring layer to be electrically connected.

〔従来の技術〕[Conventional technology]

従来この種の半導体装置の製造方法としては、タング
ステンを選択気相成長法により埋め込む方法がある。
Conventionally, as a method of manufacturing this type of semiconductor device, there is a method of embedding tungsten by a selective vapor deposition method.

第3図はこの方法を説明するための断面図である。シ
リコンからなる半導体基板301の表面に形成された素子
分離領域302,導電体領域303上に絶縁膜304を堆積し、リ
ソグラフィーおよびエッチング技術により絶縁膜304の
所望の位置に接続孔を形成した後、選択気相成長法によ
りタングステン307を接続孔に埋め込む。
FIG. 3 is a cross-sectional view for explaining this method. An element isolation region 302 formed on the surface of a semiconductor substrate 301 made of silicon, an insulating film 304 is deposited on the conductor region 303, and a connection hole is formed at a desired position of the insulating film 304 by lithography and etching technology. Tungsten 307 is buried in the connection hole by selective vapor deposition.

しかし、このような構造に対して気相成長法を用いる
場合、原料ガスであるWF6が導電体層303を形成している
シリコンと反応することにより、絶縁膜304と導電体領
域303との界面にタングステンが侵入(エンクルーチメ
ント)し、更にこの侵入が素子分離領域302と半導体基
板301との界面にまで至り、接合リーク,接合破壊が発
生するという問題点がある。
However, when using the vapor deposition method for such a structure, the source gas WF 6 reacts with the silicon forming the conductor layer 303 to form the insulating film 304 and the conductor region 303. Tungsten penetrates (enclusions) at the interface, and further penetrates to the interface between the element isolation region 302 and the semiconductor substrate 301, causing a problem that junction leakage and junction destruction occur.

この問題点に対して、最近では第4図に示すように、
接続孔の側壁に結晶あるいは非晶質のシリコン膜311を
設けてタングステン307の選択気相成長の際に絶縁膜304
と導電体領域303との界面を露出させない方法が、例え
ば特開昭63−237441に提示されている。この方法につい
て、以下に述べる。シリコンからなる半導体基板301の
表面に素子分離領域302,導電体領域303を設けた後、絶
縁膜304を形成する。絶縁膜304の所望の位置に導電体領
域303に達する接続孔を設ける。全面にシリコン膜を形
成した後、エッチバックにより接続孔の側壁にのみシリ
コン膜311を残留させる。しかる後、タングステンの選
択気相成長を行ない、接続孔のみをタングステン307に
より埋め込む。
In response to this problem, recently, as shown in FIG.
A crystalline or amorphous silicon film 311 is provided on the side wall of the contact hole to form an insulating film 304 during selective vapor deposition of tungsten 307.
A method of not exposing the interface between the conductor region 303 and the conductor region 303 is disclosed in, for example, JP-A-63-237441. This method will be described below. After providing an element isolation region 302 and a conductor region 303 on the surface of a semiconductor substrate 301 made of silicon, an insulating film 304 is formed. A connection hole reaching the conductor region 303 is provided at a desired position of the insulating film 304. After a silicon film is formed on the entire surface, the silicon film 311 is left only on the side wall of the connection hole by etch back. Thereafter, selective vapor deposition of tungsten is performed, and only the connection holes are filled with tungsten 307.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述した側壁にシリコン膜が形成された接続孔に対し
て選択気相成長を行なう場合、第5図に示すように、埋
め込むべきタングステン307の成長が導電体領域303表面
からのみではなく、シリコン膜311の表面からも生じ
る。そのため空洞312が発生しやすくなる。空洞312が発
生すると、接続孔が完全にタングステン307で埋め込ま
れず、極端な場合にはタングステン307が断線すること
がある。また、接続孔の側壁がシリコン膜311で覆われ
ているため、接続孔底部の有効面積が減少することにな
る。
In the case of performing the selective vapor deposition on the connection hole having the silicon film formed on the side wall as described above, as shown in FIG. 5, the growth of the tungsten 307 to be buried is performed not only from the surface of the conductor region 303 but also from the silicon film. It also originates from the surface of 311. Therefore, the cavity 312 is easily generated. When the cavity 312 is generated, the connection hole is not completely filled with the tungsten 307, and in an extreme case, the tungsten 307 may be disconnected. Further, since the side wall of the connection hole is covered with the silicon film 311, the effective area at the bottom of the connection hole is reduced.

以上の結果、絶縁膜304上に形成された配線層(図示
せず)が接続孔を介して導電体領域303と接続する場
合、コンタクト抵抗が増加することになり、極端な場合
には配線層と導電体領域303との接続がオープンにな
る。すなわち、コンタクト抵抗の値が高い方にばらつく
ことになる。
As a result, when the wiring layer (not shown) formed on the insulating film 304 is connected to the conductor region 303 through the connection hole, the contact resistance increases, and in extreme cases, the wiring layer The connection between and the conductor region 303 is opened. That is, the value of the contact resistance varies in a higher direction.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の半導体装置の製造方法は、 半導体装置の配線層の形成方法において、 シリコンからなる半導体基板の表面表面に導電体領域
および素子分離領域を形成する工程と、 前記導電体領域上に上部配線層との接続孔を有する絶
縁膜を形成する工程と、 高融点金属の選択気相成長において、前記半導体基板
表面よりも核生成サイトになりにくい導電材料により、
前記接続孔の側壁をとり囲む工程と、 前記接続孔により露出した前記半導体基板表面に不純
物を拡散する工程と、 高融点金属の選択気相成長により、前記接続孔内部を
前記高融点金属で埋め込む工程と、 絶縁膜上に、接続孔を介して導電体領域と接続する上
部配線層を形成する工程と、 を有している。
The method of manufacturing a semiconductor device according to the present invention is a method of forming a wiring layer of a semiconductor device, comprising: forming a conductor region and an element isolation region on a surface of a semiconductor substrate made of silicon; A step of forming an insulating film having a connection hole with the layer, and in a selective vapor deposition of a high melting point metal, a conductive material that is less likely to be a nucleation site than the semiconductor substrate surface,
A step of surrounding the side wall of the connection hole; a step of diffusing impurities into the surface of the semiconductor substrate exposed by the connection hole; and a step of selectively vapor-depositing a high-melting metal to fill the inside of the connection hole with the high-melting metal. And forming an upper wiring layer connected to the conductor region through the connection hole on the insulating film.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図(a)〜(d)は本発明の第1の実施例を説明
するための工程順の断面図である。
1 (a) to 1 (d) are sectional views in the order of steps for explaining a first embodiment of the present invention.

まず、第1図(a)に示すように、シリコンからなる
半導体基板101上に素子分離領域102および導電体領域10
3を形成した後、気相成長法により層間膜となる絶縁膜1
04を膜厚約1μm形成し、リソグラフィー技術により導
電体領域103に達する接続孔105を形成する。
First, as shown in FIG. 1A, an element isolation region 102 and a conductor region 10 are formed on a semiconductor substrate 101 made of silicon.
After forming 3, an insulating film 1 serving as an interlayer film is formed by a vapor growth method.
04 is formed to a thickness of about 1 μm, and a connection hole 105 reaching the conductor region 103 is formed by lithography technology.

次に、第1図(b)に示すように、150nm程度の窒化
チタン106を反応性スパッタ法で全面に堆積する。
Next, as shown in FIG. 1B, titanium nitride 106 of about 150 nm is deposited on the entire surface by a reactive sputtering method.

次に、第1図(c)に示すように、絶縁膜104,導電体
領域103上に堆積された窒化チタン106を異方性エッチン
グにより除去する。このエッチングにより、接続孔105
の側壁にのみ窒化チタン106aが残留することになる。続
いて、導電体領域103の導電型に応じてP(燐),もし
くはBF2等のイオン注入を行ない、850℃程度の窒素雰囲
気中で熱処理を行なう。接続孔105が導電体領域103から
ずれている場合を考慮して、このイオン注入は行なわれ
る。
Next, as shown in FIG. 1C, the titanium nitride 106 deposited on the insulating film 104 and the conductor region 103 is removed by anisotropic etching. By this etching, the connection hole 105
The titanium nitride 106a remains only on the side wall of the substrate. Subsequently, ions of P (phosphorus) or BF 2 are implanted according to the conductivity type of the conductor region 103, and heat treatment is performed in a nitrogen atmosphere at about 850 ° C. This ion implantation is performed in consideration of the case where connection hole 105 is displaced from conductor region 103.

次に、第1図(d)い示すように、WF6ガスのSiH4
元法により、接続孔105内にタングステン107を選択的に
埋め込む。続いて、スパッタ法とリソグラフィー技術に
より、接続孔105内のタングステン107を介して導電体領
域103と接続するアルミ配線層(図示せず)を、絶縁膜1
04上に形成する。
Next, as shown in FIG. 1 (d), tungsten 107 is selectively buried in the connection hole 105 by the SiH 4 reduction method of WF 6 gas. Subsequently, an aluminum wiring layer (not shown) connected to the conductor region 103 through the tungsten 107 in the connection hole 105 is formed on the insulating film 1 by sputtering and lithography.
Formed on 04.

本実施例においては、タングステンの気相成長におけ
る核生成サイトは、窒化チタン106aに比べて導電体領域
103を構成しているシリコンの方が圧倒的に多い。この
ため、接続孔105の側壁からのタングステン107の成長は
起りにくくなり、成長したタングステン107中での空洞
の発生は抑制される。また、絶縁膜104と導電体領域103
との界面は窒化チタン106aにより隔てられているため、
タングステン107の界面への侵入(エンクローチメン
ト)が無くなり、接合リークは低減できる。更に、接続
孔105の側壁は導電材料である窒化チタン106aによりと
り囲まれているため、実効的な接続孔105の径は減少せ
ず、コンタクト抵抗を増加させる要因は取り除かれる。
In this embodiment, the nucleation site in the vapor phase growth of tungsten is a conductor region as compared with titanium nitride 106a.
The silicon constituting 103 is overwhelmingly large. Therefore, the growth of the tungsten 107 from the side wall of the connection hole 105 is unlikely to occur, and the generation of a cavity in the grown tungsten 107 is suppressed. Further, the insulating film 104 and the conductor region 103
Interface is separated by titanium nitride 106a,
Penetration (encroachment) of the tungsten 107 into the interface is eliminated, and junction leakage can be reduced. Furthermore, since the side wall of the connection hole 105 is surrounded by the titanium nitride 106a, which is a conductive material, the effective diameter of the connection hole 105 does not decrease, and the factor that increases the contact resistance is eliminated.

第2図(a)〜(e)は本発明の第2の実施例を説明
するための工程順の断面図である。
2 (a) to 2 (e) are sectional views in the order of steps for explaining a second embodiment of the present invention.

まず、第2図(a)に示すように、シリコンからなる
半導体基板201上に素子分離領域202および導電体領域20
3を形成した後、気相成長法により層間膜となる絶縁膜2
04を形成し、リソグラフィー技術により導電体領域203
に達する接続孔205を形成する。
First, as shown in FIG. 2A, an element isolation region 202 and a conductor region 20 are formed on a semiconductor substrate 201 made of silicon.
After forming 3, an insulating film 2 to be an interlayer film by a vapor growth method.
04 is formed, and the conductor region 203 is formed by lithography technology.
Is formed.

次に、第2図(b)に示すように、スパッタ法により
例えば200nm程度のチタン208を堆積する。
Next, as shown in FIG. 2B, a titanium 208 of, for example, about 200 nm is deposited by a sputtering method.

次に、第2図(c)に示すように、絶縁膜204,導電体
領域203上に堆積されたチタン208を異方性エッチングに
より除去する。このエッチングにより、接続孔205の側
壁にのみチタン208aが残留することになる。続いて、導
電体領域203の導電型に応じてP,もしくはBF2等のイオン
注入を行なう。
Next, as shown in FIG. 2C, the titanium 208 deposited on the insulating film 204 and the conductor region 203 is removed by anisotropic etching. Due to this etching, titanium 208a remains only on the side wall of connection hole 205. Subsequently, the P, or ion implantation BF 2 or the like according to the conductivity type of the conductor region 203.

次に、第2図(d)に示すように、700℃程度のアン
モニア雰囲気中でのランプアニールを行なう。この処理
により、チタン208aの表面には窒化チタン206aが形成さ
れ、チタン208aと導電体領域203との界面には珪化チタ
ン209が形成される。これと同時に、前述のイオン注入
による不純物が活性化される。
Next, as shown in FIG. 2D, lamp annealing is performed in an ammonia atmosphere at about 700 ° C. By this treatment, titanium nitride 206a is formed on the surface of titanium 208a, and titanium silicide 209 is formed on the interface between titanium 208a and conductive region 203. At the same time, the impurities by the above-described ion implantation are activated.

次に、第2図(e)に示すように、MoF6のH2還元法に
より、接続孔205内にモリブデン210を埋め込む。続い
て、スパッタ法とリソグラフィー技術により、接続孔20
5内のモリブデン210を介して導電体領域203と接続する
アルミ配線層(図示せず)を、絶縁膜204上に形成す
る。
Next, as shown in FIG. 2 (e), molybdenum 210 is embedded in the connection hole 205 by the H 2 reduction method of MoF 6 . Subsequently, the connection hole 20 is formed by sputtering and lithography.
An aluminum wiring layer (not shown) connected to the conductor region 203 via the molybdenum 210 in 5 is formed on the insulating film 204.

本実施例においては、接続孔205の側壁を覆う膜にお
ける表面以外はチタン208aで形成されており、この膜と
導電体領域203とが接する部分には珪化チタン209が形成
されていることから、よりコンタクト抵抗の低い埋め込
み型の接続孔が形成される。
In the present embodiment, other than the surface of the film covering the side wall of the connection hole 205 is formed of titanium 208a, and since titanium silicide 209 is formed at a portion where the film and the conductor region 203 are in contact, A buried connection hole having a lower contact resistance is formed.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、高融点金属の選択気相
成長の際に高融点金属の核生成の生じにくい導電材料を
接続孔の側壁に形成することにより、空洞,エンクロー
チメント等の無い良好な埋め込み型の接続孔を実現し、
低抵抗で安定な値のコンタクト抵抗を有する埋め込み型
の接続孔を得ることが可能となり、接合リークの発生を
抑制することができる。
As described above, according to the present invention, a conductive material that does not easily generate nuclei of a refractory metal during the selective vapor deposition of a refractory metal is formed on the side wall of the connection hole, so that there is no void, encroachment, etc. Realizing a buried connection hole,
It becomes possible to obtain a buried connection hole having a low resistance and a stable value of contact resistance, thereby suppressing the occurrence of junction leakage.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)〜(d)は本発明の第1の実施例を説明す
るための工程順の断面図、第2図(a)〜(e)は本発
明の第2の実施例を説明するための工程順の断面図、第
3図は従来の半導体装置の製造方法を説明するための断
面図、第4図は別の従来の半導体装置の製造方法を説明
するための断面図、第5図は従来の半導体装置のの製造
方法の問題点を説明するための断面図である。 101,201,301……半導体基板、102,202,302……素子分離
領域、103,203,303……導電体領域、104,204,304……絶
縁膜、105,205,305……接続孔、106,106a,206,206a……
窒化チタン、107,307……タングステン、208,208a……
チタン、209……珪化チタン、210……モリブデン、311
……シリコン膜、312……空洞。
1 (a) to 1 (d) are sectional views in the order of steps for explaining a first embodiment of the present invention, and FIGS. 2 (a) to 2 (e) show a second embodiment of the present invention. FIG. 3 is a sectional view for explaining a conventional method of manufacturing a semiconductor device; FIG. 4 is a cross-sectional view for explaining another conventional method of manufacturing a semiconductor device; FIG. 5 is a cross-sectional view for explaining a problem of a conventional method of manufacturing a semiconductor device. 101, 201, 301 ... semiconductor substrate, 102, 202, 302 ... element isolation region, 103, 203, 303 ... conductor region, 104, 204, 304 ... insulating film, 105, 205, 305 ... connection hole, 106, 106a, 206, 206a ...
Titanium nitride, 107,307 …… Tungsten, 208,208a ……
Titanium, 209 ... Titanium silicide, 210 ... Molybdenum, 311
... silicon film, 312 ... hollow.

フロントページの続き (56)参考文献 特開 平3−280533(JP,A) 特開 平3−21016(JP,A) 特開 平2−194637(JP,A) 特開 平2−83977(JP,A) 特開 平2−47830(JP,A) 特開 昭63−237551(JP,A) 特開 昭62−112366(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 H01L 21/3205 Continuation of the front page (56) References JP-A-3-280533 (JP, A) JP-A-3-21016 (JP, A) JP-A-2-194637 (JP, A) JP-A-2-83977 (JP) JP-A-2-47830 (JP, A) JP-A-63-237551 (JP, A) JP-A-62-112366 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB Name) H01L 21/28 H01L 21/3205

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体装置の配線層の形成方法において、 シリコンからなる半導体基板の表面に導電体領域および
素子分離領域を形成する工程と、 前記導電体領域上に上部配線層との接続孔を有する絶縁
膜を形成する工程と、 高融点金属の選択気相成長において、前記半導体基板表
面よりも核生成サイトになりにくい導電材料により、前
記接続孔の側壁をとり囲む工程と、 前記接続孔により露出した前記半導体基板表面に不純物
を拡散する工程と、 高融点金属の選択気相成長により、前記接続孔内部を前
記高融点金属で埋め込む工程と、 前記絶縁膜上に、前記接続孔を介して前記導電体領域と
接続する前記上部配線層を形成する工程と、 を有することを特徴とする半導体装置の製造方法。
1. A method for forming a wiring layer of a semiconductor device, comprising: forming a conductor region and an element isolation region on a surface of a semiconductor substrate made of silicon; and forming a connection hole with an upper wiring layer on the conductor region. Forming an insulating film having: a step of surrounding the side wall of the connection hole with a conductive material that is less likely to become a nucleation site than the surface of the semiconductor substrate in the selective vapor deposition of a refractory metal; A step of diffusing impurities into the exposed surface of the semiconductor substrate; a step of embedding the inside of the connection hole with the high melting point metal by selective vapor deposition of a high melting point metal; and Forming the upper wiring layer connected to the conductor region.
【請求項2】前記導電材料が窒化チタンのみからなるこ
とを特徴とする請求項1記載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein said conductive material comprises only titanium nitride.
【請求項3】前記接続孔の底面において前記半導体基板
表面と接続する部分の前記導電材料が珪化チタンからな
り、該珪化チタンに接続して該接続孔の側壁を覆う部分
の該導電材料の表面が窒化チタンからなることを特徴と
する請求項1記載の半導体装置の製造方法。
3. The surface of the conductive material at a portion of the bottom surface of the connection hole that connects to the surface of the semiconductor substrate is made of titanium silicide, and that is connected to the titanium silicide and covers a side wall of the connection hole. 2. The method of manufacturing a semiconductor device according to claim 1, wherein said material comprises titanium nitride.
【請求項4】前記高融点金属が、タングステン,チタ
ン,あるいはモリブデンであることを特徴とする請求項
1記載の半導体装置の製造方法。
4. The method according to claim 1, wherein the refractory metal is tungsten, titanium, or molybdenum.
JP2280386A 1990-10-18 1990-10-18 Method for manufacturing semiconductor device Expired - Lifetime JP3038875B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2280386A JP3038875B2 (en) 1990-10-18 1990-10-18 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2280386A JP3038875B2 (en) 1990-10-18 1990-10-18 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH04154120A JPH04154120A (en) 1992-05-27
JP3038875B2 true JP3038875B2 (en) 2000-05-08

Family

ID=17624302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2280386A Expired - Lifetime JP3038875B2 (en) 1990-10-18 1990-10-18 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3038875B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4366805B2 (en) * 2000-01-24 2009-11-18 東京エレクトロン株式会社 Embedding method
CN112805818A (en) * 2018-10-10 2021-05-14 东京毅力科创株式会社 Method for filling recessed features in a semiconductor device with a low resistivity metal

Also Published As

Publication number Publication date
JPH04154120A (en) 1992-05-27

Similar Documents

Publication Publication Date Title
JP2737764B2 (en) Semiconductor device and manufacturing method thereof
JP2912558B2 (en) Metal wiring manufacturing method
JP3113800B2 (en) Method for forming wiring of semiconductor device
JPH07130682A (en) Method of manufacturing semiconductor device
JP3038875B2 (en) Method for manufacturing semiconductor device
JPH0228253B2 (en)
JP3248234B2 (en) Method of forming embedded plug
US5950105A (en) Completely buried contact holes and methods of forming same
JP3072544B2 (en) Semiconductor device wiring method
JPH0682631B2 (en) Method for manufacturing semiconductor device
JP2864624B2 (en) Contact embedded metal structure and method of manufacturing the same
JP2874234B2 (en) Method for manufacturing semiconductor device
JP3337758B2 (en) Method for manufacturing semiconductor device
JP3082230B2 (en) Wiring formation method
JP3200979B2 (en) Method of forming plug-in vertical wiring
JPH02241032A (en) Wiring formation method
JPH05283536A (en) Filling method of contact hole in semiconductor device
JPH05217940A (en) Manufacture of semiconductor device
JP2982282B2 (en) Semiconductor device and manufacturing method thereof
JP2985218B2 (en) Semiconductor device and manufacturing method thereof
JPH0778815A (en) Semiconductor device and its manufacture
JP2911171B2 (en) Method for forming contact plug of semiconductor device
JP2672976B2 (en) Electrode wiring and method of manufacturing the same
JPH02210833A (en) Manufacture of semiconductor device
JPH0637035A (en) Manufacture of semiconductor device