JP3199940U - 表示パネル - Google Patents
表示パネル Download PDFInfo
- Publication number
- JP3199940U JP3199940U JP2015003452U JP2015003452U JP3199940U JP 3199940 U JP3199940 U JP 3199940U JP 2015003452 U JP2015003452 U JP 2015003452U JP 2015003452 U JP2015003452 U JP 2015003452U JP 3199940 U JP3199940 U JP 3199940U
- Authority
- JP
- Japan
- Prior art keywords
- edge
- line
- data line
- end point
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000010409 thin film Substances 0.000 claims description 27
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】ソースの面積、大きさ及び形状を変更することによって、寄生容量を低減可能な表示パネルを提供する。【解決手段】表示パネルは、第１基板と、第１基板上に位置する走査線１２と、第１基板上に位置するデータ線１５１と、データ線と走査線との間に位置する能動層１４と、を含み、データ線と走査線とが重なり合う第１重複領域Ａを有し、能動層とデータ線と走査線とが重なり合う第２重複領域Ｂを有し、第２重複領域は、第１重複領域内に位置し、データ線と能動層とに連通する貫通孔１５０を有し、第１重複領域において、走査線のエッジが走査線の実質的な延伸方向に平行な第１長さＬ１を有し、第２重複領域において、能動層が走査線の実質的な延伸方向に平行な第２長さＬ２を有し、第２長さは、第１長さよりも長い。【選択図】図３
Description
本考案は、表示パネルに関し、特に、ソースの面積の大きさ及び形状を変更することによって、寄生容量を低減することが可能な表示パネルに関する。
ディスプレイ技術が進むに伴い、全ての装置は小型化・薄型化・軽量化が進展しているため、現在主流となっているディスプレイ装置は、従来の陰極線管から液晶表示装置が発展してきた。特に、液晶表示装置は、例えば日常生活で使用される携帯電話、ノートパソコン、ビデオカメラ、カメラ、音楽プレーヤ、モバイルナビゲーション装置、及びテレビ等の表示装置が挙げられ、幅広い分野に適用することができる。上記装置の表示パネルとして、液晶表示パネルが多く使用されている。
今、よく使われている液晶表示装置は、主として、液晶層を両電極の間に挟持し、液晶層中の液晶分子の配向を電圧制御することにより、液晶パネルの下方に配置されたバックライトモジュールからの光線が液晶表示パネルを通過するか通過しないかによって、表示の目的を達成する。なお、画素によって定義されることにより、異なる色を表示する目的を達成する。
現在、液晶表示装置技術の発展が既に成熟化しはじめている。しかし、各メーカーは、表示品質に対する消費者の要求を満たすために、依然としてハイエンド表示装置の開発に力を注いでいる。このため、消費者に安定した表示効果を提供でき、表示品質を向上させる表示装置が求められている。
本考案は、ソースの面積の大きさ及び形状を変更することによって、データ線及び走査線の重複領域における寄生容量を低減することが可能な表示パネルを提供することを目的とする。
本考案の表示パネルは、第１基板と、前記第１基板上に位置する走査線と、前記第１基板上に位置するデータ線と、前記データ線と前記走査線との間に位置する能動層と、を含み、前記データ線と前記走査線とが重なり合う第１重複領域を有し、前記能動層と前記データ線と前記走査線とが重なり合う第２重複領域を有し、前記第２重複領域は、前記第１重複領域内に位置し、前記データ線と前記能動層とに連通する貫通孔を有し、前記第１重複領域において、前記走査線のエッジが前記走査線の実質的な延伸方向に平行な第１長さを有し、前記第２重複領域において、前記能動層が前記走査線の実質的な延伸方向に平行な第２長さを有し、前記第２長さは、前記第１長さよりも長い。
本考案の表示パネルにおいて、前記第１重複領域は、第１エッジと、第１凹縁とを含み、前記第１エッジは、前記第１重複領域における前記走査線の前記エッジであり、前記第１凹縁の端点と前記第１エッジの端点とが接続されている。
本考案の表示パネルにおいて、前記第１重複領域は、第２凹縁をさらに含み、前記第１エッジの両端点は、それぞれ、前記第１凹縁の端点と、前記第２凹縁の端点とに接続され、前記第１凹縁と前記第２凹縁が異なる曲率半径を有する。
本考案の表示パネルにおいて、前記データ線とチャンネル領域が形成されるように所定距離を置いて配置されるドレインをさらに含み、前記第１凹縁は、前記第２凹縁よりも前記ドレインに近く配置され、前記データ線は、第１データ線エッジと当該第１データ線エッジに対向する第２データ線エッジとを有し、前記第１データ線エッジは、前記第２データ線エッジよりも前記ドレインに近く配置され、前記第１凹縁は、前記走査線と前記データ線との交差点である第１端点を有し、前記第１データ線エッジの最外縁に沿って前記走査線の実質的な延伸方向に垂直な接線を第１基準線としたとき、前記第１端点と前記第１基準線との間に第１距離を有し、前記第２凹縁は、前記走査線と前記データ線との交差点である第３端点を有し、前記第２データ線エッジの最外縁に沿って前記走査線の実質的な延伸方向に垂直な接線を第２基準線としたとき、前記第３端点と前記第２基準線との間に第２距離を有し、前記第２距離が前記第１距離よりも大きい。
本考案の表示パネルにおいて、前記走査線上に配置されるドレインをさらに含み、前記ドレインと前記データ線とは、チャンネル領域が形成されるように所定距離を置いて配置され、前記第１重複領域は、第２エッジと、第１凹縁と、第３凹縁とを有し、前記第２エッジは、前記第１重複領域における前記データ線のエッジであり、前記ドレインに相対的に近く配置され、両端点がそれぞれ前記第１凹縁の端点と、前記第３凹縁の端点とに接続され、前記第１凹縁と前記第３凹縁が異なる曲率半径を有する。
本考案の表示パネルにおいて、前記走査線は、第１走査線エッジを有し、前記データ線は、第１データ線エッジを有し、前記能動層は、前記第１走査線エッジに相対的に近く配置される第１能動層エッジと、前記第１能動層エッジに対向する第２能動層エッジとを有し、前記第１走査線エッジと前記第１データ線エッジとが交差する点は、第５端点であり、前記第１能動層エッジと前記第１データ線エッジとが交差する点は、第６端点であり、前記第２能動層エッジと前記第１データ線エッジとが交差する点は、第２端点であり、前記第５端点と前記第６端点を結ぶ線と、前記第２端点と前記第６端点を結ぶ線とが交差してなす角度は、１８０度を除く角度である。
本考案の表示パネルにおいて、前記データ線は、前記第１データ線エッジに対向する第２データ線エッジを有し、前記第２データ線エッジと前記第１走査線エッジとが交差する点は、第７端点であり、前記第２データ線エッジと前記第１能動層エッジとが交差する点は、第８端点であり、前記第５端点と前記第６端点を結ぶ線が前記データ線の実質的な延伸方向に対してなす角度は、前記第７端点と前記第８端点を結ぶ線が前記データ線の実質的な延伸方向に対してなす角度よりも小さい。
本考案の表示パネルにおいて、前記第２エッジ及び前記データ線は、実質的に同じ延伸方向を有する。
本考案の表示パネルにおいて、前記第１重複領域以外の前記データ線が前記走査線の実質的な延伸方向に平行な第３長さを有し、前記第２長さは、前記第３長さよりも長い。
本考案の表示パネルにおいて、前記第１基板上に配置される複数の走査線と、前記第１基板上に配置され、それぞれ複数の前記走査線と交差する複数のデータ線と、隣接する２つの前記走査線と隣接する２つ前記データ線との間に配置される複数のサブ画素と、をさらに含み、各前記サブ画素には、ソースとドレインとを含む薄膜トランジスタが設けられ、前記ソースは、前記データ線に電気的に接続され、前記ドレインは、前記走査線上に配置され、隣接する２つの前記サブ画素において、前記ドレインと当該ドレインが対応するサブ画素のソースとの間の距離は前記ドレインと隣接するサブ画素のソースとの間の距離よりも小さい。
本考案の表示パネルにおいて、前記貫通孔が非円形輪郭を有する。
本考案の表示パネルにおいて、前記データ線から前記第１基板を見たときの前記貫通孔が略楕円形状の外観を有し、当該略楕円形状の外観は、長軸と短軸とを有し、当該長軸が前記データ線の実質的な延伸方向に対してなす角度は０°〜１０°である。
本考案の表示パネルにおいて、前記長軸が前記データ線の実質的な延伸方向に対して平行である。
本考案の表示パネルは、ソースの面積の大きさ及び形状を変更することによって、データ線及び走査線の重複領域における寄生容量を低減することができる。また、重複領域を少なくとも１つの凹縁を有するように設計することにより、データ線が画素電極により適合することになり、液晶の回転角度を一致させ、光学性能を向上させることができる。更に、チャンネル領域の距離を短くすることで、薄膜トランジスタの電気的な特性を向上させることができる。
以下、本考案の利点及び効果を理解しやすくするために、具体的な実施例を例示し、本考案の実施方式について説明する。本考案は、その他の具体的な実施例によって実行や応用することができる。本明細書に開示される技術的思想の範囲内において当業者による様々な変更および修正が可能である。
＜実施例１＞
図１は、本実施例に係る薄膜トランジスタ基板を示す平面図である。図２は、図１の薄膜トランジスタ基板のＱ−Ｑ’線概略断面図である。図１及び図２に示すように、本実施例の薄膜トランジスタ基板は、第１基板１１と、第１基板１１上に配置される走査線１２と、第１基板１１上に配置されるデータ線１５１と、データ線１５１と走査線１２との間に位置する能動層１４とを含み、データ線１５１と走査線１２とが重なり合う第１重複領域Ａを有し、能動層１４とデータ線１５１と走査線１２とが重なり合う第２重複領域Ｂを有し、第２重複領域Ｂは、第１重複領域Ａ内に位置し、貫通孔１５０を有している。
図１は、本実施例に係る薄膜トランジスタ基板を示す平面図である。図２は、図１の薄膜トランジスタ基板のＱ−Ｑ’線概略断面図である。図１及び図２に示すように、本実施例の薄膜トランジスタ基板は、第１基板１１と、第１基板１１上に配置される走査線１２と、第１基板１１上に配置されるデータ線１５１と、データ線１５１と走査線１２との間に位置する能動層１４とを含み、データ線１５１と走査線１２とが重なり合う第１重複領域Ａを有し、能動層１４とデータ線１５１と走査線１２とが重なり合う第２重複領域Ｂを有し、第２重複領域Ｂは、第１重複領域Ａ内に位置し、貫通孔１５０を有している。
本実施例の薄膜トランジスタ基板の作製過程において、まず、第１基板１１上に走査線１２（ここで、ゲートとする）を含む第１金属層を形成する。次に、第１金属層及び第１基板１１上にゲート絶縁層１３１を形成してから、ゲート絶縁層１３１上に、第１金属層のゲート１２の上方に対応する能動層１４を形成する。そして、能動層１４上にエッチングバリア層１３２を形成し、且つそのエッチングバリア層１３２は、能動層１４の一部を露出させるための複数の開口１３２１を含んでいる。その後、エッチングバリア層１３２及び能動層１４上にデータ線１５１（ここで、ソースとする）及びドレイン１５２を含む第２金属層を形成すると、本実施例の薄膜トランジスタの作製を完成する。
次に、エッチングバリア層１３２及び第２金属層上に第１絶縁層１３３と平坦層１３４を順に形成し、第１絶縁層１３３及び平坦層１３４がドレイン１５２を露出させる開口１３３１，１３４１を有するようにエッチングする。そして、平坦層１３４上に共通電極層１６１、第２絶縁層１３５及び画素電極層１６２をさらに順に形成する。第２絶縁層１３５がドレイン１５２を露出させるとともに開口１３３１，１３４１に対応する開口１３５１を有するようにエッチングする。画素電極層１６２は、ドレイン１５２に電気的に接続するために開口１３５１の側壁に向かって延びている。
ここで、本実施例の第１金属層及び第２金属層の形成材料としては、例えば、金属、合金、金属酸化物、金属酸窒化物などの本技術分野で一般的に使用される導電材料、又はその他の本技術分野で一般的に使用される電極材料が挙げられ、金属材料が好ましいが、それに限定されない。本実施例の第１金属層及び第２金属層は、単一材料層に限らず、複数の材料によって積層された複合層であってもよい。また、第１基板１１の形成材料としては、ガラス、プラスチック、可撓性材質などの本技術分野で一般的に使用される基材材料が挙げられる。ゲート絶縁層１３１、第１絶縁層１３３、平坦層１３４、第２絶縁層１３５の材料は、本技術分野で一般的に使用される絶縁層材料であってもよい。能動層１４の形成材料としては、例えば、ポリシリコン（Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）、アモルファスシリコン（Ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）又はインジウム・ガリウム・亜鉛の酸化物（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ，ＩＧＺＯ）などの本技術分野で一般的に使用される半導体材料が挙げられる。また、画素電極層１６２及び共通電極層１６１の形成材料としては、酸化インジウムスズ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ，ＩＴＯ）又は酸化インジウム亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ，ＩＺＯ）などの透明導電電極材料が用いられる。
図３は、図１に示す１つの薄膜トランジスタの拡大図である。同図に示すように、第１重複領域Ａにおいて、走査線１２のエッジ（本実施例においては、第２走査線エッジ１２ｂであり、他の実施例においては、第１走査線エッジ１２ａを指してもよい）が走査線１２の実質的な延伸方向に平行な第１長さＬ１有している。第２重複領域Ｂにおいて、能動層１４が走査線１２の実質的な延伸方向に平行な第２長さＬ２を有している。また、第２長さＬ２は、第１長さＬ１よりも長い。
第１重複領域Ａにおける走査線１２のエッジの第１長さＬ１を、第２重複領域Ｂにおける能動層１４の走査線１２の実質的な延伸方向にある第２長さＬ２より小さくするように設計すると、データ線１５１と走査線１２との重なり合う領域が減少する。これにより、走査線１２とデータ線１５１との間の寄生容量を減少させることができる。ここで、走査線１２の一方のエッジ（第２走査線エッジ１２ｂ）のみを例示する。第１重複領域Ａにおける走査線１２の他方のエッジ（第１走査線エッジ１２ａ）の走査線１２の実質的な延伸方向にある長さと、第２重複領域Ｂにおける能動層１４の走査線１２の実質的な延伸方向にある長さ（即ち、第２長さＬ２）との間にも同じ関係を有している。
図３に示すように、走査線１２の対向する側辺は、それぞれ第１走査線エッジ１２ａ及び第２走査線エッジ１２ｂである。また、データ線１５１の対向する側辺は、それぞれ第１データ線エッジ１５１ａ及び第２データ線エッジ１５１ｂである。第１重複領域Ａは、第１エッジ１２ｂ’、第２エッジ１５１ａ’、第３エッジ１２ａ’及び第４エッジ１５１ｂ’によって囲まれた領域を含んでいる。第１エッジ１２ｂ’は、第１重複領域Ａにおける走査線１２の一方のエッジ（本実施例中のデータ線１５１と第２走査線エッジ１２ｂとの重なり合う箇所）であり、第２エッジ１５１ａ’は、第１重複領域Ａにおけるデータ線１５１の第１データ線エッジ１５１ａであり、第３エッジ１２ａ’は、第１重複領域Ａにおける走査線１２の他方のエッジ（本実施例中のデータ線１５１と第１走査線エッジ１２ａとの重なり合う箇所）であり、第４エッジ１５１ｂ’は、第１重複領域Ａにおけるデータ線１５１の第２データ線エッジ１５１ｂである。
第２重複領域Ｂは、第１能動層エッジ１４ａ、第２エッジ１５１ａ’、第４エッジ１５１ｂ’及び第２能動層エッジ１４ｂによって囲まれる領域を含んでいる。また、第１能動層エッジ１４ａ及び第２能動層エッジ１４ｂは、それぞれ第１重複領域Ａにおける能動層１４のエッジである。第２重複領域Ｂが第１重複領域Ａ内に位置しているため、第１能動層エッジ１４ａは、第２重複領域Ｂにおける能動層１４の第３エッジ１２ａ’に隣接して実質的に平行なエッジであり、第２能動層エッジ１４ｂは、第２重複領域Ｂにおける能動層１４の第１エッジ１２ｂ’に隣接して実質的に平行なエッジである。
第１重複領域Ａは、第１凹縁１５５と、第２凹縁１５４と、第３凹縁１５７と、第４凹縁１５６とをさらに含んでいる。第１エッジ１２ｂ’の両端点は、それぞれ第１凹縁１５５の端点と、第２凹縁１５４の端点とに接続され、第２エッジ１５１ａ’の両端点は、それぞれ第１凹縁１５５の端点と、第３凹縁１５７の端点とに接続され、第３エッジ１２ａ’の両端点は、それぞれ第３凹縁１５７の端点と、第４凹縁１５６の端点とに接続され、第４エッジ１５１ｂ’の両端点は、第２凹縁１５４の端点と、第４凹縁１５６の端点とに接続されている。
また、第１凹縁１５５は、第１端点Ｐ１と第２端点Ｐ２とを有し、第１端点Ｐ１は、走査線１２とデータ線１５１との交差点であり、第２端点Ｐ２は、データ線１５１と能動層１４との交差点である。第２凹縁１５４は、第３端点Ｐ３と第４端点Ｐ４とを有し、第３端点Ｐ３は、走査線１２とデータ線１５１との交差点であり、第４端点Ｐ４は、データ線１５１と能動層１４との交差点である。第３凹縁１５７は、第５端点Ｐ５と第６端点Ｐ６とを有し、第５端点Ｐ５は、走査線１２とデータ線１５１との交差点であり、第６端点Ｐ６は、データ線１５１と能動層１４との交差点である。第４凹縁１５６は、第７端点Ｐ７と第８端点Ｐ８とを有し、第７端点Ｐ７は、走査線１２とデータ線１５１との交差点であり、第８端点Ｐ８は、データ線１５１と能動層１４との交差点である。
好ましい実施態様において、第１凹縁１５５及び第２凹縁１５４の曲率半径が互いに異なっている。具体的に、図３に示すように、ドレイン１５２とデータ線１５１は、チャンネル領域が形成されるように、互いに所定距離を置いて配置され、第１凹縁１５５は、第２凹縁１５４よりもドレイン１５２に近く配置されている。また、データ線１５１は、第１データ線エッジ１５１ａと、第１データ線エッジ１５１ａに対向する第２データ線エッジ１５１ｂとを有し、且つ第１データ線エッジ１５１ａは、第２データ線エッジ１５１ｂよりもドレイン１５２に近く配置されている。ここで、第１データ線エッジ１５１ａの最外縁に沿って走査線１２の実質的な延伸方向に垂直な接線を第１基準線としたとき、第１端点Ｐ１と第１基準線との間に第１距離Ｄ１を有している。そして、第２データ線エッジ１５１ｂの最外縁に沿って走査線１２の実質的な延伸方向に垂直な接線を第２基準線としたとき、第３端点Ｐ３と第２基準線との間に第２距離Ｄ２を有している。第２距離Ｄ２が第１距離Ｄ１よりも大きい。同様に、第３凹縁１５７は、第４凹縁１５６よりもドレイン１５２に近く配置され、且つ第３凹縁１５７と第４凹縁１５６との間の関係と、第１凹縁１５５と第２凹縁１５４との間の関係とが同じであるため、説明を省略する。
また、図３に示すように、第１凹縁１５５及び第３凹縁１５７の曲率半径が互いに異なっており、且つ第２凹縁１５４及び第４凹縁１５６の曲率半径が互いに異なっている。
図３に示すように、重複領域に第１凹縁１５５、第２凹縁１５４、第３凹縁１５７及び第４凹縁１５６を形成することにより、第１重複領域Ａにおける第２重複領域Ｂ以外の部分を削減し、走査線１２とデータ線１５１との間の寄生容量を減少させることができる。そして、第１凹縁１５５、第２凹縁１５４、第３凹縁１５７及び第４凹縁１５６が互いに異なる曲率半径を有することにより、これら凹縁の形状が画素電極層のパターンにより適合することになり、液晶の回転角度を一致させ、光学性能を向上させることができる。また、上記第２距離を第１距離より大きく設計することにより、第１重複領域Ａ及び第２重複領域Ｂがチャンネル領域により近づけることが可能となり、チャンネル領域の長さを減少する目的を達成し、更に電気的な特性を向上させることができる。
また、チャンネル領域の長さを一致させるために、第２エッジ１５１ａ’の延伸方向をデータ線１５１の延伸方向と実質的に同じにするように設計する。
また、図３に示すように、能動層１４は、第１走査線エッジ１２ａに相対的に近く配置される第１能動層エッジ１４ａと、第１能動層エッジ１４ａに対向する第２能動層エッジ１４ｂとを有している。第１走査線エッジ１２ａと第１データ線エッジ１５１ａとが交差する点は、第５端点Ｐ５であり、第１能動層エッジ１４ａと第１データ線エッジ１５１ａとが交差する点は、第６端点Ｐ６であり、第２能動層エッジ１４ｂと第１データ線エッジ１５１ａとが交差する点は、第２端点Ｐ２であり、第５端点Ｐ５と第６端点Ｐ６を結ぶ線と、第２端点Ｐ２と第６端点Ｐ６を結ぶ線とが交差してなす角度は、１８０度を除く角度であり、つまり、両結ぶ線が一直線に連ならない。また、第２走査線エッジ１２ｂと第１データ線エッジ１５１ａとが交差する点は、第１端点Ｐ１であり、第２端点Ｐ２と第６端点Ｐ６を結ぶ線と、第２端点Ｐ２と第１端点Ｐ１を結ぶ線とが交差してなす角度は、１８０度を除く角度であり、つまり、両結ぶ線が一直線に連ならない。さらに、第１走査線エッジ１２ａと第２データ線エッジ１５１ｂとが交差する点は、第７端点Ｐ７であり、第１能動層エッジ１４ａと第２データ線エッジ１５１ｂとが交差する点は、第８端点Ｐ８であり、第２能動層エッジ１４ｂと第２データ線エッジ１５１ｂとが交差する点は、第４端点Ｐ４であり、且つ第７端点Ｐ７と第８端点Ｐ８を結ぶ線と、第４端点Ｐ４と第８端点Ｐ８を結ぶ線とが交差してなす角度は、１８０度を除く角度であり、つまり、両結ぶ線が一直線に連ならない。同様に、第２走査線エッジ１２ｂと第２データ線エッジ１５１ｂとが交差する点は、第３端点Ｐ３であり、第４端点Ｐ４と第８端点Ｐ８を結ぶ線と、第４端点Ｐ４と第３端点Ｐ３を結ぶ線とが交差してなす角度は、１８０度を除く角度であり、つまり、両結ぶ線が一直線に連ならない。
また、図３に示すように、第５端点Ｐ５と第６端点Ｐ６を結ぶ線がデータ線１５１の実質的な延伸方向に対してなす角度θ１は、第７端点Ｐ７と第８端点Ｐ８を結ぶ線がデータ線１５１の実質的な延伸方向に対してなす角度θ２よりも小さい。第４端点Ｐ４と第３端点Ｐ３を結ぶ線と第２端点Ｐ２と第１端点Ｐ１を結ぶ線との間も同じ関係を有するため、ここでの説明を省略する。
さらに、図３に示すように、第１重複領域Ａ以外のデータ線１５１が走査線１２の実質的な延伸方向に平行な第３長さＬ３を有し、第２長さＬ２は、第３長さＬ３よりも長い。
図１に示すように、本実施例の薄膜トランジスタ基板は、第１基板（図示せず）上に配置される複数の走査線１２と、第１基板上に配置され、それぞれ複数の走査線１２と交差する複数のデータ線１５１と、隣接する２つの走査線１２と隣接する２つデータ線１５１との間に配置される複数のサブ画素とを含んでいる。各サブ画素には、ソース（即ち、第１重複領域Ａ）とドレイン１５２とを含む薄膜トランジスタが設けられ、ソース（即ち、第１重複領域Ａ）は、データ線１５１に電気的に接続され、ドレイン１５２は、走査線１２上に配置されている。隣接する２つのサブ画素において、ドレイン１５２と当該ドレイン１５２が対応するサブ画素のソース（即ち、第１重複領域Ａ）との間の距離Ｘが、ドレイン１５２と隣接するサブ画素のソース（即ち、第１重複領域Ａ）との間の距離Ｙよりも小さい。距離Ｘを距離Ｙより小さくすることによって、チャンネル領域の距離を短くすることができ、薄膜トランジスタの電気的な特性を向上させることができる。
また、図１に示すように、貫通孔１５０は、重複領域Ａ内に設けられ、非円形輪郭を有している。貫通孔１５０が略楕円形状の外観を有することが好ましい。図３に示すように、この略楕円形状の外観は、長軸ａと短軸ｂとを有し、長軸ａがデータ線１５１の実質的な延伸方向に対してなす角度は０°〜１０°であり、長軸ａがデータ線１５１の実質的な延伸方向に対して平行であることが好ましい。これにより、貫通孔１５０の接触面積を増加させることができる。
本実施例の上記薄膜トランジスタ基板は、表示パネルに応用されることが可能である。図４に示すように、本実施例の表示パネルは、上方に第１配向層２が配置される薄膜トランジスタ基板１と、薄膜トランジスタ基板１に対向して配置され、上方に第１配向層２に対向する第２配向層４が配置される対向基板３と、薄膜トランジスタ基板１と対向基板３との間に設けられ、且つ薄膜トランジスタ基板１及び対向基板３の外周に位置するシール剤５と、薄膜トランジスタ基板１及び対向基板３によって形成された空間内に設けられる液晶層６とを含んでいる。図２及び図４に示すように、薄膜トランジスタ（図示せず）は第１基板１１上に配置され、カラーフィルタ層（図示せず）は対向基板３上に配置されるため、対向基板３はカラーフィルタ基板となる。ただし、他の実施例において、カラーフィルタ層は、図１に示す第１基板１１上に配置されてもよく、第１基板１１はカラーフィルタアレイを統合した薄膜トランジスタ基板（Ｃｏｌｏｒ Ｆｉｌｔｅｒ ｏｎ Ａｒｒａｙ，ＣＯＡ）となる。
本実施例の上記表示パネルは、表示装置にも応用できる。図５に示すように、本実施例の表示装置は、上記表示パネル１０と、表示パネル１０の下方に設けられ、表示パネル１０を通過する光線を提供するバックライトモジュール２０とを含んでいる。
＜実施例２＞
本実施例の薄膜トランジスタ基板、表示パネル及び表示装置は、実施例１とほとんど同じであるが、その相違点は、重複領域に第１凹縁及び第３凹縁が設けられず、第４凹縁１５６及び第２凹縁１５４のみが設けられる点である。
本実施例の薄膜トランジスタ基板、表示パネル及び表示装置は、実施例１とほとんど同じであるが、その相違点は、重複領域に第１凹縁及び第３凹縁が設けられず、第４凹縁１５６及び第２凹縁１５４のみが設けられる点である。
＜実施例３＞
本実施例の薄膜トランジスタ基板、表示パネル及び表示装置は、実施例１とほとんど同じであるが、その相違点は、重複領域に第１凹縁、第２凹縁及び第３凹縁が設けられず、第４凹縁１５６のみが設けられる点である。
本実施例の薄膜トランジスタ基板、表示パネル及び表示装置は、実施例１とほとんど同じであるが、その相違点は、重複領域に第１凹縁、第２凹縁及び第３凹縁が設けられず、第４凹縁１５６のみが設けられる点である。
なお、本考案の前述した実施例で製造された表示装置は、当該技術分野で既知のあらゆる表示画面を有する電子装置に応用可能であり、例えば、モニター、携帯電話、ノートパソコン、ビデオカメラ、カメラ、音楽プレーヤ、ＧＰＳ装置、テレビ等に応用できる。
１ 薄膜トランジスタ基板
１０ 表示パネル
１１ 第１基板
１２ 走査線（ゲート）
１２ａ 第１走査線エッジ
１２ａ’ 第３エッジ
１２ｂ 第２走査線エッジ
１２ｂ’ 第１エッジ
１３１ ゲート絶縁層
１３２ エッチングバリア層
１３２１，１３３１，１３４１，１３５１ 開口
１３３ 第１絶縁層
１３４ 平坦層
１３５ 第２絶縁層
１４ 能動層
１４ａ 第１能動層エッジ
１４ｂ 第２能動層エッジ
１５０ 貫通孔
１５１ データ線
１５１ａ 第１データ線エッジ
１５１ａ’ 第２エッジ
１５１ｂ 第２データ線エッジ
１５１ｂ’ 第４エッジ
１５２ ドレイン
１５３ チャンネル領域
１５４ 第２凹縁
１５５ 第１凹縁
１５６ 第４凹縁
１５７ 第３凹縁
１６１ 共通電極層
１６２ 画素電極層
２０ バックライトモジュール
２ 第１配向層
３ 対向基板
４ 第２配向層
５ シール剤
６ 液晶層
Ａ 第１重複領域
Ｂ 第２重複領域
Ｄ１ 第１距離
Ｄ２ 第２距離
Ｌ１ 第１長さ
Ｌ２ 第２長さ
Ｌ３ 第３長さ
Ｐ１ 第１端点
Ｐ２ 第２端点
Ｐ３ 第３端点
Ｐ４ 第４端点
Ｐ５ 第５端点
Ｐ６ 第６端点
Ｐ７ 第７端点
Ｐ８ 第８端点
θ１，θ２ 角度
Ｘ，Ｙ 距離
１０ 表示パネル
１１ 第１基板
１２ 走査線（ゲート）
１２ａ 第１走査線エッジ
１２ａ’ 第３エッジ
１２ｂ 第２走査線エッジ
１２ｂ’ 第１エッジ
１３１ ゲート絶縁層
１３２ エッチングバリア層
１３２１，１３３１，１３４１，１３５１ 開口
１３３ 第１絶縁層
１３４ 平坦層
１３５ 第２絶縁層
１４ 能動層
１４ａ 第１能動層エッジ
１４ｂ 第２能動層エッジ
１５０ 貫通孔
１５１ データ線
１５１ａ 第１データ線エッジ
１５１ａ’ 第２エッジ
１５１ｂ 第２データ線エッジ
１５１ｂ’ 第４エッジ
１５２ ドレイン
１５３ チャンネル領域
１５４ 第２凹縁
１５５ 第１凹縁
１５６ 第４凹縁
１５７ 第３凹縁
１６１ 共通電極層
１６２ 画素電極層
２０ バックライトモジュール
２ 第１配向層
３ 対向基板
４ 第２配向層
５ シール剤
６ 液晶層
Ａ 第１重複領域
Ｂ 第２重複領域
Ｄ１ 第１距離
Ｄ２ 第２距離
Ｌ１ 第１長さ
Ｌ２ 第２長さ
Ｌ３ 第３長さ
Ｐ１ 第１端点
Ｐ２ 第２端点
Ｐ３ 第３端点
Ｐ４ 第４端点
Ｐ５ 第５端点
Ｐ６ 第６端点
Ｐ７ 第７端点
Ｐ８ 第８端点
θ１，θ２ 角度
Ｘ，Ｙ 距離
Claims (13)
- 表示パネルであって、
第１基板と、
前記第１基板上に位置する走査線と、
前記第１基板上に位置するデータ線と、
前記データ線と前記走査線との間に位置する能動層と、を含み、
前記データ線と前記走査線とが重なり合う第１重複領域を有し、
前記能動層と前記データ線と前記走査線とが重なり合う第２重複領域を有し、
前記第２重複領域は、前記第１重複領域内に位置し、前記データ線と前記能動層とに連通する貫通孔を有し、
前記第１重複領域において、前記走査線のエッジが前記走査線の実質的な延伸方向に平行な第１長さを有し、
前記第２重複領域において、前記能動層が前記走査線の実質的な延伸方向に平行な第２長さを有し、
前記第２長さは、前記第１長さよりも長いことを特徴とする表示パネル。 - 前記第１重複領域は、第１エッジと、第１凹縁とを含み、
前記第１エッジは、前記第１重複領域における前記走査線の前記エッジであり、
前記第１凹縁の端点と前記第１エッジの端点とが接続されていることを特徴とする請求項１に記載の表示パネル。 - 前記第１重複領域は、第２凹縁をさらに含み、
前記第１エッジの両端点は、それぞれ、前記第１凹縁の端点と、前記第２凹縁の端点とに接続され、
前記第１凹縁と前記第２凹縁が異なる曲率半径を有することを特徴とする請求項２に記載の表示パネル。 - 前記データ線とチャンネル領域が形成されるように所定距離を置いて配置されるドレインをさらに含み、
前記第１凹縁は、前記第２凹縁よりも前記ドレインに近く配置され、
前記データ線は、第１データ線エッジと当該第１データ線エッジに対向する第２データ線エッジとを有し、
前記第１データ線エッジは、前記第２データ線エッジよりも前記ドレインに近く配置され、
前記第１凹縁は、前記走査線と前記データ線との交差点である第１端点を有し、
前記第１データ線エッジの最外縁に沿って前記走査線の実質的な延伸方向に垂直な接線を第１基準線としたとき、前記第１端点と前記第１基準線との間に第１距離を有し、
前記第２凹縁は、前記走査線と前記データ線との交差点である第３端点を有し、
前記第２データ線エッジの最外縁に沿って前記走査線の実質的な延伸方向に垂直な接線を第２基準線としたとき、前記第３端点と前記第２基準線との間に第２距離を有し、
前記第２距離が前記第１距離よりも大きいことを特徴とする請求項３に記載の表示パネル。 - 前記走査線上に配置されるドレインをさらに含み、
前記ドレインと前記データ線とは、チャンネル領域が形成されるように所定距離を置いて配置され、
前記第１重複領域は、第２エッジと、第１凹縁と、第３凹縁とを有し、
前記第２エッジは、前記第１重複領域における前記データ線のエッジであり、前記ドレインに相対的に近く配置され、両端点がそれぞれ前記第１凹縁の端点と、前記第３凹縁の端点とに接続され、
前記第１凹縁と前記第３凹縁が異なる曲率半径を有することを特徴とする請求項１に記載の表示パネル。 - 前記走査線は、第１走査線エッジを有し、
前記データ線は、第１データ線エッジを有し、
前記能動層は、前記第１走査線エッジに相対的に近く配置される第１能動層エッジと、前記第１能動層エッジに対向する第２能動層エッジとを有し、
前記第１走査線エッジと前記第１データ線エッジとが交差する点は、第５端点であり、
前記第１能動層エッジと前記第１データ線エッジとが交差する点は、第６端点であり、
前記第２能動層エッジと前記第１データ線エッジとが交差する点は、第２端点であり、
前記第５端点と前記第６端点を結ぶ線と、前記第２端点と前記第６端点を結ぶ線とが交差してなす角度は、１８０度を除く角度であることを特徴とする請求項１に記載の表示パネル。 - 前記データ線は、前記第１データ線エッジに対向する第２データ線エッジを有し、
前記第２データ線エッジと前記第１走査線エッジとが交差する点は、第７端点であり、
前記第２データ線エッジと前記第１能動層エッジとが交差する点は、第８端点であり、
前記第５端点と前記第６端点を結ぶ線が前記データ線の実質的な延伸方向に対してなす角度は、前記第７端点と前記第８端点を結ぶ線が前記データ線の実質的な延伸方向に対してなす角度よりも小さいことを特徴とする請求項６に記載の表示パネル。 - 前記第２エッジ及び前記データ線は、実質的に同じ延伸方向を有することを特徴とする請求項５に記載の表示パネル。
- 前記第１重複領域以外の前記データ線が前記走査線の実質的な延伸方向に平行な第３長さを有し、
前記第２長さは、前記第３長さよりも長いことを特徴とする請求項１に記載の表示パネル。 - 前記第１基板上に配置される複数の走査線と、
前記第１基板上に配置され、それぞれ複数の前記走査線と交差する複数のデータ線と、
隣接する２つの前記走査線と隣接する２つ前記データ線との間に配置される複数のサブ画素と、をさらに含み、
各前記サブ画素には、ソースとドレインとを含む薄膜トランジスタが設けられ、前記ソースは、前記データ線に電気的に接続され、前記ドレインは、前記走査線上に配置され、
隣接する２つの前記サブ画素において、前記ドレインと当該ドレインが対応するサブ画素のソースとの間の距離は、前記ドレインと隣接するサブ画素のソースとの間の距離よりも小さいことを特徴とする請求項１に記載の表示パネル。 - 前記貫通孔が非円形輪郭を有することを特徴とする請求項１に記載の表示パネル。
- 前記データ線から前記第１基板を見たときの前記貫通孔が略楕円形状の外観を有し、当該略楕円形状の外観は、長軸と短軸とを有し、当該長軸が前記データ線の実質的な延伸方向に対してなす角度は０°〜１０°であることを特徴とする請求項１に記載の表示パネル。
- 前記長軸が前記データ線の実質的な延伸方向に対して平行であることを特徴とする請求項１２に記載の表示パネル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104104153A TWI612645B (zh) | 2015-02-06 | 2015-02-06 | 顯示面板 |
| TW104104153 | 2015-02-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3199940U true JP3199940U (ja) | 2015-09-17 |
Family
ID=54192706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015003452U Active JP3199940U (ja) | 2015-02-06 | 2015-07-08 | 表示パネル |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9786693B2 (ja) |
| JP (1) | JP3199940U (ja) |
| TW (1) | TWI612645B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106952616A (zh) * | 2015-12-31 | 2017-07-14 | 乐金显示有限公司 | 有机发光显示面板及包括该面板的有机发光显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112782895A (zh) * | 2021-01-27 | 2021-05-11 | 武汉华星光电技术有限公司 | 显示面板及液晶显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101957526B (zh) * | 2009-07-13 | 2013-04-17 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| US8988624B2 (en) * | 2011-06-23 | 2015-03-24 | Apple Inc. | Display pixel having oxide thin-film transistor (TFT) with reduced loading |
| TWI522714B (zh) * | 2013-11-15 | 2016-02-21 | 群創光電股份有限公司 | 顯示面板及顯示裝置 |
-
2015
- 2015-02-06 TW TW104104153A patent/TWI612645B/zh active
- 2015-07-01 US US14/789,101 patent/US9786693B2/en active Active
- 2015-07-08 JP JP2015003452U patent/JP3199940U/ja active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106952616A (zh) * | 2015-12-31 | 2017-07-14 | 乐金显示有限公司 | 有机发光显示面板及包括该面板的有机发光显示装置 |
| US10355063B2 (en) | 2015-12-31 | 2019-07-16 | Lg Display Co., Ltd. | Organic light emitting display panel and organic light emitting diode display device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US9786693B2 (en) | 2017-10-10 |
| US20160231632A1 (en) | 2016-08-11 |
| TW201630167A (zh) | 2016-08-16 |
| TWI612645B (zh) | 2018-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10229938B2 (en) | Array substrate and fabrication method thereof | |
| US8570475B2 (en) | Array substrate, liquid crystal panel and liquid crystal display | |
| US10197870B2 (en) | Array substrate and display device | |
| CN108983518B (zh) | 阵列基板及其制备方法 | |
| US7944514B2 (en) | Display device and manufacturing method thereof | |
| WO2018126676A1 (zh) | 像素结构及其制作方法、阵列基板和显示装置 | |
| US20170227803A1 (en) | Array Substrate, Manufacturing Method Thereof, and Display Device | |
| US9412767B2 (en) | Liquid crystal display device and method of manufacturing a liquid crystal display device | |
| WO2013044783A1 (zh) | 阵列基板及其制备方法和显示装置 | |
| US9857620B2 (en) | Display device | |
| WO2022193337A1 (zh) | 阵列基板及显示面板 | |
| US20190094639A1 (en) | Array substrate, manufacturing method thereof and display device | |
| CN107367875B (zh) | 显示装置 | |
| JP3199940U (ja) | 表示パネル | |
| TW201743118A (zh) | 顯示面板 | |
| EP3690537A1 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN102227678B (zh) | 液晶显示装置和液晶显示装置的tft基板的制造方法 | |
| CN204536698U (zh) | 显示面板 | |
| WO2023155344A1 (zh) | 阵列基板以及显示装置 | |
| US9348184B2 (en) | Liquid crystal display device, array substrate and method for manufacturing the same | |
| JP3199246U (ja) | 表示装置 | |
| EP3745191B1 (en) | Pixel structure, array substrate and display device | |
| CN105988254B (zh) | 显示面板 | |
| TW201734588A (zh) | 顯示裝置 | |
| CN106873267B (zh) | 显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3199940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |