JP3193287B2 - Solar cell - Google Patents

Solar cell

Info

Publication number
JP3193287B2
JP3193287B2 JP04184996A JP4184996A JP3193287B2 JP 3193287 B2 JP3193287 B2 JP 3193287B2 JP 04184996 A JP04184996 A JP 04184996A JP 4184996 A JP4184996 A JP 4184996A JP 3193287 B2 JP3193287 B2 JP 3193287B2
Authority
JP
Japan
Prior art keywords
silicon semiconductor
type
film layer
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04184996A
Other languages
Japanese (ja)
Other versions
JPH09237910A (en
Inventor
誠 西田
実 兼岩
諭 岡本
雄爾 小松
太介 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP04184996A priority Critical patent/JP3193287B2/en
Publication of JPH09237910A publication Critical patent/JPH09237910A/en
Application granted granted Critical
Publication of JP3193287B2 publication Critical patent/JP3193287B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/545Microcrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、太陽電池に関
し、特に高い光電変換効率を有する結晶系シリコン太陽
電池に関するものである。
The present invention relates to a solar cell, and more particularly to a crystalline silicon solar cell having high photoelectric conversion efficiency.

【0002】[0002]

【従来の技術】従来、この種の結晶系シリコン太陽電池
においては、光電変換効率を高めるために、シリコン半
導体基板の光入射側の面(受光面)と反対側の裏面(基
板裏面)において、多数キャリアを取り出す部分では、
基板裏面とその基板裏面に設けた裏面電極との間に、シ
リコン酸化膜層と、このシリコン酸化膜層の複数部分を
貫通し、半導体基板と同一導電型で、かつ、よりドーパ
ント濃度が高い微結晶シリコン半導体層(「微結晶シリ
コン膜」ともいう)を設ける構造が知られている(特開
平4−192569号公報参照)。
2. Description of the Related Art Conventionally, in this type of crystalline silicon solar cell, in order to enhance photoelectric conversion efficiency, a back surface (substrate back surface) opposite to a light incident surface (light receiving surface) of a silicon semiconductor substrate is provided. In the part where the majority carrier is taken out,
Between the back surface of the substrate and the back electrode provided on the back surface of the substrate, a silicon oxide film layer and a plurality of portions of the silicon oxide film layer are penetrated to have the same conductivity type as the semiconductor substrate and a higher dopant concentration. A structure in which a crystalline silicon semiconductor layer (also referred to as a “microcrystalline silicon film”) is provided (see Japanese Patent Application Laid-Open No. 4-192569).

【0003】このような従来の太陽電池の構造は、図4
に示すように、P型シリコン半導体基板11の受光面側
には、N型シリコン半導体層12が形成されている。N
型シリコン半導体層12はシリコン酸化膜層13によっ
て覆われており、シリコン酸化膜層13は反射防止膜層
14によって覆われている。
The structure of such a conventional solar cell is shown in FIG.
As shown in FIG. 1, an N-type silicon semiconductor layer 12 is formed on the light-receiving surface side of a P-type silicon semiconductor substrate 11. N
The silicon semiconductor layer 12 is covered with a silicon oxide film layer 13, and the silicon oxide film layer 13 is covered with an antireflection film layer 14.

【0004】グリッド電極15は、この反射防止膜層1
4とシリコン酸化膜層13とを貫通してN型シリコン半
導体層12に接続されており、電流は、このグリッド電
極15を介して取り出される。
[0004] The grid electrode 15 is formed of the antireflection film layer 1.
4 is connected to the N-type silicon semiconductor layer 12 through the silicon oxide film layer 13, and a current is taken out through the grid electrode 15.

【0005】P型シリコン半導体基板11の裏面は、シ
リコン酸化膜層16によって覆われており、P+ 型(高
濃度のP型)微結晶シリコン半導体層18が、そのシリ
コン酸化膜層16を覆い、かつシリコン酸化膜層16の
複数部分を貫通して、P型シリコン半導体基板11の裏
面に接続されている。さらに、P+型微結晶シリコン半
導体層18は、裏面電極19によって覆われている。裏
面での電流は、P型シリコン半導体基板11からP+
微結晶シリコン半導体層18を介して取り出される。
The back surface of the P-type silicon semiconductor substrate 11 is covered with a silicon oxide film layer 16, and a P + type (high concentration P-type) microcrystalline silicon semiconductor layer 18 covers the silicon oxide film layer 16. And is connected to the back surface of the P-type silicon semiconductor substrate 11 through a plurality of portions of the silicon oxide film layer 16. Further, the P + type microcrystalline silicon semiconductor layer 18 is covered with a back electrode 19. The current on the back surface is extracted from the P-type silicon semiconductor substrate 11 via the P + -type microcrystalline silicon semiconductor layer 18.

【0006】この構造では、基板裏面のシリコン酸化膜
層16によってP型シリコン半導体基板11の表面欠陥
を不活性化させ、キャリアの再結合を抑制している。ま
た、P+型微結晶シリコン半導体層18とP型シリコン
半導体基板11の間には内部電界が形成され、その内部
電界により基板裏面近傍で光発生したキャリアの内、少
数キャリアが半導体基板内部へ押し戻され、多数キャリ
アは電極側へ導出され(以下、「裏面電界効果」とい
う)、光電変換効率を高めている。
In this structure, surface defects of the P-type silicon semiconductor substrate 11 are inactivated by the silicon oxide film layer 16 on the rear surface of the substrate, and recombination of carriers is suppressed. Further, an internal electric field is formed between the P + -type microcrystalline silicon semiconductor layer 18 and the P-type silicon semiconductor substrate 11, and the minority carriers out of the carriers generated by the internal electric field near the rear surface of the substrate enter the semiconductor substrate. After being pushed back, the majority carriers are led out to the electrode side (hereinafter, referred to as “back surface field effect”), thereby increasing the photoelectric conversion efficiency.

【0007】[0007]

【発明が解決しようとする課題】この従来構造の太陽電
池の形成方法としては、シリコン基板の裏面に熱酸化法
や化学気相成長法(CVD法)を用いてシリコン酸化膜
層16を形成した後、フォトエッチングによりそのシリ
コン酸化膜に複数の開孔部を設け、その後、プラズマC
VD法により微結晶シリコン半導体層18を形成する方
法が一般的である。
As a method of forming the solar cell having the conventional structure, a silicon oxide film layer 16 is formed on the back surface of a silicon substrate by using a thermal oxidation method or a chemical vapor deposition method (CVD method). Thereafter, a plurality of openings are formed in the silicon oxide film by photoetching, and then the plasma C
A method of forming the microcrystalline silicon semiconductor layer 18 by a VD method is general.

【0008】しかしながら、微結晶シリコン半導体層
(微結晶シリコン膜)をシリコン酸化膜上に堆積する
と、微結晶シリコン半導体層の膜質が低下し、充分な裏
面電界効果を得ることができず、太陽電池の光電変換効
率の向上を制限するという不都合があった。
However, when a microcrystalline silicon semiconductor layer (microcrystalline silicon film) is deposited on a silicon oxide film, the quality of the microcrystalline silicon semiconductor layer deteriorates, and a sufficient back surface field effect cannot be obtained. However, there is a disadvantage that the improvement of the photoelectric conversion efficiency is limited.

【0009】この微結晶シリコン半導体層の膜質の低下
は、微結晶シリコン膜の堆積中に、シリコン酸化膜をプ
ラズマにさらすことによって、シリコン酸化膜中の酸素
原子の一部が微結晶シリコン膜中へ取り込まれるためで
ある。
The deterioration of the film quality of the microcrystalline silicon semiconductor layer is caused by exposing the silicon oxide film to plasma during the deposition of the microcrystalline silicon film, so that a part of oxygen atoms in the silicon oxide film is reduced in the microcrystalline silicon film. It is because it is taken into.

【0010】この発明は、このような事情に鑑みなされ
たもので、膜質の低下のない微結晶シリコン半導体層を
形成することによって、裏面電界効果が高く、光電変換
効率の高い太陽電池を提供することを目的としている。
The present invention has been made in view of such circumstances, and provides a solar cell having a high back surface field effect and a high photoelectric conversion efficiency by forming a microcrystalline silicon semiconductor layer without deterioration in film quality. It is intended to be.

【0011】[0011]

【課題を解決するための手段】この発明は、第1導電型
のシリコン半導体基板からなり、その第1導電型のシリ
コン半導体基板の光入射側の面に第2導電型のシリコン
半導体層が形成された太陽電池において、第1導電型の
シリコン半導体基板の光入射側の反対面上に形成したシ
リコン酸化膜層と、このシリコン酸化膜層上に形成した
絶縁膜層と、この絶縁膜層上に、絶縁膜層とシリコン酸
化膜層との一部を貫通し第1導電型のシリコン半導体基
板の光入射側の反対面に接して形成した第1導電型の微
結晶シリコン半導体層とを設けたことを特徴とする太陽
電池である。
According to the present invention, a silicon semiconductor substrate of a first conductivity type is formed, and a silicon semiconductor layer of a second conductivity type is formed on a light incident side surface of the silicon semiconductor substrate of the first conductivity type. A silicon oxide film layer formed on the opposite surface of the silicon semiconductor substrate of the first conductivity type on the light incident side; an insulating film layer formed on the silicon oxide film layer; A first-conductivity-type microcrystalline silicon semiconductor layer formed through a part of the insulating film layer and the silicon oxide film layer and in contact with the opposite surface of the first-conductivity-type silicon semiconductor substrate on the light incident side. A solar cell characterized by the following.

【0012】この発明によれば、シリコン酸化膜層と第
1導電型の微結晶シリコン半導体層との間に絶縁膜層を
形成するので、第1導電型の微結晶シリコン半導体層の
形成に際し、第1導電型の微結晶シリコン半導体層にシ
リコン酸化膜中の酸素が取り込まれることがなくなり、
これにより太陽電池の光電変換効率を改善することがで
きる。
According to the present invention, since the insulating film layer is formed between the silicon oxide film layer and the first conductivity type microcrystalline silicon semiconductor layer, when forming the first conductivity type microcrystalline silicon semiconductor layer, Oxygen in the silicon oxide film is not taken into the first conductivity type microcrystalline silicon semiconductor layer,
Thereby, the photoelectric conversion efficiency of the solar cell can be improved.

【0013】この発明において、第1導電型と第2導電
型の区別は、第1導電型がP型であれば第2導電型はN
型であり、第1導電型がN型であれば第2導電型はP型
の各半導体を意味する。
In the present invention, the distinction between the first conductivity type and the second conductivity type is that if the first conductivity type is P-type, the second conductivity type is N.
If the first conductivity type is N-type, the second conductivity type means each P-type semiconductor.

【0014】したがって、この発明における第1導電型
のシリコン半導体基板としては、P型、N型、いずれの
シリコン半導体基板でも用いることができる。また、単
結晶のシリコン半導体基板に限らず、多結晶のシリコン
半導体基板を用いることも可能である。
Therefore, as the first conductivity type silicon semiconductor substrate in the present invention, any of P-type and N-type silicon semiconductor substrates can be used. Further, the present invention is not limited to a single crystal silicon semiconductor substrate, and a polycrystalline silicon semiconductor substrate can be used.

【0015】このシリコン半導体基板の厚みは、充分に
光吸収をおこなう必要がある点から、100μm〜60
0μm程度のものを用いることが好ましい。
The thickness of the silicon semiconductor substrate is 100 μm to 60 μm because it is necessary to sufficiently absorb light.
It is preferable to use one having a thickness of about 0 μm.

【0016】この発明における第2導電型のシリコン半
導体層に用いる半導体としては、第1導電型がP型であ
ればN型の、第1導電型がN型であればP型の、それぞ
れシリコン半導体を用いることができる。このシリコン
半導体層の厚みは、0.05μm〜1μm程度に形成す
ることが好ましい。
In the present invention, the semiconductor used for the silicon semiconductor layer of the second conductivity type is N-type if the first conductivity type is P-type, and P-type if the first conductivity type is N-type. Semiconductors can be used. The thickness of the silicon semiconductor layer is preferably formed to be about 0.05 μm to 1 μm.

【0017】この発明におけるシリコン酸化膜層として
は、通常はSiO2 膜を好ましくは10nm〜100n
m程度に形成する。
As the silicon oxide film layer in the present invention, an SiO 2 film is usually preferably 10 nm to 100 nm.
m.

【0018】この発明の絶縁膜層は、第1導電型の微結
晶シリコン半導体層にシリコン酸化膜中の酸素が取り込
まれないようにするために設けられている。したがっ
て、この絶縁膜層に用いる絶縁膜は、酸素を主成分とし
ない材料から構成される必要がある。さらに、この絶縁
膜は、例えば水素化窒化シリコンや水素化シリコンカー
バイド等の透明でかつ水素を含む材料からなる絶縁膜で
構成することが好ましい。絶縁膜層を透明絶縁膜で構成
した場合には、第1導電型のシリコン半導体基板を透過
した光を透明絶縁膜で反射させて再び第1導電型のシリ
コン半導体基板の内部へ戻し、光電変換に寄与させるこ
とができる(これを「光閉じ込め効果」という)。
The insulating film layer of the present invention is provided to prevent oxygen in the silicon oxide film from being taken into the first conductivity type microcrystalline silicon semiconductor layer. Therefore, the insulating film used for the insulating film layer needs to be made of a material not containing oxygen as a main component. Further, it is preferable that the insulating film is formed of a transparent and hydrogen-containing material such as silicon oxynitride or silicon hydride. When the insulating film layer is formed of a transparent insulating film, light transmitted through the first conductive type silicon semiconductor substrate is reflected by the transparent insulating film and returned to the inside of the first conductive type silicon semiconductor substrate again, and photoelectric conversion is performed. (This is called the “light confinement effect”).

【0019】また、絶縁膜層を水素を含む絶縁膜で構成
した場合には、絶縁膜中に水素が含まれているので、水
素がシリコン酸化膜と第1導電型のシリコン半導体基板
界面の欠陥を不活性化し、この界面特性を向上させる
(これを「パッシベーション効果」という)。
In the case where the insulating film layer is formed of an insulating film containing hydrogen, hydrogen is contained in the insulating film, so that hydrogen is defective at the interface between the silicon oxide film and the first conductivity type silicon semiconductor substrate. To improve the interface characteristics (this is referred to as “passivation effect”).

【0020】したがって、絶縁膜層に用いる絶縁膜を水
素化窒化シリコンの様な透明でかつ水素を含む材料から
なる絶縁膜で構成した場合には、上記「光閉じ込め効
果」と「パッシベーション効果」との2つの効果を同時
に得ることができる。
Therefore, when the insulating film used for the insulating film layer is formed of a transparent insulating film made of a material containing hydrogen such as silicon oxynitride, the above-mentioned “light confinement effect” and “passivation effect” are not obtained. Can be obtained simultaneously.

【0021】絶縁膜層に用いる材料としては、このよう
に、透明でかつ水素を含む材料であればどのような材料
でも用いることができるが、高い光電変換効率を得るた
めには、水素化窒化シリコンを用いることが最も適して
いる。この絶縁膜層の膜厚は、10nm以下の場合には
絶縁膜としての効果が小さくなるため、少なくとも10
nm以上の厚みが必要であるが、これ以上であれば特に
膜厚に限定はない。
As the material used for the insulating film layer, any material can be used as long as it is transparent and contains hydrogen. However, in order to obtain a high photoelectric conversion efficiency, hydronitridation is required. It is most suitable to use silicon. When the thickness of this insulating film layer is 10 nm or less, the effect as an insulating film is reduced.
A thickness of at least nm is required, but if it is more than this, there is no particular limitation on the film thickness.

【0022】この絶縁膜層は、プラズマCVD法、常圧
CVD法、減圧CVD法等の各種の方法を用いて形成す
ることができる。例えば、RFプラズマCVD法で絶縁
膜を形成する場合には、原料ガスには、SiH4 、Si
2Cl2 、SiCl4 、NH3 、N2 等のガスを用い
ることができるが、水素原子を含むガスを用いると、絶
縁膜を形成する時に水素原子が生じ、これを膜中に取り
込んで上記したパッシベーション効果が得られるため、
SiH4 、SiH2Cl2 、NH3 等の水素元素を含む
ガスを用いるのが好ましい。
This insulating film layer can be formed by various methods such as a plasma CVD method, a normal pressure CVD method and a low pressure CVD method. For example, when an insulating film is formed by an RF plasma CVD method, SiH 4 , Si
Gases such as H 2 Cl 2 , SiCl 4 , NH 3 , and N 2 can be used. However, when a gas containing hydrogen atoms is used, hydrogen atoms are generated when an insulating film is formed, and these are taken into the film. Because the above-mentioned passivation effect is obtained,
It is preferable to use a gas containing a hydrogen element such as SiH 4 , SiH 2 Cl 2 , and NH 3 .

【0023】形成される絶縁膜の膜質は、一般に、使用
するCVD法の装置によって大きく異なる。また、原料
ガスの流量もCVD法の装置によって各種のものが採用
されるが、例えば、原料ガスにSiH4 、NH3 、N2
を用いる場合には、原料ガスの流量比は、NH3 /Si
4 を1〜2程度に設定することが望ましい。N2 はキ
ャリアガスとして用いるため、その流量は適宜設定して
よい。
In general, the quality of the formed insulating film greatly differs depending on the type of the CVD method used. Various flow rates of the source gas may be employed depending on the CVD apparatus. For example, SiH 4 , NH 3 , N 2 may be used as the source gas.
Is used, the flow rate ratio of the source gas is NH 3 / Si
It is desirable to set H 4 to 1 to 2. Since N 2 is used as a carrier gas, its flow rate may be set as appropriate.

【0024】例えばRFプラズマCVD法で絶縁膜を形
成する場合、絶縁膜の形成に際しては、半導体基板の温
度は、流量ガスに水素原子を含むガスを用いる場合には
350℃以下に設定する。RFパワーは、装置の大きさ
に応じて各種のパワーが設定されるが、パワー密度(電
極の単位面積当たりのパワー)でいえば、200mW/
cm2 程度に設定することが望ましい。
For example, when an insulating film is formed by an RF plasma CVD method, the temperature of the semiconductor substrate is set to 350 ° C. or less when a gas containing hydrogen atoms is used as a flow gas when forming the insulating film. As the RF power, various types of power are set according to the size of the device. In terms of power density (power per unit area of the electrode), 200 mW /
It is desirable to set to about cm 2 .

【0025】この発明における第1導電型の微結晶シリ
コン半導体層(微結晶シリコン膜)に用いる半導体とし
ては、基板に用いたシリコン半導体と同じ導電型の微結
晶シリコン半導体を用いる。すなわち、シリコン半導体
基板がP型であればP型の、N型であればN型の微結晶
シリコン半導体を用いる。この微結晶シリコン半導体層
の厚みは、100nm〜250nm程度に堆積すること
が好ましい。
As the semiconductor used for the first conductivity type microcrystalline silicon semiconductor layer (microcrystalline silicon film) in the present invention, the same conductivity type microcrystalline silicon semiconductor as the silicon semiconductor used for the substrate is used. That is, a P-type microcrystalline silicon semiconductor is used if the silicon semiconductor substrate is a P-type, and an N-type microcrystalline silicon semiconductor is used if the silicon semiconductor substrate is an N-type. The microcrystalline silicon semiconductor layer is preferably deposited to a thickness of about 100 nm to 250 nm.

【0026】上記構成においては、第1導電型のシリコ
ン半導体基板の光入射側の反対面に、シリコン酸化膜層
と第1導電型の微結晶シリコン半導体層とに接して、第
1導電型のシリコン半導体基板よりも高濃度でかつ第1
導電型の微結晶シリコン半導体層よりも低濃度な不純物
を含む第1導電型のシリコン半導体層をさらに形成する
ことが好ましい。
In the above structure, the first conductivity type silicon semiconductor substrate is in contact with the silicon oxide film layer and the first conductivity type microcrystalline silicon semiconductor layer on the opposite surface to the light incident side, and is provided with the first conductivity type silicon semiconductor substrate. Higher than silicon semiconductor substrate and first
It is preferable to further form a first conductivity type silicon semiconductor layer containing an impurity at a lower concentration than the conductivity type microcrystalline silicon semiconductor layer.

【0027】このように構成した場合には、第1導電型
のシリコン半導体基板の内部で第1導電型の微結晶シリ
コン半導体層から遠い位置にある正孔をも効率的に第1
導電型の微結晶シリコン半導体層内に引き抜くことが可
能となるので、これにより太陽電池の光電変換効率をさ
らに高めることができる。
According to this structure, holes located far from the first-conductivity-type microcrystalline silicon semiconductor layer in the first-conductivity-type silicon semiconductor substrate can be efficiently removed by the first-conductivity-type microcrystalline silicon semiconductor layer.
Since it is possible to extract the conductive type into the microcrystalline silicon semiconductor layer, the photoelectric conversion efficiency of the solar cell can be further increased.

【0028】[0028]

【発明の実施の形態】以下、図面に示す実施例に基づい
てこの発明を詳述する。なお、これによってこの発明が
限定されるものではない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on an embodiment shown in the drawings. Note that the present invention is not limited to this.

【0029】〔第1実施例〕図1はこの発明による太陽
電池の第1実施例の断面構造を示す説明図である。図1
において、図4の従来の太陽電池の構成図に示したもの
と同じ構成要素には同一の参照番号を付している。
[First Embodiment] FIG. 1 is an explanatory view showing a sectional structure of a first embodiment of a solar cell according to the present invention. FIG.
, The same components as those shown in the configuration diagram of the conventional solar cell in FIG. 4 are denoted by the same reference numerals.

【0030】この図に示すように、第1実施例として示
すこの発明の太陽電池においては、P型シリコン半導体
基板11の受光面側に、N型シリコン半導体層12が形
成されている。このN型シリコン半導体層12は、Si
2 からなるシリコン酸化膜層13によって覆われてお
り、シリコン酸化膜13は、反射防止膜層14によって
覆われている。
As shown in this figure, in the solar cell of the present invention shown as the first embodiment, an N-type silicon semiconductor layer 12 is formed on the light-receiving surface side of a P-type silicon semiconductor substrate 11. This N-type silicon semiconductor layer 12 is made of Si
It is covered with a silicon oxide film layer 13 made of O 2, and the silicon oxide film 13 is covered with an antireflection film layer 14.

【0031】グリッド電極15は、この反射防止膜層1
4とシリコン酸化膜層13とを貫通してN型シリコン半
導体層12に接続されており、電流は、このグリッド電
極15を介して取り出される。
The grid electrode 15 is formed of the anti-reflection coating layer 1.
4 is connected to the N-type silicon semiconductor layer 12 through the silicon oxide film layer 13, and a current is taken out through the grid electrode 15.

【0032】P型シリコン半導体基板11の裏面は、S
iO2 からなるシリコン酸化膜層16によって覆われて
おり、シリコン酸化膜層16は、水素化窒化シリコン膜
層17によって覆われている。
The back surface of the P-type silicon semiconductor substrate 11 has S
It is covered with a silicon oxide film layer 16 made of iO 2, and the silicon oxide film layer 16 is covered with a silicon oxynitride film layer 17.

【0033】P+型(高濃度のP型)微結晶シリコン半
導体層18は、その水素化窒化シリコン膜層17を覆
い、かつ水素化窒化シリコン膜層17とシリコン酸化膜
層16との複数部分を貫通して、P型シリコン半導体基
板11の裏面に接続されている。
The P + -type (high-concentration P-type) microcrystalline silicon semiconductor layer 18 covers the silicon oxynitride film layer 17 and includes a plurality of portions of the silicon oxynitride film layer 17 and the silicon oxide film layer 16. And is connected to the back surface of the P-type silicon semiconductor substrate 11.

【0034】さらに、P+型微結晶シリコン半導体層1
8は、裏面電極19によって覆われている。裏面での電
流は、P型シリコン半導体基板11からP+型微結晶シ
リコン半導体層18を介して取り出される。
Further, the P + type microcrystalline silicon semiconductor layer 1
8 is covered by a back electrode 19. The current on the back surface is extracted from the P-type silicon semiconductor substrate 11 via the P + -type microcrystalline silicon semiconductor layer 18.

【0035】図2は第1実施例の太陽電池の製造方法を
示す製造フロー図である。第1実施例の太陽電池は、ま
ず、単結晶のP型シコン半導体基板11を洗浄した後
(P型シリコン半導体基板洗浄の工程)、表面が凹凸に
なるように異方性エッチングを行う(異方性エッチング
の工程)。P型シコン半導体基板11としては、厚さ約
600μmのものを用いた。このP型シリコン半導体基
板11は、単結晶のP型シコン半導体基板に限らず、多
結晶のP型シリコン半導体基板を用いることも可能であ
る。
FIG. 2 is a manufacturing flowchart showing the method of manufacturing the solar cell of the first embodiment. In the solar cell according to the first embodiment, first, after cleaning the single-crystal P-type silicon semiconductor substrate 11 (the step of cleaning the P-type silicon semiconductor substrate), anisotropic etching is performed so that the surface becomes uneven (different from the first embodiment). Step of anisotropic etching). A P-type silicon semiconductor substrate 11 having a thickness of about 600 μm was used. The P-type silicon semiconductor substrate 11 is not limited to a single-crystal P-type silicon semiconductor substrate, but may be a polycrystalline P-type silicon semiconductor substrate.

【0036】次に、P型シリコン半導体基板11の受光
面に、N型シリコン半導体層12を、オキシ塩化リン
(POCl3 )を用いた気相拡散によってリンを拡散し
て形成する(PN接合形成の工程)。本実施例では、N
型シリコン半導体層12は、0.3μm程度の厚みで形
成した。
Next, an N-type silicon semiconductor layer 12 is formed on the light-receiving surface of the P-type silicon semiconductor substrate 11 by diffusing phosphorus by vapor phase diffusion using phosphorus oxychloride (POCl 3 ) (PN junction formation). Process). In this embodiment, N
The type silicon semiconductor layer 12 was formed with a thickness of about 0.3 μm.

【0037】続いて、P型シリコン半導体基板11の裏
面側をエッチングして、裏面に形成されたN型シリコン
半導体層を除去する(裏面エッチングの工程)。N型シ
リコン半導体層12の形成を、リン添加されたシリコン
酸化膜ガラス液のような塗布液を用いて、これをP型シ
リコン半導体基板11の受光面だけに拡散して形成した
場合には、裏面のN型シリコン半導体層の除去は不要で
ある。
Subsequently, the back surface of the P-type silicon semiconductor substrate 11 is etched to remove the N-type silicon semiconductor layer formed on the back surface (back surface etching step). In the case where the N-type silicon semiconductor layer 12 is formed by using a coating solution such as a silicon oxide film glass solution to which phosphorus is added and diffusing it to only the light receiving surface of the P-type silicon semiconductor substrate 11, It is not necessary to remove the N-type silicon semiconductor layer on the back surface.

【0038】続いて、シリコン酸化膜層13およびシリ
コン酸化膜層16を熱酸化法で形成する(シリコン酸化
膜層形成の工程)。本実施例では、シリコン酸化膜層1
3,16は、厚さ20nm程度に形成した。次に、窒化
シリコン膜からなる反射防止膜層14をプラズマCVD
法により形成する(反射防止膜層形成の工程)。反射防
止膜層14として酸化チタン(TiO2 )膜やアルミナ
(Al23 )膜等も使用できる。
Subsequently, a silicon oxide film layer 13 and a silicon oxide film layer 16 are formed by a thermal oxidation method (step of forming a silicon oxide film layer). In this embodiment, the silicon oxide film layer 1
Nos. 3 and 16 were formed to a thickness of about 20 nm. Next, an anti-reflection film layer 14 made of a silicon nitride film is formed by plasma CVD.
(An anti-reflection film layer forming step). A titanium oxide (TiO 2 ) film, an alumina (Al 2 O 3 ) film, or the like can be used as the anti-reflection film layer 14.

【0039】次に、シリコン酸化膜層16上に水素化窒
化シリコン膜層17を形成する(裏面水素化窒化シリコ
ン膜層形成の工程)。この水素化窒化シリコン膜層17
の形成は、RFプラズマCVD法で行ない、原料ガスに
SiH4 、NH3 、N2 を用いて、流量はそれぞれ10
SCCM、15SCCM、50SCCMとし、反応圧力は0.75To
rr、基板温度は350℃、RFパワーは100Wとし
て、膜厚200nm堆積した。
Next, a silicon oxynitride film layer 17 is formed on the silicon oxide film layer 16 (step of forming a backside silicon oxynitride film layer). This silicon hydronitride film layer 17
Is formed by RF plasma CVD, using SiH 4 , NH 3 , and N 2 as source gases at a flow rate of 10
SCCM, 15 SCCM, 50 SCCM, reaction pressure 0.75 To
rr, the substrate temperature was 350 ° C., the RF power was 100 W, and the film was deposited to a thickness of 200 nm.

【0040】水素化窒化シリコン膜層17の形成には、
プラズマCVD法の他に常圧CVD法、減圧CVD法等
の方法があり、いずれの方法を用いていも良いが、原料
ガスにSiH4 、SiH2Cl2 、NH3 等の水素元素
を含むガスを用いるのが好ましい。
For the formation of the silicon oxynitride film layer 17,
In addition to the plasma CVD method, there are methods such as a normal pressure CVD method and a low pressure CVD method, and any of these methods may be used, but a gas containing a hydrogen element such as SiH 4 , SiH 2 Cl 2 , NH 3 as a source gas is used. It is preferable to use

【0041】次に、フォトエッチング法を用いて裏面側
の水素化窒化シリコン膜層17およびシリコン酸化膜層
16の加工を行った後、プラズマCVD法により、P+
型微結晶シリコン半導体層18を、水素化窒化シリコン
膜層17とP型シリコン半導体基板11を覆って形成す
る(P+型の微結晶シリコン半導体層形成の工程)。本
実施例では、P+型微結晶シリコン半導体層18は、2
00nm程度の厚みで形成した。そして、さらに裏面電
極19を、P+型微結晶シリコン半導体層18を覆っ
て、真空蒸着法でアルムニウムや銀等の金属を蒸着する
ことにより形成する。
Next, after processing the silicon oxynitride film layer 17 and the silicon oxide film layer 16 on the rear surface side by photo-etching, P + is formed by plasma CVD.
A type microcrystalline silicon semiconductor layer 18 is formed to cover the silicon oxynitride film layer 17 and the P-type silicon semiconductor substrate 11 (step of forming a P + type microcrystalline silicon semiconductor layer). In this embodiment, the P + type microcrystalline silicon semiconductor layer 18
It was formed with a thickness of about 00 nm. Then, the back electrode 19 is formed by evaporating a metal such as aluminum or silver by a vacuum evaporation method so as to cover the P + -type microcrystalline silicon semiconductor layer 18.

【0042】次に、フォトエッチング法を用いて受光面
側のシリコン酸化膜層13および反射防止膜14の加工
を行った後、チタン、パラジウム、銀の順で金属の蒸着
を行う。そして最後に、リフトオフを行うことで、グリ
ッド電極15を形成する(表裏電極形成の工程)。
Next, after processing the silicon oxide film layer 13 and the antireflection film 14 on the light receiving surface side by using a photoetching method, a metal is deposited in the order of titanium, palladium, and silver. Finally, by performing lift-off, the grid electrode 15 is formed (a step of forming front and back electrodes).

【0043】表1は本発明の第1実施例の太陽電池と図
4に示した従来の太陽電池との特性を比較した表であ
る。太陽電池特性の測定は、ソーラーシミュレータ(A
M1.5グローバル、100mW/cm2 )を用い、太
陽電池の温度を25℃として行った。
Table 1 is a table comparing the characteristics of the solar cell of the first embodiment of the present invention and the conventional solar cell shown in FIG. The measurement of solar cell characteristics is performed using a solar simulator (A
M1.5 global, 100 mW / cm 2 ) and the temperature of the solar cell was set to 25 ° C.

【0044】両者の違いは、本発明の第1実施例の太陽
電池には、シリコン酸化膜層16とP+型微結晶シリコ
ン半導体層18との間に水素化窒化シリコン膜層17が
存在している点である。
The difference between the two is that the silicon oxynitride film layer 17 exists between the silicon oxide film layer 16 and the P + -type microcrystalline silicon semiconductor layer 18 in the solar cell according to the first embodiment of the present invention. That is the point.

【0045】[0045]

【表1】 表1から明らかなように、本発明によって太陽電池の効
率が改善される。
[Table 1] As is clear from Table 1, the efficiency of the solar cell is improved by the present invention.

【0046】〔第2実施例〕図3はこの発明による太陽
電池の第2実施例の断面構造を示す説明図である。図3
において、図1の第1実施例の太陽電池の構成図に示し
たものと同じ構成要素には同一の参照番号を付しその説
明を省略する。
Second Embodiment FIG. 3 is an explanatory view showing a sectional structure of a second embodiment of the solar cell according to the present invention. FIG.
In FIG. 1, the same components as those shown in the configuration diagram of the solar cell of the first embodiment in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0047】この図に示すように、第2実施例として示
すこの発明の太陽電池は、第1実施例で示した太陽電池
と基本的には同じ構造であるが、第1実施例の太陽電池
と異なるところは、P型シリコン半導体基板11の裏面
側に、高濃度のP型シリコン半導体層20を形成した点
である。
As shown in this figure, the solar cell of the present invention shown as the second embodiment has basically the same structure as the solar cell shown in the first embodiment, but the solar cell of the first embodiment The difference is that a high-concentration P-type silicon semiconductor layer 20 is formed on the back side of the P-type silicon semiconductor substrate 11.

【0048】このP型シリコン半導体層20は、P+
微結晶シリコン半導体層18よりも低濃度であるが、P
型シリコン半導体基板11よりも高濃度の不純物を含ん
でおり、P+型微結晶シリコン半導体層18による裏面
電界効果をP型シリコン半導体基板11内部にむけて広
げるように作用する。
Although the P-type silicon semiconductor layer 20 has a lower concentration than the P + -type microcrystalline silicon semiconductor layer 18,
It contains impurities at a higher concentration than the p-type silicon semiconductor substrate 11, and acts to spread the back surface field effect of the p + -type microcrystalline silicon semiconductor layer 18 toward the inside of the p-type silicon semiconductor substrate 11.

【0049】すなわち、この第2実施例の太陽電池にお
いては、P型シリコン半導体基板11の内部でP+型微
結晶シリコン半導体層18から遠い位置にある正孔をも
効率的にP+型微結晶シリコン半導体層18内に引き抜
くことが可能であり、これにより光電変換効率が高めら
れる。
That is, in the solar cell according to the second embodiment, holes located far from the P + -type microcrystalline silicon semiconductor layer 18 inside the P-type silicon semiconductor substrate 11 are efficiently used for the P + -type microcrystalline silicon semiconductor layer 18. It can be extracted into the crystalline silicon semiconductor layer 18, thereby increasing the photoelectric conversion efficiency.

【0050】なお、上記第1、第2実施例では、P型の
シリコン基板を備える太陽電池について説明したが、本
発明はN型のシリコン基板を備える太陽電池にも適用す
ることができる。その場合、裏面電界層としては、N型
の微結晶シリコン半導体層が用いられる。
In the first and second embodiments, the solar cell having a P-type silicon substrate has been described. However, the present invention can be applied to a solar cell having an N-type silicon substrate. In that case, an N-type microcrystalline silicon semiconductor layer is used as the back surface electric field layer.

【0051】[0051]

【発明の効果】以上のように、本発明の太陽電池によれ
ば、裏面のシリコン酸化膜層と微結晶シリコン半導体層
との間に絶縁膜層を形成したので、微結晶シリコン半導
体層にシリコン酸化膜中の酸素が取り込まれることがな
くなり、これにより微結晶シリコン半導体層の膜質の低
下を抑制することができ、光電変換効率の向上を図るこ
とができる。
As described above, according to the solar cell of the present invention, the insulating film layer is formed between the silicon oxide film layer on the back surface and the microcrystalline silicon semiconductor layer. Oxygen in the oxide film is not taken in, whereby deterioration of the film quality of the microcrystalline silicon semiconductor layer can be suppressed and photoelectric conversion efficiency can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明による太陽電池の第1実施例の断面構
造を示す説明図である。
FIG. 1 is an explanatory view showing a cross-sectional structure of a first embodiment of a solar cell according to the present invention.

【図2】第1実施例の太陽電池の製造方法を示す製造フ
ロー図である。
FIG. 2 is a manufacturing flowchart showing a method for manufacturing the solar cell of the first embodiment.

【図3】この発明による太陽電池の第2実施例の断面構
造を示す説明図である。
FIG. 3 is an explanatory view showing a sectional structure of a second embodiment of the solar cell according to the present invention.

【図4】従来の太陽電池の断面構造を示す説明図であ
る。
FIG. 4 is an explanatory view showing a cross-sectional structure of a conventional solar cell.

【符号の説明】[Explanation of symbols]

11 P型シリコン半導体基板 12 N型シリコン半導体層 13,16 シリコン酸化膜層 14 反射防止膜層 15 グリッド電極 17 水素化窒化シリコン膜層 18 P+型微結晶シリコン半導体層 19 裏面電極 20 P型シリコン半導体層REFERENCE SIGNS LIST 11 P-type silicon semiconductor substrate 12 N-type silicon semiconductor layer 13, 16 silicon oxide film layer 14 antireflection film layer 15 grid electrode 17 silicon oxynitride film layer 18 P + -type microcrystalline silicon semiconductor layer 19 back electrode 20 P-type silicon Semiconductor layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小松 雄爾 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 進藤 太介 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平6−310740(JP,A) 特開 平4−192569(JP,A) 特開 平6−169096(JP,A) 特開 昭60−175464(JP,A) 特開 平5−235385(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 31/04 - 31/078 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Yuji Komatsu 22-22 Nagaikecho, Abeno-ku, Osaka City, Osaka Inside Sharp Corporation (72) Inventor Tasuke Shindo 22-22 Nagaikecho, Abeno-ku, Osaka City, Osaka Sharp (56) References JP-A-6-310740 (JP, A) JP-A-4-192569 (JP, A) JP-A-6-169096 (JP, A) JP-A-60-175464 (JP, A A) JP-A-5-235385 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 31/04-31/078

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1導電型のシリコン半導体基板からな
り、その第1導電型のシリコン半導体基板の光入射側の
面に第2導電型のシリコン半導体層が形成された太陽電
池において、 第1導電型のシリコン半導体基板の光入射側の反対面上
に形成したシリコン酸化膜層と、 このシリコン酸化膜層上に形成した絶縁膜層と、 この絶縁膜層上に、絶縁膜層とシリコン酸化膜層との一
部を貫通し第1導電型のシリコン半導体基板の光入射側
の反対面に接して形成した第1導電型の微結晶シリコン
半導体層とを設けたことを特徴とする太陽電池。
1. A solar cell comprising a silicon semiconductor substrate of a first conductivity type and a silicon semiconductor layer of a second conductivity type formed on a light incident side surface of the silicon semiconductor substrate of the first conductivity type. A silicon oxide film layer formed on the surface opposite to the light incident side of the conductive silicon semiconductor substrate; an insulating film layer formed on the silicon oxide film layer; and an insulating film layer and a silicon oxide film formed on the insulating film layer. A solar cell comprising a first conductivity type microcrystalline silicon semiconductor layer formed through a part of the film layer and in contact with a surface opposite to the light incident side of the first conductivity type silicon semiconductor substrate; .
【請求項2】 第1導電型のシリコン半導体基板の光入
射側の反対面に、シリコン酸化膜層と第1導電型の微結
晶シリコン半導体層とに接して形成され、第1導電型の
シリコン半導体基板よりも高濃度でかつ第1導電型の微
結晶シリコン半導体層よりも低濃度な不純物を含む第1
導電型のシリコン半導体層をさらに設けたことを特徴と
する請求項1記載の太陽電池。
A first conductive type silicon semiconductor substrate formed on a surface opposite to the light incident side of the first conductive type silicon semiconductor substrate in contact with the silicon oxide film layer and the first conductive type microcrystalline silicon semiconductor layer; A first impurity containing an impurity having a higher concentration than the semiconductor substrate and a lower concentration than the microcrystalline silicon semiconductor layer of the first conductivity type;
2. The solar cell according to claim 1, further comprising a conductive silicon semiconductor layer.
【請求項3】 前記絶縁膜層が透明絶縁膜層からなるこ
とを特徴とする請求項1又は2記載の太陽電池。
3. The solar cell according to claim 1, wherein the insulating film layer comprises a transparent insulating film layer.
【請求項4】 前記絶縁間層が水素を含んでいることを
特徴とする請求項1又は2記載の太陽電池。
4. The solar cell according to claim 1, wherein said inter-insulating layer contains hydrogen.
【請求項5】 前記絶縁間層が水素化窒化シリコン膜層
からなることを特徴とする請求項1又は2記載の太陽電
池。
5. The solar cell according to claim 1, wherein the inter-insulating layer is formed of a silicon oxynitride film layer.
JP04184996A 1996-02-28 1996-02-28 Solar cell Expired - Fee Related JP3193287B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04184996A JP3193287B2 (en) 1996-02-28 1996-02-28 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04184996A JP3193287B2 (en) 1996-02-28 1996-02-28 Solar cell

Publications (2)

Publication Number Publication Date
JPH09237910A JPH09237910A (en) 1997-09-09
JP3193287B2 true JP3193287B2 (en) 2001-07-30

Family

ID=12619709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04184996A Expired - Fee Related JP3193287B2 (en) 1996-02-28 1996-02-28 Solar cell

Country Status (1)

Country Link
JP (1) JP3193287B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008204967A (en) * 2005-05-31 2008-09-04 Naoetsu Electronics Co Ltd Solar cell element and method for fabricating the same
DE102006007797B4 (en) * 2006-02-20 2008-01-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for producing a semiconductor component and its use
JP2008034543A (en) * 2006-07-27 2008-02-14 Kyocera Corp Photoelectric conversion element, and manufacturing method thereof
DE102006057328A1 (en) * 2006-12-05 2008-06-12 Q-Cells Ag Solar cell has laminar semiconductor substrate, and dielectric layer with oblong openings, where oblong metallic contacts are arranged transverse to those oblong openings
JP5014263B2 (en) * 2008-06-06 2012-08-29 三菱電機株式会社 Photovoltaic device and manufacturing method thereof
WO2010150358A1 (en) * 2009-06-23 2010-12-29 三菱電機株式会社 Photoelectromotive device, and method for manufacturing the same
US8324015B2 (en) * 2009-12-01 2012-12-04 Sunpower Corporation Solar cell contact formation using laser ablation
DE112010005950T5 (en) * 2010-10-20 2013-08-14 Mitsubishi Electric Corporation Photovoltaic device and manufacturing method for this
JP2013030520A (en) * 2011-07-27 2013-02-07 Sanyo Electric Co Ltd Solar cell

Also Published As

Publication number Publication date
JPH09237910A (en) 1997-09-09

Similar Documents

Publication Publication Date Title
JP5213134B2 (en) Solar cell
AU777722B2 (en) Solar cell and method of manufacturing same
US9099579B2 (en) Photoelectric conversion device and manufacturing method thereof
US20090056800A1 (en) Surface Passivation of Silicon Based Wafers
US4781765A (en) Photovoltaic device
US4451838A (en) Semiconductor photoelectric conversion device
JP2931498B2 (en) Solar cell and method of manufacturing the same
JP3158027B2 (en) Solar cell and method of manufacturing the same
JP3193287B2 (en) Solar cell
JP4486622B2 (en) Manufacturing method of solar cell
JP2661676B2 (en) Solar cell
JP2003152205A (en) Photoelectric conversion element and its manufacturing method
JP2005167291A (en) Solar cell manufacturing method and semiconductor device manufacturing method
JP3346907B2 (en) Solar cell and method of manufacturing the same
JPH0864851A (en) Photovoltaic element and fabrication thereof
KR100995654B1 (en) Solar cell and method for manufacturing the same
TW202224200A (en) Back-contact solar cell, and production thereof
KR101321538B1 (en) Bulk silicon solar cell and method for producing same
JPH08274356A (en) Solar cell element
JP3294097B2 (en) Amorphous semiconductor solar cell
JP3158028B2 (en) Solar cell and method of manufacturing the same
JP3157948B2 (en) Solar cell and method of manufacturing the same
JPH0945945A (en) Solar cell element and fabrication thereof
JPH02377A (en) Photoelectric converting device
JPH0249030B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080525

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees