JP3190236B2 - High frequency 90 degree distribution / synthesis circuit - Google Patents

High frequency 90 degree distribution / synthesis circuit

Info

Publication number
JP3190236B2
JP3190236B2 JP26163695A JP26163695A JP3190236B2 JP 3190236 B2 JP3190236 B2 JP 3190236B2 JP 26163695 A JP26163695 A JP 26163695A JP 26163695 A JP26163695 A JP 26163695A JP 3190236 B2 JP3190236 B2 JP 3190236B2
Authority
JP
Japan
Prior art keywords
frequency
circuit
degree distribution
transmission line
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26163695A
Other languages
Japanese (ja)
Other versions
JPH09107212A (en
Inventor
健二郎 西川
恒雄 徳満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP26163695A priority Critical patent/JP3190236B2/en
Publication of JPH09107212A publication Critical patent/JPH09107212A/en
Application granted granted Critical
Publication of JP3190236B2 publication Critical patent/JP3190236B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板や誘電
体基板上に誘電体膜や導体を積層して高周波回路を形成
する多層化高周波回路技術に関するもので、例えば、1
GHz以上の高周波信号を90度位相をずらして分配合
成する高周波90度分配合成回路に関し、特に誘電体膜
厚のばらつきに起因する特性の乱れを補正することので
きる回路構成に係る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayered high-frequency circuit technology for forming a high-frequency circuit by laminating a dielectric film or a conductor on a semiconductor substrate or a dielectric substrate.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency 90-degree distribution / synthesis circuit for distributing and synthesizing a high-frequency signal of GHz or more with a phase shift of 90 degrees, and particularly relates to a circuit configuration capable of correcting a disturbance in characteristics due to a variation in dielectric film thickness.

【0002】[0002]

【従来の技術】高出力増幅器や、バランス型ミキサ等の
高周波回路は、単位ユニットとなる増幅器や、ミキサを
2つ以上使用して回路が構成される。このような高周波
回路では、単位ユニットとなる各増幅器や、ミキサに、
高周波信号を90度位相をずらして等分配したり、各増
幅器や、ミキサから出力される高周波信号を、90度位
相をずらして合成する90度分配合成回路が用いられ
る。
2. Description of the Related Art A high-frequency circuit such as a high-output amplifier or a balanced mixer is constituted by using an amplifier as a unit unit or two or more mixers. In such a high-frequency circuit, each amplifier or mixer serving as a unit
A 90-degree distribution / combination circuit is used which distributes high-frequency signals equally by shifting the phase by 90 degrees or combines high-frequency signals output from each amplifier or mixer by shifting the phase by 90 degrees.

【0003】図16は従来の多層化高周波回路技術を用
いた90度分配合成回路の構成を示す図であって、
(a)は斜視図、(b)は(a)のA−A線での断面
図、(c)は等価回路図である。なお、図16(a)
は、その構造の理解を容易にするため、誘電体膜5−
1,5−2を透明なものとして表現している。
FIG. 16 is a diagram showing a configuration of a 90-degree distribution / combination circuit using a conventional multilayer high-frequency circuit technique.
(A) is a perspective view, (b) is a cross-sectional view taken along line AA of (a), and (c) is an equivalent circuit diagram. FIG. 16 (a)
Is a dielectric film 5 to facilitate understanding of the structure.
1,5-2 is expressed as transparent.

【0004】同図において、半導体基板4の上面に接地
導体3が形成され、該接地導体3上に誘電体膜5−1が
形成され、該誘電体膜5−1上に1/4波長の伝送線路
(以下λ/4線路ともいう)2が形成され、この、誘電
体膜5−1、及び、λ/4線路2の上に誘電体膜5−2
が形成されている。そして、該誘電体膜5−2上にλ/
4線路1が形成される。
In FIG. 1, a ground conductor 3 is formed on an upper surface of a semiconductor substrate 4, a dielectric film 5-1 is formed on the ground conductor 3, and a の wavelength light is formed on the dielectric film 5-1. A transmission line (hereinafter also referred to as a λ / 4 line) 2 is formed, and a dielectric film 5-1 is provided on the dielectric film 5-1 and the λ / 4 line 2.
Are formed. Then, on the dielectric film 5-2, λ /
Four lines 1 are formed.

【0005】λ/4線路1及び2の線路幅(w1及び
2)と、接地導体から上記2線路への高さ(t1及びt
2)を適当に決めることによりλ/4線路1及び2は、
方向性結合器として機能する。つまり、端子1より信号
を入力すると、端子2と端子3には、90度の位相差を
もった信号が出力され、端子4には信号が出力されな
い。
The line widths (w 1 and w 2 ) of the λ / 4 lines 1 and 2 and the heights (t 1 and t 2 ) from the ground conductor to the two lines are described.
By appropriately determining 2 ), the λ / 4 lines 1 and 2 are
Functions as a directional coupler. That is, when a signal is input from the terminal 1, a signal having a phase difference of 90 degrees is output to the terminals 2 and 3, and no signal is output to the terminal 4.

【0006】この回路は、誘電体膜5−1の厚さ
(t2)及び誘電体膜5−2の厚さ、t1−t2 (=δ
t)が、数μmから20μmと、非常に薄く、線路幅及
び線路間隔を小さくすることが可能なので、回路を小型
化、高密度化することができる。
In this circuit, the thickness (t 2 ) of the dielectric film 5-1 and the thickness of the dielectric film 5-2, t 1 -t 2 (= δ)
Since t) is as thin as several μm to 20 μm, and the line width and line interval can be reduced, it is possible to reduce the size and density of the circuit.

【0007】[0007]

【発明が解決しようとする課題】上述したような構成の
多層化された高周波90度分配合成回路では、λ/4線
路間の誘電体膜厚が数μmしかなく、プロセス上、高精
度(例えば0.05μm程度の膜厚誤差)に膜厚を制御
することは容易でない。
In the multilayered high frequency 90-degree distribution / combination circuit having the above-described structure, the dielectric film thickness between the λ / 4 lines is only several μm, and the process is highly accurate (for example, It is not easy to control the film thickness to a thickness error of about 0.05 μm).

【0008】また、膜厚の精度を大きく向上させるため
には、エッジバッグ・測定等の工程を繰り返す必要があ
り、歩留まりが良くないから、プロセスのコストの大幅
な上昇を招く。図17は、λ/4線路1と2の間の膜厚
δtと結合度の関係を示したものである。ここで、各λ
/4線路のパラメータは以下のとおりである。
Further, in order to greatly improve the accuracy of the film thickness, it is necessary to repeat steps such as edge bag and measurement, and the yield is not good, so that the cost of the process is greatly increased. FIG. 17 shows the relationship between the film thickness δt between the λ / 4 lines 1 and 2 and the degree of coupling. Where each λ
The parameters of the / 4 line are as follows.

【0009】w1 =8μm,w2 =10μm δt=2,2.5,3μm δt=2.5μmのとき、この方向性結合器はバランス
の良い方向性結合器として機能するがδtが2μm及び
3μmにずれたときはバランスが悪くなることを示して
いる。
When w 1 = 8 μm, w 2 = 10 μm δt = 2 , 2.5, 3 μm δt = 2.5 μm, the directional coupler functions as a well-balanced directional coupler, but when δt is 2 μm and A deviation of 3 μm indicates that the balance is poor.

【0010】このように、従来の多層化された90度分
配合成回路は、そのプロセス上の理由などで、誘電体膜
厚が設計値からずれ、分配合成回路の特性を劣化させる
という問題があった。そのため良好な特性を有する分配
合成回路を経済的に制作することが困難であった。
As described above, the conventional multilayered 90-degree distribution / combination circuit has a problem that the dielectric film thickness deviates from a design value due to the process or the like, thereby deteriorating the characteristics of the distribution / combination circuit. Was. Therefore, it has been difficult to economically produce a distribution / synthesis circuit having good characteristics.

【0011】本発明は、このような従来の課題に鑑み、
半導体基板、又は、誘電体基板上に誘電体膜及び導体を
多層に積層した多層構造の高周波回路技術を用いて構成
されるブロードサイド結合の方向性結合器において、結
合線路間の誘電体膜厚のばらつき等により発生する結合
度のずれを補正することが可能で、これによって、経済
的に製作することができる高周波90度分配合成回路を
提供することを目的としている。
The present invention has been made in view of such conventional problems,
In a directional coupler of a broad-side coupling formed by using a high-frequency circuit technology of a multilayer structure in which a dielectric film and a conductor are laminated in multiple layers on a semiconductor substrate or a dielectric substrate, a dielectric film thickness between coupling lines It is an object of the present invention to provide a high-frequency 90-degree distribution / synthesis circuit that can correct a coupling degree shift generated due to a variation in the high-frequency distribution and can be economically manufactured.

【0012】[0012]

【課題を解決するための手段】本発明によれば、上述の
課題は、前記特許請求の範囲に記載した手段により解決
される。
According to the invention, the above-mentioned object is solved by the means described in the claims.

【0013】すなわち、請求項1の発明は、半導体基
板、又は、誘電体基板上に誘電体膜及び導体を多層に積
層した多層構造の高周波回路で、異なる誘電体膜上に1
/4波長の伝送線路がそれぞれ形成され、該1/4波長
の伝送線路が方向性結合器として機能する高周波90度
分配合成回路において、カップリング端子と接地導体と
の間に、抵抗値を変化させることができるレジスタ(以
下可変抵抗という)を接続した高周波90度分配合成回
路である。
That is, the first aspect of the present invention is a high frequency circuit having a multilayer structure in which a dielectric film and a conductor are laminated in multiple layers on a semiconductor substrate or a dielectric substrate.
A transmission line of 波長 wavelength is formed, and the transmission line of 1 / wavelength functions as a directional coupler. In a high-frequency 90 ° distribution / combination circuit, a resistance value is changed between a coupling terminal and a ground conductor. This is a high-frequency 90-degree distribution / synthesis circuit to which a register (hereinafter referred to as a variable resistor) that can be connected is connected.

【0014】請求項2の発明は、請求項1記載の高周波
90度分配合成回路において、可変抵抗を、FET、ヘ
テロ接合トランジスタ、又は、バイポーラトランジスタ
を用いて形成したものである。
According to a second aspect of the present invention, in the high frequency 90-degree distribution / combination circuit according to the first aspect, the variable resistor is formed by using an FET, a heterojunction transistor, or a bipolar transistor.

【0015】請求項3の発明は、請求項1記載の高周波
90度分配合成回路において、可変抵抗を、ダイオード
を用いて形成したものである。
According to a third aspect of the present invention, in the high frequency 90-degree distribution / combination circuit according to the first aspect, the variable resistor is formed using a diode.

【0016】請求項4の発明は、半導体基板、又は、誘
電体基板上に誘電体膜及び導体を多層に積層した多層構
造の高波回路で、異なる誘電体膜上に1/4波長の伝
送線路がそれぞれ形成され、該1/4波長の伝送線路が
方向性結合器として機能する高周波90度分配合成回路
において、カップリング端子と接地導体との間に、可変
抵抗を接続すると共に、上記異なる誘電体膜上に形成さ
れた2本の1/4波長の伝送線路間に容量値を変化させ
ることができるキャパシタ(以下可変容量という)を接
続した高波90度分配合成回路である。
[0016] A fourth aspect of the present invention, a semiconductor substrate or a dielectric layer and a conductor on a dielectric substrate in the high-frequency circuit of the multi-layer structure obtained by laminating a multilayer, quarter wave on different dielectric layer In a high frequency 90-degree distribution / combination circuit in which transmission lines are formed and the quarter-wavelength transmission line functions as a directional coupler, a variable resistor is connected between a coupling terminal and a ground conductor. a high-frequency 90 degree distributor combining circuit connected to the capacitor (hereinafter referred to as variable capacitor) capable of changing the capacitance value between the transmission line quarter wavelength of the two formed on different dielectric layer.

【0017】請求項5の発明は、請求項4記載の高周波
90度分配合成回路において、可変容量を接続する位置
が、2本の1/4波長の伝送線路のそれぞれの中央部分
間であるように構成したものである。
According to a fifth aspect of the present invention, in the high frequency 90-degree distribution / synthesis circuit according to the fourth aspect, the position where the variable capacitance is connected is between the central portions of the two quarter-wavelength transmission lines. It is what was constituted.

【0018】請求項6の発明は、半導体基板、又は、誘
電体基板上に誘電体膜及び導体を多層に積層した多層構
造の高波回路で、異なる誘電体膜上に1/4波長の伝
送線路がそれぞれ形成され、該1/4波長の伝送線路が
方向性結合器として機能する高周波90度分配合成回路
において、上記異なる誘電体膜上に形成された2本の1
/4波長の伝送線路間に可変容量を接続すると共に、カ
ップリング端子を持つ1/4波長の伝送線路と可変容量
との接続点と接地導体との間に、可変抵抗を接続した高
周波90度分配合成回路である。
[0018] The invention of claim 6 includes a semiconductor substrate, or a dielectric film and the conductor on the dielectric substrate in the high-frequency circuit of the multi-layer structure obtained by laminating a multilayer, quarter wave on different dielectric layer A transmission line is formed, and the 1/4 wavelength transmission line functions as a directional coupler in a high frequency 90-degree distribution / combination circuit.
A high frequency of 90 degrees, in which a variable capacitor is connected between transmission lines of 伝 送 wavelength and a variable resistor is connected between a connection point between the transmission line of 波長 wavelength having a coupling terminal and the variable capacitor and a ground conductor. This is a distribution / synthesis circuit.

【0019】請求項7の発明は、請求項4〜請求項6の
いずれか1項に記載の高周波90度分配合成回路におい
て、可変抵抗と可変容量の内少なくとも一方を、FE
T、ヘテロ接合トランジスタ、又は、バイポーラトラン
ジスタを用いて形成したものである。
According to a seventh aspect of the present invention, in the high frequency 90-degree distribution / synthesis circuit according to any one of the fourth to sixth aspects, at least one of the variable resistor and the variable capacitor is FE.
It is formed by using a T, a heterojunction transistor, or a bipolar transistor.

【0020】請求項8の発明は、請求項4〜請求項6の
いずれか1項に記載の高周波90度分配合成回路におい
て、可変抵抗と可変容量の内少なくとも一方を、ダイオ
ードを用いて形成したものである。
According to an eighth aspect of the present invention, in the high frequency 90-degree distribution / synthesis circuit according to any one of the fourth to sixth aspects, at least one of the variable resistor and the variable capacitor is formed using a diode. Things.

【0021】請求項9の発明は、半導体基板、又は、誘
電体基板上に誘電体膜及び導体を多層に積層した多層構
造の高周波回路で、異なる誘電体膜上に1/4波長の伝
送線路がそれぞれ形成され、該1/4波長の伝送線路が
方向性結合器として機能する高周波90度分配合成回路
において、入力端子がある1/4波長の伝送線路にFE
Tのゲートを接続し、カップリング端子がある1/4波
長の伝送線路にFETのソースを接続し、FETのドレ
インを接地導体と接続した高周波90度分配合成回路で
ある。
According to a ninth aspect of the present invention, there is provided a high frequency circuit having a multilayer structure in which a dielectric film and a conductor are laminated in multiple layers on a semiconductor substrate or a dielectric substrate. Are formed, and the 該 wavelength transmission line functions as a directional coupler in a high-frequency 90 ° distribution / combination circuit.
This is a high-frequency 90-degree distribution / combination circuit in which the gate of T is connected, the source of the FET is connected to a 波長 wavelength transmission line having a coupling terminal, and the drain of the FET is connected to a ground conductor.

【0022】請求項10の発明は、請求項9記載の高周
波90度分配合成回路において、カップリング端子があ
る1/4波長の伝送線路と接地導体との間に、固定抵抗
を接続したものである。
According to a tenth aspect of the present invention, in the high frequency 90 degree distribution / synthesis circuit according to the ninth aspect, a fixed resistor is connected between a quarter-wave transmission line having a coupling terminal and a ground conductor. is there.

【0023】請求項11の発明は、請求項9、又は、請
求項10記載の高周波90度分配合成回路において、F
ETを、ヘテロ接合トランジスタ、又は、バイポーラト
ランジスタを用いて形成したものである。
According to an eleventh aspect of the present invention, in the high frequency 90 degree distribution / synthesis circuit according to the ninth or tenth aspect,
The ET is formed using a heterojunction transistor or a bipolar transistor.

【0024】[0024]

【0025】[0025]

【作用】本発明の高周波90度分配合成回路は、上記分
配合成回路を構成するλ/4線路間に、可変容量を接続
しているので、λ/4線路間の誘電体膜厚が設計値より
厚く形成されたことによる結合特性の劣化に対して、可
変容量の容量値を大きくすることにより、分配合成回路
の結合特性を補正することができる。
In the high frequency 90 ° distribution / combination circuit of the present invention, since a variable capacitor is connected between the λ / 4 lines constituting the distribution / combination circuit, the dielectric film thickness between the λ / 4 lines is equal to the design value. By increasing the capacitance value of the variable capacitor with respect to the deterioration of the coupling characteristics due to the thicker structure, the coupling characteristics of the distribution / synthesis circuit can be corrected.

【0026】図14は、誘電体膜厚のずれにより、90
度分配合成回路の特性インピーダンスが、設計値Zeven
=121Ω,Zodd =21Ωに対して、Zeven=100
Ω,Zodd =21Ωにずれた場合の結合度と可変容量値
の関係を示している。
FIG. 14 shows that the difference in the dielectric film thickness caused the shift of 90 degrees.
Characteristic impedance of the degree distribution combining circuit is equal to the design value Z even
= 121Ω, Z odd = 21Ω, while Z even = 100
The relationship between the degree of coupling and the variable capacitance value when Ω, Z odd = 21Ω is shown.

【0027】可変容量を大きくすることにより、S21
31の値が等しくなり、結合特性のバランスが良くなっ
ている。このように、90度分配合成回路を構成するλ
/4線路間に可変容量を接続することにより、λ/4線
路間の誘電体膜厚が、設計値とずれた場合でも、結合特
性を補正することができ、バランスのよい分配合成回路
を実現できる。
By increasing the variable capacitance, S 21 ,
The value of S 31 is equal, the balance of the binding properties are improved. As described above, λ constituting the 90-degree distribution / combination circuit
By connecting a variable capacitor between the / 4 lines, even if the dielectric film thickness between the λ / 4 lines deviates from the design value, the coupling characteristics can be corrected and a well-balanced distribution / synthesis circuit is realized. it can.

【0028】また、本発明の高周波90度分配合成回路
は、上記分配合成回路のカップリング端子と接地導体と
の間に可変抵抗を接続する構成を採ることもできる。こ
の構成では、λ/4線路間の誘電体膜厚が設計値より薄
く形成されたことによる結合特性の劣化に対して、可変
抵抗を、その抵抗値が小さくなるように調整することに
より、分配合成回路の結合特性を補正することができ
る。
Further, the high frequency 90 ° distribution / combination circuit of the present invention may employ a configuration in which a variable resistor is connected between the coupling terminal of the distribution / combination circuit and the ground conductor. In this configuration, the variable resistor is adjusted so that the resistance value is reduced in response to the deterioration of the coupling characteristic due to the dielectric film thickness between the λ / 4 lines being formed thinner than the design value, thereby distributing. The coupling characteristics of the combining circuit can be corrected.

【0029】図15は誘電体膜厚のずれにより、90度
分配合成回路の特性インピーダンスが、設計値、Zeven
=121Ω,Zodd =21Ωに対して、Zeven=141
Ω,Zodd =21Ωにずれた場合の結合度と抵抗値の関
係を示している。抵抗値を小さくすることにより、
21,S31の値が等しくなり、結合特性のバランスが良
くなっている。
FIG. 15 shows that the characteristic impedance of the 90-degree distribution / combination circuit is changed to the design value, Z even , due to the deviation of the dielectric film thickness.
= 121Ω, Z odd = 21Ω, while Z even = 141
The relationship between the degree of coupling and the resistance value when Ω, Z odd = 21Ω is shown. By reducing the resistance value,
The values of S 21 and S 31 are equal, and the coupling characteristics are well balanced.

【0030】このように90度分配合成回路のカップリ
ング端子と接地導体の間に可変抵抗を接続することによ
り、λ/4線路間の誘電体膜厚が設計値とずれた場合で
も結合特性を補正することができ、バランスの良い分配
合成回路を実現できる。
By connecting a variable resistor between the coupling terminal of the 90-degree distribution / combination circuit and the ground conductor in this manner, the coupling characteristics can be improved even when the dielectric film thickness between the λ / 4 lines deviates from the design value. The distribution can be corrected and a well-balanced distribution / synthesis circuit can be realized.

【0031】[0031]

【発明の実施の形態】図1は本発明の高周波90度分配
合成回路の実施の形態の第1の例を示す図であって、
(a)は斜視図、(b)は等価回路を示している。同図
(a)では、先に説明した図16の場合と同様に、その
構造を理解し易くするために誘電体膜5−1,5−2を
それぞれ透明なものとして表現している。これは以下に
説明する他の斜視図の場合においても同様である。
FIG. 1 is a diagram showing a first example of an embodiment of a high-frequency 90-degree distribution / synthesis circuit according to the present invention.
(A) is a perspective view, and (b) shows an equivalent circuit. In FIG. 16A, as in the case of FIG. 16 described above, each of the dielectric films 5-1 and 5-2 is expressed as a transparent one so that the structure can be easily understood. The same applies to other perspective views described below.

【0032】同図において、半導体基板4上に接地導体
3及び可変容量6が形成され、接地導体3及び可変容量
6上に誘電体膜5−1が形成される。さらに誘電体膜5
−1上にλ/4線路2と誘電体膜5−2が形成され、誘
電体膜5−2上にλ/4線路1が形成される。λ/4線
路1及び2はそれぞれ端子1及び端子3からL1 離れた
位置の間にスルーホール7を介して可変容量6が接続さ
れている。該可変容量6はバイポーラトランジスタ、F
ET、ヘテロ接合トランジスタ、又は、ダイオードで構
成されていてもよい。
In FIG. 1, a ground conductor 3 and a variable capacitor 6 are formed on a semiconductor substrate 4, and a dielectric film 5-1 is formed on the ground conductor 3 and the variable capacitor 6. Further, the dielectric film 5
The λ / 4 line 2 and the dielectric film 5-2 are formed on −1, and the λ / 4 line 1 is formed on the dielectric film 5-2. The variable capacitors 6 are connected to the λ / 4 lines 1 and 2 via the through holes 7 between the terminals 1 and 3 at positions L 1 away from the terminals. The variable capacitor 6 is a bipolar transistor, F
It may be constituted by an ET, a heterojunction transistor, or a diode.

【0033】図2は、図1で示した本発明の実施の形態
の第1の例の、結合特性を示している。同図において、
破線で示される補正前の値は、可変容量を接続していな
い従来の分配合成回路の結合特性を示している。つま
り、λ/4線路1と2の間の誘電体膜厚が設計値より厚
い側にずれ、バランスがくずれた状態である。
FIG. 2 shows the coupling characteristics of the first embodiment of the present invention shown in FIG. In the figure,
The value before correction indicated by the broken line indicates the coupling characteristic of the conventional distribution / synthesis circuit to which no variable capacitance is connected. That is, the dielectric film thickness between the λ / 4 lines 1 and 2 is shifted to a side thicker than the design value, and the balance is lost.

【0034】実線で示した補正後の値は第1の例の値で
あり、可変容量値が0.14pFのときである。補正後
の値は、S21,S31が中心周波数で一致しており、分配
合成回路のバランスが回復していることがわかる。図3
はこのときの位相差を示している。中心周波数でほぼ9
0度の位相差を保っており、可変容量を接続したことに
よる影響はほとんど認められない。
The value after the correction shown by the solid line is the value of the first example, when the variable capacitance value is 0.14 pF. The corrected value is, S 21, S 31 are coincident at the center frequency, it can be seen that the balance of the distributing and combining circuit is recovering. FIG.
Indicates the phase difference at this time. Nearly 9 at center frequency
The phase difference of 0 degree is maintained, and the effect of connecting the variable capacitor is hardly recognized.

【0035】なお、上記の90度分配合成回路の寸法
は、w1 =8μm,w2 =10μm,L1 =λ/8であ
る。これらの結果が示すように、本発明の第1の例は、
可変容量の値を変えることにより製造プロセス等の影響
により、設計値からずれ、バランスが悪くなった分配合
成回路の特性を補正することができる。
The dimensions of the 90-degree distribution / combination circuit are w 1 = 8 μm, w 2 = 10 μm, and L 1 = λ / 8. As these results show, the first example of the present invention is:
By changing the value of the variable capacitance, it is possible to correct the characteristic of the distribution / synthesizing circuit, which is deviated from the design value due to the influence of the manufacturing process or the like, and is out of balance.

【0036】図4は本発明の実施の形態の第2の例を示
す図であって、高周波90度分配合成回路の等価回路を
示している。本例は、第1の例と異なり、可変容量では
なく、可変抵抗8をカップリング端子と接地導体間に接
続したこと(図4では端子1より信号を入力し、端子2
及び端子3に出力される)を特徴としている。また、可
変抵抗8はバイポーラトランジスタ、FET、ヘテロ結
合トランジスタ、又は、ダイオード等で構成されていて
もよい。
FIG. 4 is a diagram showing a second example of the embodiment of the present invention, and shows an equivalent circuit of a high-frequency 90-degree distribution / synthesis circuit. In the present example, unlike the first example, a variable resistor 8 was connected between the coupling terminal and the ground conductor instead of a variable capacitor (in FIG.
And output to the terminal 3). Further, the variable resistor 8 may be configured by a bipolar transistor, an FET, a hetero-coupled transistor, a diode, or the like.

【0037】図5は上記本発明の実施の形態の第2の例
の結合特性を示している。破線で示した補正前の値は、
可変抵抗を接続していない従来の分配合成回路の結合特
性を示している。つまり、λ/4線路1と2の間の誘電
体膜厚が設計値より薄い側にずれ、バランスがくずれた
状態である。
FIG. 5 shows the coupling characteristics of the second embodiment of the present invention. The value before correction shown by the broken line is
10 shows the coupling characteristics of a conventional distribution / synthesis circuit to which no variable resistor is connected. In other words, the dielectric film thickness between the λ / 4 lines 1 and 2 shifts to a side thinner than the design value, and the balance is lost.

【0038】実線で示した補正後の値は第2の例の値で
あり、可変抵抗の抵抗値が300Ωのときである。補正
後の値は、S21,S31が中心周波数で一致しており、分
配合成回路のバランスが回復していることがわかる。図
6はこのときの位相差を示している。中心周波数で、ほ
ぼ90度の位相差を保っており、可変抵抗を接続したこ
とによる影響はほとんど認められない。
The corrected value shown by the solid line is the value of the second example, and corresponds to the case where the resistance value of the variable resistor is 300Ω. The corrected value is, S 21, S 31 are coincident at the center frequency, it can be seen that the balance of the distributing and combining circuit is recovering. FIG. 6 shows the phase difference at this time. A phase difference of about 90 degrees is maintained at the center frequency, and the effect of connecting the variable resistor is hardly recognized.

【0039】なお、上記の90度分配合成回路の寸法
は、w1 =8μm,w2 =10μm,L1 =λ/8であ
る。これらの結果が示すように、この例では、可変容量
の値を変えることにより製造プロセス等の影響により、
設計値からずれ、バランスが悪くなった分配合成回路の
特性を補正することができる。
The dimensions of the 90-degree distribution / combination circuit are w 1 = 8 μm, w 2 = 10 μm, and L 1 = λ / 8. As shown by these results, in this example, by changing the value of the variable capacitance,
It is possible to correct the characteristics of the distributing / combining circuit that has deviated from the design value and has become poorly balanced.

【0040】図7は本発明の実施の形態の第3の例を示
す図であって、高周波90度分配合成回路の等価回路を
示している。本例は、先に説明した第1の例の構成に、
さらに可変抵抗8をカップリング端子と接地導体間に接
続したこと(図7では端子1より信号を入力し、端子2
及び端子3に出力される)を特徴としている。可変容量
6、及び、可変抵抗8はバイポーラトランジスタ、FE
T、ヘテロ結合トランジスタ、又は、ダイオード等で構
成されていてもよい。
FIG. 7 is a diagram showing a third example of the embodiment of the present invention, and shows an equivalent circuit of a high-frequency 90-degree distribution / synthesis circuit. This example has the configuration of the first example described above,
Furthermore, a variable resistor 8 is connected between the coupling terminal and the ground conductor (in FIG. 7, a signal is input from terminal 1 and
And output to the terminal 3). The variable capacitor 6 and the variable resistor 8 are bipolar transistors, FE
T, a hetero-coupled transistor, a diode, or the like.

【0041】この第3の例では、可変容量及び可変抵抗
の両方を接続しているので、例えばλ/4線路1と2の
間の誘電体膜厚が設計値より薄い側にずれ、バランスが
くずれた場合には、可変容量の値を変えることによって
分配合成回路の結合度を補正し、良好な特性を得ること
ができる。
In the third example, since both the variable capacitance and the variable resistance are connected, for example, the dielectric film thickness between the λ / 4 lines 1 and 2 shifts to a side thinner than the design value, and the balance is reduced. In the case of deviation, by changing the value of the variable capacitance, the degree of coupling of the distribution / synthesis circuit can be corrected, and good characteristics can be obtained.

【0042】逆に、誘電体膜厚が設計値より厚い側にず
れ、バランスがくずれた場合には、可変抵抗の値を変え
ることによって分配合成回路の結合度を補正し、良好な
特性を得ることができる。つまり、この第3の例の分配
合成回路によれば、設計値からのずれがどの方向であっ
ても回路特性を補正することができる。
Conversely, when the dielectric film thickness is shifted to a side thicker than the designed value and the balance is lost, the coupling of the distribution synthesizing circuit is corrected by changing the value of the variable resistor to obtain good characteristics. be able to. That is, according to the distribution / synthesis circuit of the third example, the circuit characteristics can be corrected regardless of the direction of the deviation from the design value.

【0043】図8は本発明の実施の形態の第4の例を示
す図であって、高周波90度分配合成回路の等価回路を
示している。本例は、先に説明した第1の例の構成に、
さらに、カップリング端子があるλ/4線路と接続して
いる可変容量6の端子と接地導体間に可変抵抗8を接続
したこと(図8では端子1より信号を入力し、端子2及
び端子3に出力される)を特徴としている。
FIG. 8 is a diagram showing a fourth example of the embodiment of the present invention, and shows an equivalent circuit of a high-frequency 90-degree distribution / synthesis circuit. This example has the configuration of the first example described above,
Further, a variable resistor 8 is connected between the terminal of the variable capacitor 6 connected to the λ / 4 line having the coupling terminal and the ground conductor (in FIG. 8, a signal is input from the terminal 1 and the terminals 2 and 3 are connected). Is output to the user).

【0044】また、第3の例に比較して、可変容量6と
可変抵抗8とを直接接続していることから、可変容量6
及び可変抵抗8を近接して配置することができるので、
可変容量6及び可変抵抗8の値を制御する配線等を集積
することができる。可変容量6及び可変抵抗8はバイポ
ーラトランジスタ、FET、ヘテロ結合トランジスタ、
又は、ダイオード等で構成されていてもよい。
Further, as compared with the third example, since the variable capacitor 6 and the variable resistor 8 are directly connected,
And the variable resistor 8 can be arranged close to each other,
Wiring and the like for controlling the values of the variable capacitor 6 and the variable resistor 8 can be integrated. The variable capacitor 6 and the variable resistor 8 are bipolar transistors, FETs, hetero-coupled transistors,
Alternatively, it may be constituted by a diode or the like.

【0045】図9は上記本発明の実施の形態の第4の例
の結合特性を示している。破線で示した補正前の値は、
可変容量及び可変抵抗を接続していない従来の分配合成
回路の結合特性を示している。つまり、λ/4線路1と
2の間の誘電体膜厚が設計値より厚い側にずれ、バラン
スがくずれた状態である。
FIG. 9 shows the coupling characteristics of the fourth example of the embodiment of the present invention. The value before correction shown by the broken line is
10 shows coupling characteristics of a conventional distribution / synthesis circuit to which no variable capacitance and variable resistance are connected. That is, the dielectric film thickness between the λ / 4 lines 1 and 2 is shifted to a side thicker than the design value, and the balance is lost.

【0046】実線で示した補正後の値は第4の例の値で
あり、可変容量が0.14pF、可変抵抗値が5000
Ωのときである。補正後の値は、S21,S31が中心周波
数で一致しており、分配合成回路のバランスが回復して
いることがわかる。
The corrected value shown by the solid line is the value of the fourth example, and the variable capacitance is 0.14 pF and the variable resistance is 5000
Ω. The corrected value is, S 21, S 31 are coincident at the center frequency, it can be seen that the balance of the distributing and combining circuit is recovering.

【0047】また、図10は、上記本発明の実施の形態
の第4の例の結合特性を示している。破線で示した補正
前の値は、可変容量及び可変抵抗を接続していない従来
の分配合成回路の結合特性を示している。つまり、λ/
4線路1と2の間の誘電体膜厚が設計値より薄い側にず
れ、バランスがくずれた状態である。
FIG. 10 shows the coupling characteristics of the fourth example of the embodiment of the present invention. The value before correction indicated by the broken line indicates the coupling characteristic of the conventional distribution / synthesis circuit to which the variable capacitance and the variable resistance are not connected. That is, λ /
This is a state in which the dielectric film thickness between the four lines 1 and 2 shifts to a side thinner than the design value, and the balance is lost.

【0048】実線で示した補正後の値は第4の例の値で
あり、可変抵抗値が200Ω、可変容量値が0.02p
Fのときである。補正後の値は、S21,S31が中心周波
数で一致しており、分配合成回路のバランスが回復して
いることがわかる。なお、上記の90度分配合成回路の
寸法は、w1 =8μm,w2 =10μm,L1 =λ/8
である。
The value after correction shown by the solid line is the value of the fourth example, and the variable resistance value is 200Ω and the variable capacitance value is 0.02p.
It is the time of F. The corrected value is, S 21, S 31 are coincident at the center frequency, it can be seen that the balance of the distributing and combining circuit is recovering. The dimensions of the 90-degree distribution / combination circuit are as follows: w 1 = 8 μm, w 2 = 10 μm, L 1 = λ / 8
It is.

【0049】第4の例では可変容量及び可変抵抗の両方
を接続しているので、λ/4線路1と2の間の誘電体膜
厚が設計値より薄い側にずれ、バランスがくずれた場合
には、可変容量の値を変えることによって分配合成回路
の結合度を補正し、良好な特性を得ることができる。逆
に、誘電体膜厚が設計値より厚い側にずれ、バランスが
くずれた場合には、可変抵抗の値を変えることによって
分配合成回路の結合度を補正し、良好な特性を得ること
ができる。
In the fourth example, since both the variable capacitance and the variable resistance are connected, the case where the dielectric film thickness between the λ / 4 lines 1 and 2 shifts to a side thinner than the design value and the balance is lost. By changing the value of the variable capacitance, the degree of coupling of the distribution / synthesis circuit can be corrected, and good characteristics can be obtained. Conversely, when the dielectric film thickness is shifted to a side thicker than the design value and the balance is lost, the degree of coupling of the distribution / synthesis circuit can be corrected by changing the value of the variable resistor, and good characteristics can be obtained. .

【0050】つまり、第4の例の分配合成回路は、設計
値からのずれがどの方向であっても回路特性を補正する
ことができる。さらに、可変容量と可変抵抗を近接して
配置しているので、これらの値を制御するための回路を
集積して構成できるので、回路全体の面積を小型化でき
る。
That is, the distribution / combination circuit of the fourth example can correct the circuit characteristics regardless of the direction of deviation from the design value. Further, since the variable capacitor and the variable resistor are arranged close to each other, a circuit for controlling these values can be integrated and configured, so that the area of the entire circuit can be reduced.

【0051】図11は本発明の実施の形態の第5の例を
示す図であって、高周波90度分配合成回路の等価回路
を示している。本例は、先に説明した第4の例の可変容
量と可変抵抗をドレイン接地FETで置き換えたことを
特徴としている。つまり、λ/4線路1にFET30の
ゲート端子を接続し、λ/4線路2にFET30のソー
ス端子を接続している。FET30のドレイン端子は容
量21を介して接地されている。
FIG. 11 is a diagram showing a fifth example of the embodiment of the present invention, and shows an equivalent circuit of a high-frequency 90-degree distribution / synthesis circuit. This example is characterized in that the variable capacitance and the variable resistance of the fourth example described above are replaced with a common drain FET. That is, the gate terminal of the FET 30 is connected to the λ / 4 line 1, and the source terminal of the FET 30 is connected to the λ / 4 line 2. The drain terminal of the FET 30 is grounded via the capacitor 21.

【0052】FET30のゲート端子には、抵抗10を
介して制御端子31が接続され、ドレイン端子には制御
端子32が接続されている。λ/4線路2の端子4と接
地導体間には抵抗11が接続されている。抵抗11は、
FET30のソースを接地する目的で挿入されるもので
あるが、抵抗値が低すぎると、分配合成回路の結合特性
のバランスが崩れるので、その値は、少なくとも1KΩ
以上であることが望ましい。
The control terminal 31 is connected to the gate terminal of the FET 30 via the resistor 10, and the control terminal 32 is connected to the drain terminal. A resistor 11 is connected between the terminal 4 of the λ / 4 line 2 and the ground conductor. The resistor 11 is
It is inserted for the purpose of grounding the source of the FET 30. If the resistance value is too low, the balance of the coupling characteristics of the distribution / synthesis circuit is lost.
It is desirable that this is the case.

【0053】抵抗11の値の上限は、FET30の安定
な動作が確保できる範囲であれば良く、通常、これを半
導体で容易に作り得る程度(10KΩ位)までは、充分
許容できる。図12は図11中のFET30の簡略化さ
れた等価回路図であり、ゲート・ソース間容量は、
gs、ソース・ドレイン間抵抗は、Rdsで示されてい
る。
The upper limit of the value of the resistor 11 may be in a range in which stable operation of the FET 30 can be ensured. Usually, the upper limit of the resistor 11 is sufficiently tolerable (about 10 KΩ). FIG. 12 is a simplified equivalent circuit diagram of the FET 30 in FIG.
C gs and the source-drain resistance are indicated by R ds .

【0054】この例では、ドレイン接地FET30の制
御端子31及び32にバイアス電圧を印加し、FET3
0のゲート・ソース間容量Cgs及びソース・ドレイン間
抵抗Rdsの値を変えることにより、合成分配回路の設計
値とのずれを補正できる。
In this example, a bias voltage is applied to the control terminals 31 and 32 of the common drain FET 30,
By changing the values of the gate-source capacitance C gs and the source-drain resistance R ds of 0, the deviation from the design value of the composite distribution circuit can be corrected.

【0055】つまり、この例の分配合成回路は、FET
のゲート・ソース間容量Cgs、ソース・ドレイン間抵抗
dsを可変容量及び可変抵抗として用いるので、可変抵
抗及び可変容量を構成する素子が1つでよく、回路を小
型化することができる。なお、FET30は、バイポー
ラトランジスタ、又は、ヘテロ結合トランジスタで構成
されていてもよい。
That is, the distribution / synthesis circuit of this example is composed of an FET
Since the gate-source capacitance C gs and the source-drain resistance R ds are used as a variable capacitor and a variable resistor, only one element is required to constitute the variable resistor and the variable capacitor, and the circuit can be downsized. Note that the FET 30 may be configured by a bipolar transistor or a hetero-coupled transistor.

【0056】図13は本発明の実施の形態の第6の例を
示す図であって、(a)は斜視図、(b)は(a)にお
けるB−B線の断面図を示している。同図において、半
導体基板4上に可変容量6が形成され、半導体基板4及
び可変容量6上に誘電体膜5−3が形成される。該誘電
体膜5−3上に接地導体3が形成される。
FIGS. 13A and 13B are views showing a sixth example of the embodiment of the present invention, wherein FIG. 13A is a perspective view, and FIG. 13B is a sectional view taken along line BB in FIG. . In the figure, a variable capacitor 6 is formed on a semiconductor substrate 4, and a dielectric film 5-3 is formed on the semiconductor substrate 4 and the variable capacitor 6. The ground conductor 3 is formed on the dielectric film 5-3.

【0057】接地導体3上に誘電体膜5−1が形成さ
れ、さらに誘電体膜5−1上にλ/4線路2と誘電体膜
5−2が形成され、誘電体膜5−2上にλ/4線路1が
形成される。λ/4線路1及び2はそれぞれ端子1及び
端子3からL1 離れた位置の間にスルーホール7を介し
て可変容量6が接続されている。
A dielectric film 5-1 is formed on the ground conductor 3, and a λ / 4 line 2 and a dielectric film 5-2 are formed on the dielectric film 5-1. The λ / 4 line 1 is formed at the end. The variable capacitors 6 are connected to the λ / 4 lines 1 and 2 via the through holes 7 between the terminals 1 and 3 at positions L 1 away from the terminals.

【0058】また、可変容量6はバイポーラトランジス
タ、FET、ヘテロ接合トランジスタ、又は、ダイオー
ド等で構成されていてもよい。本例は第1の例とは半導
体基板4と接地導体3の間に誘電体膜5−3を形成した
ことが異なる。
The variable capacitor 6 may be constituted by a bipolar transistor, FET, heterojunction transistor, diode, or the like. This embodiment differs from the first embodiment in that a dielectric film 5-3 is formed between the semiconductor substrate 4 and the ground conductor 3.

【0059】このように構成することにより、λ/4線
路が、接地導体3によって、可変容量6と遮蔽されるの
で、第1の例に比較して、λ/4線路と可変容量を接続
する伝送路の距離を短くすることができるから、設計性
を向上させ、かつ、小型に形成することができる。
With this configuration, the λ / 4 line is shielded from the variable capacitor 6 by the ground conductor 3, so that the λ / 4 line is connected to the variable capacitor as compared with the first example. Since the distance of the transmission path can be shortened, designability can be improved and the size can be reduced.

【0060】[0060]

【発明の効果】以上説明したように、本発明の高周波9
0度分配合成回路によれば、製造プロセスにおける誘電
体膜厚のばらつきに起因する分配合成回路のバランスの
ずれを、補正することができる。従って、設計どおりの
分配回路を容易に得ることが可能であり、多層化高周波
回路技術を用いた高周波90度分配合成回路を経済的に
作成し得る利点がある。
As described above, the high frequency 9 according to the present invention is used.
According to the 0-degree distribution / combination circuit, it is possible to correct the deviation of the balance of the distribution / combination circuit due to the variation of the dielectric film thickness in the manufacturing process. Therefore, there is an advantage that a distribution circuit as designed can be easily obtained, and a high-frequency 90-degree distribution / combination circuit using a multilayered high-frequency circuit technique can be economically produced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の第1の例を示す図であ
る。
FIG. 1 is a diagram showing a first example of an embodiment of the present invention.

【図2】本発明の実施の形態の第1の例の結合特性を示
す図である。
FIG. 2 is a diagram illustrating coupling characteristics of a first example of an embodiment of the present invention.

【図3】本発明の実施の形態の第1の例の位相特性を示
す図である。
FIG. 3 is a diagram illustrating phase characteristics of a first example of the embodiment of the present invention.

【図4】本発明の実施の形態の第2の例を示す図であ
る。
FIG. 4 is a diagram showing a second example of the embodiment of the present invention.

【図5】本発明の実施の形態の第2の例の結合特性を示
す図である。
FIG. 5 is a diagram showing coupling characteristics of a second example of the embodiment of the present invention.

【図6】本発明の実施の形態の第2の例の位相特性を示
す図である。
FIG. 6 is a diagram illustrating phase characteristics of a second example of the embodiment of the present invention.

【図7】本発明の実施の形態の第3の例を示す図であ
る。
FIG. 7 is a diagram showing a third example of the embodiment of the present invention.

【図8】本発明の実施の形態の第4の例を示す図であ
る。
FIG. 8 is a diagram showing a fourth example of the embodiment of the present invention.

【図9】本発明の実施の形態の第4の例の結合特性を示
す図である。
FIG. 9 is a diagram showing coupling characteristics of a fourth example of the embodiment of the present invention.

【図10】本発明の実施の形態の第4の例の結合特性を
示す図である。
FIG. 10 is a diagram illustrating a coupling characteristic according to a fourth example of the embodiment of the present invention;

【図11】本発明の実施の形態の第5の例を示す図であ
る。
FIG. 11 is a diagram showing a fifth example of an embodiment of the present invention.

【図12】図11のFET30を単純化して示した等価
回路図である。
FIG. 12 is a simplified equivalent circuit diagram of the FET 30 of FIG. 11;

【図13】本発明の実施の形態の第6の例を示す図であ
る。
FIG. 13 is a diagram showing a sixth example of the embodiment of the present invention.

【図14】高周波90度分配合成回路の結合度と容量値
の関係を示す図である。
FIG. 14 is a diagram illustrating a relationship between a coupling degree and a capacitance value of the high-frequency 90-degree distribution / synthesis circuit.

【図15】高周波90度分配合成回路の結合度と抵抗値
の関係を示す図である。
FIG. 15 is a diagram illustrating a relationship between a coupling degree and a resistance value of the high-frequency 90-degree distribution / synthesis circuit.

【図16】従来の高周波90度分配合成回路の例を示す
図である。
FIG. 16 is a diagram showing an example of a conventional high-frequency 90-degree distribution / synthesis circuit.

【図17】従来の高周波90度分配合成回路の結合度を
示す図である。
FIG. 17 is a diagram showing a coupling degree of a conventional high frequency 90-degree distribution / synthesis circuit.

【符号の説明】[Explanation of symbols]

1,2 λ/4線路 3 接地導体 4 半導体基板 5−1〜5−3 誘電体膜 6 可変容量 7 スルーホール 8 可変抵抗 10,11 抵抗 20,21 容量 30 FET 31,32 制御端子 1, λ / 4 line 3 Ground conductor 4 Semiconductor substrate 5-1 to 5-3 Dielectric film 6 Variable capacitance 7 Through hole 8 Variable resistance 10, 11 Resistance 20, 21 Capacity 30 FET 31, 32 Control terminal

フロントページの続き (56)参考文献 特開 昭57−180202(JP,A) 特開 平5−37213(JP,A) 特開 平5−14019(JP,A) 特開 平4−239175(JP,A) 特開 平3−76402(JP,A) 特開 昭59−99825(JP,A) 特開 昭54−51446(JP,A) 特開 昭56−62402(JP,A) 実開 昭58−50502(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01P 5/18 H01P 5/04 603 Continuation of front page (56) References JP-A-57-180202 (JP, A) JP-A-5-3713 (JP, A) JP-A-5-14019 (JP, A) JP-A-4-239175 (JP) JP-A-3-76402 (JP, A) JP-A-59-99825 (JP, A) JP-A-54-51446 (JP, A) JP-A-56-62402 (JP, A) 58-50502 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H01P 5/18 H01P 5/04 603

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板、又は、誘電体基板上に誘電
体膜及び導体を多層に積層した多層構造の高周波回路
で、異なる誘電体膜上に1/4波長の伝送線路がそれぞ
れ形成され、該1/4波長の伝送線路が方向性結合器と
して機能する高周波90度分配合成回路において、カップリング端子と接地導体との間に、抵抗値を変化さ
せることができるレジスタ(以下可変抵抗という) を接
続したことを特徴とする高周波90度分配合成回路。
1. A high-frequency circuit having a multilayer structure in which a dielectric film and a conductor are laminated in multiple layers on a semiconductor substrate or a dielectric substrate, wherein transmission lines of 波長 wavelength are formed on different dielectric films, respectively. In the high-frequency 90-degree distribution / combination circuit in which the 1/4 wavelength transmission line functions as a directional coupler , a resistance value is changed between the coupling terminal and the ground conductor.
A high-frequency 90-degree distribution / synthesis circuit to which a register (hereinafter referred to as a variable resistor) that can be connected is connected.
【請求項2】 可変抵抗を、FET、ヘテロ接合トラン
ジスタ、又は、バイポーラトランジスタを用いて形成し
、請求項1記載の高周波90度分配合成回路。
2. A variable resistor comprising an FET, a heterojunction transistor,
Formed using a transistor or bipolar transistor
And, frequency 90 degree distributor synthesis circuit according to claim 1.
【請求項3】 可変抵抗を、ダイオードを用いて形成し
、請求項1記載の高周波90度分配合成回路。
3. The variable resistor is formed using a diode.
And, frequency 90 degree distributor synthesis circuit according to claim 1.
【請求項4】 半導体基板、又は、誘電体基板上に誘電
体膜及び導体を多層に積層した多層構造の高波回路
で、異なる誘電体膜上に1/4波長の伝送線路がそれぞ
れ形成され、該1/4波長の伝送線路が方向性結合器と
して機能する高周波90度分配合成回路において、 カップリング端子と接地導体との間に、可変抵抗を接続
すると共に、 上記異なる誘電体膜上に形成された2本の1/4波長の
伝送線路間に容量値を変化させることができるキャパシ
タ(以下可変容量という)を接続したことを特徴とする
波90度分配合成回路。
4. A semiconductor substrate, or a dielectric film and the conductor on the dielectric substrate in the high-frequency circuit of the multi-layer structure formed by laminating the multilayer transmission line quarter wavelength on different dielectric film formed, respectively A high-frequency 90-degree distribution / combination circuit in which the quarter-wave transmission line functions as a directional coupler, wherein a variable resistor is connected between the coupling terminal and the ground conductor, and characterized in that connecting the capacitor (hereinafter referred to as variable capacitor) capable of changing the capacitance value between the two quarter-wave transmission line formed <br/> high frequency 90-degree distributor synthesis circuit.
【請求項5】 可変容量を接続する位置が、2本の1/
4波長の伝送線路のそれぞれの中央部分間である、請求
項4記載の高周波90度分配合成回路。
5. The connection position of the variable capacitance is 1 / two of the two.
Between the central portions of each of the four wavelength transmission lines.
Item 9. A high-frequency 90-degree distribution / synthesis circuit according to item 4 .
【請求項6】 半導体基板、又は、誘電体基板上に誘電
体膜及び導体を多層に積層した多層構造の高波回路
で、異なる誘電体膜上に1/4波長の伝送線路がそれぞ
れ形成され、該1/4波長の伝送線路が方向性結合器と
して機能する高周波90度分配合成回路において、 上記異なる誘電体膜上に形成された2本の1/4波長の
伝送線路間に可変容量を接続すると共に、 カップリング端子を持つ1/4波長の伝送線路と可変容
量との接続点と接地導体との間に、可変抵抗を接続した
ことを特徴とする高周波90度分配合成回路。
6. The semiconductor substrate or a dielectric layer and a conductor on a dielectric substrate in the high-frequency circuit of the multi-layer structure formed by laminating the multilayer transmission line quarter wavelength on different dielectric film formed, respectively A high-frequency 90-degree distribution / combination circuit in which the quarter-wave transmission line functions as a directional coupler, wherein a variable capacitance is provided between the two quarter-wave transmission lines formed on the different dielectric films. And a variable resistor is connected between a grounding conductor and a connection point between the quarter-wave transmission line having a coupling terminal and the variable capacitor, and a grounding conductor.
【請求項7】 可変抵抗と可変容量の内少なくとも一方
を、FET、ヘテロ接合トランジスタ、又は、バイポー
ラトランジスタを用いて形成した、請求項4〜請求項6
のいずれか1項に記載の高周波90度分配合成回路。
7. A variable resistor and / or a variable capacitor.
With a FET, heterojunction transistor, or bipolar
7. The semiconductor device according to claim 4, wherein said transistor is formed by using a transistor.
The high-frequency 90-degree distribution / combination circuit according to any one of the above.
【請求項8】 可変抵抗と可変容量の内少なくとも一方
を、ダイオードを用いて形成した、請求項4〜請求項6
のいずれか1項に記載の高周波90度分配合成回路。
8. At least one of a variable resistor and a variable capacitor
Is formed using a diode.
The high-frequency 90-degree distribution / combination circuit according to any one of the above.
【請求項9】 半導体基板、又は、誘電体基板上に誘電
体膜及び導体を多層に積層した多層構造の高周波回路
で、異なる誘電体膜上に1/4波長の伝送線路がそれぞ
れ形成され、該1/4波長の伝送線路が方向性結合器と
して機能する高周波90度分配合成回路において、入力
端子がある1/4波長の伝送線路にFETのゲートを接
続し、カップリング端子がある1/4波長の伝送線路に
FETのソースを接続し、FETのドレインを接地導体
と接続したことを特徴とする高周波90度分配合成回
路。
9. A dielectric substrate on a semiconductor substrate or a dielectric substrate.
Multi-layered high-frequency circuit with multiple layers of body film and conductor
And transmission lines of 1/4 wavelength on different dielectric films
The 1 / wavelength transmission line is formed with a directional coupler.
In the high frequency 90-degree distribution / synthesis circuit that functions as
Connect the gate of the FET to the 1/4 wavelength transmission line with the terminal.
To a 1/4 wavelength transmission line with a coupling terminal
Connect the source of the FET and connect the drain of the FET to the ground conductor
And a high-frequency 90-degree distribution / combination circuit.
【請求項10】 カップリング端子がある1/4波長の
伝送線路と接地導体との間に、固定抵抗を接続した、請
求項9記載の高周波90度分配合成回路。
10. A 1/4 wavelength coupling terminal having a coupling terminal.
When a fixed resistor is connected between the transmission line and the ground conductor,
The high-frequency 90-degree distribution / synthesis circuit according to claim 9 .
【請求項11】 FETを、ヘテロ接合トランジスタ、
又は、バイポーラトランジスタを用いて形成した、請求
項9、又は、請求項10記載の高周波90度分配合成回
路。
11. An FET comprising: a heterojunction transistor;
Or, formed using a bipolar transistor
The high frequency 90-degree distribution / combination circuit according to claim 9 or 10 .
JP26163695A 1995-10-09 1995-10-09 High frequency 90 degree distribution / synthesis circuit Expired - Lifetime JP3190236B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26163695A JP3190236B2 (en) 1995-10-09 1995-10-09 High frequency 90 degree distribution / synthesis circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26163695A JP3190236B2 (en) 1995-10-09 1995-10-09 High frequency 90 degree distribution / synthesis circuit

Publications (2)

Publication Number Publication Date
JPH09107212A JPH09107212A (en) 1997-04-22
JP3190236B2 true JP3190236B2 (en) 2001-07-23

Family

ID=17364654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26163695A Expired - Lifetime JP3190236B2 (en) 1995-10-09 1995-10-09 High frequency 90 degree distribution / synthesis circuit

Country Status (1)

Country Link
JP (1) JP3190236B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165117A (en) * 1998-11-26 2000-06-16 Hitachi Ltd Multiple-layer directional coupler
US20020113666A1 (en) * 2000-07-04 2002-08-22 Masazumi Yamazaki Directional coupler directional coupling method
EP2238644A1 (en) * 2007-12-21 2010-10-13 BAE Systems PLC Microwave coupler
JP5305858B2 (en) * 2008-11-20 2013-10-02 三菱電機株式会社 Bandwidth variable filter
JP5169844B2 (en) * 2009-01-06 2013-03-27 三菱電機株式会社 Directional coupler
KR101140799B1 (en) * 2010-08-16 2012-05-03 서울대학교산학협력단 Elliptic Filter
WO2019155869A1 (en) 2018-02-07 2019-08-15 株式会社村田製作所 Directional coupler and module
WO2019189232A1 (en) 2018-03-28 2019-10-03 株式会社村田製作所 Directional coupler

Also Published As

Publication number Publication date
JPH09107212A (en) 1997-04-22

Similar Documents

Publication Publication Date Title
US5634208A (en) Multilayer transmission line using ground metal with slit, and hybrid using the transmission line
JP3333014B2 (en) High frequency signal distribution / combiner
JP3190236B2 (en) High frequency 90 degree distribution / synthesis circuit
WO2005093951A1 (en) Phase circuit, high-frequency switch, and phase device
JPH01502793A (en) Monolithic microwave phase-shifting network maintains constant phase difference between multiple outputs over a wide frequency range
JPH11298295A (en) Unbalance-balance converter and balanced mixer
JP2004364251A (en) Multibit phase shifter and its manufacturing method
US5519233A (en) Microchip capacitor and thin film resistor as circuit elements in internal impedance matching circuit of microwave transistor
US5128639A (en) Phase shifter utilizing hybrid element
US6710426B2 (en) Semiconductor device and transceiver apparatus
US11335987B2 (en) Directional coupler
JP3634223B2 (en) Phase shifter
US20020024411A1 (en) Distributed balanced frequency multiplier
US5656874A (en) High-frequency component and high-frequency circuit
JP2003264403A (en) Micro wave phase shifter
JPH06188611A (en) Microwave signal distributing circuit
JP3297447B2 (en) High frequency multilayer circuit board adjustment method
JPH02288409A (en) Resistance feedback type amplifier
JP2008160449A (en) High frequency power amplifier
JPH01233830A (en) Microwave switch
JPH04261022A (en) Semiconductor integrated circuit
JPH07183428A (en) Distribution amplifier ic
JP2873123B2 (en) Microwave frequency multiplier
JP3357715B2 (en) Microwave phase shifter
JPH03267807A (en) Phase synthesis and branch circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 13

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term