JP3189812B2 - Burn-in test jig for semiconductor device and burn-in test method - Google Patents
Burn-in test jig for semiconductor device and burn-in test methodInfo
- Publication number
- JP3189812B2 JP3189812B2 JP33647398A JP33647398A JP3189812B2 JP 3189812 B2 JP3189812 B2 JP 3189812B2 JP 33647398 A JP33647398 A JP 33647398A JP 33647398 A JP33647398 A JP 33647398A JP 3189812 B2 JP3189812 B2 JP 3189812B2
- Authority
- JP
- Japan
- Prior art keywords
- burn
- semiconductor device
- test
- ball grid
- jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置、特
に、ボールグリッドアレイ型半導体装置を、異方性導電
シートを用いてバーインテストを行う際に用いられるバ
ーインテスト用治具およびバーインテスト方法に関する
ものである。The present invention relates to a burn-in test jig and a burn-in test method used for performing a burn-in test on a semiconductor device, particularly a ball grid array type semiconductor device using an anisotropic conductive sheet. Things.
【0002】[0002]
【従来の技術】従来、ボールグリッドを備えた半導体装
置(以下、BGAと称す)の選別方法として、125℃
の高温下で8〜16hr(半導体装置によって条件は異
なる)保持し、電位をかけてBGAへの負荷を増やし
て、強制的に不良を加速させることによって初期不良を
排除するバーインテスト(Burn−in Test)
を行っている。2. Description of the Related Art Conventionally, as a method of selecting a semiconductor device having a ball grid (hereinafter referred to as BGA), a method of 125 ° C.
At a high temperature of 8 to 16 hours (conditions differ depending on the semiconductor device), applying a potential to increase the load on the BGA, and forcibly accelerating the failure to eliminate the initial failure. Test)
It is carried out.
【0003】ところで、このバーインテストを行う際に
問題となるのが、バーインテスト後のボールグリッドの
変形である。BGAは機能向上の面から多ピン化の傾向
にあり、それに伴いピッチ間も0.8mmピッチから
0.5mmピッチへと微細ピッチ化が進んでいる。そし
て、従来の0.8mmピッチBGAではピンをあてるピ
ン方式により試験を行っていたが、よりピッチの狭い
0.5mmピッチBGAでは、コストの面や従来のピン
方式では隣接ピン間の干渉の問題があることから異方性
導電シートを採用している。このような異方性導電シー
トを用いたバーインテストは、たとえば、図5に示すよ
うに、拡張基板20上に異方性導電シート21を装着
し、この異方性導電シート21上にBGA型半導体装置
22を対向させた後に、このBGA型半導体装置22の
各ボールグリッド23を、前記異方性導電シート21に
設けられている電極部24へ押し付けることにより、こ
の電極部24を導通状態として各ボールグリッド23と
拡張基板20との導通をとるようになっている。A problem in performing the burn-in test is deformation of the ball grid after the burn-in test. The BGA has a tendency to increase the number of pins in terms of functional improvement, and accordingly, the pitch between the pitches has been reduced from 0.8 mm pitch to 0.5 mm pitch. In the conventional 0.8 mm pitch BGA, the test was performed by the pin method in which pins are applied. However, in the case of the 0.5 mm pitch BGA having a narrower pitch, there is a problem of cost and interference between adjacent pins in the conventional pin method. Therefore, an anisotropic conductive sheet is used. In the burn-in test using such an anisotropic conductive sheet, for example, as shown in FIG. 5, an anisotropic conductive sheet 21 is mounted on an extension board 20 and a BGA type After the semiconductor devices 22 are opposed to each other, the respective ball grids 23 of the BGA type semiconductor device 22 are pressed against the electrode portions 24 provided on the anisotropic conductive sheet 21 to make the electrode portions 24 conductive. The connection between each ball grid 23 and the expansion board 20 is established.
【0004】[0004]
【発明が解決しようとする課題】この異方性導電シート
方式にすることにより、ピン方式に比較して低い荷重で
コンタクトができるようになったが、依然として半田ボ
ール(ボールグリッド)の変形の問題が残っている。こ
こで、半田ボールがSnPb共晶半田であれば高温と荷
重で半田ボールは変形し、実装機がボールの外観を認識
して位置出しする際における、ボールの変形による外観
不良が問題となる。また、この半田ボールの変形対策と
して、共晶半田の代わりに高温半田やメタルコアの半田
ボールを使用したり、めっきで固い金属のコアを使用し
てこの問題を回避しているが、実装の容易性を考慮する
と共晶半田が良好であり、極力この共晶半田を用いるこ
とが望まれている。The use of the anisotropic conductive sheet system makes it possible to make contact with a lower load than the pin system, but still has the problem of deformation of the solder balls (ball grid). Remains. Here, if the solder ball is SnPb eutectic solder, the solder ball is deformed by a high temperature and a load, and when the mounting machine recognizes the ball appearance and locates the ball, the appearance defect due to the deformation of the ball becomes a problem. In addition, as a countermeasure against deformation of the solder balls, high-temperature solder or metal core solder balls are used instead of eutectic solder, or a hard metal core is plated to avoid this problem. Considering the properties, eutectic solder is good, and it is desired to use this eutectic solder as much as possible.
【0005】本発明はこのような従来の問題点に鑑みて
なされたもので、半導体装置の実装性を確保するために
共晶半田を用いた場合にあっても、この半導体装置のバ
ーインテスト時における半田ボールの変形を抑制するこ
とのできる半導体装置のバーインテスト用治具およびバ
ーインテスト方法を提供することを目的とするものであ
る。The present invention has been made in view of such a conventional problem. Even when eutectic solder is used to ensure the mountability of a semiconductor device, the present invention is not limited to a burn-in test for the semiconductor device. It is an object of the present invention to provide a burn-in test jig and a burn-in test method for a semiconductor device which can suppress the deformation of a solder ball in the above.
【0006】[0006]
【課題を解決するための手段】前述した目的を達成する
ために、本発明の請求項1に記載の半導体装置のバーイ
ンテスト用治具は、ボールグリッドを備えた半導体装置
を、異方性導電シートを用いてバーインテストを行う際
に用いられるバーインテスト用治具であって、前記半導
体装置と異方性導電シートとの間に介装されるととも
に、前記半導体装置が載置される絶縁材料からなる基板
と、この基板を貫通して一体に設けられ、前記ボールグ
リッドが挿入されて、その外形が拘束される導電性材料
からなる半球殻状のコンタクト部とからなり、このコン
タクト部の深さが、前記ボールグリッドの高さよりも若
干浅く形成されているとともに、前記コンタクト部の底
部に、このコンタクト部内に挿入されるボールグリッド
の先端部を露出させる貫通孔が形成され、前記ボールグ
リッドを、前記コンタクト部を介して前記異方性導電シ
ートに設けられている電極部に押圧するようになされて
いることを特徴とする。本発明の請求項2に記載の半導
体装置のバーインテスト用治具は、請求項1に記載の前
記基板に、前記ボールグリッドと同一配列で貫通孔が形
成され、これら貫通孔に前記コンタクト部が圧入固定さ
れていることを特徴とする。本発明の請求項3に記載の
半導体装置のバーインテスト方法は、半導体装置のボー
ルグリッドを、異方性導電シートに設けられている電極
部に押し付けてバーインテストを行うようにした半導体
装置のバーインテスト方法であって、前記ボールグリッ
ドを導電性材料からなるキャップによって覆うととも
に、このキャップを介して前記異方性導電シートの電極
部に押し付けて、この電極部を導電状態とすることを特
徴とする。本発明の請求項4に記載の半導体装置のバー
インテスト方法は、請求項3に記載の前記キャップを、
絶縁材料によって前記ボールグリッドの配列に対応した
配列に保持することを特徴とする。 According to a first aspect of the present invention, there is provided a burn-in test jig for a semiconductor device, comprising: a semiconductor device having a ball grid; A jig for a burn-in test used when performing a burn-in test using a sheet, wherein the jig is interposed between the semiconductor device and the anisotropic conductive sheet, and is an insulating material on which the semiconductor device is mounted. a substrate made of, provided integrally through the substrate, the Borugu
A conductive material into which the lid is inserted and whose outer shape is constrained
This contact consists of a hemispherical shell-shaped contact
The tact depth is smaller than the height of the ball grid.
Shallowly formed and the bottom of the contact part
Ball grid inserted into this contact part
A through-hole is formed to expose a front end of the anisotropic conductive sheet, and the ball grid is pressed against an electrode portion provided on the anisotropic conductive sheet via the contact portion. The semiconductor according to claim 2 of the present invention.
The jig for a burn-in test of a body device according to claim 1,
In the substrate, through holes are formed in the same arrangement as the ball grid.
The contact part is press-fitted and fixed in these through holes.
It is characterized by having been done . According to claim 3 of the present invention
The burn-in test method for a semiconductor device
Electrodes on an anisotropic conductive sheet
Semiconductor that performs a burn-in test by pressing against the part
A burn-in test method for an apparatus, comprising:
Cover with a cap made of a conductive material.
The electrode of the anisotropic conductive sheet is provided through the cap.
To make the electrode part conductive.
Sign . The bar of the semiconductor device according to claim 4 of the present invention.
In the intest method, the cap according to claim 3,
Insulation material corresponding to the arrangement of the ball grid
It is characterized in that it is held in an array.
【0007】[0007]
【発明の実施の形態】以下、本発明のバーインテスト用
治具の一実施形態について、図1ないし図4に基づき説
明する。これらの図において符号1は、本実施形態に係
わるバーインテスト用治具(以下治具と略称する)を示
し、この治具1は、図2に詳述するように、ガラエポ樹
脂のような絶縁材料からなる基板2と、この基板2を貫
通して一体に装着され、後述するように、BGA型半導
体装置7のボールグリッド8が挿入されるキャップ状の
コンタクト部3とによって構成されている。前記基板2
には、BGA型半導体装置7のボールグリッド8の配列
と同等の配列で貫通孔2aが多数形成されており、これ
らの各貫通孔2aのそれぞれに、前記コンタクト部3
を、図2(b)(c)に示すように、基板2の一方向か
ら圧入して固定することにより、これらのコンタクト部
3が、図2(a)に示すように、基板2に所定配列で固
定されている。このコンタクト部3は、たとえば導電性
に優れかつ加工性が良好であるとともに適度な剛性を有
する銅によって、半球殻状に形成されているとともに、
その底部には、前記ボールグリッド8の先端部が露出さ
せられる貫通孔3aが形成され、さらに、コンタクト部
3の深さが、ボールグリッド8の高さよりも若干浅く形
成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a burn-in test jig according to the present invention will be described below with reference to FIGS. In these figures, reference numeral 1 denotes a jig for a burn-in test (hereinafter abbreviated as a jig) according to the present embodiment, and this jig 1 is made of an insulating material such as glass epoxy resin as described in detail in FIG. It is composed of a substrate 2 made of a material and a cap-shaped contact portion 3 which penetrates the substrate 2 and is integrally mounted and into which a ball grid 8 of a BGA type semiconductor device 7 is inserted as described later. The substrate 2
Has a large number of through-holes 2a formed in the same arrangement as the arrangement of the ball grids 8 of the BGA type semiconductor device 7, and each of these through-holes 2a is provided with the contact portion 3a.
As shown in FIGS. 2 (b) and 2 (c), the contact portions 3 are press-fitted from one direction of the substrate 2 and fixed, so that these contact portions 3 are fixed to the substrate 2 as shown in FIG. 2 (a). Fixed in an array. The contact portion 3 is formed in a hemispherical shell shape by, for example, copper having excellent conductivity and good workability and appropriate rigidity.
At the bottom thereof, a through hole 3a through which the tip of the ball grid 8 is exposed is formed, and the depth of the contact portion 3 is formed to be slightly shallower than the height of the ball grid 8.
【0008】このように構成された治具1は、図1およ
び図4に示すように、各BGA型半導体装置7の各ボー
ルグリッド8と各コンタクト部3とが嵌合するようにB
GA型半導体装置7に装着され、図1に示すように、拡
張基板9上に設置されている異方性導電シート4に当接
させられる。As shown in FIGS. 1 and 4, the jig 1 having the above-described structure is mounted so that each ball grid 8 of each BGA type semiconductor device 7 and each contact portion 3 are fitted.
It is mounted on the GA type semiconductor device 7 and, as shown in FIG. 1, is brought into contact with the anisotropic conductive sheet 4 provided on the extension board 9.
【0009】この異方性導電シート4は、BGA型半導
体装置7のボールグリッド8の配列と同等の配列を有す
る電極部5が、図3に示すように一体に設けられ、これ
らの電極部5には多数の導電粒子6が混入されており、
電極部5が圧縮変形させられることにより、導電粒子6
同士が接触して導通状態に移行させられるようになって
いる。The anisotropic conductive sheet 4 is provided with electrode portions 5 having an arrangement equivalent to the arrangement of the ball grids 8 of the BGA type semiconductor device 7 as shown in FIG. Contains a large number of conductive particles 6,
When the electrode portion 5 is compressed and deformed, the conductive particles 6
They are brought into contact with each other to be brought into a conductive state.
【0010】そして、BGA型半導体装置7に図4
(a)に示すように、荷重Wをかけて、ボールグリッド
8およびコンタクト部3を異方性導電シート4の電極部
5へ押し当てると、前記荷重Wの一部がボールグリッド
8を介して電極部5へ作用し、また、荷重Wの残余の部
分が、治具1の基板2およびコンタクト部3を介して電
極部5へ作用する。The BGA type semiconductor device 7 is shown in FIG.
As shown in (a), when a load W is applied and the ball grid 8 and the contact portion 3 are pressed against the electrode portion 5 of the anisotropic conductive sheet 4, a part of the load W passes through the ball grid 8. The remaining portion of the load W acts on the electrode portion 5 via the substrate 2 and the contact portion 3 of the jig 1.
【0011】このようにして電極部5に荷重が作用する
と、この電極部8が変形させられるとともに、図4
(c)に示すように、内部の導電粒子6が互いに接触す
ることにより、前記ボールグリッド8が電極部5を介し
て拡張基板9へ導通させられ、これによって、BGA型
半導体装置7のバーインテストが行われる。When a load is applied to the electrode portion 5 in this manner, the electrode portion 8 is deformed, and at the same time, as shown in FIG.
As shown in (c), when the internal conductive particles 6 come into contact with each other, the ball grid 8 is conducted to the expansion substrate 9 via the electrode portion 5, whereby the burn-in test of the BGA type semiconductor device 7 is performed. Is performed.
【0012】そして、このようにBGA型半導体装置7
に荷重を加えて、電極部5に十分な変形を与えた場合、
ボールグリッド8は、その先端がコンタクト部3の先端
内面に当接させられた後に変形が生じるが、前記荷重の
一部が治具によって支持されていることによってボール
グリッド8の過剰な変形が防止される。あるいは、ボー
ルグリッド8の変形に際して、その外形がコンタクト部
3によって拘束されることにより、過剰な変形が防止さ
れる。The BGA type semiconductor device 7
When sufficient load is applied to the electrode portion 5 to give sufficient deformation to the electrode portion 5,
The ball grid 8 is deformed after its tip is brought into contact with the inner surface of the tip of the contact portion 3, but excessive deformation of the ball grid 8 is prevented because a part of the load is supported by the jig. Is done. Alternatively, when the ball grid 8 is deformed, its outer shape is constrained by the contact portion 3, thereby preventing excessive deformation.
【0013】なお、前記実施形態において示した各構成
部材の諸形状や寸法等は一例であって、設計要求等に基
づき種々変更可能である。The various shapes, dimensions, and the like of the components shown in the above embodiment are merely examples, and can be variously changed based on design requirements and the like.
【0014】[0014]
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。バーインテストの際
に、BGA型半導体装置に荷重を加えて、異方性導電シ
ートの電極部に十分な変形を与えて、ボールグリッドに
変形を生じさせた場合にあっても、前記荷重の一部が治
具によって支持することによりボールグリッドの過剰な
変形を防止することができ、あるいは、ボールグリッド
の変形に際して、その外周をコンタクト部によって拘束
することにより、過剰な変形を防止することができる。
したがって、変形しやすい共晶半田を用いても、バーイ
ンテスト時のボールグリッドの変形を小さく抑えること
ができるとともに、確実なバーインテストを実施するこ
とができる。Since the present invention is configured as described above, the following effects can be obtained. At the time of the burn-in test, even if a load is applied to the BGA type semiconductor device to sufficiently deform the electrode portion of the anisotropic conductive sheet and deform the ball grid, Excessive deformation of the ball grid can be prevented by the portion being supported by the jig, or excessive deformation can be prevented by restricting the outer periphery of the ball grid by the contact portion when the ball grid is deformed. .
Therefore, even if the eutectic solder which is easily deformed is used, the deformation of the ball grid at the time of the burn-in test can be suppressed to a small value, and the reliable burn-in test can be performed.
【図1】本発明の一実施例が適用されたバーインテスト
装置の概略図である。FIG. 1 is a schematic diagram of a burn-in test apparatus to which an embodiment of the present invention is applied.
【図2】本発明の一実施形態に係わるバーインテスト用
治具の詳細図である。FIG. 2 is a detailed view of a burn-in test jig according to an embodiment of the present invention.
【図3】本発明の一実施形態に用いられる異方性導電シ
ートの要部の拡大断面図である。FIG. 3 is an enlarged sectional view of a main part of an anisotropic conductive sheet used in one embodiment of the present invention.
【図4】本発明の一実施形態が用いられたバーインテス
トの処理工程図である。FIG. 4 is a process diagram of a burn-in test according to an embodiment of the present invention.
【図5】従来のバーインテスト装置の概略図である。FIG. 5 is a schematic diagram of a conventional burn-in test apparatus.
1 (バーインテスト用)治具 2 基板 2a 貫通孔 3 コンタクト部 3a 貫通孔 4 異方性導電シート 5 電極部 6 導電粒子 7 BGA型半導体装置 8 ボールグリッド 9 拡張基板 20 拡張基板 21 異方性導電シート 22 BGA型半導体装置 23 ボールグリッド 24 電極部 W 荷重 Reference Signs List 1 jig (for burn-in test) 2 substrate 2a through hole 3 contact part 3a through hole 4 anisotropic conductive sheet 5 electrode part 6 conductive particles 7 BGA type semiconductor device 8 ball grid 9 expansion substrate 20 expansion substrate 21 anisotropic conductive Sheet 22 BGA type semiconductor device 23 Ball grid 24 Electrode W Load
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01R 31/26 H01L 21/60 H01L 21/66 H01L 23/34 H01R 33/76 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G01R 31/26 H01L 21/60 H01L 21/66 H01L 23/34 H01R 33/76
Claims (4)
異方性導電シートを用いてバーインテストを行う際に用
いられるバーインテスト用治具であって、前記半導体装
置と異方性導電シートとの間に介装されるとともに、前
記半導体装置が載置される絶縁材料からなる基板と、こ
の基板を貫通して一体に設けられ、前記ボールグリッド
が挿入されて、その外形が拘束される導電性材料からな
る半球殻状のコンタクト部とからなり、このコンタクト
部の深さが、前記ボールグリッドの高さよりも若干浅く
形成されているとともに、前記コンタクト部の底部に、
このコンタクト部内に挿入されるボールグリッドの先端
部を露出させる貫通孔が形成され、前記ボールグリッド
を、前記コンタクト部を介して前記異方性導電シートに
設けられている電極部に押圧するようになされているこ
とを特徴とする半導体装置のバーインテスト用治具。1. A semiconductor device having a ball grid,
A burn-in test jig used when performing a burn-in test using an anisotropic conductive sheet, wherein the jig is interposed between the semiconductor device and the anisotropic conductive sheet, and the semiconductor device is mounted on the jig. A substrate made of an insulating material to be formed and the ball grid provided integrally with the substrate so as to penetrate the substrate.
Is made of a conductive material into which the outer shape is
This contact consists of a hemispherical shell-like contact
Part shallower than the height of the ball grid
And at the bottom of the contact portion,
Tip of ball grid inserted into this contact part
A through hole for exposing a portion of the semiconductor device , wherein the ball grid is pressed against an electrode portion provided on the anisotropic conductive sheet via the contact portion. Jig for burn-in test.
配列で貫通孔が形成され、これら貫通孔に前記コンタク
ト部が圧入固定されていることを特徴とする請求項1に
記載の半導体装置のバーインテスト用治具。2. The same substrate as the ball grid is provided on the substrate.
Through holes are formed in an array, and the contact holes are formed in these through holes.
2. The method according to claim 1, wherein the first part is press-fitted and fixed.
A burn-in test jig for a semiconductor device as described in the above .
導電シートに設けられている電極部に押し付けてバーイ
ンテストを行うようにした半導体装置のバーインテスト
方法であって、前記ボールグリッドを導電性材料からな
るキャップによって覆うとともに、このキャップを介し
て前記異方性導電シートの電極部に押し付けて、この電
極部を導電状態とすることを特徴とする半導体装置のバ
ーインテスト方法。3. The semiconductor device according to claim 1, wherein the ball grid is anisotropically.
By pressing against the electrode section provided on the conductive sheet,
Burn-in test for semiconductor devices
A ball grid made of a conductive material.
Cover with the cap
To the electrode part of the anisotropic conductive sheet.
A semiconductor device having a pole portion in a conductive state.
-In-test method .
ボールグリッドの配列に対応した配列に保持することを
特徴とする請求項3に記載の半導体装置のバーインテス
ト方法。 4. The cap is made of an insulating material.
It is necessary to keep the array corresponding to the ball grid array.
The burn-in test of the semiconductor device according to claim 3, wherein
Method .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33647398A JP3189812B2 (en) | 1998-11-12 | 1998-11-12 | Burn-in test jig for semiconductor device and burn-in test method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33647398A JP3189812B2 (en) | 1998-11-12 | 1998-11-12 | Burn-in test jig for semiconductor device and burn-in test method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000150591A JP2000150591A (en) | 2000-05-30 |
JP3189812B2 true JP3189812B2 (en) | 2001-07-16 |
Family
ID=18299507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33647398A Expired - Fee Related JP3189812B2 (en) | 1998-11-12 | 1998-11-12 | Burn-in test jig for semiconductor device and burn-in test method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3189812B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8488038B2 (en) | 2007-06-28 | 2013-07-16 | Sony Corporation | Image display apparatus, imaging apparatus, image display method, and program |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100446429B1 (en) * | 2001-12-24 | 2004-08-30 | 동부전자 주식회사 | Board for burn-in test apparatus and fabrication method thereof, method for testing semiconductor chip by using it |
-
1998
- 1998-11-12 JP JP33647398A patent/JP3189812B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8488038B2 (en) | 2007-06-28 | 2013-07-16 | Sony Corporation | Image display apparatus, imaging apparatus, image display method, and program |
US8704930B2 (en) | 2007-06-28 | 2014-04-22 | Sony Corporation | Image display apparatus, imaging apparatus, image display method, and program |
Also Published As
Publication number | Publication date |
---|---|
JP2000150591A (en) | 2000-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4695925B2 (en) | Shielded integrated circuit probe | |
US8167644B2 (en) | Electrical connector for an electronic module | |
JP2006004932A5 (en) | ||
JP3779346B2 (en) | LSI package socket | |
JP2901603B1 (en) | Electronic component conductive sheet | |
US20070148998A1 (en) | Land grid array connector contact | |
US6099326A (en) | Contact for use with matrix type connector | |
JP3342789B2 (en) | Conductive contact | |
JP3189812B2 (en) | Burn-in test jig for semiconductor device and burn-in test method | |
JPH08146092A (en) | Emulator probe | |
JP2007109414A (en) | Socket for integrated circuit | |
JP3252255B2 (en) | IC socket | |
JPH11121659A (en) | Bga socket | |
JP3084434B2 (en) | BGA socket | |
JP2003123923A (en) | Socket of semiconductor package and contact | |
JP2842416B2 (en) | Socket for semiconductor device | |
JP2000228459A (en) | Back-surface-electrode-type electrical component, wiring board for mounting it, and electrical component device with them | |
JP2994333B2 (en) | BGA integrated circuit socket | |
JPH1092999A (en) | Press fit pin grid array | |
JP4246093B2 (en) | Flexible wiring board | |
JP2000036342A (en) | Base board of flexible electrode and ic package connecting structure | |
JP2001077495A (en) | Contactor for electronic component and method for testing electronic component | |
JPH10172620A (en) | Connector with solder ball | |
JP2002243795A (en) | Bare chip carrier and manufacturing method for semiconductor device | |
JP3739921B2 (en) | IC connection parts |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |