JP3188911B2 - Multilayer ceramic substrate, method of manufacturing the same, and semiconductor package - Google Patents

Multilayer ceramic substrate, method of manufacturing the same, and semiconductor package

Info

Publication number
JP3188911B2
JP3188911B2 JP08243493A JP8243493A JP3188911B2 JP 3188911 B2 JP3188911 B2 JP 3188911B2 JP 08243493 A JP08243493 A JP 08243493A JP 8243493 A JP8243493 A JP 8243493A JP 3188911 B2 JP3188911 B2 JP 3188911B2
Authority
JP
Japan
Prior art keywords
substrate member
connection terminal
substrate
ceramic
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08243493A
Other languages
Japanese (ja)
Other versions
JPH06275956A (en
Inventor
浩幸 藤多
トーマス・グッドマン
義和 村上
英俊 川▲崎▼
アーサー・ティー・マーフィー
鈴木  剛
靖彦 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Sony Corp
Original Assignee
NGK Insulators Ltd
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd, Sony Corp filed Critical NGK Insulators Ltd
Priority to JP08243493A priority Critical patent/JP3188911B2/en
Publication of JPH06275956A publication Critical patent/JPH06275956A/en
Application granted granted Critical
Publication of JP3188911B2 publication Critical patent/JP3188911B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、低温焼成セラミックシ
ートから成り、厚膜抵抗部を備えた多層セラミック基
板、より詳しくは、半導体チップを収納するためのある
いはハイブリッドIC用等の多層セラミック基板、及び
その作製方法、並びに半導体パッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic substrate comprising a low-temperature fired ceramic sheet and having a thick-film resistance portion, more specifically, a multilayer ceramic substrate for accommodating a semiconductor chip or for a hybrid IC, etc. And a manufacturing method thereof, and a semiconductor package.

【0002】[0002]

【従来の技術】電子機器の小型化・高性能化に伴い、半
導体素子等の高密度実装が重要になってきている。ま
た、半導体素子等自体の高密度化・高集積化が要求さ
れ、それに伴い入出力端子数が増大すると同時に、半導
体チップの発熱量が増加する傾向にある。これらに対応
するために、半導体チップを実装するためのパッケージ
あるいは多層配線基板には、例えば、次の特性が要求さ
れている。 (A)放熱性、耐熱性等の熱的特性に優れていること (B)パッケージの内部配線の抵抗が小さく、パッケー
ジを構成する材料の誘電率が低い等、電気的特性に優れ
ていること (C)信頼性が高いこと (D)効率よく且つ高い信頼性にて他の回路に接続でき
ること (E)小型であること また、半導体素子の動作速度が高速になるに従い、半導
体チップを収納するパッケージに対しても、伝送信号劣
化が少ないこと、信号伝播速度が早いことといった要求
が大きくなりつつある。
2. Description of the Related Art With the miniaturization and high performance of electronic equipment, high-density mounting of semiconductor elements and the like has become important. In addition, high density and high integration of semiconductor elements and the like are required, and accordingly, the number of input / output terminals increases, and at the same time, the amount of heat generated by the semiconductor chip tends to increase. In order to cope with these, a package or a multilayer wiring board for mounting a semiconductor chip is required to have the following characteristics, for example. (A) Excellent thermal characteristics such as heat dissipation and heat resistance. (B) Excellent electrical characteristics such as low resistance of the internal wiring of the package and low dielectric constant of the material constituting the package. (C) High reliability (D) Efficient and highly reliable connection to other circuits (E) Small size Also, as the operation speed of the semiconductor element increases, the semiconductor chip is housed. Demands for packages such as less degradation of transmission signals and high signal propagation speed are increasing.

【0003】このような種々の要求を満足し得る半導体
パッケージとして、セラミックシートを複数積層したピ
ングリッドアレイ(以下、PGAと略す)パッケージ、
ランドグリッドアレイ(以下、LGAと略す)パッケー
ジ、あるいはクァド・フラット・パッケージ(以下、Q
FPと略す)等を挙げることができる。尚、これらのパ
ッケージを総称して、以下、セラミックパッケージと呼
ぶこともある。
As a semiconductor package that can satisfy such various requirements, a pin grid array (hereinafter abbreviated as PGA) package in which a plurality of ceramic sheets are stacked,
Land grid array (hereinafter abbreviated as LGA) package or quad flat package (hereinafter Q)
FP). Note that these packages may be collectively referred to as a ceramic package hereinafter.

【0004】このようなセラミックパッケージの材料と
して、現在、主にアルミナが用いられている。例えば、
LGAパッケージは、通常、以下の方法で作製すること
ができる。
At present, alumina is mainly used as a material for such a ceramic package. For example,
The LGA package can be usually manufactured by the following method.

【0005】先ず、原料アルミナ粉末に所定の有機結合
剤(バインダ)及び可塑剤等を加えて成形したセラミッ
クグリーンシートを所定の大きさに加工し、パンチング
等によってスルーホールあるいはビヤホールのための穴
開け加工を施す。次に、セラミックグリーンシートに設
けられた穴をタングステンやモリブデン(以下、高融点
金属と呼ぶ)から成る金属ペーストで埋め、更にセラミ
ックグリーンシート上にこれらの金属ペーストをスクリ
ーン印刷する。こうして、スルーホールあるいはビヤホ
ールを含む導体回路部、外部回路との接続部であるラン
ド部(パッド部とも呼ばれる)、及び半導体チップとの
接続端子部(例えば、ワイヤボンディング部)等を形成
する。
First, a ceramic green sheet formed by adding a predetermined organic binder (binder), a plasticizer, and the like to raw material alumina powder is processed into a predetermined size, and a hole for a through hole or a via hole is formed by punching or the like. Apply processing. Next, the holes provided in the ceramic green sheet are filled with a metal paste made of tungsten or molybdenum (hereinafter, referred to as a high melting point metal), and these metal pastes are screen-printed on the ceramic green sheet. Thus, a conductive circuit portion including a through hole or a via hole, a land portion (also called a pad portion) as a connection portion with an external circuit, a connection terminal portion with a semiconductor chip (for example, a wire bonding portion), and the like are formed.

【0006】このようなセラミックグリーンシートを所
定数(通常3〜8層)作製した後、積層して、水素ガス
等の還元雰囲気下、約1500〜1600゜Cの高温で
同時焼成する。約1500〜1600゜Cの高温での同
時焼成時における溶融を防ぐために、通常、高融点金属
から成る金属ペーストを用いるが、高融点金属は抵抗値
が高く、しかも高融点金属の表面に金線等によるワイヤ
ボンディングやハンダ付けを施すことが困難である。そ
れ故、高温同時焼成後、ランド部や接続端子部に金メッ
キやニッケルメッキを施し、最後にメッキ端子部を切断
する。
After a predetermined number of such ceramic green sheets (usually 3 to 8 layers) are prepared, they are laminated and co-fired at a high temperature of about 1500 to 1600 ° C. in a reducing atmosphere such as hydrogen gas. In order to prevent melting at the time of simultaneous firing at a high temperature of about 1500 to 1600 ° C., a metal paste composed of a high melting point metal is usually used, but the high melting point metal has a high resistance value and a gold wire is applied to the surface of the high melting point metal. It is difficult to perform wire bonding or soldering using the method described above. Therefore, after the high-temperature simultaneous firing, the land portions and the connection terminal portions are subjected to gold plating or nickel plating, and finally the plated terminal portions are cut.

【0007】PGAパッケージ等、他のセラミックパッ
ケージも、実質的にはLGAパッケージと同様の方法で
作製することができる。
[0007] Other ceramic packages, such as PGA packages, can be fabricated in substantially the same manner as LGA packages.

【0008】一方、高密度実装の要求が強まるにつれ、
これに対応すべく多層配線技術が必要になっている。多
層配線層の一種に、アルミナを主成分とした複数のセラ
ミックグリーンシートを積層し、約1500〜1600
゜Cの高温での同時焼成によって作製された多層セラミ
ック配線基板がある。この多層セラミック配線基板も、
実質的には、上述したLGAパッケージの作製方法と同
様の方法で作製することができる。作製された多層セラ
ミック配線基板には、能動素子や受動素子が組み込まれ
る。
On the other hand, as the demand for high-density mounting has increased,
To cope with this, multilayer wiring technology is required. A plurality of ceramic green sheets containing alumina as a main component are laminated on one kind of multilayer wiring layer,
There is a multilayer ceramic wiring substrate manufactured by simultaneous firing at a high temperature of ゜ C. This multilayer ceramic wiring board also
Substantially, it can be manufactured by the same method as the above-described method of manufacturing the LGA package. Active elements and passive elements are incorporated in the manufactured multilayer ceramic wiring board.

【0009】回路網全体の大きさを小さくするために、
抵抗素子をセラミックパッケージに組み込む場合があ
る。また、多層セラミック配線基板には、通常、抵抗素
子が組み込まれている。尚、以下、多層セラミック基板
という場合には、セラミックパッケージ及び多層セラミ
ック配線基板を包含する。この場合、一般に、ディスク
リート部品である抵抗器を多層セラミック基板の表面に
取り付け、あるいは、厚膜抵抗部を多層セラミック基板
の表面に形成する。抵抗器を多層セラミック基板の表面
に取り付けた場合、多層セラミック基板全体の大きさが
大きくなり、あるいは、多層セラミック基板の設計に制
約を受けるため、一般には、厚膜抵抗部を多層セラミッ
ク基板の表面に形成することが望ましい。そのため、通
常、多層セラミック基板を作製した後、その表面に抵抗
ペーストをスクリーン印刷し、次いで、抵抗ペーストを
焼成して厚膜抵抗部を形成している。
In order to reduce the size of the entire network,
In some cases, the resistance element is incorporated in a ceramic package. Further, a resistance element is usually incorporated in the multilayer ceramic wiring board. Hereinafter, the multilayer ceramic substrate includes a ceramic package and a multilayer ceramic wiring substrate. In this case, generally, a resistor, which is a discrete component, is attached to the surface of the multilayer ceramic substrate, or a thick-film resistance portion is formed on the surface of the multilayer ceramic substrate. When a resistor is mounted on the surface of a multilayer ceramic substrate, the overall size of the multilayer ceramic substrate becomes large, or the design of the multilayer ceramic substrate is restricted. It is desirable to form it. Therefore, usually, after manufacturing a multilayer ceramic substrate, a resistive paste is screen-printed on the surface thereof, and then the resistive paste is fired to form a thick-film resistive portion.

【0010】[0010]

【発明が解決しようとする課題】このように、従来の多
層セラミック基板の作製方法では、厚膜抵抗部を形成で
きる領域は、多層セラミック基板の最外面であって平滑
な面だけである。例えば、厚膜抵抗部から成る終端抵抗
を信号線路の途中に有するLGAパッケージを作製する
場合、厚膜抵抗部は、ランド部が形成されていないLG
Aパッケージの最外面に形成するしかない。このような
構造を有する従来のLGAパッケージの模式的な断面図
を図8に示す。
As described above, in the conventional method for manufacturing a multilayer ceramic substrate, the region where the thick-film resistance portion can be formed is only the outermost surface and the smooth surface of the multilayer ceramic substrate. For example, when fabricating an LGA package having a terminating resistor composed of a thick-film resistance part in the middle of a signal line, the thick-film resistance part may
It can only be formed on the outermost surface of the A package. FIG. 8 is a schematic sectional view of a conventional LGA package having such a structure.

【0011】図8に示した従来のLGAパッケージ10
0は、例えば、積層された複数の低温焼成セラミックシ
ート118から成る。LGAパッケージ100は、半導
体チップとの接続端子部112、ランド部114、及び
導体回路部116A,116B,116Cを備えてい
る。尚、導体回路部116Aは信号線路、導体回路部1
16Bはグランド層又は電源配線層、導体回路部116
Cはビヤホールである。ランド部が形成されていないL
GAパッケージの最外面には、厚膜抵抗部124が形成
されている。尚、図8において、低温焼成セラミックシ
ート間の境界は、図を簡素化するために図示していな
い。
The conventional LGA package 10 shown in FIG.
0 is composed of a plurality of laminated low-temperature fired ceramic sheets 118, for example. The LGA package 100 includes a connection terminal portion 112 for connecting to a semiconductor chip, a land portion 114, and conductive circuit portions 116A, 116B, 116C. The conductor circuit portion 116A is a signal line, the conductor circuit portion 1
16B is a ground layer or a power supply wiring layer,
C is a beer hall. L with no land formed
On the outermost surface of the GA package, a thick film resistor 124 is formed. In FIG. 8, boundaries between the low-temperature fired ceramic sheets are not shown for simplification of the drawing.

【0012】終端抵抗である厚膜抵抗部124は、信号
線路、及び電源配線層(あるいはグランド層)に電気的
に接続する必要がある。この厚膜抵抗部は、高速信号伝
送時に信号波形に劣化を生じさせないために、例えば1
22で示すような半導体チップに出来る限り近接した領
域に形成することが望ましい。しかしながら、焼成後の
LGAパッケージの領域122に厚膜抵抗部を印刷法に
て形成することは、実際上不可能である。
It is necessary to electrically connect the thick-film resistance portion 124, which is a terminating resistor, to a signal line and a power supply wiring layer (or a ground layer). This thick-film resistance section is provided with, for example, 1
It is desirable to form it in a region as close as possible to the semiconductor chip as shown at 22. However, it is practically impossible to form a thick-film resistance portion in the region 122 of the fired LGA package by a printing method.

【0013】従って、図8に示すように、厚膜抵抗部1
24と信号配線である導体回路部116A、及び厚膜抵
抗部124とグランド層又は電源配線層である導体回路
部116Bとを、セラミックシートの層間を跨いだビヤ
ホール116Cで接続しなければならない。
Therefore, as shown in FIG.
24 and the conductor circuit portion 116A serving as a signal wiring, and the thick film resistor portion 124 and the conductor circuit portion 116B serving as a ground layer or a power supply wiring layer must be connected via via holes 116C extending between layers of the ceramic sheet.

【0014】そのため、多層セラミック基板を設計する
際、ビヤホールを避けるように信号線路等の導体回路部
を設計・レイアウトする必要があり、導体回路部の設計
・レイアウトの自由度が低くなり、また、導体回路部が
複雑になるという問題がある。更に、信号伝送路長が長
くなるために、信号線路から厚膜抵抗部までのインピー
ダンス不整合部分の長さが長くなり、高速信号伝送時、
信号波形に劣化が生じるという問題がある。
Therefore, when designing a multilayer ceramic substrate, it is necessary to design and lay out a conductor circuit portion such as a signal line so as to avoid a via hole, and the degree of freedom in the design and layout of the conductor circuit portion is reduced. There is a problem that the conductor circuit portion becomes complicated. Further, since the length of the signal transmission path becomes longer, the length of the impedance mismatching portion from the signal line to the thick-film resistance portion becomes longer.
There is a problem that the signal waveform is deteriorated.

【0015】従って、本発明の目的は、回路設計の自由
度が高く、伝送信号波形に劣化を生じさせない、多層セ
ラミック基板及びその作製方法、並びにかかる多層セラ
ミック基板を適用した半導体パッケージを提供すること
にある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a multilayer ceramic substrate and a method of manufacturing the same, which have a high degree of freedom in circuit design and do not cause deterioration in transmission signal waveforms, and a semiconductor package to which such a multilayer ceramic substrate is applied. It is in.

【0016】[0016]

【課題を解決するための手段】上記の目的を達成するた
めの本発明の多層セラミック基板は、積層された複数の
低温焼成セラミックシートから成る第1の基板部材と、
第1の基板部材の表面に取り付けられ且つ低温焼成セラ
ミックシートから成る第2の基板部材から構成され、第
1の基板部材の表面に形成された、電気・電子部品との
接続のための第1の接続端子部及び外部回路との接続の
ための第2の接続端子部と、第1の基板部材の内部及び
表面に形成され、第1の接続端子部と第2の接続端子部
とを電気的に接続する第1の導体回路部と、第2の基板
部材の表面に形成された厚膜抵抗部と、第2の基板部材
の内部及び表面に形成され、第1の基板部材の表面に形
成された第1の導体回路部と厚膜抵抗部とを電気的に接
続する第2の導体回路部、を備えていることを特徴とす
る。
According to the present invention, there is provided a multilayer ceramic substrate comprising: a first substrate member comprising a plurality of laminated low-temperature fired ceramic sheets;
A first substrate member attached to the surface of the first substrate member and formed of a low-temperature fired ceramic sheet, and formed on the surface of the first substrate member for connection with electric / electronic components. And a second connection terminal for connection to an external circuit, and a first connection terminal and a second connection terminal formed inside and on the surface of the first substrate member. A first conductive circuit portion to be electrically connected, a thick-film resistance portion formed on the surface of the second substrate member, and formed inside and on the surface of the second substrate member, and formed on the surface of the first substrate member. A second conductor circuit section for electrically connecting the formed first conductor circuit section and the thick-film resistance section is provided.

【0017】本発明の多層セラミック基板においては、
第2の基板部材の表面に形成された第2の導体回路部を
第1の基板部材の表面に形成された第1の導体回路部
に、ハンダ若しくは導電性材料で電気的且つ機械的に接
続することにより、第2の基板部材が第1の基板部材の
表面に取り付けられていることが望ましい。第2の接続
端子部は、例えばランドグリッドアレイとすることがで
きる。
In the multilayer ceramic substrate of the present invention,
The second conductive circuit portion formed on the surface of the second substrate member is electrically and mechanically connected to the first conductive circuit portion formed on the surface of the first substrate member with solder or a conductive material. Thus, it is desirable that the second substrate member is attached to the surface of the first substrate member. The second connection terminal can be, for example, a land grid array.

【0018】上記の目的を達成するための本発明の第1
の態様に係る多層セラミック基板の作製方法は、(イ)
低温焼成用のセラミックグリーンシートに、電気・電子
部品との接続のための第1の接続端子部、外部回路との
接続のための第2の接続端子部、及び第1の接続端子部
と第2の接続端子部とを電気的に接続する第1の導体回
路部をそれぞれ第1の金属ペーストを用いて形成した
後、複数のセラミックグリーンシートを積層し、セラミ
ックグリーンシート及び第1の金属ペーストを低温同時
焼成して、第1の基板部材を作製する工程と、(ロ)低
温焼成用のセラミックグリーンシートに、第2の導体回
路部を第2の金属ペーストを用いて形成した後セラミッ
クグリーンシートと第2の金属ペーストの低温同時焼成
を行い、更に、低温同時焼成後のセラミックシート上に
厚膜抵抗部を抵抗ペーストを用いて形成した後抵抗ペー
ストを焼成して、第2の基板部材を作製する工程と、
(ハ)第2の基板部材を第1の基板部材の表面に取り付
け、且つ、第1の基板部材の表面に形成された第1の導
体回路部に第2の導体回路部を電気的に接続する工程、
から成ることを特徴とする。
The first object of the present invention for achieving the above object is as follows.
The method for manufacturing a multilayer ceramic substrate according to the aspect of
A first connection terminal portion for connection to an electric / electronic component, a second connection terminal portion for connection to an external circuit, and a first connection terminal portion and a first connection terminal portion are formed on a ceramic green sheet for low-temperature firing. After the first conductive circuit portions for electrically connecting the first and second connection terminal portions are formed using the first metal paste, a plurality of ceramic green sheets are laminated, and the ceramic green sheets and the first metal paste are formed. (B) forming a second conductive circuit portion on a ceramic green sheet for low-temperature firing using a second metal paste; A low-temperature simultaneous firing of the sheet and the second metal paste is performed, and a thick-film resistance portion is formed on the ceramic sheet after the low-temperature simultaneous firing by using the resistance paste. A step of preparing a substrate member,
(C) attaching the second substrate member to the surface of the first substrate member, and electrically connecting the second conductor circuit portion to the first conductor circuit portion formed on the surface of the first substrate member; Process,
Characterized by comprising:

【0019】更に、上記の目的を達成するための本発明
の第2の態様に係る多層セラミック基板の作製方法は、
(イ)低温焼成用のセラミックグリーンシートに、電気
・電子部品との接続のための第1の接続端子部、外部回
路との接続のための第2の接続端子部を形成すべき領域
と第1の接続端子部とを電気的に接続する第1の導体回
路部をそれぞれ第1の金属ペーストを用いて形成した
後、複数のセラミックグリーンシートを積層し、セラミ
ックグリーンシート及び第1の金属ペーストを低温同時
焼成して、第1の基板部材を作製する工程と、(ロ)低
温焼成用のセラミックグリーンシートに、第2の導体回
路部を第2の金属ペーストを用いて形成した後セラミッ
クグリーンシートと第2の金属ペーストの低温同時焼成
を行い、更に、低温同時焼成後のセラミックシート上に
厚膜抵抗部を抵抗ペーストを用いて形成した後抵抗ペー
ストを焼成して、第2の基板部材を作製する工程と、
(ハ)第2の基板部材を第1の基板部材の表面に取り付
け、併せて第1の基板部材の表面に形成された第1の導
体回路部に第2の導体回路部を電気的に接続し、且つ、
第1の基板部材表面の前記領域に外部回路との接続のた
めの第2の接続端子部を形成する工程、から成ることを
特徴とする。
Further, a method for manufacturing a multilayer ceramic substrate according to a second aspect of the present invention for achieving the above object, comprises:
(A) In a ceramic green sheet for low-temperature firing, a region where a first connection terminal portion for connection to an electric / electronic component and a second connection terminal portion for connection to an external circuit should be formed. A first conductive circuit portion for electrically connecting to the first connection terminal portion is formed using a first metal paste, and then a plurality of ceramic green sheets are laminated to form a ceramic green sheet and a first metal paste. (B) forming a second conductive circuit portion on a ceramic green sheet for low-temperature firing using a second metal paste; A low-temperature simultaneous firing of the sheet and the second metal paste is performed, and a thick-film resistance portion is formed on the ceramic sheet after the low-temperature simultaneous firing by using the resistance paste. A step of preparing a substrate member,
(C) attaching the second substrate member to the surface of the first substrate member, and electrically connecting the second conductor circuit portion to the first conductor circuit portion formed on the surface of the first substrate member; And
Forming a second connection terminal portion for connection to an external circuit in the area on the surface of the first substrate member.

【0020】本発明の第1及び第2の態様に係る多層セ
ラミック基板の作製方法においては、第2の基板部材の
表面に形成された第2の導体回路部を第1の基板部材の
表面に形成された第1の導体回路部に、ハンダ若しくは
導電性材料で電気的且つ機械的に接続することにより、
第2の基板部材を第1の基板部材の表面に取り付けるこ
とが望ましい。また、本発明の第1の態様に係る多層セ
ラミック基板の作製方法においては、第2の接続端子部
を、例えばランドグリッドアレイとすることができる。
In the method for manufacturing a multilayer ceramic substrate according to the first and second aspects of the present invention, the second conductive circuit portion formed on the surface of the second substrate member is provided on the surface of the first substrate member. By electrically and mechanically connecting to the formed first conductor circuit portion with solder or a conductive material,
It is desirable to attach the second substrate member to the surface of the first substrate member. In the method for manufacturing a multilayer ceramic substrate according to the first aspect of the present invention, the second connection terminal portion may be, for example, a land grid array.

【0021】更に、上記の目的を達成するための本発明
の半導体パッケージは、(イ)積層された複数の低温焼
成セラミックシートから成り且つ半導体チップを収納す
る凹部を有する第1の基板部材と、第1の基板部材の表
面に取り付けられ且つ低温焼成セラミックシートから成
る第2の基板部材から構成され、前記凹部に形成され
た、半導体チップとの接続のための第1の接続端子部
と、第1の基板部材の表面に形成された、外部回路との
接続のための第2の接続端子部と、第1の基板部材の内
部及び表面に形成され、第1の接続端子部と第2の接続
端子部とを電気的に接続する第1の導体回路部と、第2
の基板部材の表面に形成された厚膜抵抗部と、第2の基
板部材の内部及び表面に形成され、第1の基板部材の表
面に形成された第1の導体回路部と厚膜抵抗部とを電気
的に接続する第2の導体回路部、を備えた多層セラミッ
ク基板と、(ロ)前記凹部の上部に固定されたリッド
と、(ハ)凹部とリッドで形成された空間内に収納さ
れ、前記第1の接続端子部に電気的に接続された半導体
チップ、から成ることを特徴とする。
Further, the semiconductor package of the present invention for achieving the above object comprises (a) a first substrate member comprising a plurality of laminated low-temperature fired ceramic sheets and having a recess for accommodating a semiconductor chip; A first connecting terminal portion attached to a surface of the first substrate member and formed of a low-temperature fired ceramic sheet, formed in the concave portion, for connecting to a semiconductor chip; A second connection terminal portion formed on the surface of the first substrate member for connection to an external circuit; and a first connection terminal portion formed on the inside and on the surface of the first substrate member. A first conductive circuit section for electrically connecting the connection terminal section, and a second conductive circuit section;
A thick-film resistance portion formed on the surface of the first substrate member; a first conductive circuit portion and a thick-film resistance portion formed on the inside and surface of the second substrate member and formed on the surface of the first substrate member A multilayer ceramic substrate having a second conductive circuit portion for electrically connecting the lid and the second conductive circuit portion; (b) a lid fixed above the concave portion; and (c) a lid formed in a space formed by the concave portion and the lid. And a semiconductor chip electrically connected to the first connection terminal portion.

【0022】本発明の半導体パッケージの形態として、
(LGAパッケージ構造の多層セラミック基板+ワイヤ
ボンディング形成の半導体チップ)、(PGAパッケー
ジ構造の多層セラミック基板+フリップチップ形成の半
導体チップ)、(LGAパッケージ構造の多層セラミッ
ク基板+フリップチップ形成の半導体チップ)、(PG
Aパッケージ構造の多層セラミック基板+ワイヤボンデ
ィング形成の半導体チップ)、あるいは(QFP+各種
形式の半導体チップ)等を例示することができる。
As a form of the semiconductor package of the present invention,
(Multilayer ceramic substrate of LGA package structure + semiconductor chip of wire bonding formation), (Multilayer ceramic substrate of PGA package structure + semiconductor chip of flip chip formation), (Multilayer ceramic substrate of LGA package structure + semiconductor chip of flip chip formation) , (PG
For example, a multilayer ceramic substrate having an A package structure + a semiconductor chip formed by wire bonding) or (QFP + semiconductor chips of various types) can be exemplified.

【0023】多層セラミック基板として、具体的には、
LGAパッケージ、PGAパッケージ、あるいはQFP
等の半導体チップを収納する多層セラミックパッケージ
や、ハイブリッドIC用、多層マルチチップモジュール
用等の多層セラミック配線基板を挙げることができる。
As the multilayer ceramic substrate, specifically,
LGA package, PGA package, or QFP
And a multilayer ceramic wiring board for a hybrid IC, a multilayer multi-chip module, and the like.

【0024】本発明のパッケージにおいて、低温焼成用
のセラミックグリーンシートという場合、未焼成のセラ
ミックシートを意味し、低温焼成セラミックシートとい
う場合、セラミックグリーンシートを低温同時焼成した
後のセラミックシートを意味する。第1の基板部材を構
成する低温焼成セラミックシートと、第2の基板部材を
構成する低温焼成セラミックシートとは、同種の材料で
あっても異種の材料であってもよい。
In the package of the present invention, the term "ceramic green sheet for low temperature firing" means an unfired ceramic sheet, and the term "low temperature firing ceramic sheet" means a ceramic sheet obtained by simultaneously firing a ceramic green sheet at a low temperature. . The low-temperature fired ceramic sheet constituting the first substrate member and the low-temperature fired ceramic sheet constituting the second substrate member may be the same or different materials.

【0025】低温焼成セラミックシートの原料として、
例えば、(ホウケイ酸ガラス+アルミナ)、(鉛ホウケ
イ酸ガラス+アルミナ)、(アルミナ・カルシウム・ホ
ウケイ酸ガラス+アルミナ)、(アルミナ・マグネシウ
ム・ホウケイ酸ガラス+石英や石英ガラス)、(ホウケ
イ酸ガラス+アルミナ,フォルステライト)、(ホウケ
イ酸ガラス+石英+アルミナ+コージェライト)等のガ
ラスセラミック複合系材料、(コージェライト系β−ス
ポジェメン系材料)、(コージェライト系ZnO・Mg
O・Al23・SiO2材料)、(コージェライト系B2
3・MgO・Al23・SiO2系材料)等の結晶化ガ
ラス系材料、Al23・CaO・SiO2・MgO・B2
3、Al23・CaO・SiO2・BaO・B23等の
非ガラス系材料を挙げることができるが、これらに限定
されるものではない。
As a raw material of the low-temperature fired ceramic sheet,
For example, (borosilicate glass + alumina), (lead borosilicate glass + alumina), (alumina calcium borosilicate glass + alumina), (alumina magnesium magnesium borosilicate glass + quartz or quartz glass), (borosilicate glass + Glass-ceramic composite materials such as (borosilicate glass + quartz + alumina + cordierite), (cordierite-β-spodemene-based material), (cordierite-based ZnO.Mg)
O.Al 2 O 3 .SiO 2 material), (cordierite B 2
O 3 · MgO · Al 2 O 3 · SiO 2 based materials) crystallized glass-based material, such as, Al 2 O 3 · CaO · SiO 2 · MgO · B 2
Non-glass-based materials such as O 3 and Al 2 O 3 .CaO.SiO 2 .BaO.B 2 O 3 can be used, but are not limited thereto.

【0026】要は、接続端子部や導体回路部を形成する
ための金属ペーストを構成する金属(例えば、融点10
65゜Cの金、融点1085゜Cの銅、融点962゜C
の銀、融点1455゜Cのニッケル)の融点よりも低い
温度(例えば、800〜1000゜C)で焼成できる材
料であって、しかも厚膜抵抗部が焼成可能な温度で焼成
できる材料から構成されていればよい。
The point is that the metal (for example, having a melting point of 10) constituting the metal paste for forming the connection terminal portion and the conductor circuit portion.
65 ° C gold, melting point 1085 ° C copper, melting point 962 ° C
And a material that can be fired at a temperature lower than the melting point of nickel (melting point: 1455 ° C.) (for example, 800 to 1000 ° C.), and can be fired at a temperature at which the thick-film resistor portion can be fired. It should just be.

【0027】電気・電子部品として、例えば半導体チッ
プを例示することができるが、これに限定されず、如何
なる部品であってもよい。
As the electric / electronic component, for example, a semiconductor chip can be exemplified, but it is not limited to this, and any component may be used.

【0028】第1及び第2の導体回路部は、低温焼成セ
ラミックシートの間に形成された導体回路や、低温焼成
セラミックシートに形成されたスルーホールやビヤホー
ルを包含する。また、導体回路部は、低温焼成セラミッ
クシートの表面に形成されている。導体回路部は、信号
線、グランド部、電源配線部等としての機能を果たす。
これらの回路部を形成するための金属ペーストとして、
金、銀、銅等から成る公知の金属ペーストを用いること
ができる。また、厚膜抵抗部も、RuO2系、M2Ru2
7-X系、MoO3系、LaB6系等、公知の抵抗ペース
トを用いることができる。
The first and second conductor circuit portions include conductor circuits formed between the low-temperature fired ceramic sheets, and through holes and via holes formed in the low-temperature fired ceramic sheets. Further, the conductor circuit portion is formed on the surface of the low-temperature fired ceramic sheet. The conductor circuit portion functions as a signal line, a ground portion, a power supply wiring portion, and the like.
As a metal paste for forming these circuit parts,
A known metal paste made of gold, silver, copper, or the like can be used. Also, the thick-film resistance portion is made of RuO 2 or M 2 Ru 2 .
Known resistance pastes such as O 7-X , MoO 3 , and LaB 6 can be used.

【0029】[0029]

【作用】本発明においては、第1の基板部材と第2の基
板部材を別個に作製するので、第2の基板部材を第1の
基板部材の最適な位置に取り付けることができ、回路設
計の自由度が高い。しかも、例えば第1の接続端子部の
近傍に第2の基板部材を取り付ければ、電気・電子部品
から厚膜抵抗部までの信号伝送路長を最短とすることが
でき、高速信号伝送時、信号波形に劣化が生じるという
問題を回避することができる。
According to the present invention, the first substrate member and the second substrate member are separately manufactured, so that the second substrate member can be mounted at an optimum position on the first substrate member, and the circuit design can be improved. High degree of freedom. Moreover, for example, if the second substrate member is attached near the first connection terminal portion, the signal transmission path length from the electric / electronic component to the thick-film resistance portion can be minimized. The problem that the waveform is deteriorated can be avoided.

【0030】[0030]

【実施例】以下、図面を参照して、本発明を実施例に基
づき説明する。尚、図面における同一参照番号は、同一
要素、同一部品を表す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. The same reference numerals in the drawings denote the same elements and the same components.

【0031】(実施例1)実施例1は、ワイヤボンディ
ング方式による半導体チップの実装に適したLGAパッ
ケージ構造を有する本発明の多層セラミック基板、及び
かかる多層セラミック基板を用いた半導体パッケージに
関する。実施例1の多層セラミック基板は、本発明の第
1の態様に係る多層セラミック基板の作製方法によって
作製される。
Embodiment 1 Embodiment 1 relates to a multilayer ceramic substrate of the present invention having an LGA package structure suitable for mounting a semiconductor chip by a wire bonding method, and a semiconductor package using such a multilayer ceramic substrate. The multilayer ceramic substrate of Example 1 is manufactured by the method for manufacturing a multilayer ceramic substrate according to the first aspect of the present invention.

【0032】図1に模式的な断面図を示す実施例1の多
層セラミック基板1は、複数の積層された低温焼成セラ
ミックシート18から成る第1の基板部材10と、第1
の基板部材の表面に取り付けられ且つ低温焼成セラミッ
クシートから成る第2の基板部材20から構成されてい
る。第2の基板部材20の形状は、「ロ」の字形であ
る。第2の基板部材は1枚の低温焼成セラミックシート
から構成されていても、複数の積層された低温焼成セラ
ミックシートから構成されていてもよい。多層セラミッ
ク基板1は、第1の接続端子部12、第2の接続端子部
14、第1の導体回路部16、厚膜抵抗部24、第2の
導体回路部22を、更に備えている。
FIG. 1 is a schematic cross-sectional view of a multilayer ceramic substrate 1 according to a first embodiment, which comprises a first substrate member 10 composed of a plurality of laminated low-temperature fired ceramic sheets 18,
And a second substrate member 20 made of a low-temperature fired ceramic sheet. The shape of the second substrate member 20 is a letter "B". The second substrate member may be composed of one low-temperature fired ceramic sheet or may be composed of a plurality of laminated low-temperature fired ceramic sheets. The multilayer ceramic substrate 1 further includes a first connection terminal section 12, a second connection terminal section 14, a first conductor circuit section 16, a thick film resistor section 24, and a second conductor circuit section 22.

【0033】第1の接続端子部12は、第1の基板部材
10の表面に形成されており、電気・電子部品との接続
のために設けられている。実施例1においては、電気・
電子部品は半導体チップである。また、第1の接続端子
部12は、ワイヤボンディング用の接続端子部である。
第2の接続端子部14も、第1の基板部材10の表面に
形成されており、外部回路(例えば、プリント配線板に
形成された回路)との接続のために設けられている。実
施例1においては、第2の接続端子部14は、ランドグ
リッドアレイである。第2の接続端子部14は、多層セ
ラミック基板の底部表面に、縦方向及び横方向に例えば
2.54mmピッチで、多数配列されている。
The first connection terminal portion 12 is formed on the surface of the first substrate member 10 and is provided for connection with an electric / electronic component. In the first embodiment,
The electronic component is a semiconductor chip. Further, the first connection terminal section 12 is a connection terminal section for wire bonding.
The second connection terminal portion 14 is also formed on the surface of the first substrate member 10 and is provided for connection with an external circuit (for example, a circuit formed on a printed wiring board). In the first embodiment, the second connection terminal unit 14 is a land grid array. A large number of the second connection terminals 14 are arranged on the bottom surface of the multilayer ceramic substrate at a pitch of, for example, 2.54 mm in the vertical and horizontal directions.

【0034】第1の導体回路部16は、第1の基板部材
10の内部及び表面に形成されており、第1の接続端子
部12と第2の接続端子部14とを電気的に接続してい
る。より具体的には、第1の導体回路部16は、低温焼
成セラミックシート18上、あるいは低温焼成セラミッ
クシート18の間に形成されている。第1の導体回路部
16は又、低温焼成セラミックシート18内に形成され
たビヤホールやスルーホールでもある。第1の導体回路
部は、信号線、グランド部、電源配線部等としての機能
を果たす。
The first conductive circuit section 16 is formed inside and on the surface of the first substrate member 10 and electrically connects the first connection terminal section 12 and the second connection terminal section 14. ing. More specifically, the first conductive circuit section 16 is formed on the low-temperature fired ceramic sheet 18 or between the low-temperature fired ceramic sheets 18. The first conductive circuit portion 16 is also a via hole or a through hole formed in the low-temperature fired ceramic sheet 18. The first conductive circuit portion functions as a signal line, a ground portion, a power supply wiring portion, and the like.

【0035】厚膜抵抗部24は、第2の基板部材20の
表面に形成されている。また、第2の導体回路部22
は、第2の基板部材20の内部及び表面に形成されてお
り、第1の基板部材10の表面に形成された第1の導体
回路部16と厚膜抵抗部24とを電気的に接続してい
る。
The thick-film resistance portion 24 is formed on the surface of the second substrate member 20. Also, the second conductor circuit section 22
Is formed inside and on the surface of the second substrate member 20, and electrically connects the first conductor circuit portion 16 formed on the surface of the first substrate member 10 to the thick-film resistance portion 24. ing.

【0036】多層セラミック基板1には、半導体チップ
を収納するための凹部30が形成されている。実施例1
においては、凹部30は多層セラミック基板1を貫通し
ている。尚、図においては、第1の基板部材における低
温焼成セラミックシート間の境界は、図を簡素化するた
めに図示していない。
The multilayer ceramic substrate 1 has a recess 30 for accommodating a semiconductor chip. Example 1
, The recess 30 penetrates the multilayer ceramic substrate 1. In the drawings, the boundary between the low-temperature fired ceramic sheets in the first substrate member is not shown for simplification of the drawing.

【0037】第2の基板部材20は、第1の基板部材1
0の凹部30に取り付けられている。第2の基板部材2
0は、第1の接続端子部12の近傍に配置されることが
望ましい。また、第2の導体回路部22は、第1の基板
部材の表面に形成された第1の導体回路部16に電気的
に接続されている。
The second substrate member 20 includes the first substrate member 1
0 is attached to the recess 30. Second substrate member 2
0 is desirably arranged near the first connection terminal portion 12. The second conductive circuit section 22 is electrically connected to the first conductive circuit section 16 formed on the surface of the first substrate member.

【0038】この接続は、ハンダ、ろう付け若しくは銀
ペースト等の導電材料(図示せず)を用いることによっ
て行うことができる。第2の基板部材20を第1の基板
部材10の表面に取り付けるためには、接着剤等を用い
ることもできる。しかしながら、ハンダ、ろう付け若し
くは銀ペースト等の導電材料によって第2の導体回路部
22を第1の導体回路部16に、電気的に接続すると同
時に機械的に接続することによって、第2の基板部材2
0を第1の基板部材10の表面に取り付けることが好ま
しい。
This connection can be made by using a conductive material (not shown) such as solder, brazing or silver paste. In order to attach the second substrate member 20 to the surface of the first substrate member 10, an adhesive or the like may be used. However, by electrically and mechanically connecting the second conductive circuit portion 22 to the first conductive circuit portion 16 by a conductive material such as solder, brazing, or silver paste, the second substrate member 2
0 is preferably attached to the surface of the first substrate member 10.

【0039】多層セラミック基板1は、ランド部(パッ
ド部と呼ばれる場合もある)である第2の接続端子部1
4を介してプリント配線板(図示せず)に形成された回
路に接続される。具体的には、プリント配線板に形成さ
れた回路にハンダ付けによって多層セラミック基板を電
気的及び機械的に接続してもよいし、プリント配線板に
形成された回路に電気的及び機械的に接続されたソケッ
ト(図示せず)に、多層セラミック基板を電気的及び機
械的に接続してもよい。
The multilayer ceramic substrate 1 has a second connection terminal 1 which is a land (sometimes called a pad).
4 is connected to a circuit formed on a printed wiring board (not shown). Specifically, the multilayer ceramic substrate may be electrically and mechanically connected to the circuit formed on the printed wiring board by soldering, or may be electrically and mechanically connected to the circuit formed on the printed wiring board. The multilayer ceramic substrate may be electrically and mechanically connected to the socket (not shown).

【0040】実施例1の半導体パッケージの模式的な断
面図を図2に示す。この半導体パッケージにおいては、
半導体チップ50は、第1の基板部材10に形成された
凹部30に収納されており、金線52によって第1の接
続端子部12と電気的に接続されている。半導体チップ
50は放熱板62に公知の方法で固定されており、かか
る放熱板62は凹部30の上部に公知の方法で取り付け
られている。また、リッド60が、凹部30の下部に公
知の方法で取り付けられている。
FIG. 2 is a schematic sectional view of the semiconductor package of the first embodiment. In this semiconductor package,
The semiconductor chip 50 is housed in the recess 30 formed in the first substrate member 10 and is electrically connected to the first connection terminal section 12 by a gold wire 52. The semiconductor chip 50 is fixed to the heat radiating plate 62 by a known method, and the heat radiating plate 62 is attached to the upper portion of the recess 30 by a known method. Further, a lid 60 is attached to a lower portion of the recess 30 by a known method.

【0041】厚膜抵抗部24は半導体チップ50と金線
52によって電気的に接続されている。場合によって
は、厚膜抵抗部24は第1の接続端子部12と金線52
によって電気的に接続されている。
The thick film resistor section 24 is electrically connected to the semiconductor chip 50 by a gold wire 52. In some cases, the thick-film resistance portion 24 is connected to the first connection terminal portion 12 and the gold wire 52.
Are electrically connected by

【0042】図1に示した本発明の多層セラミック基板
は、以下に説明する、本発明の第1の態様に係る多層セ
ラミック基板の作製方法で作製することができる。
The multilayer ceramic substrate of the present invention shown in FIG. 1 can be manufactured by the following method for manufacturing a multilayer ceramic substrate according to the first embodiment of the present invention.

【0043】デュポン社製の商品名「グリーンテープ
851TA」(厚さ114μm)を、低温焼成用のセラ
ミックグリーンシートとして用いた。このセラミックグ
リーンシートの組成の概略は以下のとおりである。 ホウケイ酸ガラス 55重量% アルミナ 30重量% シリカ 7重量% アクリル系樹脂 8重量%
A product name "Green Tape" manufactured by DuPont
“851TA” (114 μm thick) was used as a ceramic green sheet for low-temperature firing. The composition of the ceramic green sheet is as follows. Borosilicate glass 55% by weight Alumina 30% by weight Silica 7% by weight Acrylic resin 8% by weight

【0044】[工程−100]この低温焼成用のセラミ
ックグリーンシート40A,40Bに、外形打ち抜き加
工、及びパンチングによるビヤホールやスルーホール用
の穴を開ける穴開け加工を施す。
[Step-100] The ceramic green sheets 40A and 40B for low-temperature firing are subjected to an outer shape punching process and a punching process for forming holes for via holes and through holes by punching.

【0045】[工程−110]次いで、第1の基板部材
を作製するために、セラミックグリーンシート40A
に、半導体チップとの接続のための第1の接続端子部1
2、ランド部である第2の接続端子部14、及び第1の
接続端子部と第2の端子部とを電気的に接続する第1の
導体回路部16のそれぞれを、第1の金属ペーストを用
いて形成する。
[Step-110] Next, in order to produce a first substrate member, a ceramic green sheet 40A is formed.
A first connection terminal portion 1 for connection to a semiconductor chip.
2. Each of the second connection terminal portion 14 which is a land portion and the first conductor circuit portion 16 which electrically connects the first connection terminal portion and the second terminal portion are formed by a first metal paste. It is formed using.

【0046】[工程−110A]そのために、先ず、穴
の中に第1の金属ペーストを埋め込み、かかる第1の金
属ペーストを乾燥させて、第1の金属ペースト中に含ま
れていた溶剤を除去する。第1の金属ペーストとして、
例えば、以下に概要を示す固形成分を有するものを使用
することができる。 金パウダー 95重量% エチルセルロース系樹脂 5重量% こうして、穴内に第1の導体回路部16の一部が形成さ
れる。
[Step-110A] For this purpose, first, a first metal paste is embedded in a hole, and the first metal paste is dried to remove a solvent contained in the first metal paste. I do. As the first metal paste,
For example, those having the solid components outlined below can be used. Gold powder 95% by weight Ethyl cellulose resin 5% by weight In this way, a part of the first conductive circuit portion 16 is formed in the hole.

【0047】[工程−110B]次に、セラミックグリ
ーンシート40A上に、第1の接続端子部12、第2の
接続端子部14、及び第1の接続端子部と第2の接続端
子部とを電気的に接続する第1の導体回路部16の一部
を、例えばスクリーン印刷法にて第1の金属ペーストを
用いて形成する。第1の金属ペーストとして、例えば、
以下に概要を示す固形成分を有するものを使用すること
ができる。尚、穴を埋めるために用いた第1の金属ペー
ストと、本工程で用いる第1の金属ペーストの組成を若
干変更した。 金パウダー 80重量% 酸化物 2重量% エチルセルロース系樹脂 18重量% あるいは、第2の接続端子部14を、以下の固形成分を
有する第1の金属ペーストを用いて形成することができ
る。 銀パウダー 60重量% パラジウム 10重量% 酸化物及びガラス 10重量% フェノール系樹脂 20重量% 尚、[工程−110A]及び[工程−110B]にて使
用した第1の金属ペーストの固形成分は例示であり、適
宜、成分を変更することができる。
[Step-110B] Next, the first connection terminal portion 12, the second connection terminal portion 14, and the first connection terminal portion and the second connection terminal portion are formed on the ceramic green sheet 40A. A part of the first conductive circuit portion 16 to be electrically connected is formed by using, for example, a first metal paste by a screen printing method. As the first metal paste, for example,
Those having the following solid components can be used. The composition of the first metal paste used for filling the holes and the composition of the first metal paste used in this step were slightly changed. Gold powder 80% by weight Oxide 2% by weight Ethyl cellulose resin 18% by weight Alternatively, the second connection terminal portion 14 can be formed using a first metal paste having the following solid components. Silver powder 60% by weight Palladium 10% by weight Oxide and glass 10% by weight Phenolic resin 20% by weight The solid components of the first metal paste used in [Step-110A] and [Step-110B] are examples. Yes, the components can be changed as appropriate.

【0048】[工程−120]第2の基板部材を作製す
るために、低温焼成用のセラミックグリーンシート40
Bに、第2の導体回路部22を第2の金属ペーストを用
いて形成する。
[Step-120] In order to manufacture the second substrate member, the ceramic green sheet 40 for low-temperature firing is used.
B, the second conductive circuit portion 22 is formed using a second metal paste.

【0049】[工程−120A]そのために、先ず、セ
ラミックグリーンシート40Bに設けられた穴の中に第
2の金属ペーストを埋め込み、かかる第2の金属ペース
トを乾燥させて、第2の金属ペースト中に含まれていた
溶剤を除去する。第2の金属ペーストとして、例えば、
[工程−110A]で用いた第1の金属ペーストを用い
ることができる。こうして、穴内に第2の導体回路部2
2の一部が形成される。
[Step-120A] For this purpose, first, a second metal paste is buried in a hole provided in the ceramic green sheet 40B, and the second metal paste is dried. The solvent contained in is removed. As the second metal paste, for example,
The first metal paste used in [Step-110A] can be used. Thus, the second conductive circuit portion 2 is provided in the hole.
2 is formed.

【0050】[工程−120B]次に、セラミックグリ
ーンシート40B上に、後の工程で形成する厚膜抵抗部
と第1の導体回路部16とを電気的に接続するために、
第2の導体回路部22の一部を、例えばスクリーン印刷
法にて第2の金属ペーストを用いて形成する。第2の金
属ペーストとして、例えば、[工程−110B]で用い
た第1の金属ペーストを用いることができる。尚、この
工程では、セラミックグリーンシートの厚膜抵抗部を形
成しない一方の面上に、第2の導体回路部22を形成す
る。
[Step-120B] Next, on the ceramic green sheet 40B, in order to electrically connect the thick film resistance portion formed in a later step and the first conductor circuit portion 16,
A part of the second conductive circuit portion 22 is formed by using, for example, a second metal paste by a screen printing method. As the second metal paste, for example, the first metal paste used in [Step-110B] can be used. In this step, the second conductive circuit portion 22 is formed on one surface of the ceramic green sheet on which the thick film resistor portion is not formed.

【0051】第2の基板部材は、1枚のセラミックグリ
ーンシートから構成されていても、複数のセラミックグ
リーンシートから構成されていてもよい。複数のセラミ
ックグリーンシートから構成される場合、最外層に相当
するセラミックグリーンシートのそれぞれに、第2の導
体回路部を形成し、中間層に相当するセラミックグリー
ンシートにスルーホールから成る第2の導体回路部を形
成すればよい。あるいは又、中間層に相当するセラミッ
クグリーンシートに信号線等を形成してもよい。
The second substrate member may be constituted by one ceramic green sheet or a plurality of ceramic green sheets. In the case of a plurality of ceramic green sheets, a second conductor circuit portion is formed on each of the ceramic green sheets corresponding to the outermost layer, and a second conductor including a through hole is formed in the ceramic green sheet corresponding to the intermediate layer. What is necessary is just to form a circuit part. Alternatively, a signal line or the like may be formed on a ceramic green sheet corresponding to the intermediate layer.

【0052】こうして、図3の(A)及び(B)に示す
ように、種々のセラミックグリーンシートを形成する。
尚、[工程−110A]及び[工程−110B]の順
序、[工程−120A]及び[工程−120B]の順序
は、適宜変更することができる。
Thus, as shown in FIGS. 3A and 3B, various ceramic green sheets are formed.
The order of [Step-110A] and [Step-110B], and the order of [Step-120A] and [Step-120B] can be changed as appropriate.

【0053】[工程−130]次に、第1の基板部材を
作製するために、熱プレス装置を用いて、[工程−11
0A]及び[工程−110B]にて作製した複数のセラ
ミックグリーンシートを積層して熱プレスし、互いに接
着一体化する。尚、第2の基板部材を複数のセラミック
グリーンシートの積層によって作製する場合には、熱プ
レス装置を用いて、[工程−120A]及び[工程−1
20B]にて作製した複数のセラミックグリーンシート
を積層して熱プレスし、互いに接着一体化する。
[Step-130] Next, in order to fabricate the first substrate member, [Step-11]
0A] and a plurality of ceramic green sheets produced in [Step-110B] are laminated, hot-pressed, and bonded and integrated with each other. When the second substrate member is manufactured by laminating a plurality of ceramic green sheets, [Step-120A] and [Step-1] are performed by using a hot press.
20B], and a plurality of ceramic green sheets are laminated and hot-pressed to be bonded and integrated with each other.

【0054】その後、通常の方法で、積層されたセラミ
ックグリーンシート及び第1の金属ペーストを低温同時
焼成して、第1の基板部材10を作製する(図4の
(A)参照)。併せて、[工程−120A]及び[工程
−120B]にて作製したセラミックグリーンシート及
び第2の金属ペーストを低温同時焼成して、第2の基板
部材の前駆材20Aを作製する(図4の(B)参照)。
これらの第1の基板部材及び第2の基板部材の前駆材2
0Aは同じ焼成工程にて低温同時焼成で作製することが
できる。尚、焼成温度は、用いる材料に依存するが、通
常、800〜1000゜Cである。焼成工程における雰
囲気、焼成時間等の焼成条件は、使用する材料に依存し
て、最適化すればよい。こうして、図4の(A)及び
(B)に示すように、第1の基板部材10及び第2の基
板部材の前駆材20Aを作製することができる。尚、そ
の後、[工程−120B]と同様の方法で、第2の基板
部材の前駆材20Aの他方の面上に第2の金属ペースト
をスクリーン印刷した後、かかる第2の金属ペーストを
焼成して、第2の基板部材の前駆材20Aの他方の面上
に第2の導体回路部22の一部を形成することが望まし
い。
Thereafter, the laminated ceramic green sheets and the first metal paste are simultaneously fired at a low temperature by a usual method to produce a first substrate member 10 (see FIG. 4A). At the same time, the ceramic green sheet and the second metal paste prepared in [Step-120A] and [Step-120B] are simultaneously fired at a low temperature to prepare a precursor 20A for the second substrate member (FIG. 4). (B)).
Precursor 2 for these first and second substrate members
OA can be produced by low-temperature simultaneous firing in the same firing step. Although the firing temperature depends on the material used, it is usually 800 to 1000 ° C. The firing conditions such as the atmosphere and firing time in the firing step may be optimized depending on the material used. Thus, as shown in FIGS. 4A and 4B, a precursor 20A for the first substrate member 10 and the second substrate member can be manufactured. After that, in the same manner as in [Step-120B], a second metal paste is screen-printed on the other surface of the precursor 20A of the second substrate member, and then the second metal paste is fired. Thus, it is desirable to form a part of the second conductive circuit portion 22 on the other surface of the precursor 20A of the second substrate member.

【0055】[工程−140]その後、第2の基板部材
の前駆材20Aの他方の面上に、厚膜抵抗部24を抵抗
ペーストを用いて形成する。抵抗ペーストとして、例え
ば、以下に概要を示す固形成分を有する材料を用いるこ
とができる。 酸化ルテニウム 45重量% 銀バインダー 8重量% パラジウム 5重量% ガラス 20重量% エチルセルロース系樹脂 22重量% あるいは、 酸化ルテニウム 40重量% パイロクロア 5重量% ガラス 30重量% エチルセルロース系樹脂 25重量% 厚膜抵抗部の形成は、上記の抵抗ペーストを用いて、例
えばスクリーン印刷法にて形成することができる。尚、
抵抗ペーストの固形成分は例示であり、適宜、成分を変
更することができる。尚、厚膜抵抗部24は、[工程−
120B]で形成された第2の導体回路部22の一部と
接するように形成する。その後、通常の方法で、第2の
基板部材の前駆材20A上に形成された抵抗ペーストを
焼成して第2の基板部材20を作製する(図4の(C)
参照)。尚、焼成温度は、用いる材料に依存するが、通
常、800〜1000゜Cである。焼成工程における雰
囲気、焼成時間等の焼成条件は、使用する材料に依存し
て、最適化すればよい。
[Step-140] Thereafter, the thick film resistor portion 24 is formed on the other surface of the precursor 20A of the second substrate member by using a resistor paste. As the resistance paste, for example, a material having a solid component outlined below can be used. Ruthenium oxide 45% by weight Silver binder 8% by weight Palladium 5% by weight Glass 20% by weight Ethyl cellulose resin 22% by weight Or ruthenium oxide 40% by weight Pyrochlore 5% by weight Glass 30% by weight Ethyl cellulose type resin 25% by weight The formation can be performed, for example, by a screen printing method using the above-mentioned resistance paste. still,
The solid component of the resistance paste is an example, and the component can be appropriately changed. Incidentally, the thick film resistance portion 24 is formed by the following steps:
120B] so as to be in contact with a part of the second conductive circuit portion 22 formed in step S120B]. Then, the resistance paste formed on the precursor 20A of the second substrate member is fired by a usual method to produce the second substrate member 20 (FIG. 4C).
reference). Although the firing temperature depends on the material used, it is usually 800 to 1000 ° C. The firing conditions such as the atmosphere and firing time in the firing step may be optimized depending on the material used.

【0056】[工程−150]次いで、第2の基板部材
20を第1の基板部材10の表面に取り付け、且つ、第
1の基板部材の表面に形成された第1の導体回路部16
に第2の導体回路部22を電気的及び機械的に接続す
る。この接続は、ハンダ、ろう付け若しくは銀ペースト
等の導電材料を用いることによって行うことができる。
尚、必要に応じて、厚膜抵抗部24をトリミングして、
抵抗値を所望の値とする。
[Step-150] Next, the second substrate member 20 is attached to the surface of the first substrate member 10, and the first conductive circuit portion 16 formed on the surface of the first substrate member is mounted.
To the second conductor circuit section 22 electrically and mechanically. This connection can be made by using a conductive material such as solder, brazing, or silver paste.
In addition, if necessary, the thick-film resistance part 24 is trimmed,
The resistance value is set to a desired value.

【0057】こうして、図1に模式的に示した多層セラ
ミック基板1を作製することができる。
Thus, the multilayer ceramic substrate 1 schematically shown in FIG. 1 can be manufactured.

【0058】(実施例2)実施例2は、フリップチップ
形式の半導体チップの実装に適したPGAパッケージ構
造を有する本発明の多層セラミック基板、及びかかる多
層セラミック基板を用いた半導体パッケージに関する。
実施例2の多層セラミック基板は、本発明の第2の態様
に係る多層セラミック基板の作製方法によって作製され
る。
Example 2 Example 2 relates to a multilayer ceramic substrate of the present invention having a PGA package structure suitable for mounting a flip-chip type semiconductor chip, and a semiconductor package using such a multilayer ceramic substrate.
The multilayer ceramic substrate of Example 2 is manufactured by the method for manufacturing a multilayer ceramic substrate according to the second aspect of the present invention.

【0059】図5に模式的な断面図を示す実施例2の多
層セラミック基板1Aは、第1の接続端子部12A及び
第2の接続端子部14Aの構造が実施例1と相違してい
る。実施例2の多層セラミック基板1Aは、複数の積層
された低温焼成セラミックシート18から成る第1の基
板部材10と、第1の基板部材の表面に取り付けられ且
つ低温焼成セラミックシートから成る第2の基板部材2
0から構成されている。第2の基板部材20の形状は、
「ロ」の字形である。多層セラミック基板1Aは、第1
の接続端子部12A、第2の接続端子部14A、第1の
導体回路部16、厚膜抵抗部24、第2の導体回路部2
2を、更に備えている。
The multilayer ceramic substrate 1A of the second embodiment, whose schematic cross-sectional view is shown in FIG. 5, is different from the first embodiment in the structure of the first connection terminal 12A and the second connection terminal 14A. The multilayer ceramic substrate 1A according to the second embodiment includes a first substrate member 10 formed of a plurality of laminated low-temperature fired ceramic sheets 18 and a second substrate formed of a low-temperature fired ceramic sheet attached to the surface of the first substrate member. Substrate member 2
0. The shape of the second substrate member 20 is
It has the shape of "b". The multilayer ceramic substrate 1A includes a first
Connection terminal portion 12A, second connection terminal portion 14A, first conductor circuit portion 16, thick film resistor portion 24, second conductor circuit portion 2
2 is further provided.

【0060】多層セラミック基板1には、半導体チップ
を収納するための凹部30が形成されている。第2の基
板部材20は、第1の基板部材10の凹部30に取り付
けられている。第2の基板部材20は、第1の接続端子
部12Aの近傍に配置されることが望ましい。
The multilayer ceramic substrate 1 has a recess 30 for accommodating a semiconductor chip. The second board member 20 is attached to the recess 30 of the first board member 10. It is desirable that the second substrate member 20 be disposed near the first connection terminal portion 12A.

【0061】第1の接続端子部12Aは、第1の基板部
材10の表面に形成されており、電気・電子部品との接
続のために設けられている。実施例2においては、電気
・電子部品は半導体チップである。また、第1の接続端
子部12Aは、フィリップチップボンディング用のバン
プを有する接続端子部である。
The first connection terminal portion 12A is formed on the surface of the first substrate member 10 and is provided for connection with an electric / electronic component. In the second embodiment, the electric / electronic component is a semiconductor chip. Further, the first connection terminal portion 12A is a connection terminal portion having a bump for flip chip bonding.

【0062】第2の接続端子部14Aも、第1の基板部
材10の表面に形成されており、外部回路(例えば、プ
リント配線板に形成された回路)との接続のために設け
られている。実施例2においては、第2の接続端子部1
4Aは、ピングリッドアレイである。第2の接続端子部
14Aは、多層セラミック基板の底部表面に、縦方向及
び横方向に例えば2.54mmピッチで、多数配列され
たピンである。
The second connection terminal portion 14A is also formed on the surface of the first substrate member 10 and is provided for connection to an external circuit (for example, a circuit formed on a printed wiring board). . In the second embodiment, the second connection terminal 1
4A is a pin grid array. The second connection terminal portion 14A is a large number of pins arranged on the bottom surface of the multilayer ceramic substrate in the vertical and horizontal directions at a pitch of, for example, 2.54 mm.

【0063】第1の導体回路部16は、第1の基板部材
10の内部及び表面に形成されており、第1の接続端子
部12Aと第2の接続端子部14Aとを電気的に接続し
ている。第1の導体回路部16、厚膜抵抗部24、第2
の基板部材20、第2の導体回路部22、厚膜抵抗部2
4に関しては、実施例1と同様であり、これらの詳細な
説明は省略する。
The first conductor circuit section 16 is formed inside and on the surface of the first substrate member 10 and electrically connects the first connection terminal section 12A and the second connection terminal section 14A. ing. The first conductive circuit portion 16, the thick film resistor portion 24, the second
Substrate member 20, second conductive circuit portion 22, thick film resistor portion 2
4 is the same as in the first embodiment, and a detailed description thereof will be omitted.

【0064】多層セラミック基板1は、ピンから構成さ
れた第2の接続端子部14Aを介してプリント配線板
(図示せず)に形成された回路に接続される。具体的に
は、プリント配線板に形成された回路にピンをハンダ付
けすることによって多層セラミック基板を電気的及び機
械的に接続してもよいし、プリント配線板に形成された
回路に電気的及び機械的に接続されたソケット(図示せ
ず)にピンを挿入して、多層セラミック基板を電気的及
び機械的に接続してもよい。
The multilayer ceramic substrate 1 is connected to a circuit formed on a printed wiring board (not shown) through a second connection terminal 14A composed of pins. Specifically, the multilayer ceramic substrate may be electrically and mechanically connected to the circuit formed on the printed wiring board by soldering pins to the circuit formed on the printed wiring board, or electrically and mechanically connected to the circuit formed on the printed wiring board. Pins may be inserted into mechanically connected sockets (not shown) to electrically and mechanically connect the multilayer ceramic substrate.

【0065】実施例2の半導体パッケージの模式的な断
面図を図6に示す。この半導体パッケージにおいては、
半導体チップ50は、第1の基板部材10に形成された
凹部30に収納されており、半導体チップ50に設けら
れた接続端子部と第1の接続端子部12Aとはハンダに
よって電気的及び機械的に接続されている。また、放熱
板を兼ねたリッド60が凹部30の上部に公知の方法で
取り付けられている。
FIG. 6 is a schematic sectional view of the semiconductor package of the second embodiment. In this semiconductor package,
The semiconductor chip 50 is housed in the concave portion 30 formed in the first substrate member 10, and the connection terminal portion provided on the semiconductor chip 50 and the first connection terminal portion 12A are electrically and mechanically soldered. It is connected to the. Further, a lid 60 also serving as a heat radiating plate is mounted on the upper portion of the concave portion 30 by a known method.

【0066】厚膜抵抗部24は半導体チップ50と、第
1の端子接続部12A、第1の導体回路部16、第2の
導体回路部22を介して接続されている。場合によって
は、厚膜抵抗部24は、第1の導体回路部16と金線5
2によって電気的に接続されていてもよい。
The thick film resistor section 24 is connected to the semiconductor chip 50 via the first terminal connection section 12A, the first conductor circuit section 16, and the second conductor circuit section 22. In some cases, the thick-film resistance portion 24 is connected to the first conductor circuit portion 16 and the gold wire 5.
2 may be electrically connected.

【0067】図5に示した本発明の多層セラミック基板
は、以下に説明する、本発明の第2の態様に係る多層セ
ラミック基板の作製方法で作製することができる。
The multilayer ceramic substrate of the present invention shown in FIG. 5 can be manufactured by the method for manufacturing a multilayer ceramic substrate according to the second embodiment of the present invention described below.

【0068】[工程−200]実施例1と同様に、デュ
ポン社製の商品名「グリーンテープ 851TA」(厚
さ114μm)を、低温焼成用のセラミックグリーンシ
ートとして用いた。この低温焼成用のセラミックグリー
ンシート40A,40Bに、外形打ち抜き加工、及びパ
ンチングによるビヤホールやスルーホール用の穴を開け
る穴開け加工を施す。
[Step-200] In the same manner as in Example 1, a trade name “Green Tape 851TA” (having a thickness of 114 μm) manufactured by DuPont was used as a ceramic green sheet for low-temperature firing. The ceramic green sheets 40A and 40B for low-temperature firing are subjected to an outer shape punching process and a punching process for forming holes for via holes and through holes by punching.

【0069】[工程−210]次いで、第1の基板部材
を作製するために、セラミックグリーンシート40A
に、半導体チップとの接続のための第1の接続端子部1
2A及び第1の接続端子部と、外部回路との接続のため
の第2の接続端子部を形成すべき領域とを電気的に接続
する第1の導体回路部16のそれぞれを、第1の金属ペ
ーストを用いて形成する。
[Step-210] Next, in order to manufacture the first substrate member, the ceramic green sheet 40A is formed.
A first connection terminal portion 1 for connection to a semiconductor chip.
Each of the first conductive circuit portions 16 for electrically connecting the 2A and the first connection terminal portion to a region where a second connection terminal portion for connection to an external circuit is to be formed, It is formed using a metal paste.

【0070】[工程−210A]そのために、先ず、穴
の中に第1の金属ペーストを埋め込み、かかる第1の金
属ペーストを乾燥させて、第1の金属ペースト中に含ま
れていた溶剤を除去する。第1の金属ペーストの固形成
分を、例えば、実施例1の[工程−110A]で用いた
金属ペーストと同様とすることができるが、これに限定
されるものではない。こうして、穴内に導体回路部16
の一部が形成される。
[Step-210A] For this purpose, first, a first metal paste is buried in a hole, and the first metal paste is dried to remove a solvent contained in the first metal paste. I do. The solid component of the first metal paste can be, for example, the same as the metal paste used in [Step-110A] of Example 1, but is not limited thereto. Thus, the conductor circuit portion 16 is provided in the hole.
Is formed.

【0071】[工程−210B]次に、セラミックグリ
ーンシート40A上に、第1の接続端子部12Aと、第
2の接続端子部を形成すべき領域とを電気的に接続する
第1の導体回路部16の一部を、例えばスクリーン印刷
法にて第1の金属ペーストを用いて形成する。第1の金
属ペーストの固形成分を、例えば、実施例1の[工程−
110B]で用いた金属ペーストと同様とすることがで
きるが、これに限定されるものではない。尚、[工程−
210A]及び[工程−210B]の順序は適宜変更す
ることができる。
[Step-210B] Next, on the ceramic green sheet 40A, a first conductor circuit for electrically connecting the first connection terminal portion 12A and the region where the second connection terminal portion is to be formed. A part of the portion 16 is formed using the first metal paste by, for example, a screen printing method. The solid component of the first metal paste was prepared, for example, by using the [Step-
110B], but is not limited thereto. In addition, [Step-
The order of [210A] and [Step-210B] can be changed as appropriate.

【0072】[工程−220C]実施例2においては、
第2の接続端子部14Aはピンから成る。それ故、第2
の接続端子部を形成すべき領域に該当するセラミックグ
リーンシートの表面の部分に、ピンをろう付けするため
のろう付け部から成る第1の導体回路部16を、例えば
スクリーン印刷法にてニッケルを主成分とした第1の金
属ペーストを用いて形成する。
[Step-220C] In the second embodiment,
The second connection terminal portion 14A is composed of a pin. Therefore, the second
A first conductive circuit portion 16 composed of a brazing portion for brazing a pin is formed on a surface portion of a ceramic green sheet corresponding to a region where a connection terminal portion is to be formed, for example, by nickel by screen printing. It is formed using a first metal paste as a main component.

【0073】[工程−220]第2の基板部材を作製す
るために、低温焼成用のセラミックグリーンシートに、
第2の導体回路部22を第2の金属ペーストを用いて形
成する。この工程は、実施例1の[工程−120]と同
様とすることができ、詳細な説明は省略する。
[Step-220] To produce a second substrate member, ceramic green sheets for low-temperature firing are
The second conductive circuit section 22 is formed using a second metal paste. This step can be the same as [Step-120] in Example 1, and the detailed description is omitted.

【0074】[工程−230]次に、実施例1の[工程
−130]と同様の方法で、複数のセラミックグリーン
シートを積層して熱プレスし、互いに接着一体化した
後、通常の方法で、セラミックグリーンシート及び第1
の金属ペーストを低温同時焼成して、第1の基板部材1
0を作製する。併せて、場合によっては複数のセラミッ
クグリーンシートを積層して熱プレスし、セラミックグ
リーンシート及び第2の金属ペーストを低温同時焼成し
て、第2の基板部材の前駆材20Aを作製する。その
後、第2の基板部材の前駆材20Aの他方の面上に第2
の導体回路部22の一部を形成することが望ましい。更
に、この第2の基板部材の前駆材20Aの他方の表面
に、実施例1の[工程−140]と同様の方法で厚膜抵
抗部24を形成し、第2の基板部材20を作製する。
[Step-230] Next, in the same manner as in [Step-130] of Example 1, a plurality of ceramic green sheets were laminated and hot-pressed, bonded and integrated with each other, and then processed in a usual manner. , Ceramic green sheet and first
Is fired simultaneously at a low temperature to form a first substrate member 1
0 is produced. At the same time, in some cases, a plurality of ceramic green sheets are laminated and hot-pressed, and the ceramic green sheets and the second metal paste are simultaneously fired at a low temperature to produce a precursor 20A for the second substrate member. Thereafter, the second substrate member 20A has a second surface on the other surface thereof.
It is desirable to form a part of the conductor circuit portion 22 of FIG. Further, the thick film resistor portion 24 is formed on the other surface of the precursor 20A of the second substrate member by the same method as in [Step-140] of the first embodiment, and the second substrate member 20 is manufactured. .

【0075】[工程−240]次いで、第2の基板部材
20を第1の基板部材10の表面に取り付け、且つ、第
1の基板部材の表面に形成された第1の導体回路部16
に第2の導体回路部22を電気的及び機械的に接続す
る。この接続は、ハンダ、ろう付け若しくは銀ペースト
等の導電材料を用いることによって行うことができる。
[Step-240] Next, the second substrate member 20 is mounted on the surface of the first substrate member 10, and the first conductive circuit portion 16 formed on the surface of the first substrate member is formed.
To the second conductor circuit section 22 electrically and mechanically. This connection can be made by using a conductive material such as solder, brazing, or silver paste.

【0076】[工程−250]第1の基板部材表面の、
第2の接続端子部を形成すべき領域に外部回路との接続
のためのピンから成る第2の接続端子部14Aを形成す
る。具体的には、ろう付け部から成る第1の導体回路部
の一部16に、ピンをろう付けする。尚、[工程−24
0]と[工程−250]の順序は逆であってもよい。
[Step-250] On the surface of the first substrate member,
A second connection terminal portion 14A including pins for connection to an external circuit is formed in a region where the second connection terminal portion is to be formed. More specifically, a pin is brazed to a part 16 of the first conductive circuit portion composed of a brazing portion. In addition, [Step-24]
0] and [Step-250] may be reversed.

【0077】こうして、図5に模式的に示した多層セラ
ミック基板を作製することができる。
Thus, the multilayer ceramic substrate schematically shown in FIG. 5 can be manufactured.

【0078】(実施例3)図7に模式的な断面図を示す
実施例3の半導体パッケージは、実施例2にて説明した
半導体パッケージの変形である。実施例2の半導体パッ
ケージと相違する点は、第2の接続端子部が実施例1と
同様にLGA構造を有している点、及び、放熱板を兼ね
たリッド60と凹部30と半導体チップ50との間に形
成された空間32が熱伝導性材料34で充填されている
点にある。熱伝導性材料34で空間32を充填すること
によって、半導体チップ50で発生した熱が効果的にリ
ッド60に伝わり、外部に放熱される。
(Embodiment 3) The semiconductor package of Embodiment 3 whose schematic sectional view is shown in FIG. 7 is a modification of the semiconductor package described in Embodiment 2. The difference from the semiconductor package of the second embodiment is that the second connection terminal portion has the LGA structure as in the first embodiment, and the lid 60, the concave portion 30, and the semiconductor chip 50 also function as a heat sink. And the space 32 formed between them is filled with the heat conductive material 34. By filling the space 32 with the heat conductive material 34, the heat generated in the semiconductor chip 50 is effectively transmitted to the lid 60 and is radiated to the outside.

【0079】熱伝導性材料34は、例えば、シリコンオ
イル及びZnO等の金属酸化物やアルミナ粉あるいは窒
化アルミニウム粉から成るフィラーから構成された組成
物、あるいは銅、アルミニウム等の金属粉を分散させた
樹脂組成物等から成る。
As the heat conductive material 34, for example, a composition composed of a metal oxide such as silicon oil and ZnO, a filler composed of alumina powder or aluminum nitride powder, or a metal powder such as copper or aluminum is dispersed. It consists of a resin composition and the like.

【0080】半導体チップ50はフリップチップ形式で
あることが望ましく、第1の接続端子部12Aは、フリ
ップチップボンディング用のバンプを有することが望ま
しい。実施例3における多層セラミック基板は、基本的
には、実施例1及び実施例2で説明した作製方法の組み
合わせにて作製することができ、作製方法の詳細な説明
は省略する。尚、リッド60と接触する部分の多層セラ
ミック基板の表面には、例えば、固形成分が、 銀パウダー 58重量% パラジウム 7重量% エチルセルロース系樹脂 35重量% から成る金属ペースト層を形成しておくことが好まし
い。
The semiconductor chip 50 is desirably of a flip chip type, and the first connection terminal portion 12A desirably has a flip chip bonding bump. The multilayer ceramic substrate in the third embodiment can be basically manufactured by a combination of the manufacturing methods described in the first and second embodiments, and a detailed description of the manufacturing method is omitted. It is to be noted that, on the surface of the multilayer ceramic substrate in contact with the lid 60, for example, a metal paste layer having a solid component of 58% by weight of silver powder, 7% by weight of palladium, and 35% by weight of ethylcellulose resin may be formed. preferable.

【0081】第1の基板部材の第1の接続端子部12A
に半導体チップ50を電気的及び機械的に接続した後、
リッド60と凹部30と半導体チップ50との間に形成
された空間32を熱伝導性材料34で充填する。その
後、リッド60を凹部30の上部に置き、全体を加熱し
て金属ペースト層を溶融させて、リッド60を凹部30
の上部に固定する。こうして、半導体パッケージを完成
させる。
The first connection terminal 12A of the first substrate member
After electrically and mechanically connecting the semiconductor chip 50 to
The space 32 formed between the lid 60, the recess 30 and the semiconductor chip 50 is filled with a heat conductive material 34. Thereafter, the lid 60 is placed on the upper portion of the concave portion 30 and the whole is heated to melt the metal paste layer.
To the top. Thus, a semiconductor package is completed.

【0082】以上、本発明を実施例に基づき説明した
が、本発明はこれらの実施例に限定されるものではな
い。実施例1では(LGAパッケージ構造の多層セラミ
ック基板+ワイヤボンディング形成の半導体チップ)、
実施例2では(PGAパッケージ構造の多層セラミック
基板+フリップチップ形成の半導体チップ)、実施例3
では(LGAパッケージ構造の多層セラミック基板+フ
リップチップ形成の半導体チップ)のそれぞれの半導体
パッケージについて説明したが、(PGAパッケージ構
造の多層セラミック基板+ワイヤボンディング形成の半
導体チップ)、あるいは(QFP+各種形式の半導体チ
ップ)等の各種半導体パッケージも、本発明の半導体パ
ッケージに包含される。
Although the present invention has been described based on the embodiments, the present invention is not limited to these embodiments. In the first embodiment (multilayer ceramic substrate of LGA package structure + semiconductor chip of wire bonding formation)
In the second embodiment (multilayer ceramic substrate having a PGA package structure + flip chip-formed semiconductor chip), the third embodiment
In the above, the semiconductor package of (multilayer ceramic substrate of LGA package structure + semiconductor chip of flip chip formation) has been described. However, (multilayer ceramic substrate of PGA package structure + semiconductor chip of wire bonding formation) or (QFP + various types of semiconductor chips) Various semiconductor packages such as semiconductor chips) are also included in the semiconductor package of the present invention.

【0083】実施例においては、専ら半導体チップを収
納するための多層セラミック基板及び半導体パッケージ
について説明した。しかしながら、例えば半導体チップ
を収納する凹部が形成されていないことを除き、基本的
には実施例1、実施例2又は実施例3と同様の構造を有
する、ハイブリッドIC用、多層マルチチップモジュー
ル用等の各種多層セラミック配線基板も、本発明の多層
セラミック基板に包含される。これらの多層セラミック
配線基板も、実施例1又は実施例2で説明した本発明の
多層セラミック基板の作製方法により作製することがで
きる。
In the embodiments, the multilayer ceramic substrate and the semiconductor package for exclusively accommodating the semiconductor chip have been described. However, for example, for a hybrid IC, for a multi-layer multi-chip module, etc., the structure is basically the same as that of the first, second, or third embodiment except that a recess for accommodating a semiconductor chip is not formed. Are also included in the multilayer ceramic substrate of the present invention. These multilayer ceramic wiring boards can also be manufactured by the method for manufacturing a multilayer ceramic board of the present invention described in the first or second embodiment.

【0084】多層セラミック基板や半導体パッケージの
構造は例示であり、適宜、設計、変更することができ
る。また、使用した各種材料も例示であり、多層セラミ
ック基板や半導体パッケージに要求される特性等に依存
して、適宜、変更することができる。金属ペーストとし
て、各種の金属ペースト、例えば銅ペーストを用いるこ
ともできる。
The structures of the multilayer ceramic substrate and the semiconductor package are merely examples, and can be appropriately designed and changed. The various materials used are also examples, and can be appropriately changed depending on the characteristics required for the multilayer ceramic substrate and the semiconductor package. Various metal pastes, for example, a copper paste, may be used as the metal paste.

【0085】第2の基板部材を、低温焼成用のセラミッ
クグリーンシートに、第2の導体回路部を第2の金属ペ
ーストを用いて形成した後セラミックグリーンシートと
第2の金属ペーストの低温同時焼成を行い、更に、低温
同時焼成後のセラミックシート上に厚膜抵抗部を抵抗ペ
ーストを用いて形成した後抵抗ペーストを焼成して作製
する工程を説明した。しかしながら、使用すべき抵抗ペ
ーストの材料構成によっては、低温焼成用のセラミック
グリーンシートに、第2の導体回路部を第2の金属ペー
ストを用いて形成し、且つ厚膜抵抗部を抵抗ペーストを
用いて形成した後、セラミックグリーンシート、第2の
金属ペースト及び抵抗ペーストを低温同時焼成すること
により、第2の基板部材を作製することも可能である。
これによって、第1及び第2の基板部材を同じ低温同時
焼成工程で作製することが可能になり、第1及び第2の
基板部材の作製工程(特に、焼成工程)を減ずることが
できる。
A second substrate member is formed on a ceramic green sheet for low-temperature firing, and a second conductive circuit portion is formed using a second metal paste. Then, the ceramic green sheet and the second metal paste are simultaneously fired at a low temperature. Further, the process of forming a thick-film resistance portion using a resistance paste on the ceramic sheet after the low-temperature co-firing, and then firing the resistance paste to prepare the same was described. However, depending on the material composition of the resistor paste to be used, the second conductor circuit portion is formed using the second metal paste and the thick film resistor portion is formed using the resistor paste on the ceramic green sheet for low-temperature firing. After the formation, the ceramic green sheet, the second metal paste, and the resistance paste are simultaneously fired at a low temperature, whereby the second substrate member can be manufactured.
Thereby, the first and second substrate members can be manufactured in the same low-temperature simultaneous firing step, and the manufacturing steps (especially, the firing step) of the first and second substrate members can be reduced.

【0086】[0086]

【発明の効果】本発明においては、第1の基板部材と第
2の基板部材を別個に作製するので、第2の基板部材を
第1の基板部材の最適な位置に取り付けることができ、
回路設計の自由度が高い。しかも、例えば第1の接続端
子部の近傍に第2の基板部材を取り付ければ、電気・電
子部品から厚膜抵抗部までの信号伝送路長を最短とする
ことができ、高速信号伝送時、信号波形に劣化が生じる
という問題を回避することができる。
According to the present invention, since the first substrate member and the second substrate member are separately manufactured, the second substrate member can be mounted at an optimum position on the first substrate member.
High degree of freedom in circuit design. Moreover, for example, if the second substrate member is attached near the first connection terminal portion, the signal transmission path length from the electric / electronic component to the thick-film resistance portion can be minimized. The problem that the waveform is deteriorated can be avoided.

【0087】例えば、信号線の途中に終端抵抗を有する
半導体パッケージを設計した場合、厚膜抵抗部から成る
終端抵抗を半導体パッケージに内蔵させることができ
る。それ故、他層のレイアウトに制限が加わらず、信号
線やビヤホール等の設計が非常に容易になる。また、信
号線から厚膜抵抗部に延びる配線部の長さ、及び厚膜抵
抗部からグランド部又は電源配線部等の第1の導体回路
部、第2の導体回路部までの長さを最短にすることがで
きる。
For example, when a semiconductor package having a terminating resistor in the middle of a signal line is designed, a terminating resistor comprising a thick film resistor can be built in the semiconductor package. Therefore, the layout of the other layers is not restricted, and the design of the signal lines, via holes, and the like becomes very easy. Further, the length of the wiring portion extending from the signal line to the thick film resistance portion, and the length from the thick film resistance portion to the first conductor circuit portion and the second conductor circuit portion such as the ground portion or the power supply wiring portion are minimized. Can be

【0088】また、低温焼成セラミックシートの比誘電
率εは4.5〜8程度であり、アルミナを主成分とする
通常の高温焼成セラミックシートの比誘電率εより低
く、信号の伝播遅延等が起こり難い。しかも、低温焼成
セラミックシートは100層程度の積層が可能であり、
多層セラミック基板あるいは半導体パッケージの設計自
由度を高めることができる。
The relative permittivity ε of the low-temperature fired ceramic sheet is about 4.5 to 8, which is lower than that of a normal high-temperature fired ceramic sheet containing alumina as a main component. Unlikely to happen. Moreover, about 100 low-temperature fired ceramic sheets can be laminated,
The degree of freedom in designing a multilayer ceramic substrate or a semiconductor package can be increased.

【0089】更には、第1の基板部材と第2の基板部材
を同系統の材料を用いて作製した場合、第1及び第2の
基板部材の熱膨張係数を同一あるいは概ね同一とするこ
とができ、第1の基板部材と第2の基板部材の接続の信
頼性を高めることが可能になる。
Further, when the first substrate member and the second substrate member are manufactured using the same material, the first and second substrate members may have the same or substantially the same thermal expansion coefficient. As a result, the reliability of the connection between the first substrate member and the second substrate member can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例1の多層セラミック基板の模式的な断面
図である。
FIG. 1 is a schematic sectional view of a multilayer ceramic substrate according to a first embodiment.

【図2】実施例1の半導体パッケージの模式的な断面図
である。
FIG. 2 is a schematic cross-sectional view of the semiconductor package according to the first embodiment.

【図3】実施例1の多層セラミック基板の作製方法を説
明するための各低温焼成用のセラミックグリーンシート
を積層する前の模式的な断面図である。
FIG. 3 is a schematic cross-sectional view before laminating ceramic green sheets for low-temperature firing for explaining a method of manufacturing the multilayer ceramic substrate of Example 1.

【図4】実施例1の多層セラミック基板の作製方法を説
明するための各低温焼成用のセラミックグリーンシート
を積層した後の模式的な断面図である。
FIG. 4 is a schematic cross-sectional view after stacking ceramic green sheets for low-temperature firing for explaining a method of manufacturing the multilayer ceramic substrate of Example 1.

【図5】実施例2の多層セラミック基板の模式的な断面
図である。
FIG. 5 is a schematic sectional view of a multilayer ceramic substrate according to a second embodiment.

【図6】実施例2の半導体パッケージの模式的な断面図
である。
FIG. 6 is a schematic sectional view of a semiconductor package according to a second embodiment.

【図7】実施例3の半導体パッケージの模式的な断面図
である。
FIG. 7 is a schematic sectional view of a semiconductor package according to a third embodiment.

【図8】従来のLGAパッケージの模式的な断面図であ
る。
FIG. 8 is a schematic sectional view of a conventional LGA package.

【符号の説明】[Explanation of symbols]

10 第1の基板部材 12 第1の接続端子部 14 第2の接続端子部 16 第1の導体回路部 18 低温焼成セラミックシート 20 第2の基板部材 22 第2の導体回路部 24 厚膜抵抗部 30 凹部 32 空間 34 熱伝導性材料 40A,40B セラミックグリーンシート 50 半導体チップ 52 金線 60 リッド 62 放熱板 DESCRIPTION OF SYMBOLS 10 1st board member 12 1st connection terminal part 14 2nd connection terminal part 16 1st conductor circuit part 18 Low temperature firing ceramic sheet 20 2nd board member 22 2nd conductor circuit part 24 Thick film resistance part REFERENCE SIGNS 30 concave portion 32 space 34 thermal conductive material 40A, 40B ceramic green sheet 50 semiconductor chip 52 gold wire 60 lid 62 heat sink

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 23/12 B (72)発明者 村上 義和 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (72)発明者 川▲崎▼ 英俊 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (72)発明者 アーサー・ティー・マーフィー 東京都目黒区柿の木坂1丁目28番4号 (72)発明者 鈴木 剛 愛知県名古屋市天白区大根町360番地の 3 (72)発明者 水谷 靖彦 愛知県小牧市大字二重堀1058 日本碍子 株式会社小牧寮内 (56)参考文献 特開 昭61−274397(JP,A) 特開 平1−222498(JP,A) 特開 平1−102997(JP,A) 特開 平4−42597(JP,A) 特開 平1−270293(JP,A) 特開 昭61−285739(JP,A) 特開 昭62−171197(JP,A) 特開 平1−321695(JP,A) 特開 平1−152688(JP,A) 特開 平4−26184(JP,A) 特開 平6−5828(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 H01L 23/12 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI H01L 23/12 B (72) Inventor Yoshikazu Murakami 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Kawa ▲ saki ▼ Hidetoshi 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Arthur T. Murphy 1-28-4, Kakigizaka, Meguro-ku, Tokyo (72) Inventor Tsuyoshi Suzuki 360-3, One-cho, Tenpaku-ku, Nagoya-shi, Aichi Prefecture (72) Inventor Yasuhiko Mizutani 1058 Double-shaped moat, Komaki-shi, Aichi Japan Nippon Insulator Co., Ltd. Komaki Ryo (56) References JP-A-61-274397 (JP, A) JP-A-1-222498 (JP, A) JP-A-1-102997 (JP, A) JP-A-4-42597 (JP, A) JP-A-1-270293 (JP, A) JP-A-61 −285739 (JP, A) JP-A-62-171197 (JP, A) JP-A-1-321695 (JP, A) JP-A-1-152688 (JP, A) JP-A-4-26184 (JP, A) JP-A-6-5828 ( JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H05K 3/46 H01L 23/12

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】積層された複数の低温焼成セラミックシー
トから成る第1の基板部材と、該第1の基板部材の表面
に取り付けられ且つ低温焼成セラミックシートから成る
第2の基板部材から構成され、 第1の基板部材の表面に形成された、電気・電子部品と
の接続のための第1の接続端子部及び外部回路との接続
のための第2の接続端子部と、 第1の基板部材の内部及び表面に形成され、第1の接続
端子部と第2の接続端子部とを電気的に接続する第1の
導体回路部と、 第2の基板部材の表面に形成された厚膜抵抗部と、 第2の基板部材の内部及び表面に形成され、第1の基板
部材の表面に形成された第1の導体回路部と厚膜抵抗部
とを電気的に接続する第2の導体回路部、 を備えていることを特徴とする多層セラミック基板。
A first substrate member composed of a plurality of laminated low-temperature fired ceramic sheets; and a second substrate member attached to the surface of the first substrate member and composed of a low-temperature fired ceramic sheet. A first connection terminal portion formed on the surface of the first substrate member for connection to an electric / electronic component and a second connection terminal portion for connection to an external circuit; a first substrate member A first conductor circuit portion formed on the inside and on the surface of the first substrate and electrically connecting the first connection terminal portion and the second connection terminal portion; and a thick film resistor formed on the surface of the second substrate member A second conductor circuit formed inside and on the surface of the second substrate member and electrically connecting the first conductor circuit portion formed on the surface of the first substrate member to the thick-film resistance portion A multilayer ceramic substrate comprising:
【請求項2】第2の基板部材の表面に形成された第2の
導体回路部を第1の基板部材の表面に形成された第1の
導体回路部に、ハンダ若しくは導電性材料で電気的且つ
機械的に接続することにより、第2の基板部材が第1の
基板部材の表面に取り付けられていることを特徴とする
請求項1に記載の多層セラミック基板。
2. The method according to claim 1, wherein the second conductive circuit portion formed on the surface of the second substrate member is electrically connected to the first conductive circuit portion formed on the surface of the first substrate member using solder or a conductive material. The multilayer ceramic substrate according to claim 1, wherein the second substrate member is attached to a surface of the first substrate member by mechanical connection.
【請求項3】第2の接続端子部はランドグリッドアレイ
であることを特徴とする請求項1又は請求項2に記載の
多層セラミック基板。
3. The multilayer ceramic substrate according to claim 1, wherein the second connection terminal is a land grid array.
【請求項4】(イ)低温焼成用のセラミックグリーンシ
ートに、電気・電子部品との接続のための第1の接続端
子部、外部回路との接続のための第2の接続端子部、及
び第1の接続端子部と第2の接続端子部とを電気的に接
続する第1の導体回路部をそれぞれ第1の金属ペースト
を用いて形成した後、複数の該セラミックグリーンシー
トを積層し、セラミックグリーンシート及び第1の金属
ペーストを低温同時焼成して、第1の基板部材を作製す
る工程と、 (ロ)低温焼成用のセラミックグリーンシートに、第2
の導体回路部を第2の金属ペーストを用いて形成した後
セラミックグリーンシートと第2の金属ペーストの低温
同時焼成を行い、更に、低温同時焼成後のセラミックシ
ート上に厚膜抵抗部を抵抗ペーストを用いて形成した後
抵抗ペーストを焼成して、第2の基板部材を作製する工
程と、 (ハ)第2の基板部材を第1の基板部材の表面に取り付
け、且つ、第1の基板部材の表面に形成された第1の導
体回路部に第2の導体回路部を電気的に接続する工程、 から成ることを特徴とする多層セラミック基板の作製方
法。
4. A first connecting terminal portion for connecting to an electric / electronic component, a second connecting terminal portion for connecting to an external circuit, and a ceramic green sheet for low temperature firing. After forming the first conductive circuit portion for electrically connecting the first connection terminal portion and the second connection terminal portion using the first metal paste, a plurality of the ceramic green sheets are laminated, A step of simultaneously firing the ceramic green sheet and the first metal paste at a low temperature to produce a first substrate member;
After forming the conductor circuit portion using the second metal paste, the ceramic green sheet and the second metal paste are simultaneously fired at a low temperature, and further, a thick film resistor portion is formed on the ceramic sheet after the low temperature simultaneous firing. B) forming a second substrate member by baking the resistance paste after forming the first substrate member; (c) attaching the second substrate member to the surface of the first substrate member; and Electrically connecting the second conductive circuit portion to the first conductive circuit portion formed on the surface of the multi-layer ceramic substrate.
【請求項5】(イ)低温焼成用のセラミックグリーンシ
ートに、電気・電子部品との接続のための第1の接続端
子部、外部回路との接続のための第2の接続端子部を形
成すべき領域と第1の接続端子部とを電気的に接続する
第1の導体回路部をそれぞれ第1の金属ペーストを用い
て形成した後、複数の該セラミックグリーンシートを積
層し、セラミックグリーンシート及び第1の金属ペース
トを低温同時焼成して、第1の基板部材を作製する工程
と、 (ロ)低温焼成用のセラミックグリーンシートに、第2
の導体回路部を第2の金属ペーストを用いて形成した後
セラミックグリーンシートと第2の金属ペーストの低温
同時焼成を行い、更に、低温同時焼成後のセラミックシ
ート上に厚膜抵抗部を抵抗ペーストを用いて形成した後
抵抗ペーストを焼成して、第2の基板部材を作製する工
程と、 (ハ)第2の基板部材を第1の基板部材の表面に取り付
け、併せて第1の基板部材の表面に形成された第1の導
体回路部に第2の導体回路部を電気的に接続し、且つ、
第1の基板部材表面の前記領域に外部回路との接続のた
めの第2の接続端子部を形成する工程、 から成ることを特徴とする多層セラミック基板の作製方
法。
5. A first connecting terminal portion for connection to an electric / electronic component and a second connecting terminal portion for connection to an external circuit are formed on a ceramic green sheet for low-temperature firing. A first conductive circuit portion for electrically connecting a region to be connected and a first connection terminal portion is formed using a first metal paste, and a plurality of the ceramic green sheets are laminated to form a ceramic green sheet. And a step of simultaneously firing the first metal paste at a low temperature to produce a first substrate member; and (b) forming a second green sheet on the ceramic green sheet for low-temperature firing.
After forming the conductor circuit portion using the second metal paste, the ceramic green sheet and the second metal paste are simultaneously fired at a low temperature, and further, a thick film resistor portion is formed on the ceramic sheet after the low temperature simultaneous firing. B) forming a second substrate member by baking the resistance paste after forming the second substrate member; and (c) attaching the second substrate member to the surface of the first substrate member. Electrically connecting the second conductor circuit portion to the first conductor circuit portion formed on the surface of
Forming a second connection terminal portion for connection to an external circuit in the region on the surface of the first substrate member.
【請求項6】第2の基板部材の表面に形成された第2の
導体回路部を第1の基板部材の表面に形成された第1の
導体回路部に、ハンダ若しくは導電性材料で電気的且つ
機械的に接続することにより、第2の基板部材を第1の
基板部材の表面に取り付けることを特徴とする請求項4
又は請求項5に記載の多層セラミック基板の作製方法。
6. The second conductive circuit portion formed on the surface of the second substrate member is electrically connected to the first conductive circuit portion formed on the surface of the first substrate member using solder or a conductive material. 5. The method according to claim 4, wherein the second substrate member is attached to a surface of the first substrate member by mechanical connection.
A method for manufacturing a multilayer ceramic substrate according to claim 5.
【請求項7】第2の接続端子部はランドグリッドアレイ
であることを特徴とする請求項4又は請求項6に記載の
多層セラミック基板の作製方法。
7. The method according to claim 4, wherein the second connection terminal is a land grid array.
【請求項8】(イ)積層された複数の低温焼成セラミッ
クシートから成り且つ半導体チップを収納する凹部を有
する第1の基板部材と、該第1の基板部材の表面に取り
付けられ且つ低温焼成セラミックシートから成る第2の
基板部材から構成され、 前記凹部に形成された、半導体チップとの接続のための
第1の接続端子部と、 第1の基板部材の表面に形成された、外部回路との接続
のための第2の接続端子部と、 第1の基板部材の内部及び表面に形成され、第1の接続
端子部と第2の接続端子部とを電気的に接続する第1の
導体回路部と、 第2の基板部材の表面に形成された厚膜抵抗部と、 第2の基板部材の内部及び表面に形成され、第1の基板
部材の表面に形成された第1の導体回路部と厚膜抵抗部
とを電気的に接続する第2の導体回路部、 を備えた多層セラミック基板と、 (ロ)前記凹部の上部に固定されたリッドと、 (ハ)凹部とリッドで形成された空間内に収納され、前
記第1の接続端子部に電気的に接続された半導体チッ
プ、 から成ることを特徴とする半導体パッケージ。
8. A first substrate member comprising a plurality of laminated low-temperature fired ceramic sheets and having a recess for accommodating a semiconductor chip, and a low-temperature fired ceramic attached to a surface of the first substrate member. A first connection terminal portion formed of a second substrate member made of a sheet, formed in the recess, for connection to a semiconductor chip; and an external circuit formed on a surface of the first substrate member. And a first conductor formed on the inside and on the surface of the first substrate member for electrically connecting the first connection terminal and the second connection terminal. A circuit portion; a thick-film resistance portion formed on the surface of the second substrate member; and a first conductor circuit formed inside and on the surface of the second substrate member and formed on the surface of the first substrate member. Second conductor circuit for electrically connecting the portion and the thick-film resistance portion (B) a lid fixed to the upper portion of the recess, (c) housed in a space formed by the recess and the lid, and electrically connected to the first connection terminal portion. A semiconductor package, comprising: a semiconductor chip connected to the semiconductor package.
JP08243493A 1993-03-18 1993-03-18 Multilayer ceramic substrate, method of manufacturing the same, and semiconductor package Expired - Lifetime JP3188911B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08243493A JP3188911B2 (en) 1993-03-18 1993-03-18 Multilayer ceramic substrate, method of manufacturing the same, and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08243493A JP3188911B2 (en) 1993-03-18 1993-03-18 Multilayer ceramic substrate, method of manufacturing the same, and semiconductor package

Publications (2)

Publication Number Publication Date
JPH06275956A JPH06275956A (en) 1994-09-30
JP3188911B2 true JP3188911B2 (en) 2001-07-16

Family

ID=13774460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08243493A Expired - Lifetime JP3188911B2 (en) 1993-03-18 1993-03-18 Multilayer ceramic substrate, method of manufacturing the same, and semiconductor package

Country Status (1)

Country Link
JP (1) JP3188911B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297567B2 (en) * 1995-02-09 2002-07-02 京セラ株式会社 Package for housing semiconductor element and its mounting structure
CN117133721B (en) * 2023-10-26 2024-02-23 苏州博海创业微系统有限公司 Multilayer ceramic packaging tube shell structure with heat conducting cavity and assembly

Also Published As

Publication number Publication date
JPH06275956A (en) 1994-09-30

Similar Documents

Publication Publication Date Title
KR100277400B1 (en) Board and Ceramic Package
US4970577A (en) Semiconductor chip module
US5488542A (en) MCM manufactured by using thin film multilevel interconnection technique
JP2996510B2 (en) Electronic circuit board
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
US8139368B2 (en) Component-containing module
US5861670A (en) Semiconductor device package
US5227583A (en) Ceramic package and method for making same
JPH06275739A (en) Adaptor made of ceramics, and ceramic package
CN101211888A (en) Wiring substrate, manufacturing method thereof, and semiconductor device
JP2005515611A (en) High performance low cost micro circuit package with interposer
JPH07263625A (en) Perpendicular integrated circuit chip laminated body with discrete chip carrier formed of dielectric tape
JPH081936B2 (en) Chip carrier and method of manufacturing the same
CN107615893A (en) Circuit board, electronic installation and electronic module
JP3188911B2 (en) Multilayer ceramic substrate, method of manufacturing the same, and semiconductor package
JP3631638B2 (en) Mounting structure of semiconductor device package
JP2006140513A (en) Method of manufacturing ceramic multilayer substrate
JPH10173083A (en) Wiring board for mounting electronic component and its manufacturing method
JPH10256428A (en) Semiconductor package
JPH06260566A (en) Land grid array package, its manufacture and semiconductor package
JP2000188475A (en) Manufacture of ceramic multilayer substrate
JPH10256413A (en) Semiconductor package
JP2564297B2 (en) Circuit board
JPH10135637A (en) Ceramic multilayer wiring substrate
JP3466398B2 (en) Wiring board and its manufacturing method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 12