JP3187573U - Silicon wafer for electroless plating - Google Patents
Silicon wafer for electroless plating Download PDFInfo
- Publication number
- JP3187573U JP3187573U JP2013005465U JP2013005465U JP3187573U JP 3187573 U JP3187573 U JP 3187573U JP 2013005465 U JP2013005465 U JP 2013005465U JP 2013005465 U JP2013005465 U JP 2013005465U JP 3187573 U JP3187573 U JP 3187573U
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- resin film
- electroless plating
- device surface
- flange portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 105
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 105
- 239000010703 silicon Substances 0.000 title claims abstract description 105
- 238000007772 electroless plating Methods 0.000 title claims abstract description 28
- 229920005989 resin Polymers 0.000 claims abstract description 108
- 239000011347 resin Substances 0.000 claims abstract description 108
- 230000002093 peripheral effect Effects 0.000 claims abstract description 9
- 238000007747 plating Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000007788 liquid Substances 0.000 description 5
- -1 polyethylene terephthalate Polymers 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 229920005992 thermoplastic resin Polymers 0.000 description 3
- 229920001971 elastomer Polymers 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OEPOKWHJYJXUGD-UHFFFAOYSA-N 2-(3-phenylmethoxyphenyl)-1,3-thiazole-4-carbaldehyde Chemical compound O=CC1=CSC(C=2C=C(OCC=3C=CC=CC=3)C=CC=2)=N1 OEPOKWHJYJXUGD-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 244000043261 Hevea brasiliensis Species 0.000 description 1
- JHWNWJKBPDFINM-UHFFFAOYSA-N Laurolactam Chemical compound O=C1CCCCCCCCCCCN1 JHWNWJKBPDFINM-UHFFFAOYSA-N 0.000 description 1
- VVQNEPGJFQJSBK-UHFFFAOYSA-N Methyl methacrylate Chemical compound COC(=O)C(C)=C VVQNEPGJFQJSBK-UHFFFAOYSA-N 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- 229920000299 Nylon 12 Polymers 0.000 description 1
- 229920002292 Nylon 6 Polymers 0.000 description 1
- 229920002302 Nylon 6,6 Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920003052 natural elastomer Polymers 0.000 description 1
- 229920001194 natural rubber Polymers 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920003225 polyurethane elastomer Polymers 0.000 description 1
- 239000005060 rubber Substances 0.000 description 1
- 229920003048 styrene butadiene rubber Polymers 0.000 description 1
- 229920003051 synthetic elastomer Polymers 0.000 description 1
- 239000005061 synthetic rubber Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【課題】シリコンウェハに無電解めっきを施したときに当該シリコンウェハの端部でめっき皮膜が形成されることを防止することができる無電解めっき用シリコンウェハを提供する。
【解決手段】無電解めっきに用いられるシリコンウェハ1であって、シリコンウェハ1のデバイス面1aの外周面に当該シリコンウェハ1の端部から突出して鍔部2aを形成するデバイス面用樹脂フィルム2が設けられ、シリコンウェハ1の底面に当該底面全体を覆うとともに当該シリコンウェハ1の端部から突出して鍔部3aを形成する底面用樹脂フィルム3が設けられ、デバイス面用樹脂フィルム2の鍔部2aと底面用樹脂フィルム3の鍔部3aとが一体化されていることを特徴とする。
【選択図】図1A silicon wafer for electroless plating capable of preventing a plating film from being formed at an end portion of the silicon wafer when electroless plating is applied to the silicon wafer.
A silicon wafer 1 used for electroless plating, wherein a device surface resin film 2 is formed on an outer peripheral surface of a device surface 1a of the silicon wafer 1 so as to protrude from an end of the silicon wafer 1 to form a flange 2a. The bottom surface of the silicon wafer 1 is provided with a bottom surface resin film 3 that covers the entire bottom surface and protrudes from the end of the silicon wafer 1 to form a flange portion 3a. 2a and the flange part 3a of the resin film 3 for bottom surfaces are integrated.
[Selection] Figure 1
Description
本考案は、無電解めっき用シリコンウェハに関する。さらに詳しくは、本考案は、例えば、半導体チップなどを搭載するために用いられる配線用基板などに好適に使用することができる無電解めっき用シリコンウェハに関する。 The present invention relates to a silicon wafer for electroless plating. More specifically, the present invention relates to an electroless plating silicon wafer that can be suitably used for, for example, a wiring substrate used for mounting a semiconductor chip or the like.
一般に、配線用基板に用いられるシリコンウェハは、当該シリコンウェハ上に感光性レジストなどの液レジストを塗布し、形成されたレジスト膜上に所定形状を有するマスクを介して露光し、ドライエッチングによって露光されていないレジストを除去した後、無電解めっきによってその表面上にめっき皮膜が形成されている(例えば、特許文献1の請求項1および段落[0037]参照)。 In general, a silicon wafer used for a wiring substrate is coated by applying a liquid resist such as a photosensitive resist on the silicon wafer, exposed on a formed resist film through a mask having a predetermined shape, and exposed by dry etching. After removing the resist that has not been formed, a plating film is formed on the surface by electroless plating (see, for example, claim 1 and paragraph [0037] of Patent Document 1).
しかし、シリコンウェハに液レジストを塗布したとき、シリコンウェハの端部に液レジストが均一に付着しないことがある。特に、近時のシリコンフェハの薄肉化のもとでは、シリコンウェハの端部がナイフエッジ状になるため、液レジストが当該ナイフエッジ状の端部に付着し難い。このように液レジストがシリコンウェハの端部に均一に付着せずにシリコンウェハが露出しているとき、当該シリコンウェハに無電解めっきを施した際に、露出しているシリコンウェハにめっき皮膜が形成され、当該めっき皮膜が容易に剥離して脱離することから、例えば、ダイシングなどの後工程でめっき皮膜が剥離し、デバイス面に付着することによって当該デバイス面を汚染することがある。 However, when a liquid resist is applied to a silicon wafer, the liquid resist may not adhere uniformly to the edge of the silicon wafer. In particular, under the recent thinning of the silicon wafer, the end portion of the silicon wafer has a knife edge shape, so that the liquid resist hardly adheres to the knife edge end portion. As described above, when the silicon wafer is exposed without the liquid resist uniformly adhering to the edge of the silicon wafer, when the electroless plating is performed on the silicon wafer, a plating film is formed on the exposed silicon wafer. Since the plating film is formed and easily peeled and detached, the device surface may be contaminated by peeling off and adhering to the device surface in a subsequent process such as dicing.
本考案は、前記従来技術に鑑みてなされたものであり、シリコンウェハに無電解めっきを施したときに当該シリコンウェハの端部でめっき皮膜が形成されることを防止することができる無電解めっき用シリコンウェハを提供することを課題とする。 The present invention has been made in view of the above-described prior art, and electroless plating capable of preventing the formation of a plating film at the end of the silicon wafer when the electroless plating is applied to the silicon wafer. It is an object to provide a silicon wafer for use.
本考案は、無電解めっきに用いられるシリコンウェハであって、前記シリコンウェハのデバイス面の外周面に当該シリコンウェハの端部から突出して鍔部を形成するデバイス面用樹脂フィルムが設けられ、前記シリコンウェハの底面に当該底面全体を覆うとともに当該シリコンウェハの端部から突出して鍔部を形成する底面用樹脂フィルムが設けられ、デバイス面用樹脂フィルムの鍔部と底面用樹脂フィルムの鍔部とが一体化されていることを特徴とする無電解めっき用シリコンウェハに関する。 The present invention is a silicon wafer used for electroless plating, provided on the outer peripheral surface of the device surface of the silicon wafer is provided with a resin film for a device surface that protrudes from an end of the silicon wafer to form a flange portion, A bottom surface resin film is provided on the bottom surface of the silicon wafer so as to cover the entire bottom surface and project from the end of the silicon wafer to form a collar portion, and a collar portion of the resin film for the device surface and a collar portion of the resin film for the bottom surface, It is related with the silicon wafer for electroless plating characterized by these being integrated.
本考案の無電解めっき用シリコンウェハによれば、シリコンウェハに無電解めっきを施したときに当該シリコンウェハの端部でめっき皮膜が形成されることを防止することができるという優れた効果が奏される。 According to the silicon wafer for electroless plating of the present invention, when the silicon wafer is subjected to electroless plating, it is possible to prevent a plating film from being formed at the end of the silicon wafer. Is done.
本考案の無電解めっき用シリコンウェハは、前記したように、無電解めっきに用いられるシリコンウェハであり、前記シリコンウェハのデバイス面の外周面に当該シリコンウェハの端部から突出して鍔部を形成するデバイス面用樹脂フィルムが設けられ、前記シリコンウェハの底面に当該底面全体を覆うとともに当該シリコンウェハの端部から突出して鍔部を形成する底面用樹脂フィルムが設けられ、デバイス面用樹脂フィルムの鍔部と底面用樹脂フィルムの鍔部とが一体化されていることを特徴とする。本考案の無電解めっき用シリコンウェハは、前記構成を有するので、シリコンウェハの端部でめっき皮膜が形成されることを防止することができるという優れた効果を奏する。 As described above, the silicon wafer for electroless plating according to the present invention is a silicon wafer used for electroless plating, and a flange is formed on the outer peripheral surface of the device surface of the silicon wafer so as to protrude from the end of the silicon wafer. A resin film for a device surface is provided, and a resin film for a bottom surface is provided on the bottom surface of the silicon wafer so as to cover the entire bottom surface and project from an end portion of the silicon wafer to form a flange. The collar portion and the collar portion of the bottom surface resin film are integrated. Since the silicon wafer for electroless plating according to the present invention has the above-described configuration, it has an excellent effect that a plating film can be prevented from being formed at the end of the silicon wafer.
以下に、本考案の無電解めっき用シリコンウェハを図面に基づいて説明する。図1は、本考案の一実施態様を示す無電解めっき用シリコンウェハの面方向の中央部における概略縦断面図である。 The silicon wafer for electroless plating according to the present invention will be described below with reference to the drawings. FIG. 1 is a schematic longitudinal sectional view of a central portion in the surface direction of a silicon wafer for electroless plating showing an embodiment of the present invention.
図1において、シリコンウェハ1のデバイス面1aの外周面にシリコンウェハ1の端部から突出して鍔部2aを形成するデバイス面用樹脂フィルム2が設けられている。シリコンウェハ1の底面1bに当該底面1b全体を覆うとともにシリコンウェハ1の端部から突出して鍔部3aを形成する底面用樹脂フィルム3が設けられている。図1に示されるように、デバイス面用樹脂フィルム2の鍔部2aと底面用樹脂フィルム3の鍔部3aとは、一体化されている。
In FIG. 1, a device
シリコンウェハ1の大きさは、配線用基板の用途などによって異なるので一概には決定することができないことから、当該配線用基板の用途などに応じて適宜決定することが好ましい。また、シリコンウェハ1の形状は、特に限定されないが、通常、円形ないし楕円形である。 Since the size of the silicon wafer 1 varies depending on the usage of the wiring substrate and the like and cannot be determined unconditionally, it is preferable to appropriately determine the size of the silicon wafer 1 according to the usage of the wiring substrate. The shape of the silicon wafer 1 is not particularly limited, but is usually circular or elliptical.
シリコンウェハ1の厚さは、配線用基板の用途などによって異なるので一概には決定することができないことから、当該配線用基板の用途などに応じて適宜決定することが好ましいが、通常、30〜800μm程度である。 Since the thickness of the silicon wafer 1 varies depending on the use of the wiring substrate and the like, and cannot be determined unconditionally, it is preferable to appropriately determine the thickness depending on the use of the wiring substrate, etc. It is about 800 μm.
デバイス面用樹脂フィルム2および底面用樹脂フィルム3としては、例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレートなどのポリエステル;ポリエチレン、ポリプロピレンなどのポリオレフィン;ナイロン1、ナイロン12、ナイロン6、ナイロン66などのポリアミド;ポリメチルメタクリレートなどのアクリル樹脂;塩化ビニル樹脂、塩化ビニリデン樹脂などの樹脂からなる樹脂フィルム、ポリウレタンエラストマーなどのエラストマーからなるフィルム、天然ゴム、スチレン−ブタジエンゴムなどの合成ゴムなどからなるゴムシートなどが挙げられるが、本考案は、かかる例示のみに限定されるものではない。デバイス面用樹脂フィルム2および底面用樹脂フィルム3として、紫外線硬化性樹脂フィルム、熱硬化性樹脂フィルムなどの硬化性樹脂フィルムを用いた場合、デバイス面用樹脂フィルム2の鍔部2aと底面用樹脂フィルム3の鍔部3aとを重ね合わせた後、デバイス面用樹脂フィルム2と底面用樹脂フィルム3とを硬化させることにより、デバイス面用樹脂フィルム2の鍔部2aと底面用樹脂フィルム3の鍔部3aとを一体化させることができる。
Examples of the
デバイス面用樹脂フィルム2および底面用樹脂フィルム3の厚さは、特に限定されないが、通常、10〜200μm程度であることが好ましい。
Although the thickness of the
デバイス面用樹脂フィルム2は、シリコンウェハ1のデバイス面1aを完全には被覆しないが、シリコンウェハ1の外周面を覆うことができるようにするために、例えば、シリコンウェハ1の平面形状が円形である場合には、いわゆるリング状の樹脂フィルムであることが好ましい。デバイス面用樹脂フィルム2の直径は、鍔部2aを形成するために、シリコンウェハ1の直径よりも大きくなるように設定される。図1に示される鍔部2aの長さ(シリコンウェハ1の端部から樹脂フィルム2aの端部までの長さ)Xは、鍔部2aと鍔部3aとを十分に一体化させるとともに、シリコンウェハ1の変形を防止し、取り扱い性を向上させる観点から、1〜20mm程度であることが好ましい。
The device
シリコンウェハ1のデバイス面1aにデバイス面用樹脂フィルム2を設ける方法としては、例えば、デバイス面用樹脂フィルム2として熱可塑性樹脂からなるデバイス面用樹脂フィルム2を用い、当該デバイス面用樹脂フィルム2をシリコンウェハ1のデバイス面1aに載置し、加熱、加圧または真空引きすることによってデバイス面用樹脂フィルム2をシリコンウェハ1のデバイス面1aに接着させる方法、デバイス面用樹脂フィルム2として粘着層を有するデバイス面用樹脂フィルム2を用い、当該デバイス面用樹脂フィルム2の粘着層が設けられている面とシリコンウェハ1のデバイス面1aとを重ね合わせることにより、デバイス面用樹脂フィルム2をシリコンウェハ1のデバイス面1aに接着させる方法などが挙げられるが、本考案は、かかる例示のみに限定されるものではない。
As a method of providing the device
底面用樹脂フィルム3は、シリコンウェハ1の底面1b全体を覆うとともにシリコンウェハ1の端部から突出して鍔部3aを形成することができるようにするために、例えば、シリコンウェハ1の平面形状が円形である場合には、円形の樹脂フィルムであることが好ましい。底面用樹脂フィルム3の直径は、鍔部3aを形成するために、シリコンウェハ1の直径よりも大きくなるように設定される。鍔部3aの長さは、鍔部2aと鍔部3aとを十分に一体化させるとともに、シリコンウェハ1の変形を防止し、取り扱い性を向上させる観点から、鍔部2aの長さXと同様に、1〜20mm程度であることが好ましく、鍔部2aの長さXと同一であることがより好ましい。
The bottom
シリコンウェハ1の底面1bに底面用樹脂フィルム3を設ける方法としては、例えば、底面用樹脂フィルム3として熱可塑性樹脂からなる樹脂フィルムを用い、底面用樹脂フィルム3をシリコンウェハ1の底面1bに載置し、加熱、加圧または真空引きすることによって底面用樹脂フィルム3をシリコンウェハ1の底面1bに接着させる方法、底面用樹脂フィルム3として粘着層を有する底面用樹脂フィルム3を用い、底面用樹脂フィルム3の粘着層が設けられている面とシリコンウェハ1の底面1bとを重ね合わせることにより、底面用樹脂フィルム3をシリコンウェハ1の底面1bに接着させる方法などが挙げられるが、本考案は、かかる例示のみに限定されるものではない。
As a method for providing the bottom
デバイス面用樹脂フィルム2の鍔部2aと底面用樹脂フィルム3の鍔部3aとを一体化させる方法としては、例えば、デバイス面用樹脂フィルム2および底面用樹脂フィルム3として熱可塑性樹脂からなる樹脂フィルムを用い、デバイス面用樹脂フィルム2および底面用樹脂フィルム3をシリコンウェハ1に載置し、デバイス面用樹脂フィルム2の鍔部2aと底面用樹脂フィルム3の鍔部3aとを重ね合せた後、加熱、加圧または真空引きすることによってデバイス面用樹脂フィルム2の鍔部2aと底面用樹脂フィルム3の鍔部3aとを一体化させる方法、デバイス面用樹脂フィルム2および底面用樹脂フィルム3として、粘着層を有するデバイス面用樹脂フィルム2および粘着層を有する底面用樹脂フィルム3を用い、デバイス面用樹脂フィルム2の粘着層および底面用樹脂フィルム3の粘着層がそれぞれシリコンウェハ1のデバイス面1aおよび底面1bと接するように、デバイス面用樹脂フィルム2および底面用樹脂フィルム3をそれぞれシリコンウェハ1のデバイス面1aおよび底面1bに載置し、デバイス面用樹脂フィルム2の鍔部2aの粘着層と底面用樹脂フィルム3の鍔部3aの粘着層とを重ね合せることによってデバイス面用樹脂フィルム2の鍔部2aと底面用樹脂フィルム3の鍔部3aとを一体化させる方法などが挙げられるが、本考案は、かかる例示のみに限定されるものではない。
Examples of a method for integrating the
なお、図1に示される実施態様では、デバイス面用樹脂フィルム2の鍔部2aと底面用樹脂フィルム3の鍔部3aとは、シリコンウェハ1の厚さ方向の中心部分で一体化されているが、本発明は、当該実施態様のみによって限定されるのではなく、シリコンウェハ1の厚さ方向のいずれの位置にデバイス面用樹脂フィルム2の鍔部2aおよび底面用樹脂フィルム3の鍔部3aが存在していてもよい。したがって、例えば、平板状の底面用樹脂フィルム3とシリコンウェハ1の底面1bとが接するように平板状の底面用樹脂フィルム3の上にシリコンウェハ1が載置され、シリコンウェハ1のデバイス面1aとデバイス面用樹脂フィルム2とが接し、シリコンウェハ1の上にデバイス面用樹脂フィルム2がシリコンウェハ1の外周面を覆うように載置され、デバイス面用樹脂フィルム2の鍔部2aと底面用樹脂フィルム3の鍔部3aとが一体化されていてもよく、あるいはシリコンウェハ1のデバイス面1aに平板状のデバイス面用樹脂フィルム2がシリコンウェハ1の外周面を覆うように載置され、シリコンウェハ1の底面1bに底面用樹脂フィルム3がシリコンウェハ1の底面1bを覆うように載置され、デバイス面用樹脂フィルム2の鍔部2aと底面用樹脂フィルム3の鍔部3aとが一体化されていてもよい。
In the embodiment shown in FIG. 1, the
以上説明したように、本考案の無電解めっき用シリコンウェハ1は、シリコンウェハ1のデバイス面1aの外周面に当該シリコンウェハ1の端部から突出して鍔部2aを形成するデバイス面用樹脂フィルム2が設けられ、シリコンウェハ1の底面1bに当該底面1b全体を覆うとともに当該シリコンウェハ1の端部から突出して鍔部3aを形成する底面用樹脂フィルム3が設けられ、デバイス面用樹脂フィルム2の鍔部2aと底面用樹脂フィルム3の鍔部3aとが一体化されているので、無電解めっきを施したときにシリコンウェハ1の端部でめっき皮膜が形成されることを効果的に防止することができる。
As described above, the electroless plating silicon wafer 1 of the present invention is a device surface resin film that protrudes from the end of the silicon wafer 1 on the outer peripheral surface of the device surface 1a of the silicon wafer 1 to form the flange 2a. 2 is provided, and the
また、本考案の無電解めっき用シリコンウェハ1は、その周囲にデバイス面用樹脂フィルム2の鍔部2aおよび底面用樹脂フィルム3の鍔部3aが形成されているので、当該シリコンウェハ1の変形、損傷などを防止することができる。さらに、無電解めっき用シリコンウェハのデバイス面用樹脂フィルム2の鍔部2aおよび底面用樹脂フィルム3の鍔部3aは、無電解めっきをシリコンウェハに施す際に用いられるめっき槽内のキャリアに固定する際の支持体として有効利用することができる。
In addition, the silicon wafer 1 for electroless plating of the present invention is formed with the
したがって、本考案の無電解めっき用シリコンウェハは、例えば、半導体チップなどを搭載するために用いられる配線用基板などを工業的に製造する際に好適に使用することができる。 Therefore, the silicon wafer for electroless plating according to the present invention can be suitably used, for example, when industrially manufacturing a wiring substrate used for mounting a semiconductor chip or the like.
1 シリコンウェハ
1a シリコンウェハのデバイス面
1b シリコンウェハの底面
2 デバイス面用樹脂フィルム
2a デバイス面用樹脂フィルムの鍔部
3 底面用樹脂フィルム
3a 底面用樹脂フィルムの鍔部
DESCRIPTION OF SYMBOLS 1 Silicon wafer 1a Silicon
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013005465U JP3187573U (en) | 2013-09-22 | 2013-09-22 | Silicon wafer for electroless plating |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013005465U JP3187573U (en) | 2013-09-22 | 2013-09-22 | Silicon wafer for electroless plating |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3187573U true JP3187573U (en) | 2013-12-05 |
Family
ID=50431125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013005465U Expired - Lifetime JP3187573U (en) | 2013-09-22 | 2013-09-22 | Silicon wafer for electroless plating |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3187573U (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015162634A (en) * | 2014-02-28 | 2015-09-07 | 株式会社タカトリ | Device of pasting protective tape to wafer and method of manufacturing wafer |
US11456201B2 (en) | 2020-09-23 | 2022-09-27 | Kabushiki Kaisha Toshiba | Semiconductor substrate and method of manufacturing semiconductor device |
JP2023065085A (en) * | 2021-10-27 | 2023-05-12 | 清川メッキ工業株式会社 | Method for manufacturing electroless plating silicon wafer |
-
2013
- 2013-09-22 JP JP2013005465U patent/JP3187573U/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015162634A (en) * | 2014-02-28 | 2015-09-07 | 株式会社タカトリ | Device of pasting protective tape to wafer and method of manufacturing wafer |
US11456201B2 (en) | 2020-09-23 | 2022-09-27 | Kabushiki Kaisha Toshiba | Semiconductor substrate and method of manufacturing semiconductor device |
JP2023065085A (en) * | 2021-10-27 | 2023-05-12 | 清川メッキ工業株式会社 | Method for manufacturing electroless plating silicon wafer |
JP7386550B2 (en) | 2021-10-27 | 2023-11-27 | 清川メッキ工業株式会社 | Manufacturing method of silicon wafer for electroless plating |
JP7541410B2 (en) | 2021-10-27 | 2024-08-28 | 清川メッキ工業株式会社 | Silicon wafer having electroless plating layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI520198B (en) | Device and method for stripping a product substrate off a carrier substrate | |
TWI505346B (en) | Manufacturing method of semiconductor device | |
KR101521727B1 (en) | Dicing/die bonding integral film, dicing/die bonding integral film manufacturing method, and semiconductor chip manufacturing method | |
TWI385767B (en) | Sheet for die sorting and process for transporting chips having adhesive layer | |
JP6140194B2 (en) | Method for temporarily bonding a product substrate to a carrier substrate | |
JP3187573U (en) | Silicon wafer for electroless plating | |
JP2008258303A (en) | Method of manufacturing semiconductor device | |
KR20090028685A (en) | Process for production of multilayer film | |
TW202015168A (en) | Carrier tape system for semiconductor device and method for removing semiconductor devices from pocket of carrier tape | |
JP2007036074A (en) | Method for manufacturing semiconductor device | |
JP6008576B2 (en) | How to apply surface protection tape | |
JP5666659B2 (en) | Wafer processing sheet | |
JP5845775B2 (en) | Method for joining thin film pieces | |
JP5646395B2 (en) | Wafer holding jig | |
TWI486109B (en) | Method for manufacturing element substrate | |
JP2009054679A (en) | Sheet for wafer processing | |
JP6230354B2 (en) | Device wafer processing method | |
JP2013243223A (en) | Wafer protective member | |
JP5318251B2 (en) | Die sort sheet | |
JP4342340B2 (en) | Manufacturing method of semiconductor device | |
JP6698337B2 (en) | Semiconductor wafer holding method and semiconductor device manufacturing method | |
JP3235700U (en) | Silicon wafer for electroless plating | |
JP7386550B2 (en) | Manufacturing method of silicon wafer for electroless plating | |
JP2012156292A (en) | Processing method of substrate | |
JP2013254819A (en) | Film sticking method and film sticking device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3187573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |