JP3186686B2 - Ａｔｍスイッチ - Google Patents
ＡｔｍスイッチInfo
- Publication number
- JP3186686B2 JP3186686B2 JP6010398A JP6010398A JP3186686B2 JP 3186686 B2 JP3186686 B2 JP 3186686B2 JP 6010398 A JP6010398 A JP 6010398A JP 6010398 A JP6010398 A JP 6010398A JP 3186686 B2 JP3186686 B2 JP 3186686B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- unit
- output
- input
- log
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＡＴＭ(Asynchronou
s Transfer Mode:非同期転送モード）に利用する。本発
明はＡＴＭ交換機に用いる高速で高スループット特性を
要求されるＡＴＭスイッチに関するものである。特に単
位スイッチを多段接続してＡＴＭスイッチを大規模化す
る技術に関する。
s Transfer Mode:非同期転送モード）に利用する。本発
明はＡＴＭ交換機に用いる高速で高スループット特性を
要求されるＡＴＭスイッチに関するものである。特に単
位スイッチを多段接続してＡＴＭスイッチを大規模化す
る技術に関する。
【０００２】
【従来の技術】ＡＴＭは、固定長のセルを、ソフトウェ
アを介さずに簡略化されたプロトコルを用いてハードウ
ェアで高速にスイッチングする技術である。このためＡ
ＴＭ交換機に搭載されるＡＴＭスイッチには高速制御
性、高速スイッチング能力が要求される。
アを介さずに簡略化されたプロトコルを用いてハードウ
ェアで高速にスイッチングする技術である。このためＡ
ＴＭ交換機に搭載されるＡＴＭスイッチには高速制御
性、高速スイッチング能力が要求される。
【０００３】従来、高速のＡＴＭスイッチを実現するた
めには最新のＶＬＳＩテクノロジーを用いてＡＴＭスイ
ッチＬＳＩを実現し、複数のＡＴＭスイッチＬＳＩを組
み合わせて大規模なＡＴＭスイッチを実現する技術が用
いられているが、スイッチサイズがさらに大きくなりテ
ラビットクラスのスイッチング能力が要求されるように
なるとＡＴＭスイッチを並列に多段に接続してスイッチ
サイズを拡張することが有効となる。
めには最新のＶＬＳＩテクノロジーを用いてＡＴＭスイ
ッチＬＳＩを実現し、複数のＡＴＭスイッチＬＳＩを組
み合わせて大規模なＡＴＭスイッチを実現する技術が用
いられているが、スイッチサイズがさらに大きくなりテ
ラビットクラスのスイッチング能力が要求されるように
なるとＡＴＭスイッチを並列に多段に接続してスイッチ
サイズを拡張することが有効となる。
【０００４】並列に多段に接続されたＡＴＭスイッチに
よる大規模なＡＴＭスイッチの実現にはさまざまな技術
が知られている。この中でトラヒック需要に応じてスイ
ッチサイズをスケーラブルに変更でき、しかもトラヒッ
ク特性が優れるアーキテクチャとして図７および図８に
示す分配および集線型ＡＴＭスイッチが知られている。
図７は従来のＡＴＭスイッチの構成例を示す斜視図であ
る。図８は従来のＡＴＭスイッチの構成例を示す上面図
である。
よる大規模なＡＴＭスイッチの実現にはさまざまな技術
が知られている。この中でトラヒック需要に応じてスイ
ッチサイズをスケーラブルに変更でき、しかもトラヒッ
ク特性が優れるアーキテクチャとして図７および図８に
示す分配および集線型ＡＴＭスイッチが知られている。
図７は従来のＡＴＭスイッチの構成例を示す斜視図であ
る。図８は従来のＡＴＭスイッチの構成例を示す上面図
である。
【０００５】このＡＴＭスイッチではスイッチサイズが
ｍ×ｍ（ｍチャネルをｍ回線分）入力ｍ×ｍ出力の場合
には、図７および図８に示すようにｍ面のスイッチプレ
ーンを備えており、ｍ×ｍ本の入力はスイッチ入力段で
ｍ個のセルにコピーされ、それぞれのプレーンに分配コ
ピーされる。このとき各プレーンの出力はｍ本の出力回
線に対応している。
ｍ×ｍ（ｍチャネルをｍ回線分）入力ｍ×ｍ出力の場合
には、図７および図８に示すようにｍ面のスイッチプレ
ーンを備えており、ｍ×ｍ本の入力はスイッチ入力段で
ｍ個のセルにコピーされ、それぞれのプレーンに分配コ
ピーされる。このとき各プレーンの出力はｍ本の出力回
線に対応している。
【０００６】ＡＴＭスイッチ入力段でコピーされたセル
は各プレーン毎にｍ本の出力に集線およびスイッチング
されていく。例えば、１プレーン（ＳＷ＃１）目では出
力方路１〜ｍを目指すセルのみが集線およびスイッチン
グされて、それ以外の出力ｍ〜ｍ×ｍの出力方路を目指
すセルはプレーン内の各単位スイッチの入力段に備えら
れたアドレスフィルタにより廃棄される。同様に２プレ
ーン目では出力方路ｍ＋１〜２ｍを目指すセルのみが集
線およびスイッチングされて、それ以外の出力１〜ｍ、
２ｍ＋１〜ｍ×ｍの出力方路を目指すセルはプレーン内
で各単位スイッチの入力段に備えられたアドレスフィル
タにより廃棄される。ｍプレーン（ＳＷ＃ｍ）まで同様
なスイッチング動作が採用される。
は各プレーン毎にｍ本の出力に集線およびスイッチング
されていく。例えば、１プレーン（ＳＷ＃１）目では出
力方路１〜ｍを目指すセルのみが集線およびスイッチン
グされて、それ以外の出力ｍ〜ｍ×ｍの出力方路を目指
すセルはプレーン内の各単位スイッチの入力段に備えら
れたアドレスフィルタにより廃棄される。同様に２プレ
ーン目では出力方路ｍ＋１〜２ｍを目指すセルのみが集
線およびスイッチングされて、それ以外の出力１〜ｍ、
２ｍ＋１〜ｍ×ｍの出力方路を目指すセルはプレーン内
で各単位スイッチの入力段に備えられたアドレスフィル
タにより廃棄される。ｍプレーン（ＳＷ＃ｍ）まで同様
なスイッチング動作が採用される。
【０００７】このようなアプローチをとることで、分配
およびコピーされた全入力トラヒックの中から１プレー
ンに対応するセルのみ集線およびスイッチングされてい
く。図９に従来の分配および集線型ＡＴＭスイッチに配
置される単位スイッチの一例を示す。単位スイッチの入
力段にはアドレスフィルタ１０が配置され、単位スイッ
チ出力のグループ以外のセルはスイッチ入力時点で廃棄
される。その後、アドレスフィルタ１０で廃棄されなか
ったセルはバッファ１１に入力される。このとき各２入
力グループは集線先である出力方路に対して等しい重み
で出力されるべきなので各グループに配置されたコント
ローラ１２がバッファ１１内のセルの有無を確認して出
力セルが存在するときには２グループ間で競合制御を行
いセルを出力方路にスイッチングする。
およびコピーされた全入力トラヒックの中から１プレー
ンに対応するセルのみ集線およびスイッチングされてい
く。図９に従来の分配および集線型ＡＴＭスイッチに配
置される単位スイッチの一例を示す。単位スイッチの入
力段にはアドレスフィルタ１０が配置され、単位スイッ
チ出力のグループ以外のセルはスイッチ入力時点で廃棄
される。その後、アドレスフィルタ１０で廃棄されなか
ったセルはバッファ１１に入力される。このとき各２入
力グループは集線先である出力方路に対して等しい重み
で出力されるべきなので各グループに配置されたコント
ローラ１２がバッファ１１内のセルの有無を確認して出
力セルが存在するときには２グループ間で競合制御を行
いセルを出力方路にスイッチングする。
【０００８】図１０に従来のＡＴＭスイッチの集線ブロ
ック例を示す。この例ではグループｋ＋１、ｋのセルに
集線およびスイッチングしている例を示している。ブロ
ック前段のスイッチ入力で出力方路ｋ＋１、ｋ以外のセ
ルが廃棄され、出力方路ｋ＋１、ｋのセルのみが集線さ
れていく過程を示している。
ック例を示す。この例ではグループｋ＋１、ｋのセルに
集線およびスイッチングしている例を示している。ブロ
ック前段のスイッチ入力で出力方路ｋ＋１、ｋ以外のセ
ルが廃棄され、出力方路ｋ＋１、ｋのセルのみが集線さ
れていく過程を示している。
【０００９】このようなスイッチング機構を採用するた
めに集線およびスイッチング型のＡＴＭスイッチはスケ
ーラビリティに富み、優れたトラヒック特性を示すこと
が可能となっている。
めに集線およびスイッチング型のＡＴＭスイッチはスケ
ーラビリティに富み、優れたトラヒック特性を示すこと
が可能となっている。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うなスイッチング方式を採用する従来の集線およびスイ
ッチング型のＡＴＭスイッチでは優れたトラヒック特性
を得るために前述したように、入力段でセルをｍ方路に
コピーし、図７および図８に示すように、ｍ×ｍの入力
セルを集線およびスイッチングするスイッチプレーンを
ｍ枚用意する必要がある。このためスイッチサイズが大
容量化するとスイッチ前段で入力セルをｍ倍にコピーす
ることが物理的に困難となり、さらにｍ×ｍの大規模な
スイッチプレーンをｍプレーン分冗長に用意する必要が
あり経済的なアプローチとなり得ない問題がある。
うなスイッチング方式を採用する従来の集線およびスイ
ッチング型のＡＴＭスイッチでは優れたトラヒック特性
を得るために前述したように、入力段でセルをｍ方路に
コピーし、図７および図８に示すように、ｍ×ｍの入力
セルを集線およびスイッチングするスイッチプレーンを
ｍ枚用意する必要がある。このためスイッチサイズが大
容量化するとスイッチ前段で入力セルをｍ倍にコピーす
ることが物理的に困難となり、さらにｍ×ｍの大規模な
スイッチプレーンをｍプレーン分冗長に用意する必要が
あり経済的なアプローチとなり得ない問題がある。
【００１１】本発明は、このような背景に行われたもの
であって、従来の分配および集線型ＡＴＭスイッチのよ
うに冗長なスイッチ構成を採用しなくても経済的でトラ
ヒック特性の優れた大規模ＡＴＭスイッチを実現できる
アーキテクチャを提供することを主要な目的とする。す
なわち、本発明は、入力段ではセルを二方路にコピーす
るだけでよいＡＴＭスイッチを提供することを目的とす
る。本発明は、冗長な単位スイッチを用いることなくコ
ストおよび消費電力および設置容積を低く抑えることが
できるＡＴＭスイッチを提供することを目的とする。
であって、従来の分配および集線型ＡＴＭスイッチのよ
うに冗長なスイッチ構成を採用しなくても経済的でトラ
ヒック特性の優れた大規模ＡＴＭスイッチを実現できる
アーキテクチャを提供することを主要な目的とする。す
なわち、本発明は、入力段ではセルを二方路にコピーす
るだけでよいＡＴＭスイッチを提供することを目的とす
る。本発明は、冗長な単位スイッチを用いることなくコ
ストおよび消費電力および設置容積を低く抑えることが
できるＡＴＭスイッチを提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明では、複数の宛先
が一つのグループに束ねられたグループ入力を持ち、当
該単位スイッチが配置されるステージに対応して出力方
路をグルーピングし、当該単位スイッチ宛先以外のセル
を単位スイッチ前段で廃棄する機能を備える単位スイッ
チを多段に接続して大規模ＡＴＭスイッチを実現するこ
とを第一の主要な特徴としている。
が一つのグループに束ねられたグループ入力を持ち、当
該単位スイッチが配置されるステージに対応して出力方
路をグルーピングし、当該単位スイッチ宛先以外のセル
を単位スイッチ前段で廃棄する機能を備える単位スイッ
チを多段に接続して大規模ＡＴＭスイッチを実現するこ
とを第一の主要な特徴としている。
【００１３】さらに、各単位スイッチの出力方路に出力
セルをｋ個コピーする機能を備え、後段のｋプレーンに
同様のセル入力パターンを与える手段を備えることを第
二の主要な特徴としている。
セルをｋ個コピーする機能を備え、後段のｋプレーンに
同様のセル入力パターンを与える手段を備えることを第
二の主要な特徴としている。
【００１４】そしてこのような二つのアーキテクチャを
採用して、セルをステージ毎に、コピーおよび集線を繰
り返してスイッチングしていくことを第三の主要な特徴
としている。
採用して、セルをステージ毎に、コピーおよび集線を繰
り返してスイッチングしていくことを第三の主要な特徴
としている。
【００１５】従来の技術とは、スイッチ入力段で入力セ
ルをｍ（≫ｋ）倍にコピーしてｍプレーン全てにセルを
分配することを廃止し各ステージ毎にｋプレーンのみコ
ピーした点、さらに冗長なｍ枚の集線およびスイッチン
グプレーンを持つことを廃止し集線段を大幅に簡略した
点が大きく異なる。
ルをｍ（≫ｋ）倍にコピーしてｍプレーン全てにセルを
分配することを廃止し各ステージ毎にｋプレーンのみコ
ピーした点、さらに冗長なｍ枚の集線およびスイッチン
グプレーンを持つことを廃止し集線段を大幅に簡略した
点が大きく異なる。
【００１６】すなわち、本発明は、〔ｎ×ｍ〕チャネル
（ｎチャネルをｍ回線分）の入力回線を収容しこの入力
回線から到来するセルの宛先にしたがってこのセルを
〔ｎ×ｍ〕チャネルの出力回線のうちの該当する出力回
線に交換接続する手段を備えたＡＴＭスイッチである。
本発明の特徴とするところは、前記交換接続する手段
は、複数〔ｍ／２〕個の第一の単位スイッチと、この第
一の単位スイッチの２個分のそれぞれｋ分岐された出力
をそれぞれ入力とする複数の第二の単位スイッチと、・
・・・・・・・、第〔（ｌｏｇ2 ｍ）−１〕の単位スイ
ッチの２個分のそれぞれｋ分岐された出力をそれぞれ入
力とする複数の第〔ｌｏｇ2 ｍ〕の単位スイッチとを含
むスイッチ系を２系備え、前記ｎ×ｍチャネルの入力回
線がそれぞれ２分岐され、この２系のスイッチ系の各第
一の単位スイッチ（２ｎ入力）の各１個にそれぞれｎチ
ャネルずつ接続され、前記第〔ｌｏｇ2 ｍ〕の単位スイ
ッチ（ｍ個）の出力のｎチャネルが前記出力回線にそれ
ぞれ接続されたところにある。
（ｎチャネルをｍ回線分）の入力回線を収容しこの入力
回線から到来するセルの宛先にしたがってこのセルを
〔ｎ×ｍ〕チャネルの出力回線のうちの該当する出力回
線に交換接続する手段を備えたＡＴＭスイッチである。
本発明の特徴とするところは、前記交換接続する手段
は、複数〔ｍ／２〕個の第一の単位スイッチと、この第
一の単位スイッチの２個分のそれぞれｋ分岐された出力
をそれぞれ入力とする複数の第二の単位スイッチと、・
・・・・・・・、第〔（ｌｏｇ2 ｍ）−１〕の単位スイ
ッチの２個分のそれぞれｋ分岐された出力をそれぞれ入
力とする複数の第〔ｌｏｇ2 ｍ〕の単位スイッチとを含
むスイッチ系を２系備え、前記ｎ×ｍチャネルの入力回
線がそれぞれ２分岐され、この２系のスイッチ系の各第
一の単位スイッチ（２ｎ入力）の各１個にそれぞれｎチ
ャネルずつ接続され、前記第〔ｌｏｇ2 ｍ〕の単位スイ
ッチ（ｍ個）の出力のｎチャネルが前記出力回線にそれ
ぞれ接続されたところにある。
【００１７】前記単位スイッチは、いずれも２ｎ入力１
ｎ出力を有する構成としてもよいし、あるいは、前記第
一の単位スイッチは２ｎ入力２ｎ出力を有し、前記第二
の単位スイッチは４ｎ入力２ｎ出力を有し、前記第〔ｌ
ｏｇ2 ｍ〕の単位スイッチは４ｎ入力ｎ出力を有する構
成としてもよい。
ｎ出力を有する構成としてもよいし、あるいは、前記第
一の単位スイッチは２ｎ入力２ｎ出力を有し、前記第二
の単位スイッチは４ｎ入力２ｎ出力を有し、前記第〔ｌ
ｏｇ2 ｍ〕の単位スイッチは４ｎ入力ｎ出力を有する構
成としてもよい。
【００１８】また、前記第一の単位スイッチのｍ／２
個、前記第二の単位スイッチのｍ／４個、・・・・、前
記第〔ｌｏｇ2 ｍ〕の単位スイッチの１個が第一の集積
回路に搭載され、前記第二の単位スイッチのｍ／４個、
・・・・、前記第〔ｌｏｇ2 ｍ〕の単位スイッチの１個
が第二の集積回路に搭載され、・・・・、前記第〔ｌｏ
ｇ2 ｍ〕の単位スイッチの１個が第〔ｌｏｇ2 ｍ〕の集
積回路に搭載される構成とすることが望ましい。このよ
うに構成された各集積回路を接続することにより、大規
模なＡＴＭスイッチを簡単に構成することができる。
個、前記第二の単位スイッチのｍ／４個、・・・・、前
記第〔ｌｏｇ2 ｍ〕の単位スイッチの１個が第一の集積
回路に搭載され、前記第二の単位スイッチのｍ／４個、
・・・・、前記第〔ｌｏｇ2 ｍ〕の単位スイッチの１個
が第二の集積回路に搭載され、・・・・、前記第〔ｌｏ
ｇ2 ｍ〕の単位スイッチの１個が第〔ｌｏｇ2 ｍ〕の集
積回路に搭載される構成とすることが望ましい。このよ
うに構成された各集積回路を接続することにより、大規
模なＡＴＭスイッチを簡単に構成することができる。
【００１９】
【発明の実施の形態】発明の実施の形態を図１ないし図
３を参照して説明する。図１は本発明のＡＴＭスイッチ
の基本構成を示す斜視図である。図２は本発明実施例の
ＡＴＭスイッチの構成を示す斜視図である。図３は本発
明実施例のＡＴＭスイッチの構成を示す上面図である。
３を参照して説明する。図１は本発明のＡＴＭスイッチ
の基本構成を示す斜視図である。図２は本発明実施例の
ＡＴＭスイッチの構成を示す斜視図である。図３は本発
明実施例のＡＴＭスイッチの構成を示す上面図である。
【００２０】本発明は、１６×１６チャネル（１６チャ
ネルを１６回線分）の入力回線を収容しこの入力回線か
ら到来するセルの宛先にしたがってこのセルを１６×１
６チャネルの出力回線のうちの該当する出力回線に交換
接続するＡＴＭスイッチである。
ネルを１６回線分）の入力回線を収容しこの入力回線か
ら到来するセルの宛先にしたがってこのセルを１６×１
６チャネルの出力回線のうちの該当する出力回線に交換
接続するＡＴＭスイッチである。
【００２１】ここで、本発明の特徴とするところは、８
個の第一の単位スイッチＳ１と、この第一の単位スイッ
チＳ１の２個分のそれぞれ二分岐された出力をそれぞれ
入力とする８個の第二の単位スイッチＳ２と、この第二
の単位スイッチＳ２の２個分のそれぞれ二分岐された出
力をそれぞれ入力とする８個の第三の単位スイッチＳ３
と、この第三の単位スイッチの２個分のそれぞれ二分岐
された出力をそれぞれ入力とする８個の第四の単位スイ
ッチとを含む２系統のスイッチ系Ｓ＃０およびＳ＃１を
備え、前記１６×１６チャネルの入力回線がそれぞれ２
分岐され、この２系のスイッチ系Ｓ＃０およびＳ＃１の
各第一の単位スイッチＳ１の各１個にそれぞれ１６チャ
ネルずつ２入力に接続され、１６個の第四の単位スイッ
チの出力の１６チャネルが前記出力回線にそれぞれ接続
されたところにある。
個の第一の単位スイッチＳ１と、この第一の単位スイッ
チＳ１の２個分のそれぞれ二分岐された出力をそれぞれ
入力とする８個の第二の単位スイッチＳ２と、この第二
の単位スイッチＳ２の２個分のそれぞれ二分岐された出
力をそれぞれ入力とする８個の第三の単位スイッチＳ３
と、この第三の単位スイッチの２個分のそれぞれ二分岐
された出力をそれぞれ入力とする８個の第四の単位スイ
ッチとを含む２系統のスイッチ系Ｓ＃０およびＳ＃１を
備え、前記１６×１６チャネルの入力回線がそれぞれ２
分岐され、この２系のスイッチ系Ｓ＃０およびＳ＃１の
各第一の単位スイッチＳ１の各１個にそれぞれ１６チャ
ネルずつ２入力に接続され、１６個の第四の単位スイッ
チの出力の１６チャネルが前記出力回線にそれぞれ接続
されたところにある。
【００２２】図１に示すように、すべての単位スイッチ
Ｓ１〜Ｓ４は、３２入力１６出力としてＡＴＭスイッチ
を構成することができる。しかし、図１に示した構成
は、入力回線が均一のトラヒックを有する場合には問題
ないが、トラヒックが特定の入力回線に偏る場合にはこ
の偏りの影響を受け易い、そこで、本発明実施例では、
この偏りの影響を分散させることができるように、図２
に示すように、第一の単位スイッチＳ１は３２入力３２
出力を有し、第二および第三の単位スイッチＳ２および
Ｓ３は６４入力３２出力を有し、第四の単位スイッチＳ
４は６４入力１６出力を有する構成として説明する。
Ｓ１〜Ｓ４は、３２入力１６出力としてＡＴＭスイッチ
を構成することができる。しかし、図１に示した構成
は、入力回線が均一のトラヒックを有する場合には問題
ないが、トラヒックが特定の入力回線に偏る場合にはこ
の偏りの影響を受け易い、そこで、本発明実施例では、
この偏りの影響を分散させることができるように、図２
に示すように、第一の単位スイッチＳ１は３２入力３２
出力を有し、第二および第三の単位スイッチＳ２および
Ｓ３は６４入力３２出力を有し、第四の単位スイッチＳ
４は６４入力１６出力を有する構成として説明する。
【００２３】また、図２および図３に示すように、第一
の単位スイッチＳ１の８個、第二の単位スイッチＳ２の
４個、第三の単位スイッチＳ３の２個、第四の単位スイ
ッチの１個が第一の集積回路Ｂ１に搭載され、第二の単
位スイッチＳ２の４個、第三の単位スイッチＳ３の２
個、第四の単位スイッチＳ４の１個が第二の集積回路Ｂ
２に搭載され、第三の単位スイッチＳ３の２個、第四の
単位スイッチＳ４の１個が第三の集積回路Ｂ３に搭載さ
れ、第四の単位スイッチＳ４の１個が第四の集積回路Ｂ
４に搭載された構成であり、これらが接続されて本発明
のＡＴＭスイッチを構成している。
の単位スイッチＳ１の８個、第二の単位スイッチＳ２の
４個、第三の単位スイッチＳ３の２個、第四の単位スイ
ッチの１個が第一の集積回路Ｂ１に搭載され、第二の単
位スイッチＳ２の４個、第三の単位スイッチＳ３の２
個、第四の単位スイッチＳ４の１個が第二の集積回路Ｂ
２に搭載され、第三の単位スイッチＳ３の２個、第四の
単位スイッチＳ４の１個が第三の集積回路Ｂ３に搭載さ
れ、第四の単位スイッチＳ４の１個が第四の集積回路Ｂ
４に搭載された構成であり、これらが接続されて本発明
のＡＴＭスイッチを構成している。
【００２４】
【実施例】本発明実施例を図２ないし図６を参照して説
明する。図２に示すＡＴＭスイッチは、スイッチサイズ
が入力２５６出力２５６の場合の実施例を示す。図２の
実施例ではＡＴＭスイッチ入力は１６ハイウェイ毎にグ
ルーピングされており、二つのグループが２プレーンに
コピーされて２入力１出力を持つ２系統の第一の単位ス
イッチＳ１にそれぞれ入力されている。この第一の単位
スイッチＳ１を入力段に８個、２プレーンにまたがって
配置する構造となっている。さらに、２プレーンにコピ
ーされた後に、両プレーンに対象に第一の単位スイッチ
Ｓ１の出力は次のステージの二つのプレーンに配置され
る第二の単位スイッチＳ２に入力される。
明する。図２に示すＡＴＭスイッチは、スイッチサイズ
が入力２５６出力２５６の場合の実施例を示す。図２の
実施例ではＡＴＭスイッチ入力は１６ハイウェイ毎にグ
ルーピングされており、二つのグループが２プレーンに
コピーされて２入力１出力を持つ２系統の第一の単位ス
イッチＳ１にそれぞれ入力されている。この第一の単位
スイッチＳ１を入力段に８個、２プレーンにまたがって
配置する構造となっている。さらに、２プレーンにコピ
ーされた後に、両プレーンに対象に第一の単位スイッチ
Ｓ１の出力は次のステージの二つのプレーンに配置され
る第二の単位スイッチＳ２に入力される。
【００２５】同様にこの対称性を保って第二の単位スイ
ッチＳ２の出力は次ステージの二つのプレーンに配置さ
れる第三の単位スイッチＳ３に入力される。以下同様に
第四のスイッチＳ４まで２4 ＝１６プレーンに順々にセ
ルコピーされる。
ッチＳ２の出力は次ステージの二つのプレーンに配置さ
れる第三の単位スイッチＳ３に入力される。以下同様に
第四のスイッチＳ４まで２4 ＝１６プレーンに順々にセ
ルコピーされる。
【００２６】図３に本発明実施例スイッチのアーキテク
チャをより理解するためにスイッチプレーン間の接続関
係を示す。図３に示すように、各プレーン入力段でセル
は二つの全く同様の情報を持ったセルにコピーされ第一
の単位スイッチＳ１に入力される。入力されたセルは第
一の単位スイッチＳ１の出力でさらに２つの同一情報を
持ったセルにコピーされ２つの別々のプレーンの第二の
単位スイッチＳ２に入力される。
チャをより理解するためにスイッチプレーン間の接続関
係を示す。図３に示すように、各プレーン入力段でセル
は二つの全く同様の情報を持ったセルにコピーされ第一
の単位スイッチＳ１に入力される。入力されたセルは第
一の単位スイッチＳ１の出力でさらに２つの同一情報を
持ったセルにコピーされ２つの別々のプレーンの第二の
単位スイッチＳ２に入力される。
【００２７】このように、各ステージで２プレーンにコ
ピーされたセルはそれぞれのプレーンで単位スイッチに
入力されその出力宛先に応じて選択廃棄または集線され
る。この動作を説明するために図４に本発明実施例の単
位スイッチの構成例を示す。本発明実施例の単位スイッ
チはｋ本のハイウェイを１グループとしたとき、２つの
グループ入力と１つの出力グループをもつ単位スイッチ
である。各入力グループに対しては、当該単位スイッチ
が配置されるステージ情報に基づいてセルの出力方路を
グルーピングして、当該単位スイッチ宛のみのセルを選
択的に通過させ、それ以外のセルは廃棄するアドレスフ
ィルタ１０が備えられている。当該単位スイッチ宛でア
ドレスフィルタ１０を通過したセルはハイウェイで共有
されるバッファ１１に保存される。その後、二つのグル
ープ入力に対応したバッファ１１間で、コントローラ１
２によりセルの読出し競合が出力方路に対して行われ
て、出力方路にセルを集線していく。
ピーされたセルはそれぞれのプレーンで単位スイッチに
入力されその出力宛先に応じて選択廃棄または集線され
る。この動作を説明するために図４に本発明実施例の単
位スイッチの構成例を示す。本発明実施例の単位スイッ
チはｋ本のハイウェイを１グループとしたとき、２つの
グループ入力と１つの出力グループをもつ単位スイッチ
である。各入力グループに対しては、当該単位スイッチ
が配置されるステージ情報に基づいてセルの出力方路を
グルーピングして、当該単位スイッチ宛のみのセルを選
択的に通過させ、それ以外のセルは廃棄するアドレスフ
ィルタ１０が備えられている。当該単位スイッチ宛でア
ドレスフィルタ１０を通過したセルはハイウェイで共有
されるバッファ１１に保存される。その後、二つのグル
ープ入力に対応したバッファ１１間で、コントローラ１
２によりセルの読出し競合が出力方路に対して行われ
て、出力方路にセルを集線していく。
【００２８】例えば、ステージ１段目に配置される第一
の単位スイッチＳ１では出力方路を１〜１２８、１２９
〜２５６にグルーピングして２つのプレーンのうち１〜
１２８の出力方路に接続される第一の単位スイッチＳ１
はそのアドレスフィルタ１０を用いて、出力方路１〜１
２８の宛先を持つセルをバッファ１１に格納し、１２９
〜２５６の宛先を持つセルを廃棄する。同様にスイッチ
２段目に配置される第二の単位スイッチＳ２は、１〜６
４、６５〜１２８、１２９〜１９２、１９３〜２５６の
グループにセルをグルーピングしてそれぞれの出力方路
につながる第二の単位スイッチＳ２は入力セル中から出
力方路につながるセルのみをアドレスフィルタ１０によ
り選択し、それ以外を廃棄する。以下同様の操作を繰り
返して、スイッチ最終段まで入力セルのグルーピングを
行い、最終段の第四の単位スイッチＳ４はグループセル
をその宛先に応じて出力方路毎にスイッチングする。
の単位スイッチＳ１では出力方路を１〜１２８、１２９
〜２５６にグルーピングして２つのプレーンのうち１〜
１２８の出力方路に接続される第一の単位スイッチＳ１
はそのアドレスフィルタ１０を用いて、出力方路１〜１
２８の宛先を持つセルをバッファ１１に格納し、１２９
〜２５６の宛先を持つセルを廃棄する。同様にスイッチ
２段目に配置される第二の単位スイッチＳ２は、１〜６
４、６５〜１２８、１２９〜１９２、１９３〜２５６の
グループにセルをグルーピングしてそれぞれの出力方路
につながる第二の単位スイッチＳ２は入力セル中から出
力方路につながるセルのみをアドレスフィルタ１０によ
り選択し、それ以外を廃棄する。以下同様の操作を繰り
返して、スイッチ最終段まで入力セルのグルーピングを
行い、最終段の第四の単位スイッチＳ４はグループセル
をその宛先に応じて出力方路毎にスイッチングする。
【００２９】このような単位スイッチを接続し構成した
スイッチサイズ２５６×２５６のセルスイッチング例を
図５を用いて説明する。図５の例では出力方路“１”を
目指すセルがステージ１段目の第一の単位スイッチＳ１
−１に到着しているとする。このときセルはもう一方の
プレーンにもコピーされており別プレーンに配置された
第一の単位スイッチＳ１−１にも入力されている。第一
の単位スイッチＳ１−１に入力されたセルはステージ１
段目で１〜１２８の宛先に含まれるので、第一の単位ス
イッチＳ１−１で集線されてステージ２段目に出力され
る。このとき別プレーンの第一の単位スイッチＳ１−１
では１２９〜２５６に含まれないのでセルは廃棄され
る。第一の単位スイッチＳ１−１から出力されたセルは
同様に２つのプレーンにコピーされて集積回路Ｂ１およ
びＢ２上の第二の単位スイッチＳ２−１にそれぞれ入力
される。
スイッチサイズ２５６×２５６のセルスイッチング例を
図５を用いて説明する。図５の例では出力方路“１”を
目指すセルがステージ１段目の第一の単位スイッチＳ１
−１に到着しているとする。このときセルはもう一方の
プレーンにもコピーされており別プレーンに配置された
第一の単位スイッチＳ１−１にも入力されている。第一
の単位スイッチＳ１−１に入力されたセルはステージ１
段目で１〜１２８の宛先に含まれるので、第一の単位ス
イッチＳ１−１で集線されてステージ２段目に出力され
る。このとき別プレーンの第一の単位スイッチＳ１−１
では１２９〜２５６に含まれないのでセルは廃棄され
る。第一の単位スイッチＳ１−１から出力されたセルは
同様に２つのプレーンにコピーされて集積回路Ｂ１およ
びＢ２上の第二の単位スイッチＳ２−１にそれぞれ入力
される。
【００３０】このとき集積回路Ｂ１上の第二の単位スイ
ッチＳ２−１では宛先が１〜６４のセルが選択集線され
るのでセルを出力方路に出力し、集積回路Ｂ２上の第二
の単位スイッチＳ２−１では宛先が６５〜１２８のセル
が選択集線されるので廃棄される。第三の単位スイッチ
Ｓ３−１においても同様の集線およびコピーを繰り返す
ことにより出力方路“１”宛のセルは最終段の第四の単
位スイッチＳ４に入力されて、そこでセルスイッチング
されて出力回線Ｏ１に出力される。
ッチＳ２−１では宛先が１〜６４のセルが選択集線され
るのでセルを出力方路に出力し、集積回路Ｂ２上の第二
の単位スイッチＳ２−１では宛先が６５〜１２８のセル
が選択集線されるので廃棄される。第三の単位スイッチ
Ｓ３−１においても同様の集線およびコピーを繰り返す
ことにより出力方路“１”宛のセルは最終段の第四の単
位スイッチＳ４に入力されて、そこでセルスイッチング
されて出力回線Ｏ１に出力される。
【００３１】本発明実施例のＡＴＭスイッチでは、いか
なる入力トラヒックパターンに対してもノンブロック性
を保証するためには、ステージ１段目の第一の単位スイ
ッチＳ１は、３２×３２のスイッチサイズを持ちスイッ
チ出力スピードは１ポート当たりのスイッチ入出力スピ
ードをＣとすると３２Ｃ、ステージ２段目の第二の単位
スイッチＳ２は６４×３２のスイッチサイズを持ち、出
力は３２Ｃ、ステージ３段目の第三の単位スイッチＳ３
は６４×３２のスイッチサイズを持ち、出力は３２Ｃ、
ステージ４段目の第四の単位スイッチＳ４は６４×１６
のスイッチサイズを持ち、出力は１６Ｃであることが望
ましい。
なる入力トラヒックパターンに対してもノンブロック性
を保証するためには、ステージ１段目の第一の単位スイ
ッチＳ１は、３２×３２のスイッチサイズを持ちスイッ
チ出力スピードは１ポート当たりのスイッチ入出力スピ
ードをＣとすると３２Ｃ、ステージ２段目の第二の単位
スイッチＳ２は６４×３２のスイッチサイズを持ち、出
力は３２Ｃ、ステージ３段目の第三の単位スイッチＳ３
は６４×３２のスイッチサイズを持ち、出力は３２Ｃ、
ステージ４段目の第四の単位スイッチＳ４は６４×１６
のスイッチサイズを持ち、出力は１６Ｃであることが望
ましい。
【００３２】図６は他の単位スイッチの構成例を示す図
であるが、図６に示すように、各ステージの単位スイッ
チのバッファ量を増加させれば前記単位スイッチの出力
スピードを減少することもできる。
であるが、図６に示すように、各ステージの単位スイッ
チのバッファ量を増加させれば前記単位スイッチの出力
スピードを減少することもできる。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
従来の分配および集線型ＡＴＭスイッチのように冗長な
スイッチ構成を採用しなくても経済的でトラヒック特性
の優れた大規模ＡＴＭスイッチを実現することができ
る。これにより、入力段ではセルを二方路にコピーする
だけでよくなり、さらに、冗長な単位スイッチを用いる
ことなくコストおよび消費電力および設置容積を低く抑
えることができる。
従来の分配および集線型ＡＴＭスイッチのように冗長な
スイッチ構成を採用しなくても経済的でトラヒック特性
の優れた大規模ＡＴＭスイッチを実現することができ
る。これにより、入力段ではセルを二方路にコピーする
だけでよくなり、さらに、冗長な単位スイッチを用いる
ことなくコストおよび消費電力および設置容積を低く抑
えることができる。
【図１】本発明のＡＴＭスイッチの基本構成を示す斜視
図。
図。
【図２】本発明実施例のＡＴＭスイッチの構成を示す斜
視図。
視図。
【図３】本発明実施例のＡＴＭスイッチの構成を示す上
面図。
面図。
【図４】本発明実施例の単位スイッチの構成例を示す
図。
図。
【図５】スイッチサイズ２５６×２５６のセルスイッチ
ング例を示す図。
ング例を示す図。
【図６】他の単位スイッチの構成例を示す図。
【図７】従来のＡＴＭスイッチの構成例を示す斜視図。
【図８】従来のＡＴＭスイッチの構成例を示す上面図。
【図９】従来の集線型ＡＴＭスイッチに配置される単位
スイッチの一例を示す図。
スイッチの一例を示す図。
【図１０】従来のＡＴＭスイッチの集線ブロック例を示
す図。
す図。
１０ アドレスフィルタ １１ バッファ １２ コントローラ Ｓ１〜Ｓ４、Ｓ１−１、Ｓ２−１、Ｓ３−１ 単位スイ
ッチ Ｓ＃０、Ｓ＃１ スイッチ系 ＳＷ＃１、ＳＷ＃ｍ プレーン
ッチ Ｓ＃０、Ｓ＃１ スイッチ系 ＳＷ＃１、ＳＷ＃ｍ プレーン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−261576（ＪＰ，Ａ) 特開 平４−96446（ＪＰ，Ａ) 特開 平４−176229（ＪＰ，Ａ) 特開 平２−223250（ＪＰ，Ａ) 電子情報通信学会技術研究報告ＩＮ97 −202 電子情報通信学会技術研究報告ＳＳＥ 98−32 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28
Claims (3)
- 【請求項１】 〔ｎ×ｍ〕チャネル（ｎチャネルをｍ回
線分）の入力回線を収容しこの入力回線から到来するセ
ルの宛先にしたがってこのセルを〔ｎ×ｍ〕チャネルの
出力回線のうちの該当する出力回線に交換接続する手段
を備えたＡＴＭスイッチにおいて、 前記交換接続する手段は、複数ｍ／ｋ個の第一の単位ス
イッチと、この第一の単位スイッチのｋ個分のそれぞれ
ｋ（ただしｍ≫ｋかつｋ≧２）分岐された出力をそれぞ
れ入力とする複数の第二の単位スイッチと、・・・・・
・・・、第〔（ｌｏｇk ｍ）−１〕の単位スイッチのｋ
個分のそれぞれｋ分岐された出力をそれぞれ入力とする
第〔ｌｏｇk ｍ〕の単位スイッチとを含むスイッチ系を
ｋ系備え、 前記ｎ×ｍチャネルの入力回線がそれぞれｋ分岐され、
このｋ系のスイッチ系の各第一の単位スイッチ（ｋｎ入
力）の各１個にそれぞれｋｎチャネルずつ接続され、 前記第〔ｌｏｇk ｍ〕の単位スイッチ（ｍ個）の出力の
ｎチャネルが前記出力回線にそれぞれ接続され、前記単位スイッチは、いずれもｋｎ入力ｎ出力を有する
ことを特徴とするＡＴＭスイッチ。 - 【請求項２】 〔ｎ×ｍ〕チャネル（ｎチャネルをｍ回
線分）の入力回線を収容しこの入力回線から到来するセ
ルの宛先にしたがってこのセルを〔ｎ×ｍ〕チャネルの
出力回線のうちの該当する出力回線に交換接続する手段
を備えたＡＴＭスイッチにおいて、 前記交換接続する手段は、複数ｍ／ｋ個の第一の単位ス
イッチと、この第一の単位スイッチのｋ個分のそれぞれ
ｋ分岐された出力をそれぞれ入力とする複数の第二の単
位スイッチと、・・・・・・・・、第〔（ｌｏｇ k ｍ）
−１〕の単位スイッチのｋ個分のそれぞれｋ分岐された
出力をそれぞれ入力とする第〔ｌｏｇ k ｍ〕の単位スイ
ッチとを含むスイッチ系をｋ系備え、 前記ｎ×ｍチャネルの入力回線がそれぞれｋ分岐され、
このｋ系のスイッチ系の各第一の単位スイッチ（ｋｎ入
力）の各１個にそれぞれｋｎチャネルずつ接続 され、 前記第〔ｌｏｇ k ｍ〕の単位スイッチ（ｍ個）の出力の
ｎチャネルが前記出力回線にそれぞれ接続され、 前記第一の単位スイッチはｋｎ入力ｋｎ出力を有し、前
記第二の単位スイッチはｋ 2 ｎ入力ｋｎ出力を有し、前
記第〔ｌｏｇ k ｍ〕の単位スイッチはｋ 2 ｎ入力ｎ出力
を有する ことを特徴とする ＡＴＭスイッチ。 - 【請求項３】 〔ｎ×ｍ〕チャネル（ｎチャネルをｍ回
線分）の入力回線を収容しこの入力回線から到来するセ
ルの宛先にしたがってこのセルを〔ｎ×ｍ〕チャネルの
出力回線のうちの該当する出力回線に交換接続する手段
を備えたＡＴＭスイッチにおいて、 前記交換接続する手段は、複数ｍ／ｋ個の第一の単位ス
イッチと、この第一の単位スイッチのｋ個分のそれぞれ
ｋ（ただしｍ≫ｋかつｋ≧２）分岐された出力をそれぞ
れ入力とする複数の第二の単位スイッチと、・・・・・
・・・、第〔（ｌｏｇ k ｍ）−１〕の単位スイッチのｋ
個分のそれぞれｋ分岐された出力をそれぞれ入力とする
第〔ｌｏｇ k ｍ〕の単位スイッチとを含むスイッチ系を
ｋ系備え、 前記ｎ×ｍチャネルの入力回線がそれぞれｋ分岐され、
このｋ系のスイッチ系の各第一の単位スイッチ（ｋｎ入
力）の各１個にそれぞれｋｎチャネルずつ接続され、 前記第〔ｌｏｇ k ｍ〕の単位スイッチ（ｍ個）の出力の
ｎチャネルが前記出力回線にそれぞれ接続され、 前記第一の単位スイッチのｍ／ｋ個、前記第二の単位ス
イッチのｍ／ｋ 2 個、・・・・前記第〔ｌｏｇ k ｍ〕の
単位スイッチの１個が第一の集積回路に搭載され、前記
第二の単位スイッチのｍ／ｋ 2 個、・・・・、前記第
〔ｌｏｇ k ｍ〕の単位スイッチの１個が第二の集積回路
に搭載され、・・・・、前記第〔ｌｏｇ k ｍ〕の単位ス
イッチの１個が第〔ｌｏｇ k ｍ〕の集積回路に搭載され
た ことを特徴とする ＡＴＭスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6010398A JP3186686B2 (ja) | 1998-03-11 | 1998-03-11 | Ａｔｍスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6010398A JP3186686B2 (ja) | 1998-03-11 | 1998-03-11 | Ａｔｍスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261575A JPH11261575A (ja) | 1999-09-24 |
| JP3186686B2 true JP3186686B2 (ja) | 2001-07-11 |
Family
ID=13132441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6010398A Expired - Fee Related JP3186686B2 (ja) | 1998-03-11 | 1998-03-11 | Ａｔｍスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3186686B2 (ja) |
-
1998
- 1998-03-11 JP JP6010398A patent/JP3186686B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| 電子情報通信学会技術研究報告ＩＮ９７−２０２ |
| 電子情報通信学会技術研究報告ＳＳＥ９８−３２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11261575A (ja) | 1999-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4516238A (en) | Self-routing switching network | |
| Turner | Design of a broadcast packet switching network | |
| Turner | Design of a broadcast packet switching network | |
| US5361255A (en) | Method and apparatus for a high speed asynchronous transfer mode switch | |
| US6696917B1 (en) | Folded Clos architecture switching | |
| ES2088927T3 (es) | Red de conmutacion y modulo para un sistema atm. | |
| JPH05207062A (ja) | パケット交換方式 | |
| JP2915260B2 (ja) | パケット交換配置 | |
| JPH06268683A (ja) | パケット分配ネットワーク | |
| CA2006393C (en) | Modular expandable digital single-stage switching network in atm (asynchronous transfer mode) technology for a fast packet-switched transmission of information | |
| US5319639A (en) | Crossbar with return net for scalable self-routing non-blocking message switching and routing system | |
| US5214640A (en) | High-speed packet switching system | |
| JP3186686B2 (ja) | Ａｔｍスイッチ | |
| JP3113856B2 (ja) | Ａｔｍスイッチ | |
| US4685128A (en) | Method and network for transmitting addressed signal samples from any network input to an addressed network output | |
| US6580714B1 (en) | Concentrator type ATM switch for an ATM switching system | |
| JP3079068B2 (ja) | Ａｔｍスイッチ | |
| Shobatake | The barrel switch: An ATM switch architecture for high‐speed switching | |
| JPH05227195A (ja) | Ａｔｍクロスコネクト装置 | |
| Chen et al. | RC-BB switch: a high performance switching network for B-ISDN | |
| JP3008966B2 (ja) | Ａｔｍ装置 | |
| JPH07303110A (ja) | Ａｔｍ交換機 | |
| JP2580979B2 (ja) | Ａｔｍスイッチ | |
| WO1993003580A1 (en) | Scalable self-routing nonblocking message switching and routing network | |
| El-Sayed | Randomized routing and its applications on multiprocessor Benes Networks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |