JP3182900B2 - ピクセルクロックのジッタ減少方法及び装置 - Google Patents
ピクセルクロックのジッタ減少方法及び装置Info
- Publication number
- JP3182900B2 JP3182900B2 JP22262192A JP22262192A JP3182900B2 JP 3182900 B2 JP3182900 B2 JP 3182900B2 JP 22262192 A JP22262192 A JP 22262192A JP 22262192 A JP22262192 A JP 22262192A JP 3182900 B2 JP3182900 B2 JP 3182900B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixel clock
- line
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/047—Detection, control or error compensation of scanning velocity or position
- H04N1/053—Detection, control or error compensation of scanning velocity or position in main scanning direction, e.g. synchronisation of line start or picture elements in a line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/113—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using oscillating or rotating mirrors
- H04N1/1135—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using oscillating or rotating mirrors for the main-scan only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/12—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using the sheet-feed movement or the medium-advance or the drum-rotation movement as the slow scanning component, e.g. arrangements for the main-scanning
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/024—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof deleted
- H04N2201/02406—Arrangements for positioning elements within a head
- H04N2201/02439—Positioning method
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04701—Detection of scanning velocity or position
- H04N2201/0471—Detection of scanning velocity or position using dedicated detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04701—Detection of scanning velocity or position
- H04N2201/04732—Detecting at infrequent intervals, e.g. once or twice per line for main-scan control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04701—Detection of scanning velocity or position
- H04N2201/04744—Detection of scanning velocity or position by detecting the scanned beam or a reference beam
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04753—Control or error compensation of scanning position or velocity
- H04N2201/04758—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area
- H04N2201/04767—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area by controlling the timing of the signals, e.g. by controlling the frequency o phase of the pixel clock
- H04N2201/04781—Controlling the phase of the signals
- H04N2201/04786—Controlling a start time, e.g. for output of a line of data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04753—Control or error compensation of scanning position or velocity
- H04N2201/04794—Varying the control or compensation during the scan, e.g. using continuous feedback or from line to line
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Scanning Arrangements (AREA)
- Mechanical Optical Scanning Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、レーザスキャナにおけ
るピクセルクロックのジッタの減少装置及び本装置を用
いたジッタの減少方法に関する。特に、本発明は、ピク
セルクロック信号及び走査開始信号を利用して、新たな
ピクセルクロックを発生してピクセル配置の誤差を最小
にするピクセルクロックのジッタの減少装置に関する。
るピクセルクロックのジッタの減少装置及び本装置を用
いたジッタの減少方法に関する。特に、本発明は、ピク
セルクロック信号及び走査開始信号を利用して、新たな
ピクセルクロックを発生してピクセル配置の誤差を最小
にするピクセルクロックのジッタの減少装置に関する。
【０００２】
【従来の技術】ラスタスキャナにおいてピクセル配置の
誤差を最小限にすることは、しばしば困難な問題を提起
する。ピクセル配置の誤差の原因となる幾つかの要素と
して、ポリゴンモータの速度の変動、光学的な欠陥、ピ
クセルクロックのジッタなどがある。従来の装置は、ポ
リゴンモーターの速度の変動や光学的な欠陥を補正する
ことを試みたものであるが、これを達成することは困難
であった。
誤差を最小限にすることは、しばしば困難な問題を提起
する。ピクセル配置の誤差の原因となる幾つかの要素と
して、ポリゴンモータの速度の変動、光学的な欠陥、ピ
クセルクロックのジッタなどがある。従来の装置は、ポ
リゴンモーターの速度の変動や光学的な欠陥を補正する
ことを試みたものであるが、これを達成することは困難
であった。
【０００３】記録媒体などの像形成表面に画像情報を伝
達するのに、ラスタ出力スキャナなどのレーザースキャ
ナが使用される。レーザー光源などの光源が、ビデオ画
像信号又はビデオ画像ピクセルに含まれる画像情報に応
じて変調されるビームを発生する。この変調されたビー
ムは、回転式多面ポリゴンに照射され、該回転式多面ポ
リゴンは、像形成表面の像平面上を横切って変調ビーム
を走査する。このポリゴンの各面は、鏡面である。ポリ
ゴンはモーターによって回転され、このモーターの速度
は、像形成表面の移動方向（例えばＹ方向）における解
像度を制御する。走査ライン（例えばＸ方向）における
解像度は、像信号即ちピクセル速度の関数である。走査
方向の解像度は、像信号即ちピクセルクロックの周波数
で決まる。ポリゴンの各鏡面は、１本の水平走査ライン
に対応した像情報を与える。
達するのに、ラスタ出力スキャナなどのレーザースキャ
ナが使用される。レーザー光源などの光源が、ビデオ画
像信号又はビデオ画像ピクセルに含まれる画像情報に応
じて変調されるビームを発生する。この変調されたビー
ムは、回転式多面ポリゴンに照射され、該回転式多面ポ
リゴンは、像形成表面の像平面上を横切って変調ビーム
を走査する。このポリゴンの各面は、鏡面である。ポリ
ゴンはモーターによって回転され、このモーターの速度
は、像形成表面の移動方向（例えばＹ方向）における解
像度を制御する。走査ライン（例えばＸ方向）における
解像度は、像信号即ちピクセル速度の関数である。走査
方向の解像度は、像信号即ちピクセルクロックの周波数
で決まる。ポリゴンの各鏡面は、１本の水平走査ライン
に対応した像情報を与える。
【０００４】ラスタスキャナ中の誤差を補正する装置
は、数多く開示されている。Swagerに付与されて本出願
人に譲渡された米国特許第4,204,233 号明細書には、回
転式ポリゴンの各々の面の誤差に基づいて、ビットクロ
ックの割合を変化させる面の誤差補正装置が開示されて
いる。走査開始信号が発生すると、ビットクロックカウ
ンターがリセットされる。特定の面に対する誤差は、走
査ラインビットカウント出力と走査終了出力との間隔で
決まる。面の誤差は、この間隔に対応した２進数によっ
て表現される。特定の面に対する誤差は、この面に対応
したメモリ位置にストアされる。面が利用されるとき、
その面のメモリ位置に予めストアされた誤差が、発振器
を制御するのに用いられ、出力周波数は、その面に起因
する速度誤差を補償（補正）するの必要な周波数に一致
する。その面の走査が終わると、その面のメモリに予め
ストアされた誤差信号が更新される。走査終了信号と走
査開始信号の間の時間に、次の面の誤差がメモリから読
み出される。ピクセルクロックはそれ自体が誤差の測定
に使用されるため、基準信号としては、１本の走査ライ
ン当たり±１ピクセルクロック以内の精度のものしか許
されない。従って、最大周波数100MHzで作動する典型的
なピクセルクロックに使用される場合、誤差補正を行う
ことが可能な精度は、１本の走査ライン当たりたったの
±10ナノ秒である。
は、数多く開示されている。Swagerに付与されて本出願
人に譲渡された米国特許第4,204,233 号明細書には、回
転式ポリゴンの各々の面の誤差に基づいて、ビットクロ
ックの割合を変化させる面の誤差補正装置が開示されて
いる。走査開始信号が発生すると、ビットクロックカウ
ンターがリセットされる。特定の面に対する誤差は、走
査ラインビットカウント出力と走査終了出力との間隔で
決まる。面の誤差は、この間隔に対応した２進数によっ
て表現される。特定の面に対する誤差は、この面に対応
したメモリ位置にストアされる。面が利用されるとき、
その面のメモリ位置に予めストアされた誤差が、発振器
を制御するのに用いられ、出力周波数は、その面に起因
する速度誤差を補償（補正）するの必要な周波数に一致
する。その面の走査が終わると、その面のメモリに予め
ストアされた誤差信号が更新される。走査終了信号と走
査開始信号の間の時間に、次の面の誤差がメモリから読
み出される。ピクセルクロックはそれ自体が誤差の測定
に使用されるため、基準信号としては、１本の走査ライ
ン当たり±１ピクセルクロック以内の精度のものしか許
されない。従って、最大周波数100MHzで作動する典型的
なピクセルクロックに使用される場合、誤差補正を行う
ことが可能な精度は、１本の走査ライン当たりたったの
±10ナノ秒である。
【０００５】Trainoに付与されて本出願人に譲渡された
米国特許第4,349,847 号明細書には、可動式像形成部材
と、像形成部材に露光してその上に像を形成する像形成
ビームとを有するラスタ出力スキャナが開示されてい
る。回転式ポリゴンは、像形成部材上で１ラインずつビ
ームを走査し、ビームは像形成部材へのピクセル入力に
従って変調される。クロックにより、像ピクセルをクロ
ックするクロックパルスが、変調器に与えられる。ポリ
ゴンの速度は、像形成部材とポリゴンとの所定の速度関
係を維持するように制御される。従って、装置は、速度
変化に対してのみ補償（補正）を行う。
米国特許第4,349,847 号明細書には、可動式像形成部材
と、像形成部材に露光してその上に像を形成する像形成
ビームとを有するラスタ出力スキャナが開示されてい
る。回転式ポリゴンは、像形成部材上で１ラインずつビ
ームを走査し、ビームは像形成部材へのピクセル入力に
従って変調される。クロックにより、像ピクセルをクロ
ックするクロックパルスが、変調器に与えられる。ポリ
ゴンの速度は、像形成部材とポリゴンとの所定の速度関
係を維持するように制御される。従って、装置は、速度
変化に対してのみ補償（補正）を行う。
【０００６】Shimada に付与された米国特許第4,677,29
2 号明細書には、多数の遅延要素によって複数のクロッ
ク信号を発生させる光学走査装置中で、像走査クロック
信号を発生する方法が開示されている。複数のクロック
信号のうちの１つが、光センサの出力に基づいて選択さ
れる。光センサ信号が検出されると、ラッチ回路が複数
のクロック信号と複数の反転クロック信号を発生する。
これらの反転クロック信号及び非反転クロック信号は、
クロック選択回路に送られる。
2 号明細書には、多数の遅延要素によって複数のクロッ
ク信号を発生させる光学走査装置中で、像走査クロック
信号を発生する方法が開示されている。複数のクロック
信号のうちの１つが、光センサの出力に基づいて選択さ
れる。光センサ信号が検出されると、ラッチ回路が複数
のクロック信号と複数の反転クロック信号を発生する。
これらの反転クロック信号及び非反転クロック信号は、
クロック選択回路に送られる。
【０００７】Schoonに付与された米国特許第4,571,623
号明細書には、メモリにストアされたプログラムに応じ
て安定クロックの出力からデータクロック信号を選択す
るデータクロック回路が開示されている。電圧制御発振
器（ＶＣＯ）は、データクロック信号を与え、このＶＣ
Ｏは、選択されたクロック信号とデータクロック信号の
蓄積されたカウントの差に基づいて制御される。高周波
数クロックをシミュレートするために、シミュレート位
相ロックループと共に低周波数クロックが用いられる。
このようにして、データクロック信号を平滑化する技術
が与えられる。
号明細書には、メモリにストアされたプログラムに応じ
て安定クロックの出力からデータクロック信号を選択す
るデータクロック回路が開示されている。電圧制御発振
器（ＶＣＯ）は、データクロック信号を与え、このＶＣ
Ｏは、選択されたクロック信号とデータクロック信号の
蓄積されたカウントの差に基づいて制御される。高周波
数クロックをシミュレートするために、シミュレート位
相ロックループと共に低周波数クロックが用いられる。
このようにして、データクロック信号を平滑化する技術
が与えられる。
【０００８】Dangler に付与された米国特許第4,587,53
1 号明細書には、クロック信号を発生するのに走査開始
（ＳＯＳ）センサと走査終了（ＥＯＳ）センサが使用さ
れるクロック信号発生装置が開示されている。ＳＯＳ及
びＥＯＳセンサからの信号は、ＳＲフリップフロップの
Ｓ及びＣ入力に送られる。ＳＲフリップフロップの出力
は、ＮＯＲ論理ゲートに送られる。ＮＯＲゲートの他の
入力は、フィードバックループに接続されている。ＮＯ
Ｒゲートの出力は、遅延装置を通る。遅延装置からの出
力は、ＮＯＲゲートにフィードバックされて、クロック
信号として再び出力される。
1 号明細書には、クロック信号を発生するのに走査開始
（ＳＯＳ）センサと走査終了（ＥＯＳ）センサが使用さ
れるクロック信号発生装置が開示されている。ＳＯＳ及
びＥＯＳセンサからの信号は、ＳＲフリップフロップの
Ｓ及びＣ入力に送られる。ＳＲフリップフロップの出力
は、ＮＯＲ論理ゲートに送られる。ＮＯＲゲートの他の
入力は、フィードバックループに接続されている。ＮＯ
Ｒゲートの出力は、遅延装置を通る。遅延装置からの出
力は、ＮＯＲゲートにフィードバックされて、クロック
信号として再び出力される。
【０００９】Swanbergに付与されて本出願人に譲渡され
た米国特許第4,635,000 号明細書には、ジッタ補正を行
いピクセルクロックを一時的に同期する装置が開示され
ており、この装置では、走査開始信号とピクセルカウン
ト開始信号との間の位相誤差及び走査終了信号とピクセ
ルカウント終了信号との間の位相誤差に基づいて、タイ
ミング誤差信号を発生する。また、この装置には、面誤
差の補正を行う回路も設けられている。
た米国特許第4,635,000 号明細書には、ジッタ補正を行
いピクセルクロックを一時的に同期する装置が開示され
ており、この装置では、走査開始信号とピクセルカウン
ト開始信号との間の位相誤差及び走査終了信号とピクセ
ルカウント終了信号との間の位相誤差に基づいて、タイ
ミング誤差信号を発生する。また、この装置には、面誤
差の補正を行う回路も設けられている。
【００１０】以上の関連技術は、ピクセルの整合に影響
を与える様々な誤差を補償することを試みたものである
が、これらの技術は、ピクセルクロック信号と走査開始
信号を利用し、ジッタのない新たなピクセルクロック信
号を発生して、ピクセルクロックのジッタの誤差を補償
（補正）するものではない。
を与える様々な誤差を補償することを試みたものである
が、これらの技術は、ピクセルクロック信号と走査開始
信号を利用し、ジッタのない新たなピクセルクロック信
号を発生して、ピクセルクロックのジッタの誤差を補償
（補正）するものではない。
【００１１】
【発明の概要】本発明の第１の目的は、高価な高周波発
振器を使用することなくピクセルクロックの周波数を効
果的に２倍にする、ピクセルクロックのジッタ減少装置
を提供することにある。また、本発明の第２の目的は、
ピクセルクロック信号と走査開始信号を利用して、より
精度の高い新たなピクセルクロック信号を発生する、ピ
クセルクロックのジッタ減少装置を提供することにあ
る。
振器を使用することなくピクセルクロックの周波数を効
果的に２倍にする、ピクセルクロックのジッタ減少装置
を提供することにある。また、本発明の第２の目的は、
ピクセルクロック信号と走査開始信号を利用して、より
精度の高い新たなピクセルクロック信号を発生する、ピ
クセルクロックのジッタ減少装置を提供することにあ
る。
【００１２】本発明は、より精度の高い新たなピクセル
クロック信号を発生するために、その立上りが走査開始
信号の開始に近い方の信号に基づいて、ピクセルクロッ
ク信号又は反転ピクセルクロック信号のいずれか一方を
選択することによって、ジッタを減少したピクセルクロ
ック信号を与えるものである。
クロック信号を発生するために、その立上りが走査開始
信号の開始に近い方の信号に基づいて、ピクセルクロッ
ク信号又は反転ピクセルクロック信号のいずれか一方を
選択することによって、ジッタを減少したピクセルクロ
ック信号を与えるものである。
【００１３】
【実施例】図１及び図２に、本発明を使用するラスタス
キャナを示す。ここに示すのは、本発明を適用した走査
装置の実施例である。図示する実施例の構成では、照明
源は、電気信号に含まれる情報に一致して変調器１４に
より変調ができるように、単色放射線で成る平行ビーム
１１を発生する、レーザ１０を有する。ビーム１１は、
ミラー１２によって反射されて、変調器１４に到達す
る。
キャナを示す。ここに示すのは、本発明を適用した走査
装置の実施例である。図示する実施例の構成では、照明
源は、電気信号に含まれる情報に一致して変調器１４に
より変調ができるように、単色放射線で成る平行ビーム
１１を発生する、レーザ１０を有する。ビーム１１は、
ミラー１２によって反射されて、変調器１４に到達す
る。
【００１４】変調器１４は、ビデオ情報をビーム１１に
与える適当な電気光学変調器であれば何でもよい。例え
ば、変調器１４は、電気信号を表す変化する電圧を印加
することによって屈折率が周期的に変化するリン酸二水
素カリウムの結晶を有するポッケル・セルでもよい。こ
の信号は、２進パルスコード変調又は広帯域ビーム周波
数変調によって、情報を有する。
与える適当な電気光学変調器であれば何でもよい。例え
ば、変調器１４は、電気信号を表す変化する電圧を印加
することによって屈折率が周期的に変化するリン酸二水
素カリウムの結晶を有するポッケル・セルでもよい。こ
の信号は、２進パルスコード変調又は広帯域ビーム周波
数変調によって、情報を有する。
【００１５】ビーム１１は、ミラー１３から反射され
て、非点収差レンズ１５に到達する。レンズ１５は、ビ
ーム１１をミラー１６及び１７によって反射される制御
されたエネルギ分布に合焦し、走査ポリゴンミラー１８
の少なくとも１の面に照射する。ポリゴン１８の回転軸
は、ビーム１１が軌跡を描く平面に直交する。ポリゴン
１８の面２０は、これらの面上に照射されるビームの反
射に適した鏡面である。これとは別に、フライングスポ
ットスキャナは、振動方式によって駆動される鏡面圧電
結晶体や平面反射鏡などの適当な装置によって与えられ
る。
て、非点収差レンズ１５に到達する。レンズ１５は、ビ
ーム１１をミラー１６及び１７によって反射される制御
されたエネルギ分布に合焦し、走査ポリゴンミラー１８
の少なくとも１の面に照射する。ポリゴン１８の回転軸
は、ビーム１１が軌跡を描く平面に直交する。ポリゴン
１８の面２０は、これらの面上に照射されるビームの反
射に適した鏡面である。これとは別に、フライングスポ
ットスキャナは、振動方式によって駆動される鏡面圧電
結晶体や平面反射鏡などの適当な装置によって与えられ
る。
【００１６】レンズ２２は、ポリゴン１８と像形成媒体
の間の光路上に位置し、図示する実施例の構成ではこの
像形成媒体は、電子写真複写装置即ちコピー装置（図示
せず）の光導電性ドラム２５を有する。レンズ２２の直
径は、ポリゴン１８の面２０から反射されたビームを、
ミラー２６を介してドラム２５の表面近傍の焦点に合焦
させるように構成されている。この実施例においては、
ドラム２５が図示されているが、本発明は、光導電性ベ
ルトを利用した装置にも応用可能である。以下の記述は
ドラム２５に関するものであるが、ドラムをベルトに置
き換えてもよいことは理解されたい。
の間の光路上に位置し、図示する実施例の構成ではこの
像形成媒体は、電子写真複写装置即ちコピー装置（図示
せず）の光導電性ドラム２５を有する。レンズ２２の直
径は、ポリゴン１８の面２０から反射されたビームを、
ミラー２６を介してドラム２５の表面近傍の焦点に合焦
させるように構成されている。この実施例においては、
ドラム２５が図示されているが、本発明は、光導電性ベ
ルトを利用した装置にも応用可能である。以下の記述は
ドラム２５に関するものであるが、ドラムをベルトに置
き換えてもよいことは理解されたい。
【００１７】レンズ２２によって、回転式ポリゴン１８
と記録媒体２５の横断方向におけるスポットの偏向との
間に直線関係が与えられる。光学手段によるこの直線化
によって、電子的に補償（補正）を行う必要なしに、バ
レル・ピン歪み（barrel andpin cushion-type distort
ion of facts ）を防止することができる。ポリゴン１
８は、好ましくは駆動シャフト２９を介して安定ＤＣサ
ーボ制御モーターによって連続的に駆動され、この駆動
シャフト２９は、所望の走査速度を与えるクロック信号
と同期して回転する。図示した構成においては、ドラム
２５の回転率が、連続した走査ラインの間隔を決定す
る。好ましくは、円柱レンズ２７は、ミラー２６とドラ
ム２５の間に配置され、光学素子の不整合を補償（補
正）する。
と記録媒体２５の横断方向におけるスポットの偏向との
間に直線関係が与えられる。光学手段によるこの直線化
によって、電子的に補償（補正）を行う必要なしに、バ
レル・ピン歪み（barrel andpin cushion-type distort
ion of facts ）を防止することができる。ポリゴン１
８は、好ましくは駆動シャフト２９を介して安定ＤＣサ
ーボ制御モーターによって連続的に駆動され、この駆動
シャフト２９は、所望の走査速度を与えるクロック信号
と同期して回転する。図示した構成においては、ドラム
２５の回転率が、連続した走査ラインの間隔を決定す
る。好ましくは、円柱レンズ２７は、ミラー２６とドラ
ム２５の間に配置され、光学素子の不整合を補償（補
正）する。
【００１８】ポリゴン１８が回転すると、ビーム１１
は、記録媒体２５の表面上の走査ライン３２を走査開始
点（ＳＯＳポイント）３４から走査終了点（ＥＯＳポイ
ント）３５までトレースする。光電検出器３８，３９
は、ドラム２５の表面の透明部分の下方に設けられてい
る。ビーム１１がポイント３４，３５に到達するたび
に、光電検出器３８，３９は、信号を発生して、ＳＯＳ
信号及びＥＯＳ信号を供給する。ＳＯＳ−ＥＯＳ間のパ
ルス列の幅は、ポリゴン１８の回転速度に依存する。例
えばモータ２８のハンチング特性によるポリゴンの速度
の変動は、検出器３８，３９によって発生するパルスの
幅の変化に反映される。前述したように、像形成部材
は、電子写真用ドラム２５を有する。当業者には理解で
きるように、ドラム２５は、帯電ステーションで連続的
に回転して、ここで一様に静電荷が付与される。また、
露光ステーションでは、回転ポリゴン１８からの像形成
ビーム１１がドラム２５を走査して、変調器１４により
入力されるビデオ信号パターンに応じてドラム２５を選
択的に帯電する。次に、ドラム２５上に形成された静電
潜像は、現像ステーションを通過し、ここで静電潜像に
トナーが塗布されて可視化される。現像に続いて、ドラ
ム２５上の像は、転写ステーションまで運ばれて、現像
された像はここで静電的にコピーシート（典型的にはコ
ピー用紙）に転写される。転写された像は、定着装置に
よってコピーシートに定着される。
は、記録媒体２５の表面上の走査ライン３２を走査開始
点（ＳＯＳポイント）３４から走査終了点（ＥＯＳポイ
ント）３５までトレースする。光電検出器３８，３９
は、ドラム２５の表面の透明部分の下方に設けられてい
る。ビーム１１がポイント３４，３５に到達するたび
に、光電検出器３８，３９は、信号を発生して、ＳＯＳ
信号及びＥＯＳ信号を供給する。ＳＯＳ−ＥＯＳ間のパ
ルス列の幅は、ポリゴン１８の回転速度に依存する。例
えばモータ２８のハンチング特性によるポリゴンの速度
の変動は、検出器３８，３９によって発生するパルスの
幅の変化に反映される。前述したように、像形成部材
は、電子写真用ドラム２５を有する。当業者には理解で
きるように、ドラム２５は、帯電ステーションで連続的
に回転して、ここで一様に静電荷が付与される。また、
露光ステーションでは、回転ポリゴン１８からの像形成
ビーム１１がドラム２５を走査して、変調器１４により
入力されるビデオ信号パターンに応じてドラム２５を選
択的に帯電する。次に、ドラム２５上に形成された静電
潜像は、現像ステーションを通過し、ここで静電潜像に
トナーが塗布されて可視化される。現像に続いて、ドラ
ム２５上の像は、転写ステーションまで運ばれて、現像
された像はここで静電的にコピーシート（典型的にはコ
ピー用紙）に転写される。転写された像は、定着装置に
よってコピーシートに定着される。
【００１９】変調器１４は変調するように動作して、光
ビーム１１の強度を、ビデオ入力信号により、走査ライ
ン３２内のビーム１１の位置に応じて変化させる。ビー
ム１１によって形成されるスポットが、与えられた走査
角度でドラム２５の帯電表面を横断するとき、このスポ
ットは、ビームの強度に応じて静電電荷を除電する。こ
のようにして形成された静電電荷のパターンは、前述の
ように、現像ステーションにおいて現像され、最後はコ
ピー用紙に転写される。転写ドラム２５は、回転ブラシ
から成るクリーニング装置によって、クリーニングされ
る。前述のサイクルは、これ以降のコピーについても繰
り返される。
ビーム１１の強度を、ビデオ入力信号により、走査ライ
ン３２内のビーム１１の位置に応じて変化させる。ビー
ム１１によって形成されるスポットが、与えられた走査
角度でドラム２５の帯電表面を横断するとき、このスポ
ットは、ビームの強度に応じて静電電荷を除電する。こ
のようにして形成された静電電荷のパターンは、前述の
ように、現像ステーションにおいて現像され、最後はコ
ピー用紙に転写される。転写ドラム２５は、回転ブラシ
から成るクリーニング装置によって、クリーニングされ
る。前述のサイクルは、これ以降のコピーについても繰
り返される。
【００２０】デジタル信号化されたビデオ情報は、８ビ
ットデータバスを通じて、適当なソース（図示せず）か
ら供給される。図示する実施例では、データバス４５か
らのデータは、並列入力・直列出力式シフトレジスタ４
６に入力され、シフトレジスタ４６の直列出力は、リー
ド４７を通じて変調器１４に接続されている。シフトレ
ジスタは、ピクセルクロック４９からのクロックパルス
によって駆動される。検出器３８，３９によって発生し
たＳＯＳ信号及びＥＯＳ信号は、それぞれ、リード５
０，５１、フリップフロップ６２、及びリード６３を通
じてピクセルクロック４９に入力される。
ットデータバスを通じて、適当なソース（図示せず）か
ら供給される。図示する実施例では、データバス４５か
らのデータは、並列入力・直列出力式シフトレジスタ４
６に入力され、シフトレジスタ４６の直列出力は、リー
ド４７を通じて変調器１４に接続されている。シフトレ
ジスタは、ピクセルクロック４９からのクロックパルス
によって駆動される。検出器３８，３９によって発生し
たＳＯＳ信号及びＥＯＳ信号は、それぞれ、リード５
０，５１、フリップフロップ６２、及びリード６３を通
じてピクセルクロック４９に入力される。
【００２１】ピクセルクロック４９は、電圧制御発振器
（ＶＣＯ）５５、Ｎ分割カウンタ５７、フィルタ６６、
及び位相検出器６１を有する。これらの部品は、ピクセ
ルクロックの位相をライン６３のライン同期信号の位相
に固定する位相ロックループを構成する。本発明は、自
走式水晶発振器をピクセルクロック４９として利用する
ものであり、ライン６３の信号に位相ロックされている
必要はない。従って、図３の回路は、ピクセルクロック
信号がシフトレジスタ４６に入力する前に、ライン５２
に接続されていてもよい。図３の回路からの出力ＰＣＯ
ＵＴは、シフトレジスタ４６の制御に利用される補正さ
れたピクセルクロックとして、シフトレジスタ４６に送
られる。
（ＶＣＯ）５５、Ｎ分割カウンタ５７、フィルタ６６、
及び位相検出器６１を有する。これらの部品は、ピクセ
ルクロックの位相をライン６３のライン同期信号の位相
に固定する位相ロックループを構成する。本発明は、自
走式水晶発振器をピクセルクロック４９として利用する
ものであり、ライン６３の信号に位相ロックされている
必要はない。従って、図３の回路は、ピクセルクロック
信号がシフトレジスタ４６に入力する前に、ライン５２
に接続されていてもよい。図３の回路からの出力ＰＣＯ
ＵＴは、シフトレジスタ４６の制御に利用される補正さ
れたピクセルクロックとして、シフトレジスタ４６に送
られる。
【００２２】図１及び図２に示す２つの装置には、ピク
セルクロックのジッタという問題が伴うが、これは高価
な高周波数発振器を使用することによって補正すること
ができる。しかし、本発明によれば、余分な費用をかけ
ることなく、ピクセルクロックの周波数を効果的に２倍
にすることができる。本発明によるピクセルクロックの
ジッタ減少装置を、図３及び図４に関して記述する。回
路は、一般的にピクセルクロック信号ライン１００と反
転ピクセルクロック信号ライン１０５の双方を利用する
ことによって作動する。回路は、基本的には、ピクセル
クロック信号と反転ピクセルクロック信号の双方によっ
て、走査開始信号基準ライン１１０をクロックする。Ｐ
Ｃ信号又はＰＣＩＮＶ信号のうち、走査開始信号の立上
りの固定基準点のエッジに近い方が、次の走査ラインの
ピクセルクロック信号として利用される反対のクロック
を選択する。回路は、２分の１クロック時間以内に、走
査開始信号とピクセルクロック信号とを、又は走査開始
信号と反転ピクセルクロック信号とを相互に効果的に固
定する。効果的なことに、この回路によって、極めて低
コストでクロック周波数を２倍にでき、極めて高価な高
周波数水晶発振器を備える必要がなくなる。図１に示す
従来のラスタスキャナは、87.905305MHzのルートピクセ
ルクロック周波数ＰＣで作動する。この従来のスキャナ
に本発明の回路を組み込んだものは、175.81MHz の実効
ピクセルクロック周波数で作動する。
セルクロックのジッタという問題が伴うが、これは高価
な高周波数発振器を使用することによって補正すること
ができる。しかし、本発明によれば、余分な費用をかけ
ることなく、ピクセルクロックの周波数を効果的に２倍
にすることができる。本発明によるピクセルクロックの
ジッタ減少装置を、図３及び図４に関して記述する。回
路は、一般的にピクセルクロック信号ライン１００と反
転ピクセルクロック信号ライン１０５の双方を利用する
ことによって作動する。回路は、基本的には、ピクセル
クロック信号と反転ピクセルクロック信号の双方によっ
て、走査開始信号基準ライン１１０をクロックする。Ｐ
Ｃ信号又はＰＣＩＮＶ信号のうち、走査開始信号の立上
りの固定基準点のエッジに近い方が、次の走査ラインの
ピクセルクロック信号として利用される反対のクロック
を選択する。回路は、２分の１クロック時間以内に、走
査開始信号とピクセルクロック信号とを、又は走査開始
信号と反転ピクセルクロック信号とを相互に効果的に固
定する。効果的なことに、この回路によって、極めて低
コストでクロック周波数を２倍にでき、極めて高価な高
周波数水晶発振器を備える必要がなくなる。図１に示す
従来のラスタスキャナは、87.905305MHzのルートピクセ
ルクロック周波数ＰＣで作動する。この従来のスキャナ
に本発明の回路を組み込んだものは、175.81MHz の実効
ピクセルクロック周波数で作動する。
【００２３】本発明の好ましい実施例である回路を、図
３を参照して記述する。ライン５２のピクセルクロック
（ＰＣ）信号とライン５０の反転走査開始信号（反転Ｓ
ＯＳ信号）は、回路に送られる。ライン５２のＰＣ信号
はインバータ９５に送られ、反転ピクセルクロック信号
（ＰＣＩＮＶ）をライン１０５に出力し且つ非反転ＰＣ
信号をライン１００に出力する。第２インバータゲート
１０７は、ライン５０の反転ＳＯＳ信号を受け入れて、
ライン１１０に走査開始信号を発生し且つライン１１５
に反転ＳＯＳ信号を発生する。
３を参照して記述する。ライン５２のピクセルクロック
（ＰＣ）信号とライン５０の反転走査開始信号（反転Ｓ
ＯＳ信号）は、回路に送られる。ライン５２のＰＣ信号
はインバータ９５に送られ、反転ピクセルクロック信号
（ＰＣＩＮＶ）をライン１０５に出力し且つ非反転ＰＣ
信号をライン１００に出力する。第２インバータゲート
１０７は、ライン５０の反転ＳＯＳ信号を受け入れて、
ライン１１０に走査開始信号を発生し且つライン１１５
に反転ＳＯＳ信号を発生する。
【００２４】Ｄフリップフロップ１２０には、インバー
タ９５，１０７によって発生した信号が供給され、Ｄフ
リップフロップ１２０は、次の走査ラインのためのピク
セルクロック信号として、ＰＣ信号又はＰＣＩＮＶ信号
のいずれか一方を選択する。Ｄフリップフロップ１２０
は、その内部に２つのＤフリップフロップを有してお
り、また２つのクロック入力、２つのＤ入力、及び４つ
の出力（Ｑ1 、Ｑ2 、Ｑ'1、Ｑ'2）を有する。ＰＣライ
ン１００は、Ｄフリップフロップ１２０の第２Ｄフリッ
プフロップのクロック入力に接続されている。ＰＣＩＮ
Ｖライン１０５は、フリップフロップ１２０の第１フリ
ップフロップのクロック入力に接続されている。ＳＯＳ
ライン１１０は、フリップフロップ１２０の両方のＤ入
力（Ｄ1 、Ｄ2 ）に接続されている。従って、走査開始
信号が、走査開始検出器３８によって発生すると、ハイ
信号が、フリップフロップ１２０の両方のＤ入力に供給
される。
タ９５，１０７によって発生した信号が供給され、Ｄフ
リップフロップ１２０は、次の走査ラインのためのピク
セルクロック信号として、ＰＣ信号又はＰＣＩＮＶ信号
のいずれか一方を選択する。Ｄフリップフロップ１２０
は、その内部に２つのＤフリップフロップを有してお
り、また２つのクロック入力、２つのＤ入力、及び４つ
の出力（Ｑ1 、Ｑ2 、Ｑ'1、Ｑ'2）を有する。ＰＣライ
ン１００は、Ｄフリップフロップ１２０の第２Ｄフリッ
プフロップのクロック入力に接続されている。ＰＣＩＮ
Ｖライン１０５は、フリップフロップ１２０の第１フリ
ップフロップのクロック入力に接続されている。ＳＯＳ
ライン１１０は、フリップフロップ１２０の両方のＤ入
力（Ｄ1 、Ｄ2 ）に接続されている。従って、走査開始
信号が、走査開始検出器３８によって発生すると、ハイ
信号が、フリップフロップ１２０の両方のＤ入力に供給
される。
【００２５】またＤフリップフロップ１２０は、１２０
の内部の各フリップフロップをそれぞれ独立にリセット
する一対のリセット入力を有している。フリップフロッ
プ１２０のリセット入力（Ｒ1 、Ｒ2 ）にはそれぞれ、
ライン１１５の反転ＳＯＳ信号が供給される。さらに、
Ｒ1 入力にはライン１３０の選択ＰＣＩＮＶ信号が供給
され、Ｒ2 入力にはライン１２５の選択ＰＣ信号が供給
される。各リセット入力（Ｒ1 、Ｒ2 ）に供給される信
号は、当業界でＥＣＬ（エミッタ結合論理）論理ゲート
を使用する場合に知られたワイヤードＯＲ１５５に接続
されている。
の内部の各フリップフロップをそれぞれ独立にリセット
する一対のリセット入力を有している。フリップフロッ
プ１２０のリセット入力（Ｒ1 、Ｒ2 ）にはそれぞれ、
ライン１１５の反転ＳＯＳ信号が供給される。さらに、
Ｒ1 入力にはライン１３０の選択ＰＣＩＮＶ信号が供給
され、Ｒ2 入力にはライン１２５の選択ＰＣ信号が供給
される。各リセット入力（Ｒ1 、Ｒ2 ）に供給される信
号は、当業界でＥＣＬ（エミッタ結合論理）論理ゲート
を使用する場合に知られたワイヤードＯＲ１５５に接続
されている。
【００２６】ワイヤードＯＲ１５５は、２つの信号を単
に接続することによって形成され、ＯＲゲートとして機
能する。ワイヤードＯＲ１５５の機能については、以下
に記述する。ライン１２５の選択ＰＣ信号とライン１３
０の選択ＰＣＩＮＶ信号は、Ｄ入力とクロック信号に基
づいて、Ｄフリップフロップ１２０によって発生する。
に接続することによって形成され、ＯＲゲートとして機
能する。ワイヤードＯＲ１５５の機能については、以下
に記述する。ライン１２５の選択ＰＣ信号とライン１３
０の選択ＰＣＩＮＶ信号は、Ｄ入力とクロック信号に基
づいて、Ｄフリップフロップ１２０によって発生する。
【００２７】Ｄフリップフロップ１２０の他の出力
Ｑ'1、Ｑ'2は、それぞれライン１２７、１３２を通じて
出力され、ＯＲゲート１３５、１４０にそれぞれ供給さ
れる。このＯＲゲート１３５、１４０は、Ｑ'1出力及び
Ｑ'2出力をそれぞれ、ライン１００のＰＣ信号及びライ
ン１０５のＰＣＩＮＶ信号として、論理ＯＲ（通過）さ
せる。ＯＲゲート１３５、１４０の出力は、ＡＮＤゲー
ト１４５に送られ、ライン１５０上のＡＮＤゲートの出
力は、次の走査ラインのための選択されたＰＣＯＵＴ信
号である。
Ｑ'1、Ｑ'2は、それぞれライン１２７、１３２を通じて
出力され、ＯＲゲート１３５、１４０にそれぞれ供給さ
れる。このＯＲゲート１３５、１４０は、Ｑ'1出力及び
Ｑ'2出力をそれぞれ、ライン１００のＰＣ信号及びライ
ン１０５のＰＣＩＮＶ信号として、論理ＯＲ（通過）さ
せる。ＯＲゲート１３５、１４０の出力は、ＡＮＤゲー
ト１４５に送られ、ライン１５０上のＡＮＤゲートの出
力は、次の走査ラインのための選択されたＰＣＯＵＴ信
号である。
【００２８】図３及び図４を参照して、図３の回路の作
動について記述する．ライン１１５の反転ＳＯＳ信号が
ハイであれば、フリップフロップ１２０のＲ1 、Ｒ2 入
力もハイにセットされ、これにより、フリップフロップ
１２０の双方のフリップフロップは、反転ＳＯＳ信号が
ローになるまで常にリセットされた状態になる。フリッ
プフロップ１２０が、反転ＳＯＳ信号によってリセット
されている時は、選択ＰＣ信号と選択ＰＣＩＮＶ信号は
共にロー（「０」）であり、出力Ｑ'1、Ｑ'2は共にハイ
（「１」）である。出力Ｑ'1、Ｑ'2上のハイ信号によ
り、ＯＲゲート１３５、１４０の出力がハイになり、こ
れによって次に、ＡＮＤゲート１４５の出力ＰＣＯＵＴ
もハイになる。従って、反転ＳＯＳ信号がハイであると
き（即ち、ＳＯＳ信号が検出されないとき）、ライン１
５０のＰＣＯＵＴ信号は、ライン１００、１０５上の信
号（ＰＣ、ＰＣＩＮＶ）とは無関係に、ハイ（「１」）
である。
動について記述する．ライン１１５の反転ＳＯＳ信号が
ハイであれば、フリップフロップ１２０のＲ1 、Ｒ2 入
力もハイにセットされ、これにより、フリップフロップ
１２０の双方のフリップフロップは、反転ＳＯＳ信号が
ローになるまで常にリセットされた状態になる。フリッ
プフロップ１２０が、反転ＳＯＳ信号によってリセット
されている時は、選択ＰＣ信号と選択ＰＣＩＮＶ信号は
共にロー（「０」）であり、出力Ｑ'1、Ｑ'2は共にハイ
（「１」）である。出力Ｑ'1、Ｑ'2上のハイ信号によ
り、ＯＲゲート１３５、１４０の出力がハイになり、こ
れによって次に、ＡＮＤゲート１４５の出力ＰＣＯＵＴ
もハイになる。従って、反転ＳＯＳ信号がハイであると
き（即ち、ＳＯＳ信号が検出されないとき）、ライン１
５０のＰＣＯＵＴ信号は、ライン１００、１０５上の信
号（ＰＣ、ＰＣＩＮＶ）とは無関係に、ハイ（「１」）
である。
【００２９】回路の作動をより明確に説明するために、
あくまでも例示としての例を以下に記述する。この特別
な例では、ＳＯＳ信号は、ＰＣ＝１かつＰＣＩＮＶ＝０
のときに、「０」から「１」に変化する。ＳＯＳ信号が
「１」に変化すると、幾つかの事象が起きる。第一に、
ライン１１５の反転ＳＯＳ信号がローになり、これによ
りフリップフロップ１２０の双方のフリップフロップ
が、定常的なリセット状態から解除される。また第二
に、ライン１１０のＳＯＳ信号がハイになり、これによ
りフリップフロップのＤ入力（Ｄ1 、Ｄ2 ）にハイ信号
が入力される。
あくまでも例示としての例を以下に記述する。この特別
な例では、ＳＯＳ信号は、ＰＣ＝１かつＰＣＩＮＶ＝０
のときに、「０」から「１」に変化する。ＳＯＳ信号が
「１」に変化すると、幾つかの事象が起きる。第一に、
ライン１１５の反転ＳＯＳ信号がローになり、これによ
りフリップフロップ１２０の双方のフリップフロップ
が、定常的なリセット状態から解除される。また第二
に、ライン１１０のＳＯＳ信号がハイになり、これによ
りフリップフロップのＤ入力（Ｄ1 、Ｄ2 ）にハイ信号
が入力される。
【００３０】ライン１００上にハイ信号があるとき（Ｐ
Ｃ＝１）、この信号は、フリップフロップ１２０の内部
の第２フリップフロップのクロック入力に送られる。こ
の信号は、第２フリップフロップをトリガーし、該ハイ
信号をＤフリップフロップを通過させ且つ出力Ｑ2 上に
ハイ信号として出現させる。ライン１３０上のこの信号
は、選択ＰＣＩＮＶ信号と呼ばれ、ワイヤードＯＲ１５
５を通じて、フリップフロップ１２０の内部の第１フリ
ップフロップのＲ1 リセット入力に返送される。ハイ選
択ＰＣＩＮＶ信号は、別のＳＯＳ信号が検出されるま
で、フリップフロップ１２０の第１フリップフロップを
リセット状態に維持する。さらに、選択ＰＣ出力が常に
ローであり、第１フリップフロップがリセットされてか
ら、第１フリップフロップは、ハイ反転ＳＯＳ信号が発
生して双方のフリップフロップが常にリセットされるま
で、第２フリップフロップがリセットされるのを阻止す
る。
Ｃ＝１）、この信号は、フリップフロップ１２０の内部
の第２フリップフロップのクロック入力に送られる。こ
の信号は、第２フリップフロップをトリガーし、該ハイ
信号をＤフリップフロップを通過させ且つ出力Ｑ2 上に
ハイ信号として出現させる。ライン１３０上のこの信号
は、選択ＰＣＩＮＶ信号と呼ばれ、ワイヤードＯＲ１５
５を通じて、フリップフロップ１２０の内部の第１フリ
ップフロップのＲ1 リセット入力に返送される。ハイ選
択ＰＣＩＮＶ信号は、別のＳＯＳ信号が検出されるま
で、フリップフロップ１２０の第１フリップフロップを
リセット状態に維持する。さらに、選択ＰＣ出力が常に
ローであり、第１フリップフロップがリセットされてか
ら、第１フリップフロップは、ハイ反転ＳＯＳ信号が発
生して双方のフリップフロップが常にリセットされるま
で、第２フリップフロップがリセットされるのを阻止す
る。
【００３１】また、フリップフロップ１２０の第２フリ
ップフロップは、ライン１３２に出力Ｑ'2を発生し、出
力Ｑ'2は選択ＰＣＩＮＶ信号（ハイ）からの反対信号
（ロー）である。ライン１３２は、ＯＲゲート１４０の
一方の入力に接続されている。ＯＲゲート１４０の他方
の入力は、ライン１０５に接続されており、ライン１０
５は、その上にＰＣＩＮＶ信号を有する。従って、ＯＲ
ゲート１４０の出力は、ライン１３２のＱ'2信号がロー
である間は確実に、ＰＣＩＮＶ信号を複製する。この複
製されたＰＣＩＮＶ信号は、ＡＮＤゲート１４５の一方
の入力に送られる。
ップフロップは、ライン１３２に出力Ｑ'2を発生し、出
力Ｑ'2は選択ＰＣＩＮＶ信号（ハイ）からの反対信号
（ロー）である。ライン１３２は、ＯＲゲート１４０の
一方の入力に接続されている。ＯＲゲート１４０の他方
の入力は、ライン１０５に接続されており、ライン１０
５は、その上にＰＣＩＮＶ信号を有する。従って、ＯＲ
ゲート１４０の出力は、ライン１３２のＱ'2信号がロー
である間は確実に、ＰＣＩＮＶ信号を複製する。この複
製されたＰＣＩＮＶ信号は、ＡＮＤゲート１４５の一方
の入力に送られる。
【００３２】ＯＲゲート１３５の一方の入力がライン１
２７のＱ'1に接続されており、第１フリップフロップが
定常的にリセットされてから（即ち、選択ＰＣ＝０、
Ｑ'1＝１の状態）、別のＳＯＳ信号が発生するまで、
Ｑ'1は定常的にハイ信号（「１」）であるため、他方の
ＯＲゲート１３５は、定常的に「１」信号を発生する。
ＡＮＤゲート１４５の出力は、ＰＣＩＮＶ信号を複製し
て、これをＰＣＯＵＴ信号としてライン１５０に出力す
る信号である。このＰＣＯＵＴ信号は、新たな走査ライ
ンによってＳＯＳ信号の新たな立上りが発生するまで、
スキャナのピクセルクロック信号としてスキャナによっ
て利用される。
２７のＱ'1に接続されており、第１フリップフロップが
定常的にリセットされてから（即ち、選択ＰＣ＝０、
Ｑ'1＝１の状態）、別のＳＯＳ信号が発生するまで、
Ｑ'1は定常的にハイ信号（「１」）であるため、他方の
ＯＲゲート１３５は、定常的に「１」信号を発生する。
ＡＮＤゲート１４５の出力は、ＰＣＩＮＶ信号を複製し
て、これをＰＣＯＵＴ信号としてライン１５０に出力す
る信号である。このＰＣＯＵＴ信号は、新たな走査ライ
ンによってＳＯＳ信号の新たな立上りが発生するまで、
スキャナのピクセルクロック信号としてスキャナによっ
て利用される。
【００３３】ライン５０のＳＯＳ信号が「１」に戻る
と、２つのフリップフロップ１２０の双方のフリップフ
ロップは、ＳＯＳ検出器３８によって再びハイＳＯＳ信
号が発生するまで、もう一度定常的にリセットされる。
同様に、ライン１１０のＳＯＳ信号の立上りが２つのフ
リップフロップ１２０のＤ入力に送られたときに、ライ
ン１０５のＰＣＩＮＶ信号がハイであれば、回路は、ラ
イン１００のＰＣ信号を選択して新たなピクセルクロッ
ク信号ＰＣＯＵＴとする。ＳＯＳ信号の立上りが発生し
たときには、回路は、ＰＣ信号又はＰＣＩＮＶ信号のう
ちローである方を選択する。
と、２つのフリップフロップ１２０の双方のフリップフ
ロップは、ＳＯＳ検出器３８によって再びハイＳＯＳ信
号が発生するまで、もう一度定常的にリセットされる。
同様に、ライン１１０のＳＯＳ信号の立上りが２つのフ
リップフロップ１２０のＤ入力に送られたときに、ライ
ン１０５のＰＣＩＮＶ信号がハイであれば、回路は、ラ
イン１００のＰＣ信号を選択して新たなピクセルクロッ
ク信号ＰＣＯＵＴとする。ＳＯＳ信号の立上りが発生し
たときには、回路は、ＰＣ信号又はＰＣＩＮＶ信号のう
ちローである方を選択する。
【００３４】図４は、本発明の好ましい実施例の作動を
示すタイムチャートである。ＳＯＳ信号は、明暗のクロ
スハッチングで示されており、反転ＳＯＳ信号がローに
なったとき即ちＳＯＳ信号がハイになったときを２通り
に表現している。また、ＰＣ信号及びＰＣＩＮＶ信号が
示されている。タイムチャートにおける時間目盛の１単
位は、１ナノ秒である。
示すタイムチャートである。ＳＯＳ信号は、明暗のクロ
スハッチングで示されており、反転ＳＯＳ信号がローに
なったとき即ちＳＯＳ信号がハイになったときを２通り
に表現している。また、ＰＣ信号及びＰＣＩＮＶ信号が
示されている。タイムチャートにおける時間目盛の１単
位は、１ナノ秒である。
【００３５】タイムチャートには、回路の時間遅延が
「遅延１」及び「遅延２」として表現されている。「遅
延１」は、ＰＣＯＵＴがイネーブルになるまでに、素子
１２０、１３５、１４０、１４５を通るＰＣＩＮＶの立
上りからの伝送遅延である。「遅延２」は、ＰＣＯＵＴ
がＰＣに関して状態を変化させるための素子１３５、１
４０、１４５を通じての伝送遅延である。「遅延２」
は、一定している。「遅延３」は、フリップフロップの
セットアップ時間である。反転ＳＯＳは、「遅延３」に
先立って、その状態をローからハイへと変化させる。Ｓ
ＯＳが「遅延３」の時間内にローからハイへと変化する
と、回路はＳＯＳの状態の変化を記録しないことがあ
る。従って、反転ＳＯＳは、「遅延３」で示される領域
では変化しない。
「遅延１」及び「遅延２」として表現されている。「遅
延１」は、ＰＣＯＵＴがイネーブルになるまでに、素子
１２０、１３５、１４０、１４５を通るＰＣＩＮＶの立
上りからの伝送遅延である。「遅延２」は、ＰＣＯＵＴ
がＰＣに関して状態を変化させるための素子１３５、１
４０、１４５を通じての伝送遅延である。「遅延２」
は、一定している。「遅延３」は、フリップフロップの
セットアップ時間である。反転ＳＯＳは、「遅延３」に
先立って、その状態をローからハイへと変化させる。Ｓ
ＯＳが「遅延３」の時間内にローからハイへと変化する
と、回路はＳＯＳの状態の変化を記録しないことがあ
る。従って、反転ＳＯＳは、「遅延３」で示される領域
では変化しない。
【００３６】本発明をその特定の実施例に関連して記述
してきたが、数多くの代替、変更、改変は、当業者には
自明であろう。従って、前述した本発明の好ましい実施
例は、例示にすぎず、限定的なものではない。特許請求
の範囲の精神と範囲から離れることなく、様々な改変を
行うことができよう。
してきたが、数多くの代替、変更、改変は、当業者には
自明であろう。従って、前述した本発明の好ましい実施
例は、例示にすぎず、限定的なものではない。特許請求
の範囲の精神と範囲から離れることなく、様々な改変を
行うことができよう。
【図１】本発明を使用することができるラスタスキャナ
の等角図である。
の等角図である。
【図２】ラスタスキャナと従来のピクセルクロック発生
回路を示すブロック図である。
回路を示すブロック図である。
【図３】本発明の好ましい実施例であるピクセルクロッ
クのジッタ減少装置の回路図である。
クのジッタ減少装置の回路図である。
【図４】図３に示すピクセルクロックのジッタ減少装置
の作動を示すタイムチャートである。
の作動を示すタイムチャートである。
１０ レーザ １１ 平行ビーム １２，１３，１６，１７，２６ ミラー １４ 変調器 １５ 非点収差レンズ １８ 走査ポリゴンミラー ２０ 面 ２２ レンズ ２５ 光導電性ドラム ２７ 円柱レンズ ２８ モーター ２９ 駆動シャフト ３２ 走査ライン ３４ 走査開始点 ３５ 走査終了点 ３８，３９ 光電検出器 ４５ ８ビット・データバス ４６ シフトレジスタ ４９ ピクセルクロック ４７，５０，５１，６３ リード線 ５５ 電圧制御発振器（ＶＣＯ） ５７ Ｎ分割カウンタ ６１ 位相検出器 ６２ フリップフロップ ６６ フィルタ ９５，１０７ インバータ １２０ ２つのフリップフロップ １３５，１４０ ＯＲゲート １４５ ＡＮＤゲート １５５ ワイヤードＯＲ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハン エム ファム アメリカ合衆国 カリフォルニア州 91776 サン ガブリエル ノース デ ル ローマ アベニュー 5531 (72)発明者 ジョン エル ザンギ アメリカ合衆国 ニューヨーク州 14450 フェアポート シダーウッド ドライヴ 11 (56)参考文献 実開 昭62−169565（ＪＰ，Ｕ) 特公 平２−31542（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 1/04 - 1/207
Claims (1)
- 【請求項１】 センサが走査開始信号を発生し、水晶発
振器がピクセルクロック信号を発生するラスタスキャナ
におけるピクセルクロックのジッタ減少装置であって、 前記ピクセルクロック信号から反転ピクセルクロック信
号を発生する発生手段と、 前記走査開始信号から反転走査開始信号を発生する発生
手段と、 前記ピクセルクロック信号と前記反転ピクセルクロック
信号のうち、いずれが前記走査開始信号に最も近い方の
立上り縁を有するかに基づいて、前記ピクセルクロック
信号と前記反転ピクセルクロック信号の一方を選択し
て、その選択された信号を選択信号とする選択手段と、 前記ピクセルクロック信号を該選択信号で置き換える置
換手段とを有することを特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/751,391 US5111062A (en) | 1991-08-28 | 1991-08-28 | Method and apparatus for reducing pixel clock jitter in a laser scanner |
| US07/751391 | 1991-08-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05211591A JPH05211591A (ja) | 1993-08-20 |
| JP3182900B2 true JP3182900B2 (ja) | 2001-07-03 |
Family
ID=25021772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22262192A Expired - Fee Related JP3182900B2 (ja) | 1991-08-28 | 1992-08-21 | ピクセルクロックのジッタ減少方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5111062A (ja) |
| EP (1) | EP0535783B1 (ja) |
| JP (1) | JP3182900B2 (ja) |
| DE (1) | DE69219980T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818507A (en) * | 1994-10-28 | 1998-10-06 | Xerox Corporation | Method and apparatus for controlling the modulation of light beams in a rotating polygon type image forming apparatus |
| GB2312114B (en) * | 1996-04-09 | 2000-03-29 | Icg Ltd | Apparatus for and method of controlling an image recording device |
| US5991008A (en) * | 1997-09-30 | 1999-11-23 | Imation Corp. | Scanner facet height error compensation having selective pixel modification |
| US7227394B2 (en) | 2004-10-27 | 2007-06-05 | Xerox Corporation | Signal synchronizer system and method |
| US10182833B2 (en) | 2007-01-08 | 2019-01-22 | Ekos Corporation | Power parameters for ultrasonic catheter |
| TWI426526B (zh) * | 2009-08-12 | 2014-02-11 | Au Optronics Corp | 移位暫存器電路 |
| US8624949B2 (en) | 2011-03-29 | 2014-01-07 | Xerox Corporation | Raster output scanner with beam delay compensation to counteract jitter and wiper-induced banding |
| US9327515B2 (en) | 2011-12-07 | 2016-05-03 | Xerox Corporation | Electronic banding compensation (EBC) of halftone-interaction banding using variable beam delays |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4204233A (en) * | 1977-10-31 | 1980-05-20 | Xerox Corporation | Electronic facet error correction for laser scanning |
| US4342050A (en) * | 1980-09-29 | 1982-07-27 | Xerox Corporation | Beam intensity measurement system for raster scanners |
| US4349847A (en) * | 1981-01-30 | 1982-09-14 | Xerox Corporation | Image size control for raster scanners |
| US4571623A (en) * | 1984-01-26 | 1986-02-18 | Minnesota Mining And Manufacturing Company | Data clocking circuitry |
| US4587531A (en) * | 1984-11-05 | 1986-05-06 | Eastman Kodak Company | Clock signal producing apparatus |
| JPH069369B2 (ja) * | 1984-11-22 | 1994-02-02 | 株式会社リコー | 光走査装置における画像走査クロック発生装置 |
| US4635000A (en) * | 1985-11-12 | 1987-01-06 | Xerox Corporation | Temporal pixel clock synchronization system |
-
1991
- 1991-08-28 US US07/751,391 patent/US5111062A/en not_active Expired - Fee Related
-
1992
- 1992-07-17 DE DE69219980T patent/DE69219980T2/de not_active Expired - Fee Related
- 1992-07-17 EP EP92306572A patent/EP0535783B1/en not_active Expired - Lifetime
- 1992-08-21 JP JP22262192A patent/JP3182900B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0535783B1 (en) | 1997-05-28 |
| US5111062A (en) | 1992-05-05 |
| JPH05211591A (ja) | 1993-08-20 |
| EP0535783A1 (en) | 1993-04-07 |
| DE69219980D1 (de) | 1997-07-03 |
| DE69219980T2 (de) | 1997-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4341908B2 (ja) | 画素クロック及びパルス変調信号生成装置、光走査装置並びに画像形成装置 | |
| EP0412036B1 (en) | Pel placement correction in the scan dimension of a multiple beam laser scanning system | |
| US4268867A (en) | Pixel clock for scanner | |
| US4935891A (en) | Pseudo-random phase shifted arithmetic bit clock generators for digital printers | |
| US5138479A (en) | Light beam scanning apparatus and method of detecting a variation of a scanning speed of a light beam | |
| US3867571A (en) | Flying spot scanner | |
| EP0057586B2 (en) | Raster output scanner and method | |
| JPS58125064A (ja) | レ−ザプリンタ | |
| JP3182900B2 (ja) | ピクセルクロックのジッタ減少方法及び装置 | |
| JPS6111720A (ja) | 画像形成装置 | |
| US6219085B1 (en) | Method and system for improved performance of adjustable printer clocks in an electrophotographic device | |
| US4803367A (en) | Light beam scanning apparatus employing beam modulation in accordance with the start of scan and end of scan signals | |
| JPS5822726B2 (ja) | 記録方法 | |
| JPS63175817A (ja) | レ−ザ記録装置 | |
| US6757075B1 (en) | Image forming device and recording medium storing program | |
| JPH1155472A (ja) | 多色画像形成装置 | |
| JP2002278408A (ja) | クロック発生回路および画像形成装置 | |
| US6181357B1 (en) | Method and system for the modification of the timing of a plurality of PEL clocks in an electrophotographic device | |
| JP2615668B2 (ja) | レーザ記録装置 | |
| JP2722478B2 (ja) | レーザビーム走査装置 | |
| JP2737985B2 (ja) | レーザプリンタ | |
| JP2897320B2 (ja) | 画像記録装置 | |
| JP2002011902A (ja) | 画像形成装置 | |
| JPS6143906B2 (ja) | ||
| JP2986159B2 (ja) | 光走査装置の同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010319 |
|
| LAPS | Cancellation because of no payment of annual fees |