JP3182663B2 - Photodiode array and method of manufacturing the same - Google Patents

Photodiode array and method of manufacturing the same

Info

Publication number
JP3182663B2
JP3182663B2 JP09697492A JP9697492A JP3182663B2 JP 3182663 B2 JP3182663 B2 JP 3182663B2 JP 09697492 A JP09697492 A JP 09697492A JP 9697492 A JP9697492 A JP 9697492A JP 3182663 B2 JP3182663 B2 JP 3182663B2
Authority
JP
Japan
Prior art keywords
impurity diffusion
diffusion layer
forming
layer
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09697492A
Other languages
Japanese (ja)
Other versions
JPH05267635A (en
Inventor
興一 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP09697492A priority Critical patent/JP3182663B2/en
Publication of JPH05267635A publication Critical patent/JPH05267635A/en
Application granted granted Critical
Publication of JP3182663B2 publication Critical patent/JP3182663B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はフォトダイオードアレイ
およびその製造法に関する。さらに詳しくは、簡素な構
造を有するフォトダイオードアレイおよびその製造法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photodiode array and a method for manufacturing the same. More specifically, the present invention relates to a photodiode array having a simple structure and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来より、図16に示すように、ポリシ
リコン基板101の一部を所定形状のシリコン酸化膜1
02で分離し、その分離された部分にp型不純物拡散層
103を形成し、さらにこのp型不純物拡散層103の
表層部に高濃度のn型不純物拡散層104を配設してな
るpn接合を多数配列し、このpn接合をシリコン酸化
膜105で適宜絶縁しながら導電膜で直列接続して構成
されたフォトダイオードアレイが用いられている。
2. Description of the Related Art Conventionally, as shown in FIG.
02, a p-type impurity diffusion layer 103 is formed in the separated portion, and a high-concentration n-type impurity diffusion layer 104 is disposed in a surface layer of the p-type impurity diffusion layer 103. Are arranged in series, and the pn junction is appropriately insulated by the silicon oxide film 105 and connected in series by a conductive film to form a photodiode array.

【0003】しかしながら、このように構成されたフォ
トダイオードアレイは、図16から明らかなように、半
導体基板101内に分離用酸化膜102を所定形状に形
成し、それにより分離された部分にpn接合を形成して
いる関係上その構造が複雑となる。そのため、製造工程
での歩留まりが悪いばかりでなく、製品のコスト上昇を
も招来している。
However, as is apparent from FIG. 16, the photodiode array having such a structure has an isolation oxide film 102 formed in a predetermined shape in a semiconductor substrate 101, and a pn junction is formed in a portion separated thereby. The structure is complicated due to the formation of. Therefore, not only the yield in the manufacturing process is poor, but also the cost of the product is increased.

【0004】[0004]

【発明が解決しようとする課題】本発明はかかる従来技
術の問題点に鑑みなされたものであって、簡素な構造を
有し、そのために製造工程での歩留まりが向上するとと
もに、製品コストの低減が図れるフォトダイオードアレ
イおよびその製造法を提供することを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and has a simple structure, thereby improving the yield in the manufacturing process and reducing the product cost. It is an object of the present invention to provide a photodiode array capable of achieving the above and a method for manufacturing the same.

【0005】[0005]

【課題を解決するための手段】本発明のフォトダイオー
ドアレイは、半導体基板と、前記半導体基板上に積層さ
れた絶縁膜と、前記縁膜上に配設された第1不純物拡散
層と、前記第1不純物拡散層内に形成された高濃度第2
不純物拡散層からなる分離帯壁と、前記分離帯壁により
前記第1不純物拡散層内に形成された複数の第1不純物
拡散層のブロック体と、前記ブロック体内に該表面から
形成された第2不純物拡散層と、前記第2不純物拡散層
内に該表面から形成された高濃度第1不純物拡散層とか
らなる光電変換体と、前記光電変換体が形成された第1
不純物拡散層表面に、所定パターンにて形成された電極
形成用窓部を有する絶縁膜と、前記電極用形成窓部に形
成された電極と、前記光電変換体を直列接続する前記電
極と接続された配線パターンと、前記ブロック体内に形
成された第2不純物拡散層と、前記ブロック体を形成す
る第1不純物拡散層との間に橋架された、寄生トランジ
スタをダイオード化するための配線パターンとからなる
ことを特徴としている。
According to the present invention, there is provided a photodiode array comprising: a semiconductor substrate; an insulating film laminated on the semiconductor substrate; a first impurity diffusion layer disposed on the edge film; High concentration second layer formed in the first impurity diffusion layer
A separation band wall made of an impurity diffusion layer, a plurality of first impurity diffusion layer blocks formed in the first impurity diffusion layer by the separation band wall, and a second body formed from the surface in the block body. A photoelectric conversion element including an impurity diffusion layer, a high-concentration first impurity diffusion layer formed from the surface in the second impurity diffusion layer, and a first element including the photoelectric conversion element.
An insulating film having an electrode forming window formed in a predetermined pattern on the surface of the impurity diffusion layer, an electrode formed in the electrode forming window, and the electrode for connecting the photoelectric converter in series are connected. Wiring pattern, a second impurity diffusion layer formed in the block body, and a wiring pattern for converting a parasitic transistor into a diode bridged between the first impurity diffusion layer forming the block body. It is characterized by becoming.

【0006】本発明のフォトダイオードアレイにおいて
は、縦列状に形成された前記ブロック体が、複数列配設
されてなるのが好ましい。
[0006] In the photodiode array of the present invention, it is preferable that the block bodies formed in tandem are arranged in a plurality of rows.

【0007】また、本発明のフォトダイオードアレイに
おいては、前記第1不純物拡散層がn(p)型不純物拡
散層であり、前記第2不純物拡散層がp(n)型不純物
拡散層であるのが好ましい。
In the photodiode array according to the present invention, the first impurity diffusion layer is an n (p) -type impurity diffusion layer, and the second impurity diffusion layer is a p (n) -type impurity diffusion layer. Is preferred.

【0008】さらに、本発明のフォトダイオードアレイ
においては、前記高濃度第2不純物拡散層の上方に、A
l等の金属薄膜からなる光遮断層が配設されてなるのが
好ましい。
Further, in the photodiode array according to the present invention, A is provided above the high-concentration second impurity diffusion layer.
It is preferable that a light shielding layer made of a metal thin film such as l is provided.

【0009】本発明のフォトダイオードアレイの製造法
は、半導体基板の表面に酸化物薄膜層を形成する工程
と、前記酸化物薄膜層が形成された半導体基板と第1
不純物拡散型半導体板とを接合する工程と、前記接合
された第1不純物半導体基板の表面を研磨する工程と、
前記第1不純物拡散層内に、高濃度第2不純物拡散層
からなる分離帯壁を形成し、前記第1不純物拡散層を縦
列状にブロック化する工程と、ブロック化された前記
第1不純物拡散層内に第2不純物拡散層を表面から形成
し、しかるのち、前記第2不純物拡散層内に高濃度第1
不純物拡散層を表面から形成することにより、光電変換
体を形成する工程と、前記光電変換体が形成された第
1不純物拡散層表面に、所定パターンにて電極形成用窓
部を有する絶縁膜を製膜する工程と、前記電極形成用
窓部に電極を形成する工程と、前記光電変換体を直列
接続する配線パターンを形成する工程と、ブロック化
された前記第1不純物拡散層内に形成された前記第2不
純物拡散層と、該第1不純物拡散層との間に、寄生トラ
ンジスタをダイオード化するために、配線パターンを形
成する工程とを少なくとも含んでなることを特徴として
いる。
According to a method for manufacturing a photodiode array of the present invention, a step of forming an oxide thin film layer on a surface of a semiconductor substrate,
Joining the impurity-diffused semiconductor plate, polishing the surface of the joined first impurity semiconductor substrate,
Forming a separation wall made of a high-concentration second impurity diffusion layer in the first impurity diffusion layer, and blocking the first impurity diffusion layer in tandem; A second impurity diffusion layer is formed from the surface in the layer, and thereafter, a high concentration first impurity diffusion layer is formed in the second impurity diffusion layer.
Forming a photoelectric conversion body by forming an impurity diffusion layer from a surface; and forming an insulating film having an electrode formation window in a predetermined pattern on a surface of the first impurity diffusion layer on which the photoelectric conversion body is formed. A step of forming a film, a step of forming an electrode in the electrode forming window, a step of forming a wiring pattern that connects the photoelectric converters in series, and a step of forming a wiring pattern in the blocked first impurity diffusion layer. A step of forming a wiring pattern between the second impurity diffusion layer and the first impurity diffusion layer to convert a parasitic transistor into a diode.

【0010】本発明の製造法においては、前記第1不純
物拡散層に縦列状にブロック化する工程において、前記
ブロック化された領域が複数列形成するのが好ましい。
In the manufacturing method according to the present invention, it is preferable that in the step of blocking the first impurity diffusion layer in a cascade, a plurality of the blocked regions are formed.

【0011】また、本発明の製造法においては、前記第
1不純物拡散層がn(p)型不純物拡散層であり、前記
第2不純物拡散層がp(n)型不純物拡散層であるのが
好ましい。
In the method of the present invention, the first impurity diffusion layer is an n (p) -type impurity diffusion layer, and the second impurity diffusion layer is a p (n) -type impurity diffusion layer. preferable.

【0012】さらに、本発明の製造法においては、前記
高濃度第2不純物拡散層の上方に、Al等の金属薄膜で
光遮断層を配設する工程が付加されてなるのが好まし
い。
Further, in the manufacturing method of the present invention, it is preferable that a step of arranging a light shielding layer with a metal thin film of Al or the like is added above the high concentration second impurity diffusion layer.

【0013】[0013]

【作用】本発明のフォトダイオードアレイにおいては、
半導体基板上形成された絶縁膜上に第1不純物拡散層を
形成し、この第1不純物拡散層をこの層内垂直方向に形
成された高濃度第2不純物拡散層により分離しているの
で、その断面構造が簡素化される。また、好ましい実施
例においては、寄生トランジスタのベースとエミッタが
短絡されてダイオード化されている他に、光遮断層が分
離PN接合上に配設されているので、寄生動作が防止さ
れる。
In the photodiode array of the present invention,
A first impurity diffusion layer is formed on an insulating film formed on a semiconductor substrate, and the first impurity diffusion layer is separated by a high-concentration second impurity diffusion layer formed vertically in the layer. The sectional structure is simplified. Further, in the preferred embodiment, in addition to the short-circuiting of the base and the emitter of the parasitic transistor to form a diode, the light blocking layer is disposed on the separation PN junction, thereby preventing the parasitic operation.

【0014】[0014]

【実施例】以下、添付図面を参照しながら本発明を実施
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on embodiments with reference to the attached drawings, but the present invention is not limited to only such embodiments.

【0015】図1は本発明の一実施例の要部断面図、図
2は本発明の一実施例の平面図、図3は本発明の一実施
例の等価回路図、図4は他の実施例の要部断面図、図5
〜15は本発明の製造法の一実施例の説明図である。
FIG. 1 is a cross-sectional view of a main part of one embodiment of the present invention, FIG. 2 is a plan view of one embodiment of the present invention, FIG. 3 is an equivalent circuit diagram of one embodiment of the present invention, and FIG. FIG. 5 is a sectional view of a main part of an embodiment.
15 are explanatory views of one embodiment of the production method of the present invention.

【0016】図1〜2に示されるように、本発明の一実
施例のフォトダイオードアレイは、半導体基板1と、こ
の半導体基板1上に積層された酸化物絶縁膜2と、この
酸化物絶縁膜2上に配設されたn型半導体層(第1不純
物拡散層)3と、このn型半導体層3内に形成された高
濃度p型不純物拡散層(高濃度第2不純物拡散層)から
なる分離帯壁4と、この分離帯壁4によりn型半導体層
3内に形成され、縦列状に配列された複数のn型半導体
層のブロック体3aと、このブロック体3a内にその表
面から形成されたp型不純物拡散層(第2不純物拡散
層)5と、このp型不純物拡散層5にその表面から形成
された高濃度n型不純物拡散層(高濃度第1不純物拡散
層)6とからなる光電変換体7と、この光電変換体7が
形成されたn型半導体層3表面に、所定パターンにて形
成された電極形成用窓部を有するシリコン酸化物絶縁膜
8と、この電極用形成窓部に形成された電極9と、この
光電変換体7を直列接続する電極9と接続された配線パ
ターン10と、ブロック体3a内に形成されたp型不純
物拡散層5と、前記ブロック体3aを形成するn型半導
体層3との間に形成された、寄生トランジスタをダイオ
ード化するための配線パターン11と、保護膜12とか
ら構成されている。
As shown in FIGS. 1 and 2, a photodiode array according to an embodiment of the present invention includes a semiconductor substrate 1, an oxide insulating film 2 laminated on the semiconductor substrate 1, and an oxide insulating film. An n-type semiconductor layer (first impurity diffusion layer) 3 provided on the film 2 and a high-concentration p-type impurity diffusion layer (high-concentration second impurity diffusion layer) formed in the n-type semiconductor layer 3 A separation band wall 4, a plurality of blocks 3 a of n-type semiconductor layers formed in the n-type semiconductor layer 3 by the separation band wall 4 and arranged in tandem, and the surface inside the block 3 a A formed p-type impurity diffusion layer (second impurity diffusion layer) 5; a high-concentration n-type impurity diffusion layer (high-concentration first impurity diffusion layer) 6 formed on the surface of the p-type impurity diffusion layer 5; And an n-type semiconductor on which the photoelectric converter 7 is formed. A silicon oxide insulating film 8 having an electrode forming window formed in a predetermined pattern on the surface of the layer 3, an electrode 9 formed in the electrode forming window, and the photoelectric converter 7 are connected in series. The parasitic transistor formed between the wiring pattern 10 connected to the electrode 9, the p-type impurity diffusion layer 5 formed in the block 3a, and the n-type semiconductor layer 3 forming the block 3a is formed. It is composed of a wiring pattern 11 for forming a diode and a protective film 12.

【0017】半導体基板1は、この上に積層される活性
領域の支持基板であるため、充分な強度を有するものが
用いられる。具体的には、通常200〜500μmのも
のが用いられる。
Since the semiconductor substrate 1 is a support substrate for the active region laminated thereon, a substrate having a sufficient strength is used. Specifically, those having a thickness of usually 200 to 500 μm are used.

【0018】酸化物絶縁膜2は、シリコン酸化膜からな
る。また、その膜厚は1000〜10000Åとされて
いる。
The oxide insulating film 2 is made of a silicon oxide film. Further, the film thickness is set to 1000 to 10000 °.

【0019】n型半導体層3の膜厚は、拡散深さを制限
するために、5〜20μmとされている。
The thickness of the n-type semiconductor layer 3 is set to 5 to 20 μm in order to limit the diffusion depth.

【0020】また、各分離されたブロック体3aは、1
辺の長さが0.3〜0.6mm程度の長方形とされてい
る。
Further, each separated block body 3a is
The length of the side is a rectangle of about 0.3 to 0.6 mm.

【0021】n型半導体層3の表面に形成されるシリコ
ン酸化膜絶縁層8の膜厚は、絶縁分離の点から、100
0〜10000Åとされている。絶縁層8としては、絶
縁性を有し適度の透光性を有すれば、シリコン酸化膜に
限定されるものではなく、窒化膜なども好適に用いるこ
とができる。
The thickness of the silicon oxide insulating layer 8 formed on the surface of the n-type semiconductor layer 3 is 100
It is set to 0 to 10000 °. The insulating layer 8 is not limited to a silicon oxide film as long as it has an insulating property and an appropriate translucency, and a nitride film or the like can be suitably used.

【0022】薄膜電極9および配線パターン10,11
としては、膜厚が1.0〜2.0μmのアルミニウム膜
が用いられる。
Thin film electrode 9 and wiring patterns 10 and 11
An aluminum film having a thickness of 1.0 to 2.0 μm is used.

【0023】図3は、配線パターン11により、寄生ト
ランジスタをダイオード化した等価回路である。図中の
1点鎖線で囲まれた部分が、寄生トランジスタをダイオ
ード化した部分を示している。
FIG. 3 is an equivalent circuit in which a parasitic transistor is formed into a diode by the wiring pattern 11. A portion surrounded by a chain line in the drawing indicates a portion where the parasitic transistor is converted into a diode.

【0024】なお、図示はされていないが、本発明にお
いても従来のフォトダイオードアレイと同様に、コンタ
クトホール、パッドボンディングのホールなどが形成さ
れている。
Although not shown, a contact hole, a pad bonding hole and the like are formed in the present invention as in the conventional photodiode array.

【0025】他の実施例においては、高濃度p型不純物
拡散層4への光照射を防止するために、高濃度p型不純
物拡散層4の上部にある保護膜12の上に、アルミニウ
ム膜からなる光遮断層13が形成されている。この光遮
断層13を形成することにより、寄生トランジスタの寄
生動作の防止が確実になる。
In another embodiment, in order to prevent light irradiation on the high-concentration p-type impurity diffusion layer 4, an aluminum film is formed on the protective film 12 on the high-concentration p-type impurity diffusion layer 4. A light blocking layer 13 is formed. The formation of the light blocking layer 13 ensures prevention of the parasitic operation of the parasitic transistor.

【0026】次に、図5〜15を参照しながら、本発明
の一実施例の製造プロセスについて説明する。
Next, a manufacturing process according to an embodiment of the present invention will be described with reference to FIGS.

【0027】ステップ1:半導体基板1上にシリコン酸
化膜2を形成する。(図5参照)
Step 1: A silicon oxide film 2 is formed on a semiconductor substrate 1. (See Fig. 5)

【0028】ステップ2:ステップ1で作製された半導
体基板1とn型半導体板(このn型半導体板には酸化膜
は形成されていない)とを用意し、半導体基板1の酸化
膜2とn型半導体板の一面を背中合わせに向かい合わ
せ、拡散石英ボードの各スロットに2枚合わせに並べ、
1000〜1250℃の拡散炉中にO2ガスまたは水蒸
気の雰囲気を形成し、所定時間放置することにより、半
導体基板1とn型半導体板を接合する。そして、接合さ
れたn型半導体板をn型半導体層として用いる。(図6
参照)
Step 2: The semiconductor substrate 1 prepared in Step 1 and an n-type semiconductor plate (an oxide film is not formed on this n-type semiconductor plate) are prepared, and the oxide films 2 and n of the semiconductor substrate 1 are prepared. One side of the mold semiconductor plate is faced back to back, and two pieces are arranged in each slot of the diffused quartz board,
The semiconductor substrate 1 and the n-type semiconductor plate are joined by forming an atmosphere of O 2 gas or water vapor in a diffusion furnace at 1000 to 1250 ° C. and leaving the atmosphere for a predetermined time. Then, the bonded n-type semiconductor plate is used as an n-type semiconductor layer. (FIG. 6
reference)

【0029】ステップ3:n型半導体層3の表面を研磨
する。(図7参照) この研磨は、酸化膜2からn型半
導体層3の表面までの膜厚が5〜20μmになるように
行う。
Step 3: The surface of the n-type semiconductor layer 3 is polished. (Refer to FIG. 7) This polishing is performed so that the film thickness from the oxide film 2 to the surface of the n-type semiconductor layer 3 is 5 to 20 μm.

【0030】ステップ4:n型半導体層3の表面にシリ
コン酸化膜絶縁層を形成する。しかるのち、高濃度p型
不純物拡散用マスクを用いて、所定領域の酸化膜を除去
する。(図8参照)
Step 4: A silicon oxide insulating layer is formed on the surface of the n-type semiconductor layer 3. Thereafter, the oxide film in a predetermined region is removed using a high-concentration p-type impurity diffusion mask. (See Fig. 8)

【0031】ステップ5:p型不純物を高濃度に拡散さ
せ、高濃度p不純物拡散層4を形成しn型半導体層3を
ブロック化し、ブロック体3aを形成する。(図9参
照)
Step 5: A p-type impurity is diffused at a high concentration, a high-concentration p-impurity diffusion layer 4 is formed, the n-type semiconductor layer 3 is blocked, and a block 3a is formed. (See Fig. 9)

【0032】ステップ6:n型半導体層の表面にp型不
純物拡散用マスクを形成する。(図10参照)
Step 6: A p-type impurity diffusion mask is formed on the surface of the n-type semiconductor layer. (See Fig. 10)

【0033】ステップ7:ブロック体3aにp型不純物
を拡散させp型不純物拡散層5を形成する。(図11参
照)
Step 7: A p-type impurity is diffused into the block 3a to form a p-type impurity diffusion layer 5. (See Fig. 11)

【0034】ステップ8:n型半導体層3の表面に高濃
度n型不純物拡散用マスクを形成する。しかるのち、p
型不純物拡散層5内に高濃度n型不純物拡散層6を形成
する。(図12参照)
Step 8: A high concentration n-type impurity diffusion mask is formed on the surface of the n-type semiconductor layer 3. Then, p
A high-concentration n-type impurity diffusion layer 6 is formed in the impurity diffusion layer 5. (See Fig. 12)

【0035】ステップ9:所定領域に角形マスクを用い
てコンタクトホールを形成する。(図13参照)
Step 9: A contact hole is formed in a predetermined area using a rectangular mask. (See FIG. 13)

【0036】ステップ10:ブロック体3a内に形成され
たpn接合をオーミック接続するために、所定形状のマ
スクを用いてn型半導体層3の表面に電極9および配線
パターン10,11を形成する。なお、この配線パター
ン10はシリコン酸化膜絶縁層8により適宜絶縁されて
いる。(図14参照)
Step 10: The electrodes 9 and the wiring patterns 10 and 11 are formed on the surface of the n-type semiconductor layer 3 using a mask of a predetermined shape in order to ohmic-connect the pn junction formed in the block body 3a. The wiring pattern 10 is appropriately insulated by the silicon oxide film insulating layer 8. (See Fig. 14)

【0037】ステップ11:表面保護層12、パッドボン
ディング用ホールなどを形成してフォトダイオードアレ
イを完成する。(図15参照)
Step 11: A surface protection layer 12, a hole for pad bonding and the like are formed to complete a photodiode array. (See Fig. 15)

【0038】なお、他の実施例においては、表面保護層
12が形成されたのち、高濃度p型不純物拡散層4の上
方にアルミニウム膜からなる光遮断層13が配設され
る。
In another embodiment, after the surface protection layer 12 is formed, a light blocking layer 13 made of an aluminum film is disposed above the high concentration p-type impurity diffusion layer 4.

【0039】以上の実施例においては、n型半導体板
(層)を母材にp型不純物拡散層を形成して、フォトダ
イオードアレイを構成したが、用いる半導体板はn型半
導体板に限定されるものではなく、p型半導体板も好適
に用いることができる。この場合当然のことながら、母
材内に拡散する不純物としてはn型のものを用いる必要
がある。
In the above embodiment, a photodiode array is formed by forming a p-type impurity diffusion layer using an n-type semiconductor plate (layer) as a base material. However, the semiconductor plate to be used is limited to an n-type semiconductor plate. However, a p-type semiconductor plate can also be suitably used. In this case, as a matter of course, it is necessary to use an n-type impurity as the impurity diffused in the base material.

【0040】[0040]

【発明の効果】以上説明したように、本発明のフォトダ
イオードアレイにおいては、半導体基板上に形成された
絶縁膜上に第1不純物拡散層を形成し、この第1不純物
拡散層をこの層内垂直方向に形成された高濃度第2不純
物拡散層によりブロック体に分離し、この中にpn接合
を形成しているので、その断面構造が簡素化される。し
たがって、容易に製造することができ、製品の歩留まり
が向上する。その上、寄生トランジスタのベースとエミ
ッタを短絡してダイオード化しているので、寄生動作が
防止されるという効果も奏する。
As described above, in the photodiode array of the present invention, the first impurity diffusion layer is formed on the insulating film formed on the semiconductor substrate, and the first impurity diffusion layer is formed in this layer. Since the block body is separated by the high-concentration second impurity diffusion layer formed in the vertical direction and a pn junction is formed therein, the sectional structure is simplified. Therefore, it can be easily manufactured, and the yield of products is improved. In addition, since the base and the emitter of the parasitic transistor are short-circuited to form a diode, an effect of preventing a parasitic operation can be obtained.

【0041】また、本発明のフォトダイオードアレイの
製造法によれば、簡単な工程により本発明のフォトダイ
オードアレイを製造でき、製品のコスト低減を図ること
ができる。
Further, according to the method of manufacturing the photodiode array of the present invention, the photodiode array of the present invention can be manufactured by a simple process, and the cost of the product can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の要部断面図である。FIG. 1 is a sectional view of a main part of an embodiment of the present invention.

【図2】本発明の一実施例の平面図である。FIG. 2 is a plan view of one embodiment of the present invention.

【図3】本発明の一実施例の等価回路図である。FIG. 3 is an equivalent circuit diagram of one embodiment of the present invention.

【図4】本発明の他の実施例の要部断面図である。FIG. 4 is a sectional view of a main part of another embodiment of the present invention.

【図5】本発明の製造法の一実施例の説明図の一部であ
る。
FIG. 5 is a part of an explanatory view of one embodiment of the production method of the present invention.

【図6】本発明の製造法の一実施例の説明図の一部であ
る。
FIG. 6 is a part of an explanatory view of one embodiment of the production method of the present invention.

【図7】本発明の製造法の一実施例の説明図の一部であ
る。
FIG. 7 is a part of an explanatory view of one embodiment of the production method of the present invention.

【図8】本発明の製造法の一実施例の説明図の一部であ
る。
FIG. 8 is a part of an explanatory view of one embodiment of the production method of the present invention.

【図9】本発明の製造法の一実施例の説明図の一部であ
る。
FIG. 9 is a part of an explanatory view of one embodiment of the production method of the present invention.

【図10】本発明の製造法の一実施例の説明図の一部で
ある。
FIG. 10 is a part of an explanatory view of one embodiment of the production method of the present invention.

【図11】本発明の製造法の一実施例の説明図の一部で
ある。
FIG. 11 is a part of an explanatory view of one embodiment of the production method of the present invention.

【図12】本発明の製造法の一実施例の説明図の一部で
ある。
FIG. 12 is a part of an explanatory view of one embodiment of the production method of the present invention.

【図13】本発明の製造法の一実施例の説明図の一部で
ある。
FIG. 13 is a part of an explanatory view of one embodiment of the production method of the present invention.

【図14】本発明の製造法の一実施例の説明図の一部で
ある。
FIG. 14 is a part of an explanatory view of one embodiment of the production method of the present invention.

【図15】本発明の製造法の一実施例の説明図の一部で
ある。
FIG. 15 is a part of an explanatory view of one embodiment of the production method of the present invention.

【図16】従来のフォトダイオードアレイの長手方向断
面図である。
FIG. 16 is a longitudinal sectional view of a conventional photodiode array.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 酸化物絶縁膜 3 n型半導体層 3a ブロック体 4 高濃度p型不純物拡散層(分離帯壁) 5 p型不純物拡散層 6 高濃度n型不純物拡散層 7 光電変換体 8 シリコン酸化物絶縁膜 9 電極 10 配線パターン 11 配線パターン 12 保護膜 13 光遮断層 Reference Signs List 1 semiconductor substrate 2 oxide insulating film 3 n-type semiconductor layer 3a block 4 high-concentration p-type impurity diffusion layer (separation band wall) 5 p-type impurity diffusion layer 6 high-concentration n-type impurity diffusion layer 7 photoelectric converter 8 silicon oxide Object insulating film 9 electrode 10 wiring pattern 11 wiring pattern 12 protective film 13 light blocking layer

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板と、 前記半導体基板上に積層された絶縁膜と、 前記縁膜上に配設された第1不純物拡散層と、 前記第1不純物拡散層内に形成された高濃度第2不純物
拡散層からなる分離帯壁と、 前記分離帯壁により前記第1不純物拡散層内に形成され
た複数の第1不純物拡散層のブロック体と、 前記ブロック体内に該表面から形成された第2不純物拡
散層と、前記第2不純物拡散層内に該表面から形成され
た高濃度第1不純物拡散層とからなる光電変換体と、 前記光電変換体が形成された第1不純物拡散層表面に、
所定パターンにて形成された電極形成用窓部を有する絶
縁膜と、 前記電極用形成窓部に形成された電極と、 前記光電変換体を直列接続する前記電極間と接続された
配線パターンと、 前記ブロック体内に形成された第2不純物拡散層と、前
記ブロック体を形成する第1不純物拡散層との間に形成
された、寄生トランジスタをダイオード化するための配
線パターンとからなることを特徴とするフォトダイオー
ドアレイ。
A semiconductor substrate; an insulating film stacked on the semiconductor substrate; a first impurity diffusion layer disposed on the edge film; and a high-concentration impurity formed in the first impurity diffusion layer. A separation band wall made of a second impurity diffusion layer; a plurality of first impurity diffusion layer blocks formed in the first impurity diffusion layer by the separation band wall; and a block formed from the surface in the block body. A photoelectric conversion body comprising a second impurity diffusion layer, a high-concentration first impurity diffusion layer formed from the surface in the second impurity diffusion layer, and a surface of the first impurity diffusion layer on which the photoelectric conversion body is formed To
An insulating film having an electrode forming window formed in a predetermined pattern; an electrode formed in the electrode forming window; and a wiring pattern connected between the electrodes for serially connecting the photoelectric converters; It is characterized by comprising a wiring pattern for converting a parasitic transistor into a diode, formed between a second impurity diffusion layer formed in the block body and a first impurity diffusion layer forming the block body. Photodiode array.
【請求項2】 前記高濃度第2不純物拡散層の上方に、
光遮断層が配設されてなることを特徴とする請求項1記
載のフォトダイオードアレイ。
2. The method according to claim 1, further comprising the step of:
The photodiode array according to claim 1, wherein a light blocking layer is provided.
【請求項3】 半導体基板の表面に酸化物薄膜層を形
成する工程と、 前記酸化物薄膜層が形成された半導体基板と第1不純
物拡散型半導体板とを接合する工程と、 前記接合された第1不純物半導体板の表面を研磨する
工程と、 前記第1不純物拡散層内に、高濃度第2不純物拡散層
からなる分離帯壁を形成し、前記第1不純物拡散層を縦
列状にブロック化する工程と、 ブロック化された前記第1不純物拡散層内に第2不純
物拡散層を表面から形成し、しかるのち、前記第2不純
物拡散層内に高濃度第1不純物拡散層を表面から形成す
ることにより、光電変換体を形成する工程と、 前記光電変換体が形成された第1不純物拡散層表面
に、所定パターンにて電極形成用窓部を有する絶縁膜を
製膜する工程と、 前記電極形成用窓部に電極を形成する工程と、 前記光電変換体を直列接続する配線パターンを形成す
る工程と、 ブロック化された前記第1不純物拡散層内に形成され
た前記第2不純物拡散層と、該第1不純物拡散層との間
に、寄生トランジスタをダイオード化するために、配線
パターンを形成する工程とを少なくとも含んでなること
を特徴とするフォトダイオードアレイの製造法。
A step of forming an oxide thin film layer on a surface of the semiconductor substrate; a step of bonding the semiconductor substrate on which the oxide thin film layer is formed to a first impurity diffusion type semiconductor plate; Polishing the surface of the first impurity semiconductor plate; forming a separation band wall composed of a high-concentration second impurity diffusion layer in the first impurity diffusion layer; blocking the first impurity diffusion layer in a cascade And forming a second impurity diffusion layer from the surface in the blocked first impurity diffusion layer, and thereafter, forming a high concentration first impurity diffusion layer from the surface in the second impurity diffusion layer. A step of forming a photoelectric converter, a step of forming an insulating film having an electrode forming window in a predetermined pattern on the surface of the first impurity diffusion layer on which the photoelectric converter is formed, Forming electrodes in the forming window Forming a wiring pattern that connects the photoelectric converters in series; forming a wiring pattern that connects the photoelectric converters in series; and forming the second impurity diffusion layer formed in the blocked first impurity diffusion layer, and the first impurity diffusion layer. Forming a wiring pattern in order to convert the parasitic transistor into a diode.
【請求項4】 前記高濃度第2不純物拡散層の上方に、
光遮断層を配設する工程が付加されてなることを特徴と
する請求項3記載のフォトダイオードアレイの製造法。
4. The method according to claim 1, further comprising the step of:
4. The method for manufacturing a photodiode array according to claim 3, further comprising a step of providing a light shielding layer.
JP09697492A 1992-03-23 1992-03-23 Photodiode array and method of manufacturing the same Expired - Fee Related JP3182663B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09697492A JP3182663B2 (en) 1992-03-23 1992-03-23 Photodiode array and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09697492A JP3182663B2 (en) 1992-03-23 1992-03-23 Photodiode array and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH05267635A JPH05267635A (en) 1993-10-15
JP3182663B2 true JP3182663B2 (en) 2001-07-03

Family

ID=14179194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09697492A Expired - Fee Related JP3182663B2 (en) 1992-03-23 1992-03-23 Photodiode array and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3182663B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056651A (en) * 2013-09-13 2015-03-23 株式会社東芝 Light receiving element and optically coupled insulating device

Also Published As

Publication number Publication date
JPH05267635A (en) 1993-10-15

Similar Documents

Publication Publication Date Title
US3761782A (en) Semiconductor structure, assembly and method
JP3029497B2 (en) Photodiode array and method of manufacturing the same
US3300832A (en) Method of making composite insulatorsemiconductor wafer
JPH10284591A (en) Semiconductor device and its manufacture
US3990102A (en) Semiconductor integrated circuits and method of manufacturing the same
US3791024A (en) Fabrication of monolithic integrated circuits
US3590479A (en) Method for making ambient atmosphere isolated semiconductor devices
US5633526A (en) Photodiode array and method for manufacturing the same
US3475664A (en) Ambient atmosphere isolated semiconductor devices
JP2859789B2 (en) Photodiode array and manufacturing method thereof
JP3182663B2 (en) Photodiode array and method of manufacturing the same
JP2979554B2 (en) Method for manufacturing semiconductor device
US3631307A (en) Semiconductor structures having improved high-frequency response and power dissipation capabilities
US3482152A (en) Semiconductor devices having a field effect transistor structure
US3918079A (en) Encapsulated beam lead construction for semiconductor device and assembly and method
US3659334A (en) High power high frequency device
JPH0249732Y2 (en)
JPS63199454A (en) Semiconductor device
JPS6244430B2 (en)
JP2668528B2 (en) Method for manufacturing semiconductor device
JP2757872B2 (en) Semiconductor device and manufacturing method thereof
GB1224802A (en) Semiconductor device and a method of manufacturing the same
JPS6124825B2 (en)
JPH04299855A (en) Semiconductor integrated circuit
JPS63156373A (en) Manufacture of photodiode array

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010123

LAPS Cancellation because of no payment of annual fees