JP2668528B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2668528B2
JP2668528B2 JP62008551A JP855187A JP2668528B2 JP 2668528 B2 JP2668528 B2 JP 2668528B2 JP 62008551 A JP62008551 A JP 62008551A JP 855187 A JP855187 A JP 855187A JP 2668528 B2 JP2668528 B2 JP 2668528B2
Authority
JP
Japan
Prior art keywords
nitride film
capacitor
transistor
semiconductor device
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62008551A
Other languages
Japanese (ja)
Other versions
JPS63177454A (en
Inventor
仁 山口
Original Assignee
ローム 株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム 株式会社 filed Critical ローム 株式会社
Priority to JP62008551A priority Critical patent/JP2668528B2/en
Publication of JPS63177454A publication Critical patent/JPS63177454A/en
Application granted granted Critical
Publication of JP2668528B2 publication Critical patent/JP2668528B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は窒化膜を誘電体としたキャパシタ、バイポー
ラ型トランジスタ等が半導体基板上に形成された半導体
装置の製造方法に関する。 従来の技術 この種の半導体装置はバイポーラ型トランジスタ等を
作成する一連の工程に窒化膜(Si3N4層)を誘電体とし
たキャパシタを形成する工程を含めて製造されている。
ただ、バイポーラ型トランジスタ等を作成する工程の前
段でキャパシタンスの誘電体となる窒化膜を積層するよ
うにすると、その後の工程で行われるエッチングや熱処
理等により窒化膜の上面に酸化膜が形成されたり又は窒
化膜に不純物が侵入したりして、積層した窒化膜の厚み
だけで本来決定される筈のキャパシタの容量値が所期の
値から変化することになる。 このような事態の発生を未然に防止するためにバイポ
ーラ型トランジスタ等を作成する一連の工程の後段、具
体的にはエミッタ拡散工程とコンタクトホール形成工程
の間にキャパシタの誘電体となる窒化膜を積層するよう
にしていた。 発明が解決しようとする問題点 しかしながら、上記従来法による場合、エミッタ拡散
工程が終了するまでの間にパッシベーション膜、層間絶
縁膜又は選択酸化の酸化防止膜として窒化膜が何回も半
導体基板に形成されているにもかかわらず、エミッタ拡
散工程の終了後、キャパシタの誘電体となる窒化膜を更
に形成しなければならず、コスト高になるという欠点が
ある。もっとも、バイポーラ型トランジスタ等を作成す
る工程の前段においてキャパシタの誘電体となる窒化膜
を積層し、その後の工程でエッチングや熱処理等を行う
ときに、窒化膜を保護することを目的に窒化膜の上をマ
スクするようにすれば良いが、この分だけ工程が増えコ
スト高になる。 本発明は上記した背景の下に創作されたものであり、
その目的とするところは、上記した欠点のない半導体装
置の製造方法を提供することにある。 問題点を解決するための手段 本発明の半導体装置の製造方法は、窒化膜を誘電体と
したキャパシタ及びバイポーラ型トランジスタが半導体
基板上に形成された半導体装置の製造方法であって、上
記課題を解決するために、半導体基板にトランジスタの
ベース領域を形成した後、当該半導体基板上に窒化膜を
積層し、トランジスタのエミッタ、コレクタ電極用のコ
ンタクトホールを形成した後、窒化膜上を伝導性多結晶
シリコン層で覆い、当該伝導性多結晶シリコン層のパタ
ーニングを行った後、熱処理によりトランジスタのエミ
ッタ領域を形成し、その後、キャパシタ、トランジスタ
の各電極を形成するようにしている。 実施例 以下、本発明の半導体装置の製造方法の実施例を図面
を参照して説明する。図1は半導体装置の製造方法の工
程断面図である。ここではキャパシタの誘電体となる窒
化膜を、キャパシタ以外の他の回路素子であるトランジ
スタ形成領域のパッシベーション膜として利用する例に
ついて説明する。 第1図(a)の段階では、アイソレーション層1で区
画されたシリコンのエピタキシャル層2a,2bのうち2b側
に酸化膜3を開口の後、P型不純物を拡散してベース領
域4が形成されている。この状態から第1図(b)に示
すようにエピタキシャル層2a表面の酸化膜3を除去しキ
ャパシタの一方の導電体となるN+型不純物領域5を拡散
形成した後、再び酸化膜3′を成長させる。つづいて不
純物領域5を覆う酸化膜3′の一部を取り除いて不純物
領域5を露出させ誘電体付着領域を形成し、窒化膜6を
CVD法により積層する(第1図(c))。その後、第1
図(d)の段階に進みベース領域4表面の一部およびベ
ース領域4外のエピタキシャル層2b表1の一部を覆う酸
化膜3と窒化膜6を除去し、厚さ数100Å〜数1000Åの
N型不純物をドープした多結晶シリコン層7を形成して
窒化膜6の保護を図る。次に、多結晶シリコン層7のパ
ターニングを行い、熱処理を施すことによりキャパシタ
の他方の導電体となり誘電体部分の窒化膜を保護するキ
ャパシタンス電極層7aとともにエミッタ電極層7b、コレ
クタ電極層7cおよびエミッタ層8を形成する(第1図
(e))。 そして第1図(f)に示すようにコンタクトホール形
成工程を経てアルミニウム蒸着とパターニングを行いキ
ャパシタ電極9a、9bおよびエミッタ電極10a、ベース電
極10b、コレクタ電極10cを形成する。 本実施例では、キャパシタの誘電体となる窒化膜6が
多結晶シリコン層7aにより保護された状態で、多結晶シ
リコン層7を熱処理し、これに含まれる不純物をベース
領域4に拡散させることでエミッタ領域8を形成してい
る。よって、キャパシタの誘電体となる窒化膜6の上面
に酸化膜が形成されたり、窒化膜6に不純物が侵入した
りすることがなくなり、キャパシタの容量値は窒化膜6
の膜厚に応じた値を示すことになる。また、エミッタ領
域8を形成するときに、多結晶シリコン層7に含まれる
不純物がエミッタ領域8以外の領域にも拡散しようとす
るが、この拡散を窒化膜6が防止することになり、半導
体装置の高性能化を図ることができる。更に、多結晶シ
リコン層7はエミッタ電極10aにおけるアルミニュウム
スパイク防止用メタルストッパとなるエミッタ電極素子
7bとしても利用される。 このように窒化膜6はキャパシタの誘電体となるだけ
でなく、トランジスタ領域への汚染源を防ぐパッシベー
ション膜としても利用される一方、多結晶シリコン層7
は単に窒化膜6を保護するためだけでなく、アルミニュ
ウムスパイク防止用メタルストッパとしても利用され
る。窒化膜6及び多結晶シリコン層7に上記のような複
数の機能を持たせた関係上、全体としての工程数が減
り、その分だけ低コスト化を図ることができる。 発明の効果 以上、本発明に係る半導体装置の製造方法による場
合、キャパシタの容量値が窒化膜の厚みだけで決定され
ることになる。しかも窒化膜及び多結晶シリコン層に多
様な機能を持たすことが可能となり、全体としての工程
数が減ることから、低コスト化を図る上でもメリットが
ある。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device in which a capacitor, a bipolar transistor, and the like using a nitride film as a dielectric are formed on a semiconductor substrate. 2. Description of the Related Art A semiconductor device of this type is manufactured by including a process of forming a capacitor using a nitride film (Si 3 N 4 layer) as a dielectric in a series of processes for forming a bipolar transistor or the like.
However, if a nitride film serving as a capacitance dielectric is laminated before the step of fabricating a bipolar transistor or the like, an oxide film may be formed on the upper surface of the nitride film by etching or heat treatment performed in a subsequent step. Alternatively, impurities may enter the nitride film, so that the capacitance value of the capacitor, which should be originally determined only by the thickness of the laminated nitride film, changes from an expected value. In order to prevent such a situation from occurring, a nitride film serving as a dielectric of a capacitor is formed after a series of steps of fabricating a bipolar transistor or the like, specifically, between an emitter diffusion step and a contact hole forming step. It was supposed to be laminated. Problems to be Solved by the Invention However, according to the above conventional method, a nitride film is formed on a semiconductor substrate many times as a passivation film, an interlayer insulating film or an antioxidant film for selective oxidation until the emitter diffusion step is completed. Nevertheless, after the emitter diffusion step is completed, a nitride film serving as a dielectric of the capacitor must be further formed, resulting in a disadvantage that the cost is increased. However, a nitride film serving as a dielectric of a capacitor is stacked in a stage prior to a process of fabricating a bipolar transistor or the like, and a nitride film is formed for the purpose of protecting the nitride film when performing etching or heat treatment in a subsequent process. It is only necessary to mask the top, but this increases the number of steps and increases the cost. The present invention has been created under the above background,
It is an object of the invention to provide a method of manufacturing a semiconductor device without the above-mentioned drawbacks. Means for Solving the Problems A method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device in which a capacitor having a nitride film as a dielectric and a bipolar transistor are formed on a semiconductor substrate. In order to solve the problem, after forming a base region of a transistor on a semiconductor substrate, a nitride film is stacked on the semiconductor substrate, contact holes for an emitter and a collector electrode of the transistor are formed, and a conductive layer is formed on the nitride film. After covering with a crystalline silicon layer and patterning the conductive polycrystalline silicon layer, an emitter region of the transistor is formed by heat treatment, and thereafter, electrodes of the capacitor and the transistor are formed. Example Hereinafter, an example of a method for manufacturing a semiconductor device of the present invention will be described with reference to the drawings. FIG. 1 is a process sectional view of a method for manufacturing a semiconductor device. Here, an example will be described in which a nitride film serving as a dielectric of a capacitor is used as a passivation film in a transistor formation region that is a circuit element other than the capacitor. In the stage of FIG. 1 (a), an oxide film 3 is opened on the side 2b of the silicon epitaxial layers 2a and 2b partitioned by the isolation layer 1, and then a P-type impurity is diffused to form a base region 4. Has been done. From this state, as shown in FIG. 1 (b), the oxide film 3 on the surface of the epitaxial layer 2a is removed to diffuse and form the N + -type impurity region 5 serving as one conductor of the capacitor. Grow. Subsequently, a part of the oxide film 3 'covering the impurity region 5 is removed to expose the impurity region 5 to form a dielectric attachment region.
The layers are laminated by a CVD method (FIG. 1 (c)). Then the first
Proceeding to the stage of FIG. 4D, the oxide film 3 and the nitride film 6 covering a part of the surface of the base region 4 and a part of the epitaxial layer 2b outside the base region 4 are removed, and a thickness of several hundreds to several thousand degrees is removed. A polycrystalline silicon layer 7 doped with N-type impurities is formed to protect the nitride film 6. Next, the polycrystalline silicon layer 7 is patterned and subjected to heat treatment to become the other conductor of the capacitor and protect the nitride film of the dielectric portion, together with the emitter electrode layer 7b, the collector electrode layer 7c and the emitter electrode layer 7c. The layer 8 is formed (FIG. 1E). Then, as shown in FIG. 1 (f), through a contact hole forming step, aluminum deposition and patterning are performed to form capacitor electrodes 9a and 9b, an emitter electrode 10a, a base electrode 10b, and a collector electrode 10c. In this embodiment, the polycrystalline silicon layer 7 is heat-treated while the nitride film 6 serving as the dielectric of the capacitor is protected by the polycrystalline silicon layer 7a, and the impurities contained therein are diffused into the base region 4. The emitter region 8 is formed. Therefore, an oxide film is not formed on the upper surface of the nitride film 6 serving as a dielectric of the capacitor, and impurities do not enter the nitride film 6, and the capacitance value of the capacitor is reduced.
Of the film thickness. Further, when the emitter region 8 is formed, the impurities contained in the polycrystalline silicon layer 7 tend to diffuse into regions other than the emitter region 8. Performance can be improved. Further, the polycrystalline silicon layer 7 serves as a metal stopper for preventing aluminum spikes in the emitter electrode 10a.
Also used as 7b. As described above, the nitride film 6 is used not only as a dielectric of the capacitor but also as a passivation film for preventing a contamination source to the transistor region, while the polycrystalline silicon layer 7 is used.
Is used not only to protect the nitride film 6 but also as a metal stopper for preventing aluminum spikes. Since the nitride film 6 and the polycrystalline silicon layer 7 have a plurality of functions as described above, the number of steps as a whole can be reduced and the cost can be reduced accordingly. As described above, in the case of the method for manufacturing a semiconductor device according to the present invention, the capacitance value of the capacitor is determined only by the thickness of the nitride film. In addition, the nitride film and the polycrystalline silicon layer can have various functions, and the number of steps as a whole can be reduced, which is also advantageous in terms of cost reduction.

【図面の簡単な説明】 第1図(a)乃至(f)は本発明の一実施例における半
導体装置の製造方法の工程断面図である。 2a……キャパシタ形成領域となるエピタキシャル層 2b……他の回路素子形成領域となるエピタキシャル層 5……キャパシタの一方の導電体となる不純物層 6……窒化膜 7……多結晶シリコン層
BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1 (a) to 1 (f) are process sectional views of a method for manufacturing a semiconductor device according to an embodiment of the present invention. 2a ... Epitaxial layer serving as a capacitor forming region 2b ... Epitaxial layer serving as another circuit element forming region 5 ... Impurity layer 6 serving as one conductor of a capacitor ... Nitride film 7 ... Polycrystalline silicon layer

Claims (1)

(57)【特許請求の範囲】 1.窒化膜を誘電体としたキャパシタ及びバイポーラ型
トランジスタが半導体基板上に形成された半導体装置の
製造方法において、半導体基板にトランジスタのベース
領域を形成した後、当該半導体基板上に窒化膜を積層
し、トランジスタのエミッタ、コレクタ電極用のコンタ
クトホールを形成した後、窒化膜上を伝導性多結晶シリ
コン層で覆い、当該伝導性多結晶シリコン層のパターニ
ングを行った後、熱処理によりトランジスタのエミッタ
領域を形成し、その後、キャパシタ、トランジスタの各
電極を形成したことを特徴とする半導体装置の製造方
法。
(57) [Claims] In a method of manufacturing a semiconductor device in which a capacitor and a bipolar transistor having a nitride film as a dielectric formed on a semiconductor substrate, after forming a base region of the transistor on the semiconductor substrate, a nitride film is stacked on the semiconductor substrate. After forming contact holes for the emitter and collector electrodes of the transistor, cover the nitride film with a conductive polycrystalline silicon layer, pattern the conductive polycrystalline silicon layer, and then form a transistor emitter region by heat treatment. Then, a method of manufacturing a semiconductor device, characterized in that electrodes of a capacitor and a transistor are formed thereafter.
JP62008551A 1987-01-16 1987-01-16 Method for manufacturing semiconductor device Expired - Fee Related JP2668528B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62008551A JP2668528B2 (en) 1987-01-16 1987-01-16 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62008551A JP2668528B2 (en) 1987-01-16 1987-01-16 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS63177454A JPS63177454A (en) 1988-07-21
JP2668528B2 true JP2668528B2 (en) 1997-10-27

Family

ID=11696265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62008551A Expired - Fee Related JP2668528B2 (en) 1987-01-16 1987-01-16 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2668528B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189951A (en) * 1988-01-26 1989-07-31 Mitsubishi Electric Corp Manufacture of bipolar semiconductor integrated device
TW557569B (en) 2000-01-24 2003-10-11 Sony Corp Semiconductor device and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018948A (en) * 1983-07-12 1985-01-31 Nec Corp Semiconductor integrated circuit device
JPS6066850A (en) * 1983-09-22 1985-04-17 Sony Corp Mis capacitor element
JPS62142342A (en) * 1985-12-17 1987-06-25 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date
JPS63177454A (en) 1988-07-21

Similar Documents

Publication Publication Date Title
JPH0228902B2 (en)
JPS58139468A (en) Semiconductor device and method of producing same
EP0078501B1 (en) Transistor-like semiconductor device and method of producing the same
JPS62237754A (en) Semiconductor integrated circuit device and manufacture thereof
JPH0799738B2 (en) Method for manufacturing semiconductor device
JP2668528B2 (en) Method for manufacturing semiconductor device
JPH0135505B2 (en)
JP2830215B2 (en) Method for manufacturing charge transfer device
JP2695812B2 (en) Semiconductor device
JP2614519B2 (en) Method of manufacturing semiconductor integrated circuit incorporating MIS capacitance element
JPH0878433A (en) Semiconductor device
JP3173048B2 (en) Semiconductor device
JP2722506B2 (en) Semiconductor device and manufacturing method thereof
JPH0590492A (en) Semiconductor integrated circuit and manufacture thereof
JPH0318738B2 (en)
JP2654056B2 (en) Method for manufacturing semiconductor device
KR0149344B1 (en) Manufacturing method for semiconductor device
JPH0437581B2 (en)
JP2712889B2 (en) Method for manufacturing semiconductor device
JPH0654794B2 (en) Semiconductor integrated circuit
JP3475107B2 (en) Method for manufacturing semiconductor device
JPH0247854B2 (en)
JP2002231969A (en) Semiconductor device and method of manufacturing the same
JPH0376023B2 (en)
JPS645472B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees