JP3180500B2 - リアルタイム通信用バス型ｌａｎ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電子楽器間の通信を
始めとするリアルタイム用途に適したリアルタイム通信
用バス型ＬＡＮに関する。

【０００２】

【従来の技術】コンテンション方式のバス型ＬＡＮとし
て広く知られている基本技術に、ＣＳＭＡ（Ｃarrier
Ｓense Ｍultiple Ａccess ）方式がある。これは、
各ノードがキャリアセンスを行って、バスが未使用であ
ることを確認してから送信を開始する方式である。キャ
リアセンス時のアクセス待ちの方式としては、次の３つ
がある。 ・１−persistent バスが空くのを待ち、バスが空けば直ちに送信する。Ｅ
thernet はこの方式である。 ・ｐ−persistent バスが空くのを待ち、バスが空いた後、ランダムな時間
ｐだけ待って送信を開始する。最適化したｐを選ぶこと
により、スループット８０％程度になるといわれてい
る。 ・non −persistent バスが空くのを待たず、バスが使用中である場合、即衝
突と見なしてバックオフさせる。

【０００３】ＣＳＭＡ方式において、パケット受信側が
即座に応答信号ＡＣＫを返すことにより、伝送の正否を
検出するようにしたのが、即応ＡＣＫ方式である。ＣＳ
ＭＡ方式の送信側に衝突検出機構を採用することでスル
ープット向上を図った方式が、ＣＳＭＡ／ＣＤ（ＣＳＭ
Ａ with Ｃollision Ｄetection）である。送信ノー
ドは、衝突があれば速やかに送信を停止してジャムパタ
ーンを出して、衝突を他のノードに伝える。これにより
９０％以上のスループットが可能であるといわれてい
る。

【０００４】電子楽器用ＬＡＮを構成する場合、異なる
性質の複数種のデータが共存できることが必要である。
この場合考えられるデータには次のようなものがある。 （１）同期用クロック ＭＩＤＩクロックと絶対時間を示すＳＭＰＴＥの二つが
ある。例えばテンポは１／４８０音符（テンポ１２０で
４ms程度）、ＳＭＰＴＥは１／４フレーム（３０フレー
ム／ｓで８．３ms程度）である。遅延に対する要求は最
も厳しいが、一定間隔で発生するため極めて疎であり、
低負荷である。また、ＭＩＤＩクロック等では長いデー
タ長を必要としないが、リアルタイム性が要求される。 （２）演奏データ 非同期に発生する。実際の演奏データの他に、ミキサ等
の機器のリアルタイムコントロールデータもある。全体
としてみると比較的疎であるが、シーケンサ等の場合は
局所的に高負荷となる。 （３）バックグラウンドデータ メンテナンス情報，セットアップ情報等の非同期に発生
する低優先度データ。ＭＩＤＩ（Ｍusical Ｉnstrumen
t Ｄigital Ｉnterface）のアクティブセンスに相当
するもの、機器の状態をモニタ画面上に表示させるため
の情報、その他ヒューマンＩ／Ｆに関する情報、バック
グラウンドの問合わせ／応答、等がある。これらの情報
はリアルタイム性を要求されない。 （４）バルクデータ サンプルデータ等の大規模データ。利用者の指示で伝送
されるもので、演奏中は通常伝送しない。

【０００５】これらの各種データを考えると、優先度制
御の導入が必須になる。ＣＳＭＡ方式に対して優先度制
御を導入した方式として、代表的には次のようなものが
ある。 ・Ｐriority Ｅthernet これは、優先度に応じてプリアンブル長を変える方式で
ある。高優先度データに対しては長いプリアンブルを用
いて、衝突があっても勝ち残るようする。但しプリアン
ブルの部分については衝突検出はしない。高優先度デー
タの伝送効率は低下するが、高優先度データのパケット
同志が衝突しない限り、優先度制御は確実である。 ・ＰＷ−ＣＳＭＡ／ＣＤ（ＣＳＭＡ／ＣＤ with Ｐri
orized Ａccess Ｗaiting） Ａcknowledging Ｅthernet において、キャリアセンス
してキャリアがないことを確認した後、優先度に応じて
一定時間送信開始を遅らせる（即ち一定のアクセス待ち
時間を与える）方式である。Ｐriority Ｅthernet と
異なり、高優先度データの伝送効率の低下はないが、基
本的に低優先度データを流れにくくするだけであって、
確実な優先度制御はできない。

【０００６】上述したような各種データを扱うことを考
慮すると、電子楽器用ＬＡＮの方式を考える際に次のよ
うな設計基準が必要となる。 （ａ）リアルタイム伝送ができること 同期用クロック／演奏データの伝送に最適化されている
こと。このためには、多少バルクデータ等の伝送効率が
落ちてもよい。 （ｂ）伝送遅延が小さいこと 同期用クロック／演奏データの伝送の最適化は、平均的
な遅延を小さくするのではなく、飛び抜けて大きな遅延
が発生しないようになっていることが必要である。つま
り、低負荷での効率を多少犠牲にしても、高負荷時の最
大遅延をできるだけ小さくすること、具体的に音楽環境
における伝送遅延は、最大でも５ms以内であることが必
要と思われる。クロック当たりの最大ＭＩＤＩイベント
数を例えば１７程度とすると、最大５msという伝送遅延
を満足させるためには、１イベント当たりの伝送時間は
２００μs程度（ＭＩＤＩの５倍以上のイベント伝送速
度）が目標となる。 （ｃ）リアルタイム演奏データにはエラーがあってはな
らない。 同期用クロックは伝送エラーがあっても過去のデータを
基に補正することが可能であるが、演奏データは補正が
効かない。 （ｄ）比較的小規模のネットワークであること 接続台数は少なく、通常でも１０台程度、最大でも３０
台程度と考えられる。またある時点で同時にパケットを
送信するノードは、最大でも１０台程度見込めばよいと
思われる。

【０００７】特にリアルタイム伝送の信頼性は重要であ
る。コンテンション方式に限らず、全てのＬＡＮでは、
いずれかの階層でソフトウェアによるハンドシェイクを
行っており、最終的に１００％の信頼性を得るためには
ソフトウェアに頼っている。しかし、電子楽器応用での
リアルタイム伝送においては、ＭＩＤＩのように１対多
のマルチキャスト通信が多用されることが予想され、自
局が出力したデータに対する受信局を正確に把握するこ
とができない、伝送遅延を満足できない等の理由で、ソ
フトウェアによるハンドシェイクに頼ることができず、
１００％の信頼性を得ることはできない。したがって送
信側のハードウェアで伝送エラーを検出した場合のみ再
送するという形をとることになり、伝送の信頼性はハー
ドウェアにより決定される。このため、衝突検出機能を
持つＣＳＭＡ／ＣＤ方式が必須になる。

【０００８】

【発明が解決しようとする課題】以上のように、既存の
方式を用いて電子楽器用ＬＡＮを構成することを考える
と、ＰＷ−ＣＳＭＡ／ＣＤ方式では、高優先度データの
伝送効率低下はないが優先度制御の確実性が不十分であ
り、Ｐriority Ｅthernet 方式では優先度制御は確実
であるが、高優先度データに長いプリアンブルを用いる
ため高優先度データの伝送効率が低下する、といった問
題がある。この発明は、上記した点に鑑みなされたもの
で、データの優先度に応じて異なる送信方式を採用する
ことにより、伝送効率の低下をもたらすことなくリアル
タイム伝送の信頼性を確保した、電子楽器応用として有
用なリアルタイム通信用ＬＡＮを提供することを目的と
する。

【０００９】

【課題を解決するための手段】この発明は、複数の伝送
装置が共有するバスに接続され、キャリアセンスしてバ
ス未使用を確認してから送信を行うリアルタイム通信用
バス型ＬＡＮであって、前記複数の伝送装置が、送信す
べきデータの優先度を検出する手段と、前記優先度が所
定値以上であった場合は、バスの未使用を確認した後、
直ちにかつ優先度に応じたプリアンブル長でデータを送
信する手段と、前記優先度が所定値未満であった場合
は、バスの未使用を確認した後、優先度に応じて、待ち
時間をとった後にデータを送信する手段とを有すること
を特徴とする。

【００１０】

【作用】この発明においては、低優先度に属する複数種
のデータを扱う伝送装置は、p-persistent型のＰＷ−Ｃ
ＳＭＡ／ＣＤ方式による送信制御を行い、高優先度に属
する複数種のデータを扱う伝送装置は、1-persistent型
のＰriority Ｅthernet 方式による送信制御を行う。
例えば、電子楽器応用では、演奏データは個数が多く、
一時に集中する場合も多い。これに対してメンテナンス
情報等のバックグラウンドデータや音色データ等のバル
クデータは大量であるが伝送遅延は余り問題とされな
い。そこで、演奏データのような多量のリアルタイムデ
ータの伝送をバックグラウンドデータやバルクデータに
対して優先させるため、演奏データはp-persistent型の
ＰＷ−ＣＳＭＡ／ＣＤ方式の中の高優先度データとして
伝送し、バックグラウンドデータやバルクデータはp-pe
rsistent型のＰＷ−ＣＳＭＡ／ＣＤ方式の中の低優先度
データとして伝送する。そして、精度を要するがデータ
量がそれほど多くない同期用クロックは、更に厳密な優
先度制御ができる高優先度データとして、1-persistent
型のＰriority Ｅthernet 方式によって伝送する。こ
の様に伝送すべきデータの優先度によって送信制御方式
を変更することによって、リアルタイム用途に適した信
頼性の高いデータ伝送が可能になる。

【００１１】

【実施例】以下、図面を参照しながらこの発明の実施例
を説明する。図１は、この発明の一実施例に係るシステ
ム構成である。図に示すように、操作子局１、電子楽器
局Ａ２、電子楽器局Ｂ３、音源局４、シーケンサ局５、
シンクロナイザ局６、ＶＴＲ局７等がバス（同軸ケーブ
ル）８に接続される。接続に当たっては、図示しないト
ランシーバをバス８に取り付け、そこに各局をケーブル
で接続する。

【００１２】操作子局１は鍵盤等を備え、演奏者の演奏
に応じてリアルタイム演奏データを送出する。電子楽器
局Ａ２は、演奏用の鍵盤、楽音を合成する楽音合成回
路、音色情報等等を設定する操作パネル、シーケンス情
報を記録再生するシーケンサ等を備え、リアルタイム演
奏データ、ＭＩＤＩクロック、バックグラウンドデー
タ、バルクデータ等を送出し、同じものを受信する。な
お、ＭＩＤＩクロックの送出／受信等は、電子楽器局Ａ
２の設定により択一的に選択される。電子楽器局Ｂ３
は、電子楽器局Ａ２と同一の構成である。但し、シーケ
ンサ等を備えないものであってもよい。

【００１３】音源局４は、楽音を合成する楽音合成回路
を備え、バックグラウンドデータ、バルクデータ等を送
出し、リアルタイム演奏データ、バックグラウンドデー
タ、バルクデータ等を受信する。シーケンサ局５は、演
奏等のシーケンス情報を記録再生するシーケンサを備
え、リアルタイム演奏データ、ＭＩＤＩクロックを送出
し、同じものを受信する。シンクロナイザ局６は、ＭＩ
ＤＩ機器とＶＴＲ等の同期をとるため、ＭＩＤＩクロッ
ク、ＳＭＰＴＥを送出し、ＳＭＰＴＥを受信する。以上
において、ＳＭＰＴＥ、ＭＩＤＩクロック、リアルタイ
ム演奏データはリアルタイムデータであり、バックグラ
ウンドデータ、バルクデータはノンリアルタイムデータ
である。

【００１４】図２は、図１における電子楽器局Ａ２の内
部ブロック図である。破線の下部が電子楽器局Ａ２を示
している。バス８上を流れるデータは、トランシーバ８
１によって取り出され、通信インターフェイス２１に与
えられる。ＣＰＵ２２は、ＲＯＭ２３に記憶された制御
プログラムに従い、ＲＡＭ２４を一時記憶メモリとして
使いながら、鍵盤部２５、パネル部２６、楽音合成回路
２７を制御する。演奏者が鍵を操作すると、鍵スイッチ
２５ａがオン／オフされ、鍵盤インターフェイス２５ｂ
がその状態を検出すると、ＣＰＵ２２に対して割込み信
号を発生させる。同じくパネルスイッチ２６ａが操作さ
れた場合は、パネルインターフェイス２６ｂにより割込
み信号が発生される。ＣＰＵ２２は、各割込み信号を受
け付けた場合、それに続く情報を元に、電子楽器の状態
を変更したり、楽音合成回路２７に楽音発生開始／終了
の指示をしたりする。

【００１５】ＣＰＵ２２は以上の他に、ＲＯＭ２３に記
憶されたプログラムを元に、シーケンサとしての動作を
行う。シーケンスデータの記録時には、鍵盤２５のリア
ルタイム演奏、パネル２６からのステップ打ち込み、通
信インターフェイス２１からのリアルタイム演奏データ
が、シーケンスデータとしてＲＡＭ２４に書き込まれ
る。シーケンスデータの再生時には、ＲＡＭ２４に記憶
されたデータが、リアルタイム演奏データとして楽音合
成回路２７或いは通信インターフェイス２１に出力され
る。また、電子楽器局Ａ２がＭＩＤＩクロックを送信す
る設定になっている場合は、ＣＰＵ２２によって計測さ
れた時間毎に通信インターフェイス２１を通じてＭＩＤ
Ｉクロックを送信し、ＭＩＤＩクロックを受信する設定
になっている場合は、通信インターフェイス２１を通じ
て受信したＭＩＤＩクロックを元に、電子楽器内部のシ
ーケンサのテンポ等を制御する。

【００１６】楽音合成回路２７は、ＣＰＵ２２からの指
示に応じて楽音信号を形成し、サウンドシステム２８を
通じてスピーカ２９から楽音を放音する。通信インター
フェイス２１は、トランシーバ８１が信号を受け付けた
際、電気的復調を行い、パケットを復号してデータの宛
先を調べ、それが自局宛て或いは一斉同報のデータであ
れば伝送誤りをチェックし、ＣＰＵ２２にデータを渡
す。データが自局宛でなかった場合は、そのデータは無
視する。ＣＰＵ２２からデータを送出する場合は、後述
するようにそのデータの優先順位に応じた方法でパケッ
トを生成し、それを電気的に変調して、トランシーバ８
１に出力する。

【００１７】図３は、図１におけるシーケンサ局５の内
部ブロック図である。破線の下部がシーケンサ局５を示
す。バス８上を流れるデータは、トランシーバ８２によ
って取り出され、通信インターフェイス５１に与えられ
る。ＣＰＵ５２は、ＲＯＭ５３に記憶されたシーケンサ
制御プログラムに従い、ＲＡＭ５４を一時記憶メモリお
よびシーケンスデータメモリとして使いつつ、パネル部
５５の操作に応じてシーケンサ動作を制御する。パネル
スイッチ５５ａが操作された場合は、パネルインターフ
ェイス５５ｂにより割込み信号が発生される。ＣＰＵ５
２は割込み信号を受け付けた場合に、それに続く情報を
元に、シーケンサの動作状態を変更する。

【００１８】シーケンサ局５がＭＩＤＩクロックを送信
する設定になっている場合は、ＣＰＵ５２によって計測
された時間毎に通信インターフェイス５１を通じてＭＩ
ＤＩクロックを送信し、ＭＩＤＩクロックを受信する設
定になっている場合は、通信インターフェイス５１を通
じて受信したＭＩＤＩクロックを元に、シーケンサのテ
ンポ等を制御する。通信インターフェイス５１は、トラ
ンシーバ８２が信号を受け付けた際、電気的復調を行
い、パケットを復号してデータの宛先を調べ、それが自
局宛て或いは一斉同報のデータであれば伝送誤りをチェ
ックし、ＣＰＵ５２にデータを渡す。データが自局宛で
なかった場合は、そのデータは無視する。ＣＰＵ５２か
らデータを送出する場合は、後述するようにそのデータ
の優先順位に応じた方法でパケットを生成し、それを電
気的に変調して、トランシーバ８２に出力する。

【００１９】図４は、図２の通信インターフェイス２１
の機能ブロック図である。この回路は全ての局について
共通の構成を持つ。トランシーバによって受信されたパ
ケットは、受信信号としてトランシーバにより送られ、
レシーバ２１１によって電気的に復調され、インターフ
ェイス回路２１２に与えられる。インターフェイス回路
２１２は後述する手順によってパケットからデータを取
り出し、取出されたデータをバスに出力する。トランシ
ーバからは受信信号の他に衝突信号が供給される。衝突
信号はインターフェイス回路２１２に与えられ、信号の
衝突検出が行われる。また衝突信号はＯＲ回路２１３に
て受信信号との論理和がとられ、バス上にデータが存在
することを示すキャリア信号として、インターフェイス
回路２１２に与えられる。

【００２０】データバス８を通じてインターフェイス回
路２１２に与えられるデータは、ここでパケットとして
組み立てられ、送信データとしてトランスミッタ２１４
に与えられて電気信号に変換され、送信信号としてトラ
ンシーバに出力される。データ転送の際には、キャリア
信号と衝突信号とを検出し動作を制御する。インターフ
ェイス回路２１２の具体的な動作については後述する。

【００２１】図５は、この実施例で用いられるデータフ
レーム構成を示している。プリアンブルＰＡは例えば８
バイト、フレームＦＲは例えば６４バイトである。Ｐri
ority Ｅthernet 方式でない局では、プリアンブル
長，フレーム長共に固定である。ＤＡ／ＳＡは、送信先
／送信元アドレスであり、Ｌength はデータＤata の長
さを示す。ＣＲＣは、エラーチェックのための巡回冗長
符号コードである。

【００２２】図６は、ＣＳＭＡ／ＣＤでの伝搬遅延の様
子を示している。伝搬遅延は図示のように、立上り遅延
（消失ビット）と定常遅延とからなる。なお立上り遅延
時間分の信号は受信回路．衝突検出回路に現れない可能
性がある。信号が最遠局に伝搬され、そこで衝突検出し
てジャム信号が戻されるまでの往復伝搬時間からタイム
スロットが定義されることになる。

【００２３】図７は、この実施例での各局のパケット送
信の様子を示している。ここでは優先度は４段階に設定
されている。最も優先度が低いのが優先度０であり、バ
ックグラウンドデータやバルクデータがこれに相当す
る。次に優先度が高いのが優先度１であり、操作子局
１，電子楽器局Ａ２，シーケンサ局５等から送信される
演奏データである。これら優先度０，１のパケットは、
小さい固定長フレームのＰＷ−ＣＳＭＡ／ＣＤ方式で送
信される。優先度１の演奏データは、バス上にキャリア
信号が検出されなくなった時点から、p-persistentのア
ルゴリズムによるある乱数値で決定される時間だけ待機
した後、転送が開始される。優先度０のバックグラウン
ドデータ等に対応するパケットは、ある固定のアクセス
持ち時間の後に、優先度１のp-persistentによる待ち時
間と同じだけ更に待機して転送が開始される。

【００２４】これら優先度０，１のパケット送信には、
キャリア検出と同時に衝突検出が行われており、衝突検
出の結果によるバックオフにはリニアバックオフアルゴ
リズムが用いられている。リニアバックオフ方式では、
初期ウインドウ幅を例えば１０として、ｋ回目（ｋ＝
１，２，…）のウインドウ幅Ｗ（ｋ）が、Ｗ（ｋ）＝ｋ
＋９に設定され、バックオフ量はこの範囲内の一様乱数
となる。よく知られたバックオフアルゴリズムには、衝
突の度にウインドウ幅が２倍ずつ増えるバイナリ・イク
スポーネンシャルバックオフがあるが、リニアバックオ
フと比較すると大きく送信が遅れる場合がある。これ
は、同時に送信しようとするノード数に対してバックオ
フ量の初期ウインドウ幅が小さいために衝突が多く発生
し、再送信が行われにくくなるためと考えられる。

【００２５】図７に示すように、同期用クロックの送信
には、1-persistent型のＰriorityＥthernet 方式が採
用され、リアルタイム演奏データより更に高い優先度が
与えられる。これはリアルタイム演奏データに比べると
データ量は多くないが、伝送タイミングの精度が要求さ
れるためである。実用的な音楽環境における同期用クロ
ックは、絶対時刻／相対時刻の二つで済む場合が多く、
高々２段階であれば、これらに独立した優先度を付与す
ることが可能である。ここでは、相対時刻を示すＭＩＤ
Ｉクロックには優先度２が、絶対時刻を示すＳＭＰＴＥ
には最も高い優先度３が与えられている。これにより、
全く衝突が生じない状態で同期用クロックの伝送が可能
になる。同期用クロックは情報量が少ないため、プリア
ンブル長とフレーム長の総和を固定長として、プリアン
ブル長が増えた分フレーム長を縮めても問題なく、これ
により高優先度データの伝送効率低下が防止される。

【００２６】図８は、図４のインターフェイス回路２１
２のデータ送信の動作を示すフローチャートである。な
おこの動作は、全ての局のインターフェイス回路に共通
である。ステップ１００にてＣＰＵよりデータを受け付
けた場合は、ステップ１０２に進み、レジスタに受け付
けた送信データに応じた優先順位を設定する。ここにお
いて、ＳＭＰＴＥデータには優先順位３が、ＭＩＤＩク
ロックには優先順位２が、ＭＩＤＩクロックには優先順
位２が、リアルタイム演奏データには優先順位１が、バ
ックグラウンドデータには優先順位０がそれぞれ割り当
てられる。

【００２７】ステップ１０４では、優先順位が１より大
きいか否かが判断され、大きい場合はステップ１０６で
待ち時間を０に、小さい場合はステップ１０８でp-pers
istentのアルゴリズムに従い、乱数で決定される待ち時
間が設定される。即ち同期用クロックは待ち時間０に設
定され、それ以外のデータは優先度に応じた待ち時間が
設定される。ステップ１１０からステップ１１８まで
で、キャリア検出、キャリアが検出されない場合の待ち
時間カウンタリセット、キャリアが検出されなくなって
からの所定の待ち時間の経過判断等が行われる。

【００２８】ステップ１２０では、Ｐriority Ｅther
net のためにプリアンブル長を設定している。これによ
って、優先順位３と２とのプリアンブル長の制御ができ
る。次に、ステップ１２２と１２４では、ＰＷ−ＣＳＭ
Ａの低優先準位のための所定の待ち時間が実現される。
ステップ１２６でパケットの送信を開始する。送信終了
までにステップ１２８で衝突検出が行われると、ジャム
パターンの送出（ステップ１３２）、バックオフ時間の
計算（ステップ１３４）、バックオフ時間待機（ステッ
プ１３６）という衝突処理がなされて、ステップ１１０
に戻って再度パケット送出が行われる。正常にデータ送
出が終了した場合、ステップ１３０でこれが判断され、
ステップ１１０に戻って次のデータ転送を待つ。

【００２９】以上のようにこの実施例では、バックグラ
ウンドデータやバルクデータおよび演奏データの送信を
ＰＷ−ＣＳＭＡ／ＣＤ方式として、これらの中では演奏
データに高い優先度を与え、かつリニアバックオフアル
ゴリズムを採用することにより、演奏データのリアルタ
イム伝送が確保される。また同期用クロック伝送にはＰ
riority Ｅthernet 方式を採用することにより、厳密
な優先度制御ができる。

【００３０】

【発明の効果】以上説明したようにこの発明によれば、
データの優先度に応じて、ＰＷ−ＣＳＭＡ／ＣＤ方式と
Ｐriority Ｅthernet 方式を同時に併用することによ
り、電子楽器用ＬＡＮとして有用なリアルタイム伝送用
バス型ＬＡＮが得られる。

【図面の簡単な説明】

【図１】 この発明の一実施例に係るシステム構成を示
す図である。

【図２】 同実施例の電子楽器局構成を示す図である。

【図３】 同実施例のシーケンサ局構成を示す図であ
る。

【図４】 同実施例の通信インターフェイス構成を示す
図である。

【図５】 同実施例のデータフレーム構成を示す図であ
る。

【図６】 同実施例のデータフレーム遅延の様子を示す
図である。

【図７】 同実施例のデータ送信の様子を示す図であ
る。

【図８】 同実施例のデータ送信動作フローを示す図で
ある。

【符号の説明】

１…操作子局、２…電子楽器局Ａ、３…電子楽器局Ｂ、
４…音源局、５…シーケンサ局、６…シンクロナイザ
局、７…ＶＴＲ局、８…バス。

フロントページの続き (56)参考文献 特開 昭63−245150（ＪＰ，Ａ) 特開 平３−268534（ＪＰ，Ａ) 特開 昭59−205846（ＪＰ，Ａ) 特開 平２−189044（ＪＰ，Ａ) 特開 平３−32133（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/28

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 複数の伝送装置が共有するバスに接続さ
   れ、キャリアセンスしてバス未使用を確認してから送信
   を行うリアルタイム通信用バス型ＬＡＮであって、前記
   複数の伝送装置は、 送信すべきデータの優先度を検出する手段と、 前記優先度が所定値以上であった場合は、バスの未使用
   を確認した後、直ちにかつ優先度に応じたプリアンブル
   長でデータを送信する手段と、 前記優先度が所定値未満であった場合は、バスの未使用
   を確認した後、優先度に応じて待ち時間をとった後にデ
   ータを送信する手段と、 を有することを特徴とするリアルタイム通信用バス型Ｌ
   ＡＮ。
2. 【請求項２】 前記伝送装置は、プリアンブル長とフレ
   ーム長の総和を一定に保つことを特徴とする請求項１記
   載のリアルタイム通信用バス型ＬＡＮ。
3. 【請求項３】 前記伝送装置は、衝突検出の度にリニア
   にバックオフのウインドウ幅を大きくすることを特徴と
   する請求項１記載のリアルタイム通信用バス型ＬＡＮ。