JP3173444B2 - Semiconductor device and method of forming inductor in semiconductor device - Google Patents

Semiconductor device and method of forming inductor in semiconductor device

Info

Publication number
JP3173444B2
JP3173444B2 JP31470197A JP31470197A JP3173444B2 JP 3173444 B2 JP3173444 B2 JP 3173444B2 JP 31470197 A JP31470197 A JP 31470197A JP 31470197 A JP31470197 A JP 31470197A JP 3173444 B2 JP3173444 B2 JP 3173444B2
Authority
JP
Japan
Prior art keywords
inductor
forming
depressions
semiconductor substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31470197A
Other languages
Japanese (ja)
Other versions
JPH11150229A (en
Inventor
良昌 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31470197A priority Critical patent/JP3173444B2/en
Publication of JPH11150229A publication Critical patent/JPH11150229A/en
Application granted granted Critical
Publication of JP3173444B2 publication Critical patent/JP3173444B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体素子及び半導
体素子にインダクタを形成する方法に係わり、特に、マ
イクロ波モノリシックIC(以下、MMICという)に
好適なインダクタ線路とその形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for forming an inductor in the semiconductor device, and more particularly to an inductor line suitable for a microwave monolithic IC (hereinafter, referred to as MMIC) and a method for forming the same.

【0002】[0002]

【従来の技術】図16は従来のMMICのインダクタ部
分の斜め上から見た図、図17は図16のインダクタ部
分の断面図である。従来、MMIC上のインダクタ線路
13は、例えばGaAs基板11上に絶縁膜12を介し
て、Auメッキにより形成されている。MMICは一般
的に高価な単結晶基板上に作られる。そのため安価なM
MICを提供するために、MMICの小型化つまりMM
ICチップ面積の縮小が望まれている。またMMICは
例えば携帯電話端末の内部に使用されているが、携帯電
話端末の小型化のためにもMMICの小型化が望まれて
いる。
2. Description of the Related Art FIG. 16 is a diagram of a conventional MMIC as viewed obliquely from above, and FIG. 17 is a sectional view of the inductor of FIG. Conventionally, the inductor line 13 on the MMIC is formed by, for example, Au plating on the GaAs substrate 11 via the insulating film 12. MMICs are typically made on expensive single crystal substrates. Therefore, inexpensive M
In order to provide MIC, miniaturization of MMIC, that is, MM
It is desired to reduce the IC chip area. Further, the MMIC is used, for example, inside a mobile phone terminal, and it is desired to reduce the size of the MMIC to reduce the size of the mobile phone terminal.

【0003】しかしながらMMICチップの総面積に対
するインダクタ面積の占める割合は、3割以上になるこ
ともあり、MMICチップ面積の縮小のためにインダク
タの面積を小さくする必要がある。特開平3−2377
55号公報にはMMIC内のインダクタの面積を縮小す
る方法が提案されている。図18は特開平3−2377
55号公報の提案するインダクタの平面図、図19は図
18の断面図である。このようにインダクタを2層構造
にすることでインダクタの面積を縮小する方法もある。
しかし、図18のインダクタでは、第1層インダクタン
ス線14が作る磁界の向きと第2層インダクタンス線1
5が作る磁界の向きは逆向きになり、これではインダク
タンス線路長が長くなっても大きなインダクタンスを得
ることが出来ないという欠点があった。また、特開平3
−237755号公報では第2層インダクタンス線15
を蒸着により形成されるが、一般に蒸着法で形成した金
属膜はその膜厚が小さく、そのため大きな直流電流を流
すことができないという欠点がある。
[0003] However, the ratio of the inductor area to the total area of the MMIC chip may be 30% or more, and it is necessary to reduce the inductor area in order to reduce the MMIC chip area. JP-A-3-2377
No. 55 proposes a method for reducing the area of an inductor in an MMIC. FIG.
FIG. 19 is a plan view of the inductor proposed in Japanese Patent Publication No. 55, and FIG. 19 is a sectional view of FIG. As described above, there is a method of reducing the area of the inductor by forming the inductor into a two-layer structure.
However, in the inductor of FIG. 18, the direction of the magnetic field generated by the first layer inductance line 14 and the second layer inductance line 1
The direction of the magnetic field created by 5 is reversed, which has the disadvantage that a large inductance cannot be obtained even if the length of the inductance line is long. In addition, Japanese Unexamined Patent Publication
No. 237755 discloses a second layer inductance line 15.
Is formed by vapor deposition. However, a metal film formed by vapor deposition generally has a disadvantage that the film thickness is small, so that a large DC current cannot be passed.

【0004】[0004]

【発明が解決しようとする課題】本発明の目的は、上記
した従来の欠点を改良し、特に、MMICチップに対す
るインダクタの占める面積の割合を小さく、以て、高価
な半導体基板の面積を小さくする半導体素子とインダク
タの形成方法を提供するものである。本発明の他の目的
は、電流容量の大きいインダクタの形成方法を提供する
ものである。
SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned conventional disadvantages, and in particular, to reduce the ratio of the area occupied by the inductor to the MMIC chip, thereby reducing the area of the expensive semiconductor substrate. A method for forming a semiconductor element and an inductor is provided. Another object of the present invention is to provide a method for forming an inductor having a large current capacity.

【0005】[0005]

【課題を解決するための手段】本発明は、上記した目的
を達成するため、基本的には、以下に記載されたような
技術構成を採用するものである。即ち、本発明に係わる
半導体素子の第1の態様としては、半導体基板上に螺旋
状又はメアンダ(meander)状のインダクタが形
成された半導体素子において、前記半導体基板表面に
子点状に窪みを複数個形成し、前記複数の窪みと前記窪
みが形成されていない前記半導体基板表面の平坦部とを
横断するように金属配線を形成することで、前記螺旋状
又はメアンダ状のインダクタを形成したものであり、第
2の態様としては、前記窪みは逆ピラミッド状に形成さ
れているものであり、第3の態様としては、前記逆ピラ
ミッド状に形成された先端部には平坦部が形成されてい
るものであり、第4の態様としては、前記窪みは半球状
又は緩やかな曲面で形成された窪みであるものである。
、本発明の半導体素子にインダクタを形成する方法に
係る第1の態様としては、半導体基板上に螺旋状又はメ
アンダ状等のインダクタを形成する方法であって、前記
半導体基板上にフォトレジスト膜を塗布し、このフォト
レジスト膜に格子点状の開口を形成する工程と、前記フ
ォトレジスト膜をマスクにして前記半導体基板をウエッ
エッチングし、複数の窪みを形成する工程と、前記フ
ォトレジスト膜を除去する工程と、前記窪みと前記半
体基板表面にシリコン酸化膜を形成する工程と、前記
複数の窪みと前記窪みが形成されていない前記半導体基
板の表面の平坦部とを横断するようにAuメッキ配線を
形成することで、前記螺旋状又はメアンダ 状のインダク
タを形成する工程とを含むものであり、第2の態様とし
ては、半導体基板上に螺旋状又はメアンダ状等のインダ
クタを形成する方法であって、半導体基板上にシリコン
酸化膜を堆積させる工程と、前記シリコン酸化膜上にフ
ォトレジスト膜を塗布し、このフォトレジスト膜に格子
点状の開口を形成する工程と、前記フォトレジスト膜
マスクにして、前記シリコン酸化膜をリアクティブ・イ
オン・エッチング法によりエッチングし、格子点状の
みを複数形成する工程と、前記フォトレジスト膜を除去
する工程と、前記複数の窪みと前記窪みが形成されてい
ない前記半導体基板の表面の平坦部とを横断するように
Auメッキ配線を形成することで、前記螺旋状又はメア
ンダ状のインダクタを形成する工程とを含むことを特徴
とするものである。
SUMMARY OF THE INVENTION The present invention basically employs the following technical configuration to achieve the above object. That is, as a first aspect of the semiconductor device according to the present invention, in a semiconductor device in which a spiral or meander-shaped inductor is formed on a semiconductor substrate, a case is formed on the surface of the semiconductor substrate.
A plurality of depressions are formed in a child point shape, and the plurality of depressions and the depressions are formed.
A flat portion of the semiconductor substrate surface where only the
By forming metal wiring so as to cross, the spiral shape
Alternatively, a meander-shaped inductor is formed. As a second aspect, the depression is formed in an inverted pyramid shape. As a third aspect, a tip formed in the inverted pyramid shape is provided. parts to be those that are formed flat portions, as a fourth aspect, the recess is Ru der what is depression formed in a hemispherical shape or a gently curved surface.
A first aspect of the method of forming an inductor in a semiconductor device of the present invention is a method of forming a spiral or meandering inductor on a semiconductor substrate, wherein a photoresist film is formed on the semiconductor substrate. Apply this photo
Forming a grid point-like opening in the resist film, the pre-Symbol semiconductor substrate with the photoresist film as a mask Yuck
Collected by etching, and forming a plurality of recesses, and removing the photoresist film, forming a silicon oxide film on the Mito Kubo said surface of semiconducting <br/> material substrate, wherein
A plurality of depressions and the semiconductor substrate on which the depressions are not formed;
Au plated wiring so as to cross the flat part of the surface of the board
By forming, the spiral or meander- shaped inductor
Forming a spiral or meandering inductor on the semiconductor substrate, wherein the method comprises forming a silicon on the semiconductor substrate.
Depositing an oxide film, a photoresist film on the silicon oxide film is applied, the grid to the photoresist film
Forming a point-like opening ; and
Using the silicon oxide film as a mask,
Etching by an on-etching method to form a plurality of lattice-point-shaped depressions; removing the photoresist film; and forming the plurality of depressions and the depressions.
Not to cross the flat part of the surface of the semiconductor substrate
By forming the Au plating wiring, the spiral or the
Forming a solder-like inductor .

【0006】[0006]

【発明の実施の形態】本発明の実施の形態について図面
を参照して詳細に説明する。図1を参照すると、本発明
の最良の形態はGaAs基板1のような半導体基板上に
凹凸構造を形成し、その基板1上にシリコン酸化膜2な
どの絶縁膜を形成した後に、Auなどの金属を用いて、
インダクタ線路3を凹凸上に形成する。
Embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1, the best mode of the present invention is to form an uneven structure on a semiconductor substrate such as a GaAs substrate 1, form an insulating film such as a silicon oxide film 2 on the substrate 1, and then form an Using metal,
The inductor line 3 is formed on unevenness.

【0007】半導体基板表面を凹凸にする事で、その上
に形成するインダクタ線路の長さを平面上に形成する場
合に比して長くすることが出来る。インダクタ線路長は
凹凸の形状とその配置により変化する。凹凸構造を密に
配置することで、基板表面の平面部分を少なくすること
が出来る。つまり凹凸構造は可能な限り密に配置するこ
とでインダクタ線路長は長くなり、ある一定面積でのイ
ンダクタンスを大きくすることが出来る。また、凹凸の
形状を変えることで、インダクタの線路長も変化する。
By making the surface of the semiconductor substrate uneven, the length of the inductor line formed thereon can be made longer than when it is formed on a plane. The length of the inductor line changes depending on the shape of the irregularities and their arrangement. By arranging the uneven structure densely, the planar portion on the substrate surface can be reduced. That is, by arranging the concavo-convex structure as densely as possible, the length of the inductor line becomes longer, and the inductance in a certain area can be increased. Further, by changing the shape of the unevenness, the line length of the inductor also changes.

【0008】次に、本発明の製造方法の実施の形態を説
明する。半導体基板上のインダクタを形成する部分に凹
凸を形成する。形成方法はフォトレジストなど半導体基
板の加工時に加工されにくい材料をマスクとして用い
て、半導体基板表面を覆う。このとき半導体基板全面を
覆うのではなく、図6のように部分的に開口しておく。
この後に半導体基板をドライエッチング、ウエットエッ
チング、ミリングなどの方法で図8の様に加工を行う。
この場合、加工の方法、条件により凹凸の形状が決ま
る。加工後に図9のように表面を覆っていたマスクを除
去する。
Next, an embodiment of the manufacturing method of the present invention will be described. Irregularities are formed on portions of the semiconductor substrate where inductors are to be formed. The formation method covers a semiconductor substrate surface using a material such as a photoresist, which is difficult to process at the time of processing the semiconductor substrate, as a mask. At this time, instead of covering the entire surface of the semiconductor substrate, the semiconductor substrate is partially opened as shown in FIG.
Thereafter, the semiconductor substrate is processed as shown in FIG. 8 by a method such as dry etching, wet etching, and milling.
In this case, the shape of the unevenness is determined by the processing method and conditions. After processing, the mask covering the surface as shown in FIG. 9 is removed.

【0009】次に、図10のように半導体基板表面をシ
リコン酸化膜などの絶縁材料で覆う。これによりインダ
クタを半導体基板に対して絶縁する。そして、図11の
ように絶縁材料の上にAuなどの金属をインダクタとし
て線路状に形成する。形成方法はメッキ、スパッタ、蒸
着など多くの方法が考えられる。以上のようにすること
で、半導体基板表面に凹凸構造を形成し、その上にイン
ダクタを作成することが出来、そのインダクタは凹凸上
にあるために、平面上に作成したインダクタよりも大き
なインダクタンスを持つことが出来る。
Next, as shown in FIG. 10, the surface of the semiconductor substrate is covered with an insulating material such as a silicon oxide film. This insulates the inductor from the semiconductor substrate. Then, as shown in FIG. 11, a metal such as Au is formed in a line shape as an inductor on the insulating material. Many methods such as plating, sputtering, and vapor deposition are conceivable. In the manner described above, an uneven structure can be formed on the surface of the semiconductor substrate, and an inductor can be formed on the uneven structure. You can have.

【0010】このように、本発明では、インダクタを形
成する線路を凹凸上に作るため、従来の平面上に線路を
形成する方法に比して、同一面積内に作ることの出来る
線路長を長くすることが出来、MMIC上の同一面積内
に従来よりインダクタンスの大きなインダクタを形成す
ることが出来る。即ち、同一インダクタンスのインダク
タを従来の方法に比して小さな面積に形成することが出
来る。
As described above, according to the present invention, since the line forming the inductor is formed on the irregularities, the line length that can be formed within the same area is longer than the conventional method of forming the line on a plane. Thus, an inductor having a larger inductance than the conventional one can be formed in the same area on the MMIC. That is, inductors having the same inductance can be formed in a smaller area than the conventional method.

【0011】[0011]

【実施例】以下に、本発明に係る半導体素子及び半導体
素子にインダクタを形成する方法の具体例を図面を参照
しながら詳細に説明する。図1、2及び図5乃至図11
は本発明の第1の具体例の構造を示す図であって、図に
は、半導体基板1上に螺旋状又はメアンダ状のインダク
タ3が形成された半導体素子において、前記半導体基板
1表面に窪みRを複数個形成し、この窪みR上にインダ
クタ3を連続的に形成したことを特徴とする半導体素子
が示されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific examples of a semiconductor device and a method of forming an inductor in the semiconductor device according to the present invention will be described in detail with reference to the drawings. 1, 2 and 5 to 11
FIG. 3 is a view showing a structure of a first specific example of the present invention. In the figure, in a semiconductor element in which a spiral or meandering inductor 3 is formed on a semiconductor substrate 1, a depression is formed on the surface of the semiconductor substrate 1. A semiconductor element is shown in which a plurality of Rs are formed, and the inductors 3 are continuously formed on the depressions R.

【0012】本発明を更に、詳細に説明すると、図1は
本発明の第1の具体例を示す図で、MMICを斜め上か
ら見た図、図2は図1のインダクタ部分の断面図であ
る。本発明では、GaAs基板1の表面に逆ピラミッド
型の窪みを多数作成し、絶縁用のシリコン酸化膜2を基
板1上に薄く成長させた後にインダクタ線路3をAuメ
ッキにて形成している。逆ピラミッド構造はGaAs基
板1を異方性エッチングすることで容易に得られ、Ga
As(111)面で逆ピラミッドの4斜面を形成した場
合、その頂角は図5のように約71度となる。この角度
はZincblende構造をしたGaAs単結晶の結
晶構造により決まっている。この逆ピラミッドの頂点を
通り、(111)面を通るようにインダクタ線路3を形
成した場合、線路長は平面に線路を形成した場合に比べ
てその長さは約1.7倍となる。この長さは三角関数か
ら求めることが出来る。このとき、例えば螺旋状に線路
を形成しインダクタとしている場合、線路の巻き方と、
逆ピラミッド上の窪みの密度にも依るがインダクタの専
有面積は半分になる。
The present invention will be described in further detail. FIG. 1 is a view showing a first embodiment of the present invention, and FIG. 2 is a view of the MMIC viewed from obliquely above, and FIG. 2 is a sectional view of the inductor portion of FIG. is there. In the present invention, a large number of inverted pyramid-shaped depressions are formed on the surface of the GaAs substrate 1, and a silicon oxide film 2 for insulation is grown thinly on the substrate 1, and then the inductor line 3 is formed by Au plating. The inverted pyramid structure can be easily obtained by anisotropically etching the GaAs substrate 1,
When four slopes of the inverted pyramid are formed on the As (111) plane, the apex angle is about 71 degrees as shown in FIG. This angle is determined by the crystal structure of the GaAs single crystal having the Zincblend structure. When the inductor line 3 is formed so as to pass through the top of the inverted pyramid and pass through the (111) plane, the line length is about 1.7 times as long as the line formed on a plane. This length can be obtained from a trigonometric function. At this time, for example, when the line is formed in a spiral shape and used as an inductor,
The area occupied by the inductor is halved, depending on the density of the depressions on the inverted pyramid.

【0013】次に本発明の第1の具体例の製造方法を図
を追って説明する。まず、図6のようにGaAs基板1
の表面をフォトレジスト膜4にて覆う。このときフォト
レジスト膜4は図6のように格子点状に開口するように
露光、現像する。この開口部5の間隔が逆ピラミッドの
間隔となる。図1のようにインダクタ線路3が逆ピラミ
ッド上の窪みRの頂点を通ることが、インダクタンスを
大きくするために望ましいので、開口部5の間隔はイン
ダクタ線路3の間隔と等しくしておく。次にウエットエ
ッチングを行い、開口部5に露出しているGaAs基板
の異方性エッチングを行う。エッチャントとしてHF+
2 2 +H2 O、HBr+H2 2 +H2 O、H2
4 +H2 2 +H2 Oなどを用いることで、逆ピラミ
ッド型の異方性エッチングが行われる。
Next, a manufacturing method according to a first embodiment of the present invention will be described with reference to the drawings. First, as shown in FIG.
Is covered with a photoresist film 4. At this time, the photoresist film 4 is exposed and developed so as to open like a lattice point as shown in FIG. The space between the openings 5 is the space between the inverted pyramids. As shown in FIG. 1, it is desirable for the inductor line 3 to pass through the apex of the depression R on the inverted pyramid in order to increase the inductance. Therefore, the interval between the openings 5 is made equal to the interval between the inductor lines 3. Next, wet etching is performed to anisotropically etch the GaAs substrate exposed in the opening 5. HF + as an etchant
H 2 O 2 + H 2 O, HBr + H 2 O 2 + H 2 O, H 2 S
By using O 4 + H 2 O 2 + H 2 O or the like, inverted pyramid-type anisotropic etching is performed.

【0014】図7はエッチング時間により基板の断面構
造が変化することを示している。エッチング時間が短い
と完全な逆ピラミッド構造にまでエッチングされる前に
エッチングが終わるため、図7(a)のように逆ピラミ
ッド状に形成された先端部には平坦部R’が形成された
断面形状となる。逆にエッチング時間が長いと図7
(b)のように、逆ピラミッド構造が完成し、更に、斜
め下方向にエッチングが進むので逆ピラミッドの深さが
深くなり、図7(c)のように横にピラミッド同士がつ
ながる。図9はフォトレジスト膜4除去後の断面構造で
ある。図10は図9のGaAs基板1上に絶縁膜として
シリコン酸化膜2を薄く堆積させた後の構造である。シ
リコン酸化膜2はGaAs基板1とインダクタ線路3を
絶縁するためのもので、シリコン酸化膜2の厚さは30
0オングストロームでCVD法(化学的気相成長法)に
より堆積する。これよりも薄いシリコン酸化膜を堆積す
ることはCVD装置の制御性の点で難しい。逆に厚くシ
リコン酸化膜を堆積することは可能であり問題もない
が、GaAs基板とインダクタ線路を絶縁する目的にお
いては、300オングストロームで十分である。
FIG. 7 shows that the sectional structure of the substrate changes depending on the etching time. If the etching time is short, the etching is completed before the etching is completed to the complete inverted pyramid structure. Therefore, as shown in FIG. 7A, a cross section in which a flat portion R ′ is formed at the tip formed in the inverted pyramid shape. Shape. Conversely, if the etching time is long,
As shown in FIG. 7B, the inverted pyramid structure is completed, and furthermore, the etching proceeds obliquely downward, so that the depth of the inverted pyramid becomes deeper, and the pyramids are connected side by side as shown in FIG. FIG. 9 shows a cross-sectional structure after removing the photoresist film 4. FIG. 10 shows a structure after a thin silicon oxide film 2 is deposited as an insulating film on the GaAs substrate 1 of FIG. The silicon oxide film 2 is for insulating the GaAs substrate 1 from the inductor line 3 and has a thickness of 30 mm.
Deposition is performed at 0 Å by a CVD method (chemical vapor deposition). It is difficult to deposit a thinner silicon oxide film on the controllability of the CVD apparatus. Conversely, it is possible and not problematic to deposit a thick silicon oxide film, but 300 Å is sufficient for the purpose of insulating the GaAs substrate from the inductor line.

【0015】図11は図10の上にインダクタ線路3と
してAuをメッキにて形成した後の断面構造である。イ
ンダクタ線路3はフォトレジストを利用して螺旋状に形
成する。インダクタ線路3はGaAs基板1の逆ピラミ
ッドの頂点を通るように配線する。こうすることでより
大きなインダクタンスを得ることが出来る。螺旋状にイ
ンダクタ線路3を形成する際、インダクタ線路3の線路
幅を5ミクロン、線路間隔を5ミクロンとする。この線
路幅、間隔は小さい方が一定面積内により長い線路、つ
まり大きなインダクタンスを得ることが出来るが、イン
ダクタ線路形成時の加工性やインダクタとして使用する
際に流す電流量などにより、線路幅、間隔を変える必要
がある。
FIG. 11 shows a cross-sectional structure after Au is formed by plating on the inductor line 3 on FIG. The inductor line 3 is formed spirally using a photoresist. The inductor line 3 is wired so as to pass through the top of the inverted pyramid of the GaAs substrate 1. By doing so, a larger inductance can be obtained. When the inductor line 3 is formed in a spiral shape, the line width of the inductor line 3 is 5 microns, and the line interval is 5 microns. The smaller the line width and spacing, the longer the line within a certain area, that is, a large inductance can be obtained.However, the line width and spacing depend on the workability when forming the inductor line and the amount of current flowing when used as an inductor. Needs to be changed.

【0016】次に、本発明の第2の具体例について説明
する。図3、4及び図12乃至図15は第2の具体例を
示す図であり、図3はMMICを斜め上から見た図、図
4は図3のインダクタ部分の断面図である。図4を参照
すると、第2の具体例は第1の具体例と比較して凹凸の
形状が異なっており、GaAs基板6上のシリコン酸化
膜7を厚く堆積し、シリコン酸化膜7をエッチングする
ことで半球形または緩やかな曲面で形成される窪みR’
を形成する。シリコン酸化膜7の厚さは窪みR’の深さ
以上あればよく、例えば3ミクロンの深さの窪みR’の
ときは、シリコン酸化膜2の厚さは4ミクロンで十分で
ある。窪みR’の断面形状が半円形で、この半円形の頂
点を通るように線路を形成した場合、線路長は平面に線
路を形成した場合に比べてその長さはπ/2となる。た
だしπは円周率を表す。
Next, a second embodiment of the present invention will be described. 3 and 4 and FIGS. 12 to 15 are views showing a second specific example. FIG. 3 is a view of the MMIC viewed obliquely from above, and FIG. 4 is a cross-sectional view of the inductor portion of FIG. Referring to FIG. 4, the second specific example is different from the first specific example in the shape of the concavities and convexities, and the silicon oxide film 7 on the GaAs substrate 6 is deposited thickly and the silicon oxide film 7 is etched. Recess R 'formed by hemisphere or gentle curved surface
To form It is sufficient that the thickness of the silicon oxide film 7 is not less than the depth of the depression R '. For example, in the case of the depression R' having a depth of 3 microns, the thickness of the silicon oxide film 2 is sufficient to be 4 microns. When the cross-sectional shape of the depression R 'is semicircular and a line is formed so as to pass through the vertex of the semicircle, the line length is π / 2 as compared with the case where the line is formed on a plane. Here, π represents the pi.

【0017】次に、この具体例の製造方法を図を追って
説明する。まず、図12のようにGaAs基板6の表面
にシリコン酸化膜7を堆積させる。シリコン酸化膜7の
厚さはこのあとに形成する凹凸の窪みR1の深さ以上あ
ればよく、例えば3ミクロンの深さの窪みR1のとき
は、シリコン酸化膜7の厚さは4ミクロンで十分であ
る。
Next, the manufacturing method of this embodiment will be described with reference to the drawings. First, a silicon oxide film 7 is deposited on the surface of a GaAs substrate 6 as shown in FIG. It is sufficient that the thickness of the silicon oxide film 7 is equal to or greater than the depth of the concave / convex depression R1 to be formed later. For example, when the depression R1 has a depth of 3 microns, the thickness of the silicon oxide film 7 is 4 microns. It is.

【0018】次に、図13のようにシリコン酸化膜7の
表面をフォトレジスト膜9にて覆う。フォトレジスト膜
9は図6のフォトレジスト膜4と同様に格子点状に開口
する。次にドライエッチングを行い、開口部10に露出
しているシリコン酸化膜7のエッチングを行う。CF4
+H2 ガスでRIE法(リアクティブ・イオン・エッチ
ング法)によりエッチングすることで、図14の様な緩
やかな曲線を持つ形状にエッチングされる。図15は、
図14のフォトレジスト膜9を除去し、インダクタ線路
8としてAuをメッキにて形成した状態の断面構造であ
る。
Next, the surface of the silicon oxide film 7 is covered with a photoresist film 9 as shown in FIG. The photoresist film 9 has openings like lattice points like the photoresist film 4 of FIG. Next, dry etching is performed to etch the silicon oxide film 7 exposed in the opening 10. CF 4
By performing etching by the RIE method (reactive ion etching method) with + H 2 gas, the etching is performed into a shape having a gentle curve as shown in FIG. FIG.
15 is a cross-sectional structure in which the photoresist film 9 of FIG. 14 is removed and Au is formed as an inductor line 8 by plating.

【0019】なお、上記説明においては、半導体基板上
に窪みを形成するとして説明したが、逆に凸部を複数個
形成し、これにより所定の長のインダクタ線路を連続的
に形成するようにしてもよい。
In the above description, the recess is formed on the semiconductor substrate. However, a plurality of protrusions are formed on the contrary, whereby a predetermined length of the inductor line is continuously formed. Is also good.

【0020】[0020]

【発明の効果】本発明は、上述のように構成したので、
従来と同一面積のMMIC上に第1の具体例では最大で
約1.7倍、第2の具体例では最大でπ/2倍の線路長
のインダクタを形成できる。
The present invention is constructed as described above.
An inductor having a line length up to about 1.7 times in the first embodiment and up to π / 2 times in the second embodiment can be formed on the MMIC having the same area as the conventional one.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の具体例を示す斜視図である。FIG. 1 is a perspective view showing a first specific example.

【図2】第1の具体例の断面図である。FIG. 2 is a cross-sectional view of a first specific example.

【図3】第2の具体例を示す斜視図である。FIG. 3 is a perspective view showing a second specific example.

【図4】第2の具体例の断面図である。FIG. 4 is a cross-sectional view of a second specific example.

【図5】第1の具体例の異方性エッチング後の窪みの頂
角を示す図である。
FIG. 5 is a diagram showing the apex angle of a depression after anisotropic etching of the first specific example.

【図6】エッチングのマスクとなるレジストの開口の様
子を示す図である。
FIG. 6 is a diagram showing a state of an opening of a resist serving as an etching mask.

【図7】第1の具体例のエッチング時間と窪みの形状と
の関係を示す断面図である。
FIG. 7 is a cross-sectional view showing the relationship between the etching time and the shape of a depression in the first specific example.

【図8】第1の具体例のエッチング後の断面図である。FIG. 8 is a sectional view of the first specific example after etching.

【図9】第1の具体例のフォトレジスト除去後の断面図
である。
FIG. 9 is a cross-sectional view of the first specific example after the photoresist is removed.

【図10】第1の具体例のシリコン酸化膜堆積後の断面
図である。
FIG. 10 is a cross-sectional view after depositing a silicon oxide film of the first specific example.

【図11】第1の具体例のインダクタ線路形成後の断面
図である。
FIG. 11 is a cross-sectional view after the inductor line of the first specific example is formed.

【図12】第2の具体例のシリコン酸化膜堆積後の断面
図である。
FIG. 12 is a cross-sectional view after depositing a silicon oxide film of a second specific example.

【図13】第2の具体例のフォトレジスト堆積後の断面
図である。
FIG. 13 is a cross-sectional view after depositing a photoresist according to a second specific example.

【図14】第2の具体例のエッチング後の断面図であ
る。
FIG. 14 is a sectional view of a second specific example after etching.

【図15】第2の具体例のインダクタ線路形成後の断面
図である。
FIG. 15 is a cross-sectional view after forming an inductor line according to a second specific example.

【図16】従来のMMICのインダクタ部の斜視図であ
る。
FIG. 16 is a perspective view of an inductor portion of a conventional MMIC.

【図17】従来のMMICのインダクタ部の断面図であ
る。
FIG. 17 is a sectional view of an inductor portion of a conventional MMIC.

【図18】特開平3−237755号公報の要部の平面
図である。
FIG. 18 is a plan view of a main part of Japanese Patent Application Laid-Open No. 3-237755.

【図19】同インダクタ部分の断面図である。FIG. 19 is a sectional view of the inductor part.

【符号の説明】 1 GaAs基板 2 シリコン酸化膜 3 インダクタ線路 4 フォトレジスト膜 5 フォトレジスト開口部 6 GaAs基板 7 シリコン酸化膜 8 インダクタ線路 9 フォトレジスト膜 10 フォトレジスト開口部 11 GaAs基板 12 シリコン酸化膜 13 インダクタ線路 14 第1層インダクタンス線 15 第2層インダクタンス線 16 シリコン窒化膜 17 コンタクト部分 18 GaAs主面DESCRIPTION OF REFERENCE NUMERALS 1 GaAs substrate 2 Silicon oxide film 3 Inductor line 4 Photoresist film 5 Photoresist opening 6 GaAs substrate 7 Silicon oxide film 8 Inductor line 9 Photoresist film 10 Photoresist opening 11 GaAs substrate 12 Silicon oxide film DESCRIPTION OF SYMBOLS 13 Inductor line 14 1st-layer inductance line 15 2nd-layer inductance line 16 Silicon nitride film 17 Contact part 18 GaAs main surface

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に螺旋状又はメアンダ状の
インダクタが形成された半導体素子において、 前記半導体基板表面に格子点状に窪みを複数個形成し、
前記複数の窪みと前記窪みが形成されていない前記半導
体基板表面の平坦部とを横断するように金属配線を形成
することで、前記螺旋状又はメアンダ状のインダクタを
形成したことを特徴とする半導体素子。
1. A semiconductor device having a spiral or meandering inductor formed on a semiconductor substrate, wherein a plurality of depressions are formed in a lattice point on the surface of the semiconductor substrate.
The plurality of depressions and the semiconductor without the depressions
Metal wiring is formed so as to cross the flat part of the body substrate surface
Thereby forming the spiral or meandering inductor .
【請求項2】 前記窪みは逆ピラミッド状に形成されて
いることを特徴とする請求項1記載の半導体素子。
2. The semiconductor device according to claim 1, wherein said depression is formed in an inverted pyramid shape.
【請求項3】 前記逆ピラミッド状に形成された先端部
には平坦部が形成されていることを特徴とする請求項2
記載の半導体素子。
3. A flat portion is formed at a tip of the inverted pyramid.
The semiconductor element as described in the above.
【請求項4】 前記窪みは半球状又は緩やかな曲面で形
成された窪みであることを特徴とする請求項1記載の半
導体素子。
4. The semiconductor device according to claim 1, wherein the depression is a depression formed in a hemispherical shape or a gentle curved surface.
【請求項5】 半導体基板上に螺旋状又はメアンダ状等
のインダクタを形成する方法であって、 前記半導体基板上にフォトレジスト膜を塗布し、このフ
ォトレジスト膜に格子点状の開口を形成する工程と、 前記フォトレジスト膜をマスクにして前記半導体基板を
ウエットエッチングし、複数の窪みを形成する工程と、 前記フォトレジスト膜を除去する工程と、 前記窪みと前記半導体基板の表面にシリコン酸化膜を形
成する工程と、 前記複数の窪みと前記窪みが形成されていない前記半導
体基板の表面の平坦部とを横断するようにAuメッキ配
線を形成することで、前記螺旋状又はメアンダ状のイン
ダクタを形成する工程と、 を含むことを特徴とする半導体素子にインダクタを形成
する方法。
(5)Spiral or meander shape on semiconductor substrate
A method of forming an inductor of A photoresist film is applied on the semiconductor substrate, and
Forming lattice-shaped openings in the photoresist film; Using the photoresist film as a mask, the semiconductor substrate is
Wet etching to form a plurality of depressions; Removing the photoresist film; A silicon oxide film is formed on the recess and the surface of the semiconductor substrate.
The process of The plurality of depressions and the semiconductor without the depressions
Au plating so as to cross the flat part of the surface of the substrate
By forming a line, the spiral or meandering in
Forming a ductor; Forming an inductor in a semiconductor device characterized by including
how to.
【請求項6】 半導体基板上に螺旋状又はメアンダ状等
のインダクタを形成する方法であって、 半導体基板上にシリコン酸化膜を堆積させる工程と、 前記シリコン酸化膜上にフォトレジスト膜を塗布し、こ
のフォトレジスト膜に 格子点状の開口を形成する工程
と、 前記フォトレジスト膜をマスクにして、前記シリコン酸
化膜をリアクティブ・イオン・エッチング法によりエッ
チングし、格子点状の窪みを複数形成する工程と、 前記フォトレジスト膜を除去する工程と、 前記複数の窪みと前記窪みが形成されていない前記半導
体基板の表面の平坦部とを横断するようにAuメッキ配
線を形成することで、前記螺旋状又はメアンダ状のイン
ダクタを形成する工程と、 を含むことを特徴とする半導体素子にインダクタを形成
する方法。
6.Spiral or meander shape on semiconductor substrate
A method of forming an inductor of Depositing a silicon oxide film on the semiconductor substrate; A photoresist film is applied on the silicon oxide film,
Photoresist film Step of forming lattice-shaped openings
When, Using the photoresist film as a mask, the silicon acid
Etched by reactive ion etching.
And forming a plurality of lattice point-like depressions, Removing the photoresist film; The plurality of depressions and the semiconductor without the depressions
Au plating so as to cross the flat part of the surface of the substrate
By forming a line, the spiral or meandering in
Forming a ductor; Forming an inductor in a semiconductor device characterized by including
how to.
JP31470197A 1997-11-17 1997-11-17 Semiconductor device and method of forming inductor in semiconductor device Expired - Fee Related JP3173444B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31470197A JP3173444B2 (en) 1997-11-17 1997-11-17 Semiconductor device and method of forming inductor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31470197A JP3173444B2 (en) 1997-11-17 1997-11-17 Semiconductor device and method of forming inductor in semiconductor device

Publications (2)

Publication Number Publication Date
JPH11150229A JPH11150229A (en) 1999-06-02
JP3173444B2 true JP3173444B2 (en) 2001-06-04

Family

ID=18056518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31470197A Expired - Fee Related JP3173444B2 (en) 1997-11-17 1997-11-17 Semiconductor device and method of forming inductor in semiconductor device

Country Status (1)

Country Link
JP (1) JP3173444B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803283B2 (en) 2012-09-27 2014-08-12 Intel Corporation Vertical meander inductor for small core voltage regulators
JP2021019927A (en) * 2019-07-29 2021-02-18 京セラ株式会社 Ultrasonic probe and ultrasonic detection device

Also Published As

Publication number Publication date
JPH11150229A (en) 1999-06-02

Similar Documents

Publication Publication Date Title
US7217650B1 (en) Metallic nanowire interconnections for integrated circuit fabrication
JP2002525846A (en) Integrated inductive element and method of manufacturing the same
EP0734060B1 (en) Manufacture method of a DRAM capacitor storage electrode with textured surface
JPH09116000A (en) Semiconductor structure with self-aligned interconnection metallization at plurality of levels and its creation method
TW519723B (en) Method for forming multi-level metal interconnection
JPS62112323A (en) Formation of contact on semiconductor surface
JP3173444B2 (en) Semiconductor device and method of forming inductor in semiconductor device
US6376357B1 (en) Method for manufacturing a semiconductor device with voids in the insulation film between wirings
CN212257389U (en) Semiconductor structure
JPH02172261A (en) Manufacture of semiconductor device
JP2000195867A (en) Formation of fine metallic pattern by damascene technique
CN114141698A (en) Semiconductor structure and preparation method thereof
TWI771167B (en) Manufacturing method of semiconductor device
JPH04158515A (en) Manufacture of semiconductor device
JP3161524B2 (en) Semiconductor device and manufacturing method thereof
JPH0570301B2 (en)
JP3844707B2 (en) Method for forming metal wiring
JP2969109B1 (en) Method of manufacturing semiconductor device using double wave pattern process
JPH07153842A (en) Semiconductor device and its manufacture
JP2524333B2 (en) Semiconductor device
JPH04303943A (en) Manufacture of semiconductor device
JP3571252B2 (en) Method for manufacturing semiconductor device
JPH0428229A (en) Formation of contact hole and etching device
JP3154124B2 (en) Wiring formation method
JPS60121778A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees