JP3171383B2 - Protection circuit - Google Patents

Protection circuit

Info

Publication number
JP3171383B2
JP3171383B2 JP00626597A JP626597A JP3171383B2 JP 3171383 B2 JP3171383 B2 JP 3171383B2 JP 00626597 A JP00626597 A JP 00626597A JP 626597 A JP626597 A JP 626597A JP 3171383 B2 JP3171383 B2 JP 3171383B2
Authority
JP
Japan
Prior art keywords
circuit
output
transistor
power supply
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00626597A
Other languages
Japanese (ja)
Other versions
JPH10201078A (en
Inventor
均 中塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP00626597A priority Critical patent/JP3171383B2/en
Publication of JPH10201078A publication Critical patent/JPH10201078A/en
Application granted granted Critical
Publication of JP3171383B2 publication Critical patent/JP3171383B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電源供給を必要
とする各種の電子回路に電気的な異常が発生したとき、
電源を遮断して電子回路全体を保護するための保護回路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for controlling various electronic circuits that require power supply when an electrical abnormality occurs.
The present invention relates to a protection circuit for shutting off a power supply and protecting an entire electronic circuit.

【0002】[0002]

【従来の技術】電子回路に異常が発生したとき、例えば
電源回路の出力端子間が何等かの原因で短絡されたと
き、過大な電流が該電源回路に流れ、回路部品に重大な
損傷を与えることがある。この対策の一つは電子回路の
信頼性を高めることである。そこで、電子回路をその許
容電力で動作させ、そこに使用されている各部品の端子
をオープン又はショートして発煙、発熱、発火等の異常
が発生しないかどうかを確認するテスト(オープン/シ
ョート試験)が行わる。しかし、このオープン/ショー
ト試験は実際の使用時間に匹敵する期間にわたって行わ
なければならないので、電子回路の良、不良の評価と回
路の適正な設計に莫大な時間、工数及び費用を必要と
し、コストの上昇を余儀なくされているのが現状であ
る。
2. Description of the Related Art When an abnormality occurs in an electronic circuit, for example, when an output terminal of a power supply circuit is short-circuited for some reason, an excessive current flows through the power supply circuit and seriously damages circuit components. Sometimes. One of the measures is to increase the reliability of the electronic circuit. Therefore, a test (open / short test) is performed in which the electronic circuit is operated at the allowable power and the terminal of each component used therein is opened or short-circuited to check whether abnormalities such as smoke, heat generation, and ignition occur. ) Is done. However, since this open / short test must be performed for a period comparable to the actual use time, it takes enormous time, man-hours and costs to evaluate the good and bad of the electronic circuit and to properly design the circuit, and the cost is high. It is currently forced to rise.

【0003】電子回路に異常が発生したときの他の対策
は、電子回路の入力側にヒューズを挿入し、過大電流に
よってヒューズを溶かして電子回路への電源の供給を遮
断することである。しかし、ヒューズには、一度溶断す
ると新しいヒューズに交換しなければ電子回路を再起動
できないという不便がある。また、ヒューズの容量は電
子回路の許容電力から逆算して決められるので、単入力
・多出力型の電子回路にあっては、出力電力が大きく異
なる場合(例えば、3つの出力電力がそれぞれ1W、1
mW、50mWである場合)、ヒューズ容量を最小の出
力電力に合わせてしまうと、大きい出力電力を持つ回路
に流れる電流でヒューズが切れてしまいかねないし、逆
に、ヒューズ容量を最大出力電力の方に合わせると、小
さい出力電力の方に異常が発生したときにヒューズが溶
けず、回路に損傷を与えたり、発熱、発煙、発火を起こ
すこともあり、ヒューズの選定は極めて困難であった。
Another measure to be taken when an abnormality occurs in an electronic circuit is to insert a fuse into the input side of the electronic circuit, melt the fuse by an excessive current, and cut off the supply of power to the electronic circuit. However, the fuse has the inconvenience that once it is blown, the electronic circuit cannot be restarted without replacing it with a new fuse. Also, since the capacity of the fuse is determined by calculating backward from the allowable power of the electronic circuit, in the case of a single-input / multi-output type electronic circuit, if the output powers are significantly different (for example, three output powers of 1 W, 1
If the fuse capacity is adjusted to the minimum output power, the fuse may be blown by a current flowing through a circuit having a large output power. Conversely, the fuse capacity may be reduced to the maximum output power. According to the above, when an abnormality occurs in a small output power, the fuse does not melt, which may damage the circuit, generate heat, smoke, or ignite, so that it is extremely difficult to select a fuse.

【0004】特開昭63−274363号公報は、昇圧
型のスイッチング電源回路の出力端子間に短絡が発生し
た際に、該電源回路のスイッチング動作を停止させると
共に、その入力側に設けた保護用トランジスタをオフに
してスイッチング電源回路への電源供給を遮断する短絡
保護回路を開示している。
Japanese Patent Application Laid-Open No. 63-274363 discloses that when a short circuit occurs between the output terminals of a step-up type switching power supply circuit, the switching operation of the power supply circuit is stopped and a protection circuit provided on the input side thereof. A short-circuit protection circuit that turns off a transistor to cut off power supply to a switching power supply circuit is disclosed.

【0005】[0005]

【この発明が解決しようとする課題】この発明は上記の
課題を解決するために成されたものであり、電子回路の
入力電圧及び出力電圧のいずれかが設定値から外れたと
きに確実に電子回路を保護し、しかも再起動が容易で構
成の簡単な保護回路を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and when one of an input voltage and an output voltage of an electronic circuit deviates from a set value, an electronic circuit is reliably provided. It is an object of the present invention to provide a protection circuit which protects a circuit, is easy to restart, and has a simple configuration.

【0006】[0006]

【課題を解決するための手段】この目的を達成するため
に、この発明においては、ヒューズの代わりにFET等
のスイッチ素子を含む遮断回路を回路の入力側に、出力
電圧の異常を検出する検出回路を出力側にそれぞれ設
け、入力電圧及び出力電圧のいずれかが設定値からはず
れたときに該スイッチ素子を開き、回路への電源の供給
を遮断する。
In order to achieve this object, according to the present invention, a cut-off circuit including a switch element such as an FET in place of a fuse is provided on the input side of the circuit to detect an abnormality in output voltage. A circuit is provided on each output side, and when either the input voltage or the output voltage deviates from the set value, the switch element is opened to cut off the supply of power to the circuit.

【0007】これを実現するために、この発明は、図1
に示すように、電子回路を保護するための回路であっ
て、電源電圧が供給される電源入力端子と前記電子回路
の入力端子との間に設けられた遮断回路と、前記電源電
圧が基準電圧を越えたときに所定の期間だけ前記遮断回
路を導通状態にして前記電源電圧を前記電子回路に印加
させる起動回路と、前記所定の期間内に前記電子回路の
出力電圧が設定値となった時点以後、前記遮断回路を導
通状態に保持し、前記電子回路の前記出力電圧が異常値
のときには前記遮断回路を非導通状態にして前記電源入
力端子と前記電子回路との間を遮断させる異常検出回路
と、を具備することを特徴とする保護回路、を提供す
る。
In order to realize this, the present invention uses FIG.
A circuit for protecting an electronic circuit, comprising: a cut-off circuit provided between a power supply input terminal to which a power supply voltage is supplied and an input terminal of the electronic circuit; A start-up circuit for applying the power supply voltage to the electronic circuit by bringing the shut-off circuit into a conductive state only for a predetermined period when the output voltage exceeds the predetermined period, and when the output voltage of the electronic circuit reaches a set value within the predetermined period. Thereafter, when the output voltage of the electronic circuit is an abnormal value, the shut-off circuit is kept in a conductive state, and when the output voltage of the electronic circuit is an abnormal value, the shut-off circuit is turned off to cut off between the power input terminal and the electronic circuit. And a protection circuit characterized by comprising:

【0008】前記起動回路は、前記所定の期間を設定す
る時定数回路と、前記電源電圧が前記基準電圧を越えた
ときに前記時定数回路を動作させて前記遮断回路を前記
所定の期間だけ導通状態にする回路部と、を備え、前記
時定数回路の出力及び前記異常検出回路の出力を前記遮
断回路の入力に接続したことを特徴とする。
The starting circuit is configured to operate the time constant circuit for setting the predetermined period and the time constant circuit when the power supply voltage exceeds the reference voltage so that the cutoff circuit is turned on for the predetermined period. And an output of the time constant circuit and an output of the abnormality detection circuit are connected to an input of the cutoff circuit.

【0009】前記回路部は、前記電源電圧を前記基準電
圧と比較する比較回路と、該比較回路の出力によって導
通、非導通が制御され且つ前記時定数回路に接続された
第1のトランジスタとを備え、前記遮断回路は、前記電
源入力端子と前記電子回路との間に接続された第2のト
ランジスタと、該第2のトランジスタの導通、非導通を
制御する制御トランジスタとを備え、前記時定数回路の
出力及び前記異常検出回路の出力が前記制御トランジス
タに接続されている。なお、前記第1のトランジスタと
前記制御トランジスタとの間を、チャタリング防止用の
ローパスフィルタで接続することが望ましい。
The circuit section includes a comparison circuit for comparing the power supply voltage with the reference voltage, and a first transistor which is controlled to be conductive or non-conductive by an output of the comparison circuit and is connected to the time constant circuit. Wherein the interrupting circuit comprises: a second transistor connected between the power input terminal and the electronic circuit; and a control transistor for controlling conduction and non-conduction of the second transistor, wherein the time constant An output of a circuit and an output of the abnormality detection circuit are connected to the control transistor. Preferably, the first transistor and the control transistor are connected by a low-pass filter for preventing chattering.

【0010】前記電子回路は、昇圧型、降圧型、昇降圧
型及び反転型のうちの少なくとも1つのDC/DCコン
バータ回路であることが望ましい。また、前記DC/D
Cコンバータ回路はタイマーラッチ機能を有し、これに
より、該DC/DCコンバータ回路の出力電圧が異常値
になったとき、該DC/DCコンバータ回路の動作を停
止させることが望ましい。
The electronic circuit is preferably a DC / DC converter circuit of at least one of a step-up type, a step-down type, a step-up / step-down type, and an inverting type. In addition, the DC / D
It is desirable that the C converter circuit has a timer latch function, so that when the output voltage of the DC / DC converter circuit becomes an abnormal value, the operation of the DC / DC converter circuit is stopped.

【0011】[0011]

【発明の実施の形態】以下、図面を参照して、この発明
の好適な実施の形態を詳述する。図2は、この発明に係
る保護回路の一つの実施の形態の構成を概略的に示して
おり、この発明を昇圧型のDC/DCコンバータ回路に
適用した例である。即ち、被保護回路は昇圧型のDC/
DCコンバータ回路ある。昇圧型のDC/DCコンバー
タ回路10は周知であり、また、この発明の要旨ではな
いので、ここでは構成についての詳細な説明を省略し、
その動作のみを簡単に説明するに止める。タイマーラッ
チ式の制御回路11の出力によってスイッチングトラン
ジスタQ1がオンになると、コイルL1に入力電圧が印
加され、エネルギーが蓄積される。次いで、制御回路1
1によってスイッチングトランジスタQ1がオフになる
と、ダイオードD1がオンになり、入力電圧とコイルL
1の放電電圧との和の電圧がコンデンサC1を充電す
る。この電圧が出力端子Toutから出力電圧Vout
として出力される。一方、出力電圧Voutは抵抗R
1、R2によって分圧され、出力電圧Voutに比例し
た電圧が制御回路11に与えられる。制御回路11は、
出力電圧Voutの変動に応じてスイッチングトランジ
スタQ1のオンの期間とオフの期間との比を変更し、こ
れによって出力電圧Voutを一定に保持する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 2 schematically shows a configuration of one embodiment of a protection circuit according to the present invention, and is an example in which the present invention is applied to a step-up DC / DC converter circuit. That is, the circuit to be protected is a step-up DC /
There is a DC converter circuit. Since the step-up DC / DC converter circuit 10 is well known and is not the gist of the present invention, a detailed description of the configuration is omitted here.
Only the operation will be briefly described. When the switching transistor Q1 is turned on by the output of the timer latch type control circuit 11, an input voltage is applied to the coil L1 and energy is accumulated. Next, the control circuit 1
1, when the switching transistor Q1 is turned off, the diode D1 is turned on, and the input voltage and the coil L
The voltage summed with the discharge voltage of 1 charges the capacitor C1. This voltage is output from the output terminal Tout to the output voltage Vout.
Is output as On the other hand, the output voltage Vout is equal to the resistance R
1, a voltage which is divided by R2 and is proportional to the output voltage Vout is supplied to the control circuit 11. The control circuit 11
The ratio between the ON period and the OFF period of the switching transistor Q1 is changed in accordance with the fluctuation of the output voltage Vout, thereby keeping the output voltage Vout constant.

【0012】この発明においては、DC/DCコンバー
タ回路10の入力端子Taを遮断回路2を介して電源入
力端子Tinと接続する。具体的には、DC/DCコン
バータ回路10の入力端子Taは、遮断回路2のトラン
ジスタQ2のドレイン電極と接続され、電源入力端子T
inはトランジスタQ2のソース電極と接続される。ト
ランジスタQ2のゲート電極はNPN型のトランジスタ
Q3のコレクタに接続され、トランジスタQ3のエミッ
タは接地される。
In the present invention, the input terminal Ta of the DC / DC converter circuit 10 is connected to the power input terminal Tin via the cutoff circuit 2. Specifically, the input terminal Ta of the DC / DC converter circuit 10 is connected to the drain electrode of the transistor Q2 of the cutoff circuit 2, and the power supply input terminal T
in is connected to the source electrode of the transistor Q2. The gate electrode of transistor Q2 is connected to the collector of NPN transistor Q3, and the emitter of transistor Q3 is grounded.

【0013】この発明においては、電源入力端子Tin
を起動回路3にも接続する。即ち、電源入力端子Tin
における入力電圧Vinは直列接続された抵抗R3、R
4によって分圧され、抵抗R4の両端間の電圧が比較回
路5の反転入力に印加される。比較回路5の非反転入力
には基準電圧Vrefが加えられる。比較回路5の出力
はトランジスタQ4のゲート電極と接続される。トラン
ジスタQ4のドレイン電極は抵抗R5を介して電源入力
端子Tinに接続され、また、コンデンサC2と抵抗R
6との直列回路を介して接地される。抵抗R5、R6及
びコンデンサC2は時定数回路を構成する。コンデンサ
C2と抵抗R6との接続点は抵抗R7を介してトランジ
スタQ3のベース電極に接続される。
In the present invention, the power input terminal Tin
Is also connected to the starting circuit 3. That is, the power input terminal Tin
Input voltage Vin is connected in series with resistors R3 and R3.
4 and the voltage between both ends of the resistor R4 is applied to the inverting input of the comparison circuit 5. The reference voltage Vref is applied to the non-inverting input of the comparison circuit 5. The output of comparison circuit 5 is connected to the gate electrode of transistor Q4. The drain electrode of the transistor Q4 is connected to the power input terminal Tin via the resistor R5.
6 is grounded through a series circuit. The resistors R5 and R6 and the capacitor C2 constitute a time constant circuit. The connection point between the capacitor C2 and the resistor R6 is connected to the base electrode of the transistor Q3 via the resistor R7.

【0014】更に、DC/DCコンバータ回路10の出
力端子Toutは異常検出回路4を介してトランジスタ
Q3のベース電極に接続される。異常検出回路4はツェ
ナーダイオードD2と抵抗R8とを直列に接続した回路
である。電源入力端子Tinに供給する電源回路が入力
電圧の容量が小さい(したがって電流値が小さく、出力
インピーダンスが大きい)回路である場合、遮断回路2
と起動回路3との間でチャタリング(発振)を起こすこ
とがある。これを防止するために、コンデンサC2と抵
抗R6との接続点とトランジスタQ3のベース電極との
間に、抵抗R7とコンデンサC3からなるローパスフィ
ルタを挿入することが好ましい。
Further, the output terminal Tout of the DC / DC converter circuit 10 is connected to the base electrode of the transistor Q3 via the abnormality detection circuit 4. The abnormality detection circuit 4 is a circuit in which a Zener diode D2 and a resistor R8 are connected in series. When the power supply circuit that supplies the power supply input terminal Tin is a circuit having a small capacity of the input voltage (therefore, the current value is small and the output impedance is large), the cutoff circuit 2
Chattering (oscillation) may occur between the starting circuit 3 and the starting circuit 3. In order to prevent this, it is preferable to insert a low-pass filter including the resistor R7 and the capacitor C3 between the connection point between the capacitor C2 and the resistor R6 and the base electrode of the transistor Q3.

【0015】図3の(a)は図2における入力電圧Vi
nの時間的変化を、図3の(b)及び(c)はそれぞ
れ、トランジスタQ2、Q4の動作状態を示しており、
図3の(d)はDC/DCコンバータ回路10の入力電
圧(即ち、コイルL1の入力側の電圧)Vaの時間的変
化を示すグラフである。
FIG. 3A shows the input voltage Vi in FIG.
3 (b) and 3 (c) show the operating state of the transistors Q2 and Q4, respectively.
FIG. 3D is a graph showing a temporal change of the input voltage Va of the DC / DC converter circuit 10 (that is, the voltage on the input side of the coil L1).

【0016】以下、図2に示す回路の動作を、図3を参
照しながら説明する。図示しない電源スイッチをオンに
すると、電源入力端子Tinに電源電圧が供給され、入
力電圧Vinは徐々に立ち上がる。入力電圧Vinが基
準電圧Vrefを越えると、比較回路5の出力はローレ
ベルになり、トランジスタQ4は非導通状態になる。こ
れにより、コンデンサC2が充電されていき、抵抗R5
とコンデンサC2とで決まる時定数に対応した期間トラ
ンジスタQ3を導通させるので、遮断回路2のトランジ
スタQ2も導通状態になる。トランジスタQ3及びトラ
ンジスタQ2が導通している期間、電源入力端子Tin
に供給される電源電圧はDC/DCコンバータ回路10
に供給される。この期間内にDC/DCコンバータ回路
10の出力電圧Voutが設定値になると、異常検出回
路4はトランジスタQ3を導通状態に保持し、トランジ
スタQ2を定常的に導通状態にする。
The operation of the circuit shown in FIG. 2 will be described below with reference to FIG. When a power switch (not shown) is turned on, a power voltage is supplied to the power input terminal Tin, and the input voltage Vin gradually rises. When the input voltage Vin exceeds the reference voltage Vref, the output of the comparison circuit 5 goes low, and the transistor Q4 is turned off. As a result, the capacitor C2 is charged, and the resistance R5
Since the transistor Q3 is turned on for a period corresponding to the time constant determined by the capacitor C2 and the capacitor C2, the transistor Q2 of the cutoff circuit 2 is also turned on. While the transistors Q3 and Q2 are conducting, the power input terminal Tin
The power supply voltage supplied to the DC / DC converter circuit 10
Supplied to When the output voltage Vout of the DC / DC converter circuit 10 reaches the set value within this period, the abnormality detection circuit 4 keeps the transistor Q3 conductive and keeps the transistor Q2 constantly conductive.

【0017】DC/DCコンバータ回路10の動作中、
何等かの原因で異常が発生し、出力電圧Voutが設定
値を大幅に越え又は下回ると、タイマーラッチ式の制御
回路11はスイッチングトランジスタQ1を駆動するた
めの駆動パルスの発生を停止する。このため、出力電圧
Voutは設定値よりも小さくなるので、これを異常検
出回路4が検出してトランジスタQ3を非導通状態にす
る。これによりトランジスタQ2も非導通状態になるの
で、DC/DCコンバータ回路10への電源供給が停止
される。
During operation of the DC / DC converter circuit 10,
When an abnormality occurs for some reason and the output voltage Vout greatly exceeds or falls below the set value, the timer latch type control circuit 11 stops generating a drive pulse for driving the switching transistor Q1. Therefore, the output voltage Vout becomes smaller than the set value, and the abnormality detection circuit 4 detects this, and turns off the transistor Q3. As a result, the transistor Q2 is also turned off, so that the power supply to the DC / DC converter circuit 10 is stopped.

【0018】また、DC/DCコンバータ回路10の動
作中、電源入力端子Tinに供給される電源電圧が基準
電圧Vrefよりも低下すると、トランジスタQ4が導
通状態になるので、トランジスタQ3が非導通状態にな
り、したがってトランジスタQ2も非導通状態になって
DC/DCコンバータ回路10への電源電圧の供給は停
止される。
When the power supply voltage supplied to the power supply input terminal Tin becomes lower than the reference voltage Vref during the operation of the DC / DC converter circuit 10, the transistor Q4 is turned on, so that the transistor Q3 is turned off. Therefore, transistor Q2 is also turned off, and supply of the power supply voltage to DC / DC converter circuit 10 is stopped.

【0019】この後、DC/DCコンバータ回路10の
異常が修復されたときには、起動回路3によって遮断回
路2は導通状態に復帰し、導通状態の遮断回路2を介し
てDC/DCコンバータ回路10に電源電圧が供給され
る。
Thereafter, when the abnormality of the DC / DC converter circuit 10 is repaired, the shut-off circuit 2 is returned to the conductive state by the starting circuit 3 and is supplied to the DC / DC converter circuit 10 via the cut-off circuit 2 in the conductive state. The power supply voltage is supplied.

【0020】DC/DCコンバータ回路10についてオ
ープン/ショート試験を行うために例えばスイッチング
トランジスタQ1のドレイン電極とゲート電極との間を
短絡したとき、制御回路11はタイマーラッチ動作して
スイッチングトランジスタQ1への駆動パルスの発生を
停止するが、スイッチングトランジスタQ1のドレイン
電極とゲート電極とが短絡されているため、スイッチン
グトランジスタQ1のオン抵抗によりコイルL1に電流
が流れてしまう。そこで、従来どおりにヒューズによっ
てDC/DCコンバータ回路10を保護しようとする
と、スイッチングトランジスタQ1のドレイン電極とゲ
ート電極との間の短絡によりヒューズを流れる電流が変
化しても、ヒューズが溶けず、スイッチングトランジス
タQ1やコイルL1が焦げたり、燃えたりすることがあ
る。これを防止するため、従来は、内部抵抗の小さいコ
イルやオン抵抗の小さいスイッチングトランジスタを選
定したり、ヒューズの容量を下げたりしていた。しか
し、多出力型のDC/DCコンバータ回路の場合には、
前述のとおり、ヒューズの選定が極めて困難である。
When the open / short test is performed on the DC / DC converter circuit 10, for example, when the drain electrode and the gate electrode of the switching transistor Q1 are short-circuited, the control circuit 11 performs a timer latch operation to switch the switching transistor Q1. Although the generation of the drive pulse is stopped, a current flows through the coil L1 due to the on-resistance of the switching transistor Q1 because the drain electrode and the gate electrode of the switching transistor Q1 are short-circuited. Therefore, if the DC / DC converter circuit 10 is to be protected by a fuse as in the related art, even if the current flowing through the fuse changes due to a short circuit between the drain electrode and the gate electrode of the switching transistor Q1, the fuse is not melted and the switching is not performed. The transistor Q1 and the coil L1 may burn or burn. To prevent this, conventionally, a coil having a small internal resistance or a switching transistor having a small on-resistance has been selected, or the capacity of the fuse has been reduced. However, in the case of a multi-output type DC / DC converter circuit,
As described above, it is extremely difficult to select a fuse.

【0021】これに対して、図2に示す実施の形態にあ
っては、制御回路11がタイマーラッチ動作すると、自
動的に電源とDC/DCコンバータ回路10との間が遮
断されるので、従来のヒューズによる保護の問題点を解
決でき、異常が発生した時に確実にDC/DCコンバー
タ回路10を保護することができる。
On the other hand, in the embodiment shown in FIG. 2, when the control circuit 11 performs a timer latch operation, the power supply and the DC / DC converter circuit 10 are automatically cut off. Can be solved, and the DC / DC converter circuit 10 can be reliably protected when an abnormality occurs.

【0022】なお、図2に示す実施の形態においては、
起動回路3は電源電圧と基準電圧とを比較する比較回路
5の出力でトランジスタQ4の動作状態を切り換えるも
のであったが、これに代えて、基準電圧、コンパレー
タ、オープンドレインのFETを1チップにした市販の
リセットICを用いても良い。
In the embodiment shown in FIG. 2,
The starting circuit 3 switches the operation state of the transistor Q4 by the output of the comparison circuit 5 that compares the power supply voltage with the reference voltage. Instead, the reference voltage, the comparator, and the open-drain FET are integrated into one chip. A commercially available reset IC may be used.

【0023】これまでは被保護回路1が昇圧型のDC/
DCコンバータ回路である実施の形態について説明して
きたが、この発明により保護される回路はこれに限られ
るものではなく、降圧型や昇降圧型のDC/DCコンバ
ータ回路、反転回路等の電源回路を含む、電源が供給さ
れる任意の電子回路であってもよい。なお、反転回路の
構成の一例を図4に示す。入力電圧Vinが加えられる
電源入力端子Tinと出力電圧Voutが得られる電源
出力端子Toutとの間にトランジスタQ5とダイオー
ドD3とが直列に接続され、ダイオードD3のカソード
はコイルL2を介して接地され、ダイオードD2のアノ
ードはコンデンサ4を介して接地される。トランジスタ
Q5のゲート電極にはスイッチングパルスが印加され
る。
Until now, the protected circuit 1 has been a boost type DC /
Although the embodiment which is a DC converter circuit has been described, the circuit protected by the present invention is not limited to this, and includes a power supply circuit such as a step-down or step-up / step-down DC / DC converter circuit and an inverting circuit. , Any electronic circuit to which power is supplied. Note that FIG. 4 illustrates an example of a configuration of the inverting circuit. A transistor Q5 and a diode D3 are connected in series between a power input terminal Tin to which an input voltage Vin is applied and a power output terminal Tout from which an output voltage Vout is obtained, and a cathode of the diode D3 is grounded via a coil L2; The anode of the diode D2 is grounded via the capacitor 4. A switching pulse is applied to the gate electrode of the transistor Q5.

【0024】[0024]

【発明の効果】以上、この発明を若干の実施の形態を参
照して詳述したところから明らかなとおり、この発明に
より、従来のオープン/ショート試験が不要になるの
で、電子回路の設計と評価の工数を大幅に削減すること
が可能になる。また、この発明は、単入力・単出力の電
子回路ばかりでなく、単入力・多出力の電子回路であっ
ても、回路に異常が発生したときには、該電子回路を確
実に電源から切り離すことができるので、異常時に電子
回路の部品を損傷させることがなく、信頼性を向上させ
るという格別の効果を奏する。
As apparent from the detailed description of the present invention with reference to some embodiments, the present invention eliminates the necessity of the conventional open / short test, so that the design and evaluation of an electronic circuit are possible. Can be greatly reduced. In addition, the present invention is not limited to a single-input / single-output electronic circuit, and even if a single-input / multi-output electronic circuit is used, when an abnormality occurs in the circuit, the electronic circuit can be reliably disconnected from a power supply. As a result, there is a special effect of improving reliability without damaging electronic circuit components in the event of an abnormality.

【0025】しかも、最適なヒューズを選定するための
莫大な時間とコストを廃することができ、その分、回路
設計の自由度を増すことが可能になる。更に、ヒューズ
を使用しないので、ヒューズ交換の手間がかからず、ヒ
ューズを備蓄しておく必要もなくなる。
Moreover, enormous time and cost for selecting an optimum fuse can be eliminated, and the degree of freedom in circuit design can be increased accordingly. Further, since no fuse is used, it is not necessary to replace the fuse, and it is not necessary to store the fuse.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の構成を概略的に説明するためのブロ
ック図である。
FIG. 1 is a block diagram schematically illustrating the configuration of the present invention.

【図2】この発明に係る保護回路の一つの実施の形態を
示す回路図である。
FIG. 2 is a circuit diagram showing one embodiment of a protection circuit according to the present invention.

【図3】図2の保護回路の動作を説明するための図であ
る。
FIG. 3 is a diagram for explaining an operation of the protection circuit of FIG. 2;

【図4】反転回路の一例を示す図である。FIG. 4 is a diagram illustrating an example of an inversion circuit.

【符号の説明】[Explanation of symbols]

1:電子回路、 2:遮断回路、 3:起動回路、
4:異常検出回路、Tin:電源入力端子、 Tou
t:出力端子
1: electronic circuit, 2: shutoff circuit, 3: start circuit,
4: Abnormality detection circuit, Tin: power supply input terminal, Tou
t: output terminal

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電子回路を保護するための回路であっ
て、 電源電圧が供給される電源入力端子と前記電子回路の入
力端子との間に設けられた遮断回路と、 前記電源電圧が基準電圧を越えたときに所定の期間だけ
前記遮断回路を導通状態にして前記電源電圧を前記電子
回路に印加させる起動回路と、 前記所定の期間内に前記電子回路の出力電圧が設定値と
なった時点以後、前記遮断回路を導通状態に保持し、前
記電子回路の前記出力電圧が異常値のときには前記遮断
回路を非導通状態にして前記電源入力端子と前記電子回
路との間を遮断させる異常検出回路と、 を具備することを特徴とする保護回路。
1. A circuit for protecting an electronic circuit, comprising: a cut-off circuit provided between a power supply input terminal to which a power supply voltage is supplied and an input terminal of the electronic circuit; A starter circuit for applying the power supply voltage to the electronic circuit by bringing the cutoff circuit into a conductive state for a predetermined period when the output voltage of the electronic circuit has reached a set value within the predetermined period. Thereafter, when the output voltage of the electronic circuit is an abnormal value, the shut-off circuit is kept in a conductive state, and when the output voltage of the electronic circuit is an abnormal value, the shut-off circuit is turned off to cut off between the power input terminal and the electronic circuit. And a protection circuit comprising:
【請求項2】 請求項1記載の保護回路であって、 前記起動回路が、 前記所定の期間を設定する時定数回路と、 前記電源電圧が前記基準電圧を越えたときに前記時定数
回路を動作させて前記遮断回路を前記所定の期間だけ導
通状態にする回路部と、 を備え、前記時定数回路の出力及び前記異常検出回路の
出力を前記遮断回路の入力に接続したことを特徴とする
保護回路。
2. The protection circuit according to claim 1, wherein said activation circuit includes a time constant circuit for setting said predetermined period, and said time constant circuit when said power supply voltage exceeds said reference voltage. And a circuit unit that operates to make the cutoff circuit conductive only for the predetermined period, wherein an output of the time constant circuit and an output of the abnormality detection circuit are connected to an input of the cutoff circuit. Protection circuit.
【請求項3】 請求項2記載の保護回路であって、 前記回路部が、前記電源電圧を前記基準電圧と比較する
比較回路と、該比較回路の出力によって導通、非導通が
制御され且つ前記時定数回路に接続された第1のトラン
ジスタとを備え、 前記遮断回路が、前記電源入力端子と前記電子回路との
間に接続された第2のトランジスタと、該第2のトラン
ジスタの導通、非導通を制御する制御トランジスタとを
備え、 前記時定数回路の出力及び前記異常検出回路の出力が前
記制御トランジスタに接続されていることを特徴とする
保護回路。
3. The protection circuit according to claim 2, wherein the circuit section is configured to compare the power supply voltage with the reference voltage, and that conduction and non-conduction are controlled by an output of the comparison circuit, and A first transistor connected to a time constant circuit, wherein the cutoff circuit includes a second transistor connected between the power input terminal and the electronic circuit, and a conduction / non-conduction state of the second transistor. A protection circuit, comprising: a control transistor for controlling conduction, wherein an output of the time constant circuit and an output of the abnormality detection circuit are connected to the control transistor.
【請求項4】 請求項1〜3のいずれか一つに記載の保
護回路であって、前記電子回路が、昇圧型、降圧型、昇
降圧型及び反転型のうちの少なくとも1つのDC/DC
コンバータ回路であることを特徴とする保護回路。
4. The protection circuit according to claim 1, wherein the electronic circuit is at least one of a boost type, a step-down type, a step-up / step-down type, and an inverting type.
A protection circuit, which is a converter circuit.
【請求項5】 請求項4記載の保護回路であって、前記
DC/DCコンバータ回路がタイマーラッチ機能を有し
ており、これにより、該DC/DCコンバータ回路の出
力電圧が異常値になったとき、該DC/DCコンバータ
回路の動作を停止させることを特徴とする保護回路。
5. The protection circuit according to claim 4, wherein the DC / DC converter circuit has a timer latch function, whereby an output voltage of the DC / DC converter circuit becomes an abnormal value. A protection circuit for stopping the operation of the DC / DC converter circuit.
【請求項6】 請求項3〜5のいずれか一つに記載の保
護回路であって、前記第1のトランジスタと前記制御ト
ランジスタとの間を、チャタリング防止用のローパスフ
ィルタで接続したことを特徴とする保護回路。
6. The protection circuit according to claim 3, wherein the first transistor and the control transistor are connected by a low-pass filter for preventing chattering. And protection circuit.
JP00626597A 1997-01-17 1997-01-17 Protection circuit Expired - Fee Related JP3171383B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00626597A JP3171383B2 (en) 1997-01-17 1997-01-17 Protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00626597A JP3171383B2 (en) 1997-01-17 1997-01-17 Protection circuit

Publications (2)

Publication Number Publication Date
JPH10201078A JPH10201078A (en) 1998-07-31
JP3171383B2 true JP3171383B2 (en) 2001-05-28

Family

ID=11633626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00626597A Expired - Fee Related JP3171383B2 (en) 1997-01-17 1997-01-17 Protection circuit

Country Status (1)

Country Link
JP (1) JP3171383B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4785401B2 (en) * 2005-04-08 2011-10-05 三菱電機株式会社 Vacuum cleaner
JP4647560B2 (en) * 2006-08-03 2011-03-09 三菱電機株式会社 Electric vacuum cleaner
CN102780203A (en) * 2012-07-31 2012-11-14 德力西电气有限公司 Overvoltage and under-voltage protection circuit
JP2018182888A (en) * 2017-04-12 2018-11-15 矢崎総業株式会社 Power supply system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54148219A (en) * 1978-05-12 1979-11-20 Toko Inc Switching power unit
JPS57132761A (en) * 1981-02-05 1982-08-17 Toshiba Corp Boosting chopper
JPS62178788U (en) * 1986-05-02 1987-11-13
JPS63274363A (en) * 1987-04-28 1988-11-11 Toko Inc Switching power circuit
JPH0249332U (en) * 1988-09-29 1990-04-05
JPH0779562A (en) * 1993-09-09 1995-03-20 Canon Inc Dc/dc converter

Also Published As

Publication number Publication date
JPH10201078A (en) 1998-07-31

Similar Documents

Publication Publication Date Title
US5895989A (en) Power supply unit and connector connection failure detection method
JP4267865B2 (en) Load drive device
JP3572292B2 (en) Switching power supply circuit
JP4836694B2 (en) Power supply control device
JP4570173B2 (en) Power supply control device
US6642694B2 (en) Overcharge protection circuit capable of preventing damage to a charge control switch on flowing an excessive current
KR100347681B1 (en) Manipulators for loads in vehicles
JP2007082374A (en) Protection circuit on reverse connection of power supply
JP2002538751A (en) Independently adjustable dual-level current threshold
JP2006086507A (en) Semiconductor device
JP3171383B2 (en) Protection circuit
JP2002505490A (en) Power supply for ECU
JP3008848B2 (en) Power supply
JPH07182052A (en) Overvoltage protection device
JP2000058756A (en) Bi-directional electronic switch
JP2002118958A (en) Protector against reverse connection of power supply
JPH08272464A (en) Dc power supply
JP2682699B2 (en) Drive circuit
JP2000175345A (en) Overcurrent protective circuit apparatus
CN212435348U (en) Overcurrent protection circuit of vehicle-mounted ECU output power supply
KR100593898B1 (en) Circuit protection device of LCD backlight inverter
JPH04132967A (en) Overheat protecting circuit
JPH0729543Y2 (en) Relay drive circuit
JPS6369415A (en) Abnormal voltage protecting circuit
JPH1134765A (en) Circuit protector device for vehicle

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090323

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120323

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees