JPH08272464A - Dc power supply - Google Patents
Dc power supplyInfo
- Publication number
- JPH08272464A JPH08272464A JP7075886A JP7588695A JPH08272464A JP H08272464 A JPH08272464 A JP H08272464A JP 7075886 A JP7075886 A JP 7075886A JP 7588695 A JP7588695 A JP 7588695A JP H08272464 A JPH08272464 A JP H08272464A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- source
- resistor
- transistor
- current power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、電源投入時に突入電流
を制限する機能を備えた直流電源装置を提案するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention proposes a DC power supply device having a function of limiting an inrush current when the power is turned on.
【0002】[0002]
【従来の技術】直流電源装置の構成としては従来より図
5に示すものがある。図において1は直流電源、2はヒ
ューズ、3は直流電源回路であり、入力部にコンデンサ
C0を有する。2. Description of the Related Art A conventional DC power supply device is shown in FIG. In the figure, 1 is a DC power supply, 2 is a fuse, 3 is a DC power supply circuit, and has a capacitor C0 in the input section.
【0003】従来の直流電源装置は上記のように構成さ
れ、例えば直流電源回路の一次側部品の短絡故障に対し
ては2のヒューズを溶断させることで、一次電源から分
離し故障波及を防止している。The conventional DC power supply device is constructed as described above, and for example, in the case of a short circuit failure of the primary side component of the DC power supply circuit, the fuse 2 is blown to separate it from the primary power supply and prevent the spread of the failure. ing.
【0004】[0004]
【発明が解決しようとする課題】従来の直流電源装置は
以上のように構成されているため、電源投入時の電圧の
急激な立ち上がりに対して、直流電源回路の入力部のコ
ンデンサに流れ込む突入電流によりヒューズが溶断して
しまう危険性があった。また、これを防ぐために電源投
入時の突入電流で溶断しないようにヒューズの定格を選
定すると、必要以上にヒューズの定格が大きくなり、異
常時の電流に対し最適なヒューズの選定ができないとい
う問題があった。Since the conventional DC power supply device is constructed as described above, the inrush current flowing into the capacitor of the input part of the DC power supply circuit against a rapid rise of the voltage when the power is turned on. There was a risk that the fuse would blow out. In order to prevent this, if the fuse rating is selected so that it will not be blown by the inrush current when the power is turned on, the fuse rating will be unnecessarily high and the optimum fuse cannot be selected for the abnormal current. there were.
【0005】この発明は、上記のような課題を解消する
ためになされたもので、その目的は、電源投入時には高
インピーダンスで突入電流を制限しつつ、かつ定常時に
は低インピーダンスで直流電源回路の動作およびヒュー
ズの保護機能を妨げることないよう構成された直流電源
装置を提供することにある。The present invention has been made to solve the above problems, and an object thereof is to limit the inrush current with a high impedance when the power is turned on and to operate the DC power supply circuit with a low impedance at the steady state. Another object of the present invention is to provide a DC power supply device configured so as not to interfere with the fuse protection function.
【0006】[0006]
【課題を解決するための手段】この発明の実施例1によ
る直流電源装置は、ヒューズと直流電源回路の間にPチ
ャンネル電界効果トランジスタ(PチャンネルFET)
と電流制限抵抗の並列回路を挿入し、PチャンネルFE
Tのゲートとソース端子間に接続された抵抗に並列にコ
ンデンサを接続する。A DC power supply device according to a first embodiment of the present invention includes a P-channel field effect transistor (P-channel FET) between a fuse and a DC power supply circuit.
And a current limiting resistor in parallel circuit are inserted, and P channel FE
A capacitor is connected in parallel with the resistor connected between the gate and source terminals of T.
【0007】また、この発明の実施例2による直流電源
装置は、実施例1に加えて入力電圧が低い時に上記コン
デンサの電荷を積極的に放電するトランジスタを接続す
る。The DC power supply device according to the second embodiment of the present invention is, in addition to the first embodiment, connected with a transistor for positively discharging the electric charge of the capacitor when the input voltage is low.
【0008】また、この発明の実施例3による直流電源
装置は、ヒューズと直流電源回路の間にPチャンネルF
ETと電流制限抵抗の並列回路を挿入し、電流制限抵抗
の両端の電位差が大きい間はPチャンネルFETのゲー
トとソース間を短絡させるように働くPNPのトランジ
スタを接続する。In the DC power supply device according to the third embodiment of the present invention, a P channel F is provided between the fuse and the DC power supply circuit.
A parallel circuit of ET and a current limiting resistor is inserted, and a PNP transistor that works so as to short-circuit the gate and source of the P-channel FET is connected while the potential difference across the current limiting resistor is large.
【0009】また、この発明の実施例4による直流電源
装置は、ヒューズと直流電源回路の間にPチャンネルF
ETと電流制限抵抗の並列回路を挿入し、電流制限抵抗
の両端の電圧をそれぞれ検出し、PチャンネルFETを
制御する比較器を接続する。In the DC power supply device according to the fourth embodiment of the present invention, a P channel F is provided between the fuse and the DC power supply circuit.
A parallel circuit of ET and a current limiting resistor is inserted, the voltage across the current limiting resistor is detected, and a comparator for controlling the P-channel FET is connected.
【0010】[0010]
【作用】この発明の実施例1によれば、電源投入時は電
流制限抵抗を経由して直流電源回路内のコンデンサへ電
流が流れるため、突入電流が制限されるが直流電源回路
内のコンデンサと共にPチャンネルFETのゲート、ソ
ース間のコンデンサも充電されるため、PチャンネルF
ETのゲート、ソース間の電圧がしきい値を越えた時点
でPチャンネルFETが導通し、電源ラインが低インピ
ーダンスとなるため、電源投入時のある一定時間だけ突
入電流を制限する。According to the first embodiment of the present invention, when the power is turned on, the current flows through the current limiting resistor to the capacitor in the DC power supply circuit, so that the rush current is limited. Since the capacitor between the gate and source of the P channel FET is also charged, the P channel F
When the voltage between the gate and source of ET exceeds the threshold value, the P-channel FET becomes conductive and the power supply line becomes low impedance. Therefore, the rush current is limited for a certain period of time when the power is turned on.
【0011】この発明の実施例2によれば、実施例1の
作用に加えて、定常状態から一時的に電圧が低下した時
にPチャンネルFETのゲート、ソース間のコンデンサ
の電荷をただちに放電させ、その後の再度の電源投入時
においても一定時間だけ突入電流を制限する。According to the second embodiment of the present invention, in addition to the operation of the first embodiment, the electric charge of the capacitor between the gate and the source of the P-channel FET is immediately discharged when the voltage temporarily drops from the steady state, Even after the power is turned on again, the inrush current is limited for a certain period of time.
【0012】この発明の実施例3によれば、電流制限抵
抗を介して電流が直流電源回路内のコンデンサへ流れ込
んでいる間、電流制限抵抗の両端の電位差が大きいこと
を利用して、PチャンネルFETのゲート、ソース間を
短絡し、直流電源回路内のコンデンサへの充電が完了し
電流制限抵抗に電流が流れなくなって初めてPチャンネ
ルFETを導通させる。According to the third embodiment of the present invention, while the current is flowing into the capacitor in the DC power supply circuit through the current limiting resistor, the P-channel is utilized by utilizing the large potential difference between both ends of the current limiting resistor. The gate and source of the FET are short-circuited, the capacitor in the DC power supply circuit is completely charged, and the P-channel FET is made conductive only after the current stops flowing through the current limiting resistor.
【0013】この発明の実施例4によれば、電流制限抵
抗を介して電流が直流電源回路内のコンデンサへ流れ込
んでいる間、電流制限抵抗の両端の電位差が大きいこと
を比較器で検出して、直流電源回路内のコンデンサへの
充電が完了し電流制限抵抗に電流が流れなくなって初め
てPチャンネルFETを導通させるよう比較器が働く。According to the fourth embodiment of the present invention, the comparator detects that the potential difference between both ends of the current limiting resistor is large while the current is flowing into the capacitor in the DC power supply circuit through the current limiting resistor. The comparator operates so that the P-channel FET becomes conductive only after the charging of the capacitor in the DC power supply circuit is completed and the current stops flowing in the current limiting resistor.
【0014】[0014]
実施例1.以下この発明の実施例を図1で説明する。図
1において1〜3は従来の装置と同一のものである。4
はPチャンネルFETであり、抵抗R1と並列に電源ラ
インに挿入されている。R2,R3はPチャンネルFE
Tの駆動抵抗、D1はダイオード、C1はR2と並列に
接続されているコンデンサである。Example 1. An embodiment of the present invention will be described below with reference to FIG. In FIG. 1, 1 to 3 are the same as the conventional device. Four
Is a P-channel FET, and is inserted in the power supply line in parallel with the resistor R1. R2 and R3 are P channel FE
T is a driving resistance, D1 is a diode, and C1 is a capacitor connected in parallel with R2.
【0015】次に動作について説明する。直流電源1の
立ち上げ時においては、C0は充電されていないためP
チャンネルFETのゲート、ソース間の電圧は十分低く
PチャンネルFETは非導通である。したがって、直流
電源回路へはR1経由で電流が供給されることになり、
C0はR1で制限された電流により充電される。一方、
ゲート、ソース間のコンデンサもR2,R3により充電
されるが、その時定数をR1とC0の時定数より大きく
設定しておくことで、C0への充電が終了した後でPチ
ャンネルFETのゲート、ソース間の電圧がしきい値を
越え、PチャンネルFETが導通することになる。Next, the operation will be described. When the DC power supply 1 is started up, C0 is not charged, so P0
The voltage between the gate and source of the channel FET is sufficiently low and the P channel FET is non-conductive. Therefore, the current is supplied to the DC power supply circuit via R1,
C0 is charged by the current limited by R1. on the other hand,
The capacitor between the gate and source is also charged by R2 and R3, but by setting the time constant to be larger than the time constants of R1 and C0, the gate and source of the P-channel FET after charging to C0 is completed. The voltage between them exceeds the threshold value and the P-channel FET becomes conductive.
【0016】実施例2.図2は本発明の実施例2を示す
ものであり、直流電源の電圧が外乱等により著しく低下
するような恐れがある場合に好適する。すなわち図2で
は、実施例1のC1と並列にpnpトランジスタQ1を
接続し、Q1のベースからダーリントン構成のnpnト
ランジスタQ2,Q3を接続し、Q3のベースと電源ラ
イン間にツェナーダイオードD1と抵抗R6を接続して
いる。Example 2. Second Embodiment FIG. 2 shows a second embodiment of the present invention, which is suitable when there is a possibility that the voltage of the DC power supply may be significantly reduced due to disturbance or the like. That is, in FIG. 2, the pnp transistor Q1 is connected in parallel with C1 of the first embodiment, the npn transistors Q2 and Q3 of the Darlington configuration are connected from the base of Q1, and the Zener diode D1 and the resistor R6 are connected between the base of Q3 and the power supply line. Are connected.
【0017】このような構成では、電源投入時の動作は
前記実施例1と同様であるが、定常動作中はQ3がオ
ン、Q2,Q1がオフしている。定常動作中に直流電源
の電圧が外乱等により著しく低下した際にツェナーダイ
オードD1がカットオフすることにより、Q3をオフ、
Q2をオンさせてコンデンサC1の電荷をQ1により直
ちに引き抜き、PチャンネルFETを非導通とする。こ
れによって、直流電源がすぐに復帰してもC1は充電さ
れていないため再度電源投入時の動作を行い突入電流を
制限することが可能である。In such a configuration, the operation at power-on is the same as that in the first embodiment, but during normal operation, Q3 is on and Q2 and Q1 are off. When the voltage of the DC power supply drops significantly due to disturbance during normal operation, the Zener diode D1 cuts off, turning off Q3,
Q2 is turned on and the charge of the capacitor C1 is immediately extracted by Q1 to make the P-channel FET non-conductive. As a result, even if the DC power supply is immediately restored, since C1 is not charged, the power-on operation can be performed again to limit the inrush current.
【0018】実施例3.図3は本発明の実施例3を示す
ものである。図3では、実施例1のC1のかわりにソー
スとゲート間にダイオードD2とpnpトランジスタQ
4の直列回路を接続し、Q4のベースからドレイン端子
に抵抗R8を接続している。Example 3. FIG. 3 shows a third embodiment of the present invention. In FIG. 3, instead of C1 of the first embodiment, a diode D2 and a pnp transistor Q are provided between the source and the gate.
4 is connected in series, and a resistor R8 is connected from the base of Q4 to the drain terminal.
【0019】このような構成では、電源投入時はドレイ
ン端子側の電圧はソース端子側に比べて低いためトラン
ジスタQ4が導通しPチャンネルFETのゲートとソー
ス間を短絡させる。したがってPチャンネルFETは非
導通となりコンデンサC0はR1経由で充電される。コ
ンデンサC0が充電されてドレイン端子の電圧が十分高
くなるとトランジスタQ4に十分なベース電流を供給す
ることができなくなるためQ4はOFFし、これにより
PチャンネルFETず導通する。In such a structure, when the power is turned on, the voltage on the drain terminal side is lower than that on the source terminal side, so that the transistor Q4 becomes conductive and the gate and source of the P-channel FET are short-circuited. Therefore, the P-channel FET becomes non-conductive and the capacitor C0 is charged via R1. When the capacitor C0 is charged and the voltage of the drain terminal becomes sufficiently high, it becomes impossible to supply a sufficient base current to the transistor Q4, so that Q4 is turned off and thereby the P-channel FET is turned on.
【0020】実施例4.図4は本発明の実施例4を示す
ものである。図3はソースとドレイン端子間の電位差を
利用してPチャンネルFETのゲート、ソース間の電位
をトランジスタで制御していたが、トランジスタのかわ
りに比較器5を用いると共に、ソース端子の電位とドレ
イン端子の電位をそれぞれ検出する分割抵抗(R10,
R11,R12,R13)を接続する。Example 4. FIG. 4 shows Embodiment 4 of the present invention. 3 uses the potential difference between the source and drain terminals to control the potential between the gate and the source of the P-channel FET with a transistor, but a comparator 5 is used instead of the transistor, and the potential of the source terminal and the drain are used. Dividing resistors (R10,
R11, R12, R13) are connected.
【0021】このような構成において、電源投入時より
コンデンサC0に電荷が十分充電されるまでの間、比較
器5の出力を開放しておくことでPチャンネルFETは
非導通となりR1経由で電流制限されたままコンデンサ
C0が充電される。ドレイン端子の電圧がソース端子の
電圧と比べても十分高くなったのを検出して比較器5は
出力を短絡させてPチャンネルFETが導通する。In such a configuration, the P-channel FET is rendered non-conductive by keeping the output of the comparator 5 open until the capacitor C0 is fully charged after the power is turned on, and the current is limited via R1. The capacitor C0 is charged as it is. Detecting that the voltage at the drain terminal has become sufficiently higher than the voltage at the source terminal, the comparator 5 short-circuits the output and the P-channel FET becomes conductive.
【0022】[0022]
【発明の効果】この発明の実施例1によれば、電源ライ
ンに直列に挿入された抵抗により、電源投入時のコンデ
ンサへの突入電流を制限すると共に、コンデンサへの充
電が完了した後はPチャンネルFETを導通させて電源
ラインを低インピーダンスとして定常の動作に影響を与
えない。したがって、突入電流によりヒューズが誤って
溶断する恐れがなく、定常電流のみを考慮したヒューズ
の最適選択が行えるという効果がある。According to the first embodiment of the present invention, the resistance inserted in series to the power supply line limits the inrush current to the capacitor when the power is turned on, and after charging to the capacitor is completed, P The channel FET is made conductive so that the power supply line has a low impedance and does not affect steady operation. Therefore, there is no fear that the fuse will be blown by mistake due to the inrush current, and the fuse can be optimally selected in consideration of only the steady current.
【0023】この発明の実施例2によれば、実施例1の
効果に加えて直流電源の電圧が外乱等により著しく低下
した後、すぐに電圧が復帰した場合においても、突入電
流を制限するため、突入電流によりヒューズが誤って溶
断する恐れがなく、定常電流のみを考慮したヒューズの
最適選択が行えるという効果がある。According to the second embodiment of the present invention, in addition to the effect of the first embodiment, inrush current is limited even when the voltage of the DC power supply is significantly reduced due to disturbance or the like and then immediately restored. In addition, there is no fear that the fuse will be accidentally blown by the inrush current, and there is an effect that the fuse can be optimally selected in consideration of only the steady current.
【0024】この発明の実施例3、4によれば、コンデ
ンサへの突入電流が電流制限抵抗経由で流れている間は
PチャンネルFETを非導通として電流を制限し、コン
デンサへの充電が完了した後はPチャンネルFETを導
通させ、電源ラインを低インピーダンスとして定常の動
作に影響を与えない。したがって突入電流によりヒュー
ズが誤って溶断する恐れがなく、定常電流のみを考慮し
たヒューズの最適選択が行えるという効果がある。According to the third and fourth embodiments of the present invention, while the inrush current to the capacitor is flowing through the current limiting resistor, the P-channel FET is made non-conductive to limit the current and the charging to the capacitor is completed. After that, the P-channel FET is made conductive, and the power supply line is set to have a low impedance so that the steady operation is not affected. Therefore, there is no risk that the fuse will be accidentally blown due to the inrush current, and the fuse can be optimally selected in consideration of only the steady current.
【図1】 この発明による直流電源装置の実施例1を示
す図である。FIG. 1 is a diagram showing a first embodiment of a DC power supply device according to the present invention.
【図2】 この発明による直流電源装置の実施例2を示
す図である。FIG. 2 is a diagram showing a second embodiment of the DC power supply device according to the present invention.
【図3】 この発明による直流電源装置の実施例3を示
す図である。FIG. 3 is a diagram showing Embodiment 3 of the DC power supply device according to the present invention.
【図4】 この発明による直流電源装置の実施例4を示
す図である。FIG. 4 is a diagram showing Embodiment 4 of the DC power supply device according to the present invention.
【図5】 従来の直流電源装置を示す図である。FIG. 5 is a diagram showing a conventional DC power supply device.
1 直流電源、2 ヒューズ、3 直流電源回路、4
PチャンネルFET、5 比較器、C0,C1 コンデ
ンサ、R1〜R13 抵抗、Q1〜Q4 トランジス
タ、D1 ツェナーダイオード、D2 ダイオード。1 DC power supply, 2 fuses, 3 DC power supply circuit, 4
P-channel FET, 5 comparators, C0, C1 capacitors, R1 to R13 resistors, Q1 to Q4 transistors, D1 Zener diode, D2 diode.
Claims (4)
介して一端が接続され、他端が接地されたコンデンサを
有する直流電源回路とで構成された直流電源装置におい
て、ソースがヒューズを介して直流電源に接続され、ド
レインが前記直流電源回路のコンデンサの一端に接続さ
れ、また抵抗を介して接地されたゲートを制御端子とし
たPチャンネル電界効果トランジスタと、前記ソースと
ドレイン間に接続された抵抗と、前記ソースとゲート間
に接続された抵抗と、前記ソースとゲート間に接続され
たコンデンサとを具備したことを特徴とする直流電源装
置。1. A direct-current power supply device comprising a direct-current power supply and a direct-current power supply circuit having a capacitor, one end of which is connected to the direct-current power supply via a fuse and the other end of which is grounded, in which a source is connected via a fuse. A P-channel field effect transistor having a gate connected to a direct current power source, a drain connected to one end of a capacitor of the direct current power source circuit, and a grounded via a resistor as a control terminal, and the source and the drain. A DC power supply device comprising a resistor, a resistor connected between the source and the gate, and a capacitor connected between the source and the gate.
ソースにエミッタが接続された第1のトランジスタと、
前記第1のトランジスタのベースとエミッタ間に接続さ
れた抵抗と、前記第1のトランジスタのベースに一端を
接続された抵抗と、前記抵抗の他端にコレクタを接続さ
れエミッタが接地された第2のトランジスタと、前記第
2のトランジスタのベースと前記ソース間に接続された
抵抗と、前記第2のトランジスタのベースにコレクタを
接続されたエミッタを接地された第3のトランジスタ
と、前記第3のトランジスタのベースから接地される抵
抗と、前記第3のトランジスタのベースと前記ソース間
に直列に接続された抵抗とツェナーダイオードとを具備
したことを特徴とする請求項1記載の直流電源装置。2. A first transistor having a collector connected to the gate and an emitter connected to the source,
A resistor connected between the base and the emitter of the first transistor, a resistor having one end connected to the base of the first transistor, and a second resistor having a collector connected to the other end of the resistor and a grounded emitter. Transistor, a resistor connected between the base and the source of the second transistor, a third transistor whose collector is connected to the base of the second transistor and whose emitter is grounded, and 2. The DC power supply device according to claim 1, further comprising a resistor grounded from the base of the transistor, a resistor connected in series between the base and the source of the third transistor, and a Zener diode.
介して一端が接続され、他端が接地されたコンデンサを
有する直流電源回路とで構成された直流電源装置におい
て、ソースをヒューズを介して直流電源に接続するとと
もに、ドレインが前記直流電源回路のコンデンサの一端
に接続され、また抵抗を介して接地されたゲートを制御
端子としたPチャンネル電界効果トランジスタと、前記
ソースとドレイン間に接続された抵抗と、前記ソースと
ゲート間に接続された抵抗と、前記ソースにアノードを
接続されたダイオードと、前記ダイオードのカソードに
エミッタを接続され前記ゲートにコレクタを接続された
トランジスタと、前記トランジスタのベースとエミッタ
間に接続された抵抗と、前記トランジスタのベースと前
記ドレイン間に接続された抵抗とを具備したことを特徴
とする直流電源装置。3. A direct current power supply device comprising a direct current power supply and a direct current power supply circuit having a capacitor, one end of which is connected to the direct current power supply via a fuse and the other end of which is grounded, in which a source is connected via a fuse. The drain is connected to one end of a capacitor of the DC power supply circuit while being connected to a DC power supply, and is connected between the source and the drain, and a P-channel field effect transistor having a gate which is grounded through a resistor as a control terminal. Resistor, a resistor connected between the source and the gate, a diode whose anode is connected to the source, a transistor whose emitter is connected to the cathode of the diode and whose collector is connected to the gate, and a transistor of the transistor. A resistor connected between the base and the emitter and between the base and the drain of the transistor A direct current power supply device comprising:
介して一端が接続され、他端が接地されたコンデンサを
有する直流電源回路とで構成された直流電源装置におい
て、ソースをヒューズを介して直流電源に接続するとと
もに、ドレインが前記直流電源回路のコンデンサの一端
に接続され、またゲートを制御端子としたPチャンネル
電界効果トランジスタと、前記ソースとドレイン間に接
続された抵抗と、前記ソースとゲート間に接続された抵
抗と、前記ソースから電圧を分割するように接地された
第1の抵抗分割回路と、前記ドレインから電圧を分割す
るように接地された第2の抵抗分割回路と、前記第1の
抵抗分割回路の分割点の電圧を非反転入力端子に入力
し、前記第2の抵抗分割回路の分割点の電圧を反転入力
端子に入力するよう接続された比較器と、前記比較器の
出力端子と前記ゲート間に挿入された抵抗とを具備した
ことを特徴とする直流電源装置。4. A direct-current power supply device comprising a direct-current power supply and a direct-current power supply circuit having a capacitor, one end of which is connected to the direct-current power supply via a fuse and the other end of which is grounded, in which a source is connected via a fuse. A P-channel field effect transistor having a drain connected to one end of a capacitor of the DC power supply circuit while being connected to a DC power supply, a resistor connected between the source and the drain, and the source. A resistor connected between the gates, a first resistor divider circuit grounded to divide the voltage from the source, a second resistor divider circuit grounded to divide the voltage from the drain, and The voltage at the division point of the first resistance division circuit is input to the non-inverting input terminal, and the voltage at the division point of the second resistance division circuit is input to the inverting input terminal. A DC power supply device comprising: a continuous comparator; and a resistor inserted between the output terminal of the comparator and the gate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7075886A JPH08272464A (en) | 1995-03-31 | 1995-03-31 | Dc power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7075886A JPH08272464A (en) | 1995-03-31 | 1995-03-31 | Dc power supply |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08272464A true JPH08272464A (en) | 1996-10-18 |
Family
ID=13589236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7075886A Pending JPH08272464A (en) | 1995-03-31 | 1995-03-31 | Dc power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08272464A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006180579A (en) * | 2004-12-20 | 2006-07-06 | Freescale Semiconductor Inc | Surge current suppressing circuit and dc power supply |
JP2010250650A (en) * | 2009-04-17 | 2010-11-04 | Seiko Epson Corp | Constant voltage supply device |
WO2010150488A1 (en) * | 2009-06-24 | 2010-12-29 | パナソニック株式会社 | Power supply protection circuit and motor drive device provided with same |
JP4838883B2 (en) * | 2006-06-20 | 2011-12-14 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Circuit arrangement for detecting an undervoltage of an energy source |
CN107809129A (en) * | 2011-05-03 | 2018-03-16 | 苹果公司 | Power adapters, electronic installation and electronic system |
JP2022530977A (en) * | 2019-05-15 | 2022-07-05 | エルジー エナジー ソリューション リミテッド | Overcurrent application prevention device and method |
JP2022148353A (en) * | 2021-03-24 | 2022-10-06 | 株式会社東芝 | Semiconductor device |
-
1995
- 1995-03-31 JP JP7075886A patent/JPH08272464A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006180579A (en) * | 2004-12-20 | 2006-07-06 | Freescale Semiconductor Inc | Surge current suppressing circuit and dc power supply |
US7116537B2 (en) | 2004-12-20 | 2006-10-03 | Freescale Semiconductor, Inc | Surge current prevention circuit and DC power supply |
JP4594064B2 (en) * | 2004-12-20 | 2010-12-08 | フリースケール セミコンダクター インコーポレイテッド | Surge current suppression circuit and DC power supply device |
JP4838883B2 (en) * | 2006-06-20 | 2011-12-14 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Circuit arrangement for detecting an undervoltage of an energy source |
JP2010250650A (en) * | 2009-04-17 | 2010-11-04 | Seiko Epson Corp | Constant voltage supply device |
WO2010150488A1 (en) * | 2009-06-24 | 2010-12-29 | パナソニック株式会社 | Power supply protection circuit and motor drive device provided with same |
CN102804538A (en) * | 2009-06-24 | 2012-11-28 | 松下电器产业株式会社 | Power supply protection circuit and motor drive device provided with same |
JP5590031B2 (en) * | 2009-06-24 | 2014-09-17 | パナソニック株式会社 | Power supply protection circuit and motor drive device including the same |
CN102804538B (en) * | 2009-06-24 | 2014-12-03 | 松下电器产业株式会社 | Power supply protection circuit and motor drive device provided with same |
CN107809129A (en) * | 2011-05-03 | 2018-03-16 | 苹果公司 | Power adapters, electronic installation and electronic system |
JP2022530977A (en) * | 2019-05-15 | 2022-07-05 | エルジー エナジー ソリューション リミテッド | Overcurrent application prevention device and method |
JP2022148353A (en) * | 2021-03-24 | 2022-10-06 | 株式会社東芝 | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100341133B1 (en) | Charge/discharge control circuit ad charging type power-supply | |
US20060164778A1 (en) | Inrush current limiting circuit | |
US6642694B2 (en) | Overcharge protection circuit capable of preventing damage to a charge control switch on flowing an excessive current | |
JPH0378005B2 (en) | ||
JP3254159B2 (en) | Charge / discharge control circuit | |
KR20170099672A (en) | Battery protection circuit | |
JP2003318713A (en) | Load drive apparatus | |
JPH03150022A (en) | Feeding device | |
US4513341A (en) | Overvoltage protection circuit for power supply | |
KR960003201B1 (en) | Trip control device for circuit breaker | |
US20120187911A1 (en) | Output circuit, temperature switch ic, and battery pack | |
JP4003311B2 (en) | Charge control device | |
JPH08272464A (en) | Dc power supply | |
JPH06141476A (en) | Protective circuit of charger | |
JPH09233678A (en) | Power supply device | |
JPH06284594A (en) | Chargeable power supply apparatus | |
JP3171383B2 (en) | Protection circuit | |
JP3622806B2 (en) | Secondary battery overcurrent detection circuit | |
JPH0723525A (en) | Overcurrent detecting circuit | |
JP3236773B2 (en) | Control device with power supply function | |
JP2009050049A (en) | Power supply unit of electronics | |
JPS6341803Y2 (en) | ||
JPH0223028A (en) | Overcurrent protective circuit | |
JP3048502B2 (en) | Inrush current prevention circuit | |
JPS62274816A (en) | Ac contactless switch |