JP3170643B2 - テレビジョン装置 - Google Patents
テレビジョン装置Info
- Publication number
- JP3170643B2 JP3170643B2 JP15370288A JP15370288A JP3170643B2 JP 3170643 B2 JP3170643 B2 JP 3170643B2 JP 15370288 A JP15370288 A JP 15370288A JP 15370288 A JP15370288 A JP 15370288A JP 3170643 B2 JP3170643 B2 JP 3170643B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- frequency
- circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/19—Arrangements or assemblies in supply circuits for the purpose of withstanding high voltages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/20—Prevention of damage to cathode-ray tubes in the event of failure of scanning
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ｘ線を発生する過度のアルタ（ultor）電
圧からテレビジョン装置を保護する保護回路を備えたテ
レビジョン装置に関する。
圧からテレビジョン装置を保護する保護回路を備えたテ
レビジョン装置に関する。
発明の背景 テレビジョン受信機における典型的な偏向回路は、偏
向巻線に偏向電流を発生し、アルタ（ultor）電圧を発
生するために使われるリトレース・パルスを発生する出
力段を含んでいる。この出力段は水平周波数切り換え制
御信号により制御される。
向巻線に偏向電流を発生し、アルタ（ultor）電圧を発
生するために使われるリトレース・パルスを発生する出
力段を含んでいる。この出力段は水平周波数切り換え制
御信号により制御される。
水平偏向回路の出力段により発生される偏向電流のタ
イミングは、アルタ電圧源の負荷に依存して変化する。
例えば、この種の負荷は、受像機の受像管に表示されて
いる画像の明るさに依存する。このような負荷の変化
は、例えば、水平リトレース・パルスと偏向電流に対応
する遅延の変化を発生させる。また、都合の悪いこと
に、この負荷の変動は表示される画像に歪みを発生させ
る。
イミングは、アルタ電圧源の負荷に依存して変化する。
例えば、この種の負荷は、受像機の受像管に表示されて
いる画像の明るさに依存する。このような負荷の変化
は、例えば、水平リトレース・パルスと偏向電流に対応
する遅延の変化を発生させる。また、都合の悪いこと
に、この負荷の変動は表示される画像に歪みを発生させ
る。
典型的な偏向回路は、例えば、水平同期信号に対する
偏向電流の遅延における変動の発生が生じないように使
用されるデュアルの帰還ループ構成を含んでいる。この
ような構成において水平発振器は、例えば、水平周波数
より高い周波数の信号を発生する。この発振器から発生
される信号は分周器で分周され、水平周波数もしくはそ
れに近い周波数の第１の出力信号が発生される。水平発
振器、分周器、および第１の位相検出器が、例えば、テ
レビジョン受像機の同期分離回路から得られる水平同期
信号により同期化される位相ロックループ（PLL）回路
に含まれている。
偏向電流の遅延における変動の発生が生じないように使
用されるデュアルの帰還ループ構成を含んでいる。この
ような構成において水平発振器は、例えば、水平周波数
より高い周波数の信号を発生する。この発振器から発生
される信号は分周器で分周され、水平周波数もしくはそ
れに近い周波数の第１の出力信号が発生される。水平発
振器、分周器、および第１の位相検出器が、例えば、テ
レビジョン受像機の同期分離回路から得られる水平同期
信号により同期化される位相ロックループ（PLL）回路
に含まれている。
比較的長い時定数を有する位相ロックループ回路は、
先に述べた第１の出力信号が水平同期信号と周波数およ
び位相の同期が保持されるように水平発振器を制御す
る。
先に述べた第１の出力信号が水平同期信号と周波数およ
び位相の同期が保持されるように水平発振器を制御す
る。
水平偏向回路の出力段に関連する遅延の負荷依存性を
補償するために、位相制御ループ（PCL）回路が使われ
る。位相制御ループ回路は第２の位相検出器を含んでお
り、その第１の入力端子は位相ロックループ回路の第１
の出力信号に結合され、その第２の入力端子は出力段か
ら発生されるリトレース・パルスに応答するように偏向
回路の出力段に結合される。位相検出器は、第１および
第２の入力端子における信号から位相差を示す信号を発
生する。低域通過のループ・フィルタは位相差を表わす
信号から制御信号を発生する。この制御信号に応答する
位相シフト構成は、水平周波数のパルスであり、また例
えば、ビーム電流負荷の変動が生ずるときでも水平同期
信号に同期したリトレース・パルスを発生させる可変の
遅延パルスを有する水平周波数の出力信号を発生する。
補償するために、位相制御ループ（PCL）回路が使われ
る。位相制御ループ回路は第２の位相検出器を含んでお
り、その第１の入力端子は位相ロックループ回路の第１
の出力信号に結合され、その第２の入力端子は出力段か
ら発生されるリトレース・パルスに応答するように偏向
回路の出力段に結合される。位相検出器は、第１および
第２の入力端子における信号から位相差を示す信号を発
生する。低域通過のループ・フィルタは位相差を表わす
信号から制御信号を発生する。この制御信号に応答する
位相シフト構成は、水平周波数のパルスであり、また例
えば、ビーム電流負荷の変動が生ずるときでも水平同期
信号に同期したリトレース・パルスを発生させる可変の
遅延パルスを有する水平周波数の出力信号を発生する。
位相ロックループ回路は、例えば、（株）東芝で製造
されるTA 7777のような集積回路（IC）に含まれてい
る。この東芝のICは、水平周波数の第１の出力信号およ
び水平周波数より高い周波数の出力信号であって第１の
出力信号に同期化されている前述の第２の出力信号を対
応する出力端子に発生する。
されるTA 7777のような集積回路（IC）に含まれてい
る。この東芝のICは、水平周波数の第１の出力信号およ
び水平周波数より高い周波数の出力信号であって第１の
出力信号に同期化されている前述の第２の出力信号を対
応する出力端子に発生する。
典型的なテレビジョン表示システムにおいて、高電圧
のアルタ加速電位が受像管の最終アノード電極に供給さ
れ、受像管のカソードで発生される電子ビームが蛍光ス
クリーン上に加速される。故障状態の下でテレビジョン
受像機が過度のアルタ電位レベルで動作しないことを確
実にするために、高電圧保護回路がテレビジョン受像機
回路に組み込まれる。従って、例えば東芝のICはこの種
の高電圧保護回路を含んでいる。過度のアルタ電位レベ
ルは、例えば東芝のICにおいて水平周波数の第１の出力
信号を発生させないが、水平周波数より高い周波数の第
２の出力信号は発生させる。
のアルタ加速電位が受像管の最終アノード電極に供給さ
れ、受像管のカソードで発生される電子ビームが蛍光ス
クリーン上に加速される。故障状態の下でテレビジョン
受像機が過度のアルタ電位レベルで動作しないことを確
実にするために、高電圧保護回路がテレビジョン受像機
回路に組み込まれる。従って、例えば東芝のICはこの種
の高電圧保護回路を含んでいる。過度のアルタ電位レベ
ルは、例えば東芝のICにおいて水平周波数の第１の出力
信号を発生させないが、水平周波数より高い周波数の第
２の出力信号は発生させる。
本発明を具体化する回路において、第２のICに含まれ
る位相制御ループ回路は、その内部動作については水平
周波数より高い周波数である東芝のICの位相ロックルー
プ回路の第２の出力信号を使用するような形式で構成さ
れる。第２の出力信号を使用すると、都合のよいことに
位相制御ループ回路の設計が簡単化される。位相ロック
ループ回路の第１の出力信号に同期化されている位相制
御ループ回路の出力信号は、偏向回路の出力段における
切り換えタイミングを制御する。
る位相制御ループ回路は、その内部動作については水平
周波数より高い周波数である東芝のICの位相ロックルー
プ回路の第２の出力信号を使用するような形式で構成さ
れる。第２の出力信号を使用すると、都合のよいことに
位相制御ループ回路の設計が簡単化される。位相ロック
ループ回路の第１の出力信号に同期化されている位相制
御ループ回路の出力信号は、偏向回路の出力段における
切り換えタイミングを制御する。
東芝のICの先に説明した位相ロックループ回路の動作
を与えるために使用されるとき、位相制御ループ回路の
出力信号は、故障状態の結果として第１の出力信号が非
作動化される場合でも、より高い周波数の第２の出力信
号が存在する結果として発生される。都合の悪いこと
に、東芝のICの故障保護回路それ自体は、位相制御ルー
プ回路の出力信号の発生を防止せず、従ってアルタ電圧
の発生も防止しない。
を与えるために使用されるとき、位相制御ループ回路の
出力信号は、故障状態の結果として第１の出力信号が非
作動化される場合でも、より高い周波数の第２の出力信
号が存在する結果として発生される。都合の悪いこと
に、東芝のICの故障保護回路それ自体は、位相制御ルー
プ回路の出力信号の発生を防止せず、従ってアルタ電圧
の発生も防止しない。
発明の概要 発明の目的 位相ロックループ回路と位相制御ループ回路を有する
テレビジョン装置において、位相ロックループ回路の第
１の信号の遷移状態を監視して、この信号に異常が生じ
たとき、位相制御ループ回路に非作動化信号を供給し、
以て位相制御ループ回路に高い出力供給電圧が発生しな
いようにすることにある。
テレビジョン装置において、位相ロックループ回路の第
１の信号の遷移状態を監視して、この信号に異常が生じ
たとき、位相制御ループ回路に非作動化信号を供給し、
以て位相制御ループ回路に高い出力供給電圧が発生しな
いようにすることにある。
発明の構成 故障保護装置を備えた電源を有するテレビジョン装置
であって、 偏向周波数の入力信号（SH）の源と、 前記電源に故障状態が発生すると、故障を示す信号
（301a）を発生する故障表示信号発生手段（301）と、 前記入力信号に結合される入力（30a）を有し、前記
入力信号の周波数の遷移エッジを有する第１の信号
（OH）を第１の端子（300a）に発生し、前記入力信号の
周波数の倍数の周波数を有する第２の信号（O32H）を第
２の端子（40a）に発生する位相ロックループ回路（2
0）と、 前記第１の信号と水平偏向回路（99）からの帰還信号
（FH）に応答して、偏向制御信号（DH）を発生する位相
制御ループ回路（25）と、 前記第２の信号（O32H）に結合される入力（40a）を
有する分周回路（45）と、 前記分周回路の出力に結合される入力を有するランプ
波発生器（37）と、 前記ランプ波発生器の出力に結合される第１の入力と
前記第１の信号（OH）に結合される第２の入力を有する
位相比較器（38）と、 前記故障を示す信号に応答し、前記第１の信号の遷移
エッジの発生を防止する手段（300）と、 前記第１の信号の遷移エッジの無いことに応答し、非
作動化信号（VBQ2）を前記位相制御ループに供給する手
段（51、52、303、Q3）と、 入力供給電圧（Ｂ＋）源と、 負荷（Ｕ）と、 前記偏向制御信号の在ることに応答し、スイッチング
動作し、前記負荷と前記入力供給電圧源に結合され、正
常動作の間、前記負荷のための出力供給電圧（35に入力
される）を発生するスイッチング手段（Q1）と、 前記非作動化信号に応答し、前記スイッチング手段を
動作不能にする手段（Q2）とから成る、前記テレビジョ
ン装置。
であって、 偏向周波数の入力信号（SH）の源と、 前記電源に故障状態が発生すると、故障を示す信号
（301a）を発生する故障表示信号発生手段（301）と、 前記入力信号に結合される入力（30a）を有し、前記
入力信号の周波数の遷移エッジを有する第１の信号
（OH）を第１の端子（300a）に発生し、前記入力信号の
周波数の倍数の周波数を有する第２の信号（O32H）を第
２の端子（40a）に発生する位相ロックループ回路（2
0）と、 前記第１の信号と水平偏向回路（99）からの帰還信号
（FH）に応答して、偏向制御信号（DH）を発生する位相
制御ループ回路（25）と、 前記第２の信号（O32H）に結合される入力（40a）を
有する分周回路（45）と、 前記分周回路の出力に結合される入力を有するランプ
波発生器（37）と、 前記ランプ波発生器の出力に結合される第１の入力と
前記第１の信号（OH）に結合される第２の入力を有する
位相比較器（38）と、 前記故障を示す信号に応答し、前記第１の信号の遷移
エッジの発生を防止する手段（300）と、 前記第１の信号の遷移エッジの無いことに応答し、非
作動化信号（VBQ2）を前記位相制御ループに供給する手
段（51、52、303、Q3）と、 入力供給電圧（Ｂ＋）源と、 負荷（Ｕ）と、 前記偏向制御信号の在ることに応答し、スイッチング
動作し、前記負荷と前記入力供給電圧源に結合され、正
常動作の間、前記負荷のための出力供給電圧（35に入力
される）を発生するスイッチング手段（Q1）と、 前記非作動化信号に応答し、前記スイッチング手段を
動作不能にする手段（Q2）とから成る、前記テレビジョ
ン装置。
発明の効果 位相ロックループ回路と位相制御ループ回路を有する
テレビジョン装置において、位相ロックループ回路に故
障が発生したとき、位相制御ループ回路の出力信号が発
生しないようにし、それによってアルタ電圧の発生を防
止することができる。
テレビジョン装置において、位相ロックループ回路に故
障が発生したとき、位相制御ループ回路の出力信号が発
生しないようにし、それによってアルタ電圧の発生を防
止することができる。
実施例 NTSC方式の場合63.5マイクロセカンドである周期Ｈを
有し、それに対応する周波数fHを有する第１図の水平同
期パルスSHは、図示されていないテレビジョン受像機中
の普通の同期分離回路から位相検出回路30の入力端子30
aに図示の如く結合される。後で説明するように、定常
状態の動作において周波数fHの信号OH′は、ナンドゲー
ト300およびコンデンサCCを介して位相検出回路30の第
２の入力端子30bに結合される。信号SHおよび信号OH間
の位相差を示すPHは電圧制御発振器31の周波数制御入力
端子31aに結合される。発振器31は、周波数32xfHの出力
信号O32Hを発生する。信号O32Hは、信号OH′を発生する
ために分周器32において32で分周される。従って、検出
回路30、発振器31および分周器32は、第１の集積回路
（IC）100およびその外部にある関連する回路、例え
ば、コンデンサCCの中に含まれる位相ロックループ回路
を構成する。位相ロックループ回路20の動作は、信号
OH′およびO32Hの各々の対応する期間中の対応する遷移
エッジを信号SHの対応する遷移エッジと同位相にさせ
る。
有し、それに対応する周波数fHを有する第１図の水平同
期パルスSHは、図示されていないテレビジョン受像機中
の普通の同期分離回路から位相検出回路30の入力端子30
aに図示の如く結合される。後で説明するように、定常
状態の動作において周波数fHの信号OH′は、ナンドゲー
ト300およびコンデンサCCを介して位相検出回路30の第
２の入力端子30bに結合される。信号SHおよび信号OH間
の位相差を示すPHは電圧制御発振器31の周波数制御入力
端子31aに結合される。発振器31は、周波数32xfHの出力
信号O32Hを発生する。信号O32Hは、信号OH′を発生する
ために分周器32において32で分周される。従って、検出
回路30、発振器31および分周器32は、第１の集積回路
（IC）100およびその外部にある関連する回路、例え
ば、コンデンサCCの中に含まれる位相ロックループ回路
を構成する。位相ロックループ回路20の動作は、信号
OH′およびO32Hの各々の対応する期間中の対応する遷移
エッジを信号SHの対応する遷移エッジと同位相にさせ
る。
第２の集積回路（IC）200の内部にある制御部分を有
する位相制御ループ（PCL）回路25は、後で説明するよ
うに周波数fHの信号DHを発生する。信号DHは、例えば、
普通の水平出力段99の切り換えトランジスタQ1のベース
電極に結合される駆動信号33aを発生する水平駆動回路3
3に結合される。出力段99は、アルタ電圧Ｕを発生する
ために高電圧源35で使われる高電圧のリトレース・パル
スをフライバック変成器TOの巻線34に発生する。電圧Ｕ
は、図示されていないテレビジョン受像器の陰極線管の
アルタ電極に結合される。
する位相制御ループ（PCL）回路25は、後で説明するよ
うに周波数fHの信号DHを発生する。信号DHは、例えば、
普通の水平出力段99の切り換えトランジスタQ1のベース
電極に結合される駆動信号33aを発生する水平駆動回路3
3に結合される。出力段99は、アルタ電圧Ｕを発生する
ために高電圧源35で使われる高電圧のリトレース・パル
スをフライバック変成器TOの巻線34に発生する。電圧Ｕ
は、図示されていないテレビジョン受像器の陰極線管の
アルタ電極に結合される。
正常動作の間、信号OH′は作動化されるナンドゲート
300を介して結合され端子300aに対応する信号OHで発生
する。位相制御ループ回路30は、後で詳しく説明するよ
うに、巻線34にかかるビーム電流負荷が変化しても、偏
向巻線LY中の偏向電流iYが正常動作の間、信号OHに対し
て対応する一定の位相関係に保持されるように信号OHに
同期化される。
300を介して結合され端子300aに対応する信号OHで発生
する。位相制御ループ回路30は、後で詳しく説明するよ
うに、巻線34にかかるビーム電流負荷が変化しても、偏
向巻線LY中の偏向電流iYが正常動作の間、信号OHに対し
て対応する一定の位相関係に保持されるように信号OHに
同期化される。
位相制御ループ回路25の制御部分を含むIC200は、周
波線32xfHの信号O32Hを受け取るクロック受け取り端子4
0aを有するフリップフロップ40を含んでいる。フリップ
フロップ40は、信号O32Hのクロック・エッジが発生する
たびにトグルする、すなわち状態を変える出力信号E16H
を発生する。信号E16Hは、信号O32Hの周波数1/2である
周波数16xfHである。フリップフロップ40は、フリップ
フロップ40−44を含み、５段から成る縦続結合されてい
る分周回路45における第１の段を形成する。分周回路45
は、フリップフロップ40−44の対応する出力端子に周波
数16xfH、8xfH、4xfH、2xfHおよびfHの対応する出力信
号E16H、E8H、E4H、E2HおよびEHをそれぞれ発生する。
信号OHは、信号E16H、E8H、E4H、E2HおよびEHの各々と
信号OHとの間の予め定められる位相関係を確実にするた
めに、フリップフロップ40−44の各々の対応するリセッ
トパルス受け取り端子RESETにアンドゲート52を介して
結合される。フリップフロップ40−44の各々は、信号OH
の前縁OHaが発生するとき、“偽”（FALSE）の状態をと
る。フリップフロップ51は、信号OHを約１マイクロセカ
ンド遅延させる信号OHに対して反転されてる遅延信号51
aを形成する。この１マイクロセカンドの遅延時間は、
フリップフロップ51のクロック受け取り端子に結合され
る対応するクロック・エッジ信号O32Hおよび信号OHの対
応する遷移エッジ間の相対タイミングにより発生させら
れる。アンドゲート52の入力端子52aに結合される遅延
信号51aは、信号OHの前縁OHaが発生した後ゲート512を
マイクロセカンド非作動化する。従って、信号51aおよ
び信号OHの両方が同時に対応する“真”（TRUE）の状態
のとき、パルス50が結線49に発生される。約１マイクロ
セカンドの持続期間を有し、水平周波数fHのパルス50は
信号OHに同期化される。
波線32xfHの信号O32Hを受け取るクロック受け取り端子4
0aを有するフリップフロップ40を含んでいる。フリップ
フロップ40は、信号O32Hのクロック・エッジが発生する
たびにトグルする、すなわち状態を変える出力信号E16H
を発生する。信号E16Hは、信号O32Hの周波数1/2である
周波数16xfHである。フリップフロップ40は、フリップ
フロップ40−44を含み、５段から成る縦続結合されてい
る分周回路45における第１の段を形成する。分周回路45
は、フリップフロップ40−44の対応する出力端子に周波
数16xfH、8xfH、4xfH、2xfHおよびfHの対応する出力信
号E16H、E8H、E4H、E2HおよびEHをそれぞれ発生する。
信号OHは、信号E16H、E8H、E4H、E2HおよびEHの各々と
信号OHとの間の予め定められる位相関係を確実にするた
めに、フリップフロップ40−44の各々の対応するリセッ
トパルス受け取り端子RESETにアンドゲート52を介して
結合される。フリップフロップ40−44の各々は、信号OH
の前縁OHaが発生するとき、“偽”（FALSE）の状態をと
る。フリップフロップ51は、信号OHを約１マイクロセカ
ンド遅延させる信号OHに対して反転されてる遅延信号51
aを形成する。この１マイクロセカンドの遅延時間は、
フリップフロップ51のクロック受け取り端子に結合され
る対応するクロック・エッジ信号O32Hおよび信号OHの対
応する遷移エッジ間の相対タイミングにより発生させら
れる。アンドゲート52の入力端子52aに結合される遅延
信号51aは、信号OHの前縁OHaが発生した後ゲート512を
マイクロセカンド非作動化する。従って、信号51aおよ
び信号OHの両方が同時に対応する“真”（TRUE）の状態
のとき、パルス50が結線49に発生される。約１マイクロ
セカンドの持続期間を有し、水平周波数fHのパルス50は
信号OHに同期化される。
パルス50が発生すると、フリップフロップ40−44の各
々は、例えば、“偽”の状態のような対応する所定の状
態の対応する出力信号を発生するように初期化される。
従って、フリップフロップ40−44の出力信号の各々も信
号OHあるいはパルス50の周波数fHで周期的である。パル
ス50による初期化の後、位相ロックループ回路20の信号
OHおよびO32Hに重要な位相の変動が発生しなければ、フ
リップフロップ40−44の対応する出力信号の各々は、順
次の各周期Ｈにおいて信号OHに対して対応する一定の位
相関係のままである。
々は、例えば、“偽”の状態のような対応する所定の状
態の対応する出力信号を発生するように初期化される。
従って、フリップフロップ40−44の出力信号の各々も信
号OHあるいはパルス50の周波数fHで周期的である。パル
ス50による初期化の後、位相ロックループ回路20の信号
OHおよびO32Hに重要な位相の変動が発生しなければ、フ
リップフロップ40−44の対応する出力信号の各々は、順
次の各周期Ｈにおいて信号OHに対して対応する一定の位
相関係のままである。
信号OHに同期化される信号E16H、E8H、E4H、E2Hおよ
びEHは、信号OHの各周期Ｈの間に生じる、対応する所定
の時点にIC200の動作に必要とされるタイミング信号を
供給するために使われる。このようなタイミング・パル
スの各々が形成されるタイミング解像度は信号O32Hの周
期によって決まる。信号36はこのようなタイミング・パ
ルスの一例である。後で説明するように、位相制御ルー
プ25を作動するために使われる信号36はフリップフロッ
プ53の出力端子53aに発生される水平周波数信号であ
る。
びEHは、信号OHの各周期Ｈの間に生じる、対応する所定
の時点にIC200の動作に必要とされるタイミング信号を
供給するために使われる。このようなタイミング・パル
スの各々が形成されるタイミング解像度は信号O32Hの周
期によって決まる。信号36はこのようなタイミング・パ
ルスの一例である。後で説明するように、位相制御ルー
プ25を作動するために使われる信号36はフリップフロッ
プ53の出力端子53aに発生される水平周波数信号であ
る。
信号36を発生させるために、信号E4H、E2HおよびE
Hは、このような入力信号の各々が他の信号と同時に
“真”の状態にあるとき、“真”の状態をとる信号54a
を発生するアンドゲート54の対応する入力端子に結合さ
れる。信号54aは、フリップフロップ53のデータ入力受
け取り端子53cに結合される。信号E8Hは、フリップフロ
ップ53のクロック入力受け取り端子53bに結合される。
フリップフロップ53は、信号E8Hによって決められる期
間を有する間隔だけ信号54aを遅延させ信号36を形成す
る。信号36は、約８マイクロセカンドの間、“真”の状
態にあり、また周期Ｈの残りの間は“偽”の状態にあ
る。従って、信号36は、信号E8H、E4H、E2HおよびEHに
よって決まる予め定められる遅延だけ信号OHに対して遅
延される。信号36は、以下に説明するように、位相制御
ループ回路25によって使われるIC200のランプ波発生器3
7のタイミングを制御するために使われる。
Hは、このような入力信号の各々が他の信号と同時に
“真”の状態にあるとき、“真”の状態をとる信号54a
を発生するアンドゲート54の対応する入力端子に結合さ
れる。信号54aは、フリップフロップ53のデータ入力受
け取り端子53cに結合される。信号E8Hは、フリップフロ
ップ53のクロック入力受け取り端子53bに結合される。
フリップフロップ53は、信号E8Hによって決められる期
間を有する間隔だけ信号54aを遅延させ信号36を形成す
る。信号36は、約８マイクロセカンドの間、“真”の状
態にあり、また周期Ｈの残りの間は“偽”の状態にあ
る。従って、信号36は、信号E8H、E4H、E2HおよびEHに
よって決まる予め定められる遅延だけ信号OHに対して遅
延される。信号36は、以下に説明するように、位相制御
ループ回路25によって使われるIC200のランプ波発生器3
7のタイミングを制御するために使われる。
ランプ波発生器37は、電圧比較回路38の入力端子38a
に結合される鋸波信号37aを発生する。ランプ波発生器3
7は、例えばIC200の外部に配置されるコンデンサC37に
結合される電流源iCSを含んでいる。発生回路37のスイ
ッチ37bは、コンデンサC37を放電し、その後水平周波数
制御信号36が“真”の状態にある限り一定のレベルでコ
ンデンサC37の鋸波信号37aを保持するようにコンデンサ
C37に結合される。信号36が“偽”の状態にあるとき、
電流源iCSはコンデンサC37を充電し信号37aの上向きの
傾斜部分37cを形成する。
に結合される鋸波信号37aを発生する。ランプ波発生器3
7は、例えばIC200の外部に配置されるコンデンサC37に
結合される電流源iCSを含んでいる。発生回路37のスイ
ッチ37bは、コンデンサC37を放電し、その後水平周波数
制御信号36が“真”の状態にある限り一定のレベルでコ
ンデンサC37の鋸波信号37aを保持するようにコンデンサ
C37に結合される。信号36が“偽”の状態にあるとき、
電流源iCSはコンデンサC37を充電し信号37aの上向きの
傾斜部分37cを形成する。
信号OHは、フリップフロップ39を介して第２の位相検
出回路57の入力端子57aにも結合される。フリップフロ
ップ39は、信号OHに対して約４マイクロセカンド遅延さ
れる遅延信号39aを発生させるために信号E8Hによりクロ
ック制御される。４マイクロセカンドの遅延の目的は、
位相制御ループ回路25における種々の遅延を補償するこ
とである。フライバック変成器TOの巻線136に発生され
る信号FHは、遅延およびパルス整形回路58を介して第２
の位相検出回路57の第２の入力端子57bに結合される。
信号FHは、偏向巻線LY中の偏向電流iYの位相を示す。信
号39aおよび信号FH間の位相差を示す位相検出回路57の
出力信号59は、低域通過フィルタ66を介して比較回路38
の第２の入力端子38bに位相制御信号66aを発生するよう
に結合される。
出回路57の入力端子57aにも結合される。フリップフロ
ップ39は、信号OHに対して約４マイクロセカンド遅延さ
れる遅延信号39aを発生させるために信号E8Hによりクロ
ック制御される。４マイクロセカンドの遅延の目的は、
位相制御ループ回路25における種々の遅延を補償するこ
とである。フライバック変成器TOの巻線136に発生され
る信号FHは、遅延およびパルス整形回路58を介して第２
の位相検出回路57の第２の入力端子57bに結合される。
信号FHは、偏向巻線LY中の偏向電流iYの位相を示す。信
号39aおよび信号FH間の位相差を示す位相検出回路57の
出力信号59は、低域通過フィルタ66を介して比較回路38
の第２の入力端子38bに位相制御信号66aを発生するよう
に結合される。
所定の期間Ｈの間、信号37aの傾斜部分37cが比較回路
38の端子38bの信号66aより大きくなると、比較回路38
は、単安定マルチバイブレータ61のトリガー受け取り入
力端子61aに結合される信号60の遷移エッジを発生す
る。従って、単安定マルチバイブレータ61は、図示され
たような一定の期間を有するパルスDHaを発生する。正
常動作の間、パルスDHaはトランジスタQ2を介して結合
され信号DHを形成する。トランジスタQ2のコレクタにお
ける信号DHは水平駆動回路33に結合される。信号DHのパ
ルスDHaは、トランジスタQ1を導通させる。正常動作の
間、フィルタ66の位相制御信号66aによって制御可能で
ある可変期間を有する間隔の後、パルスDHaが信号OHに
対して発生する。信号FHの位相に変化を発生させる傾向
がある高電圧源35の端子35aにおけるアルタ負荷の変化
は、アルタ負荷が変化するにもかかわらず、信号OHに対
して信号FHの位相および偏向電流iYの位相を一定に保持
する負帰還の形式で信号DHの遅延に対応する変化を発生
させる。
38の端子38bの信号66aより大きくなると、比較回路38
は、単安定マルチバイブレータ61のトリガー受け取り入
力端子61aに結合される信号60の遷移エッジを発生す
る。従って、単安定マルチバイブレータ61は、図示され
たような一定の期間を有するパルスDHaを発生する。正
常動作の間、パルスDHaはトランジスタQ2を介して結合
され信号DHを形成する。トランジスタQ2のコレクタにお
ける信号DHは水平駆動回路33に結合される。信号DHのパ
ルスDHaは、トランジスタQ1を導通させる。正常動作の
間、フィルタ66の位相制御信号66aによって制御可能で
ある可変期間を有する間隔の後、パルスDHaが信号OHに
対して発生する。信号FHの位相に変化を発生させる傾向
がある高電圧源35の端子35aにおけるアルタ負荷の変化
は、アルタ負荷が変化するにもかかわらず、信号OHに対
して信号FHの位相および偏向電流iYの位相を一定に保持
する負帰還の形式で信号DHの遅延に対応する変化を発生
させる。
IC100は、アルタ電圧Ｕに比例する信号OVに応答し、
故障状態が発生するとき、信号OHが状態変化するのを防
止する周知の高電圧保護回路301を含んでいる。故障状
態は、例えば、アルタ電圧Ｕが予め定められる許容レベ
ルを越えるとき発生する。この種の故障状態が発生する
とき、高電圧保護回路301は禁止信号301aを発生する。
ナンドゲート300の入力端子に結合される禁止信号301a
は、信号301aが発生している限り、信号OHを非作動、す
なわち“真”の状態のままにする。従って、信号OHにお
ける信号遷移は故障状態が発生するとき防止される。
故障状態が発生するとき、信号OHが状態変化するのを防
止する周知の高電圧保護回路301を含んでいる。故障状
態は、例えば、アルタ電圧Ｕが予め定められる許容レベ
ルを越えるとき発生する。この種の故障状態が発生する
とき、高電圧保護回路301は禁止信号301aを発生する。
ナンドゲート300の入力端子に結合される禁止信号301a
は、信号301aが発生している限り、信号OHを非作動、す
なわち“真”の状態のままにする。従って、信号OHにお
ける信号遷移は故障状態が発生するとき防止される。
一方、信号O32Hは故障状態が生じるときでも発生され
る。分周回路45、ランプ波発生回路37、比較回路38およ
びフリップフロップ61の動作の結果として、信号OHが非
作動化される時でもパルスDHaが単安定マルチバイブレ
ータ61の出力端子61bに発生される。信号OHが、不定期
間の間“真”の状態に留まるとき、低域通過フィルタ66
の信号66aはパルスDHaの発生を可能にする信号37aのピ
ークより小さい正であるため、パルスDHaは発生し続け
る。
る。分周回路45、ランプ波発生回路37、比較回路38およ
びフリップフロップ61の動作の結果として、信号OHが非
作動化される時でもパルスDHaが単安定マルチバイブレ
ータ61の出力端子61bに発生される。信号OHが、不定期
間の間“真”の状態に留まるとき、低域通過フィルタ66
の信号66aはパルスDHaの発生を可能にする信号37aのピ
ークより小さい正であるため、パルスDHaは発生し続け
る。
本発明の特徴に従って、抵抗302を介してトランジス
タQ2のベース電極に結合されるパルスDHaは、アルタ電
圧Ｕが予め定められる許容レベルを越えるとき信号DHの
発生を防止する。本発明のこのような特徴を実行すると
き、フリップフロップ303は、信号OHにおけるパルスの
存在を検出するために使われる。信号OHが、例えば、保
護回路301の非作動化動作により非作動の状態にあると
き、以下に説明するように、フリップフロップ303は、
例えば、信号OH中の信号遷移の発生が防止される限りト
ランジスタQ2を非導通状態に保持する。従って、都合の
よいことに信号DHおよびアルタ電圧Ｕの発生も防止され
る。
タQ2のベース電極に結合されるパルスDHaは、アルタ電
圧Ｕが予め定められる許容レベルを越えるとき信号DHの
発生を防止する。本発明のこのような特徴を実行すると
き、フリップフロップ303は、信号OHにおけるパルスの
存在を検出するために使われる。信号OHが、例えば、保
護回路301の非作動化動作により非作動の状態にあると
き、以下に説明するように、フリップフロップ303は、
例えば、信号OH中の信号遷移の発生が防止される限りト
ランジスタQ2を非導通状態に保持する。従って、都合の
よいことに信号DHおよびアルタ電圧Ｕの発生も防止され
る。
第２図ａ−第２図ｆは、第１図のフリップフロップ30
3およびトランジスタQ3を含む保護回路333の動作を説明
するのに役立つタイミング図を示す。保護回路333は、
信号OH中の信号遷移が防止される限りトランジスタQ2を
非導通に保持する。第１図および第２図ａ−第２図ｆに
おける同様の数字および記号は同一の要素あるいは機能
を示す。
3およびトランジスタQ3を含む保護回路333の動作を説明
するのに役立つタイミング図を示す。保護回路333は、
信号OH中の信号遷移が防止される限りトランジスタQ2を
非導通に保持する。第１図および第２図ａ−第２図ｆに
おける同様の数字および記号は同一の要素あるいは機能
を示す。
リセット−セット（Ｒ−Ｓ）型式の第１図のフリップ
フロップ303は、信号306aに結合される端子303bを有す
る。信号306aは、信号EH、E2H、E4HおよびE16Hの全てが
それぞれ対応する“真”の状態にあるとき、アンドゲー
ト306、アンドゲート305、およびアンドゲート54によっ
て発生される。従って、第２図ｃの信号306aは、正常動
作の間、第２図ｂの信号OHの前縁OHaの直前に発生する
第２図ａの信号O32Hの区間t2−t3の間に発生する。第１
図の信号306aの結果として、フリップフロップ303は、
第２図ｃの時間t2においてセットされ、第２図ｅの時間
t2の直後に出力信号303aを“真”の状態で発生させる。
フロップ303は、信号306aに結合される端子303bを有す
る。信号306aは、信号EH、E2H、E4HおよびE16Hの全てが
それぞれ対応する“真”の状態にあるとき、アンドゲー
ト306、アンドゲート305、およびアンドゲート54によっ
て発生される。従って、第２図ｃの信号306aは、正常動
作の間、第２図ｂの信号OHの前縁OHaの直前に発生する
第２図ａの信号O32Hの区間t2−t3の間に発生する。第１
図の信号306aの結果として、フリップフロップ303は、
第２図ｃの時間t2においてセットされ、第２図ｅの時間
t2の直後に出力信号303aを“真”の状態で発生させる。
先に説明したように、分周回路45を初期化するパルス
50は、フリップフロップ303のリセット端子303cにも結
合される。正常動作の間、第２図ｄのパルス50は、第２
図ｂの時間t3におけるエッジOHaの直後の時間t3におい
て発生する。従って、正常動作の間、第１図のフリップ
フロップ303はリセットされ、第２図ｅの信号303aは時
間t3の直後に“偽”の状態に戻る。
50は、フリップフロップ303のリセット端子303cにも結
合される。正常動作の間、第２図ｄのパルス50は、第２
図ｂの時間t3におけるエッジOHaの直後の時間t3におい
て発生する。従って、正常動作の間、第１図のフリップ
フロップ303はリセットされ、第２図ｅの信号303aは時
間t3の直後に“偽”の状態に戻る。
正常動作の間、パルスDHaは、第２図ｅの時間t2に先
だって約マイクロセカンド発生し、第２図ｆの時間t1に
下降エッジを有する。先に述べたように、時間t2は、第
１図のフリップフロップ303の信号303aが状態を変える
とき発生する。パルスDHaは、第２図ｅの時間t3の後約1
8マイクロセカンド発生し、第２図ｆの時間t4に上昇エ
ッジを有する。従って、正常動作の間、第２図ｆのパル
スDHaの持続時間は、第２図ｅの信号303aの持続時間と
重なり合う。
だって約マイクロセカンド発生し、第２図ｆの時間t1に
下降エッジを有する。先に述べたように、時間t2は、第
１図のフリップフロップ303の信号303aが状態を変える
とき発生する。パルスDHaは、第２図ｅの時間t3の後約1
8マイクロセカンド発生し、第２図ｆの時間t4に上昇エ
ッジを有する。従って、正常動作の間、第２図ｆのパル
スDHaの持続時間は、第２図ｅの信号303aの持続時間と
重なり合う。
“真”の状態のとき、第１図のトランジスタQ3のベー
ス電極に結合される信号303aは、トランジスタQ3を導通
スイッチとして動作させる。導通しているとき、トラン
ジスタQ3はトランジスタQ2のベース電極およびトランジ
スタQ2を非導通に保持する大地間に低インピーダンスを
形成する。
ス電極に結合される信号303aは、トランジスタQ3を導通
スイッチとして動作させる。導通しているとき、トラン
ジスタQ3はトランジスタQ2のベース電極およびトランジ
スタQ2を非導通に保持する大地間に低インピーダンスを
形成する。
正常動作の間、第２図ｆのパルスDHaは、第１図のト
ランジスタQ2を非導通に保持し、第２図ｆの期間t1−t4
の期間の間トランジスタQ1を非導通に保持する。従っ
て、正常動作の間、第１図の信号303aは、トランジスタ
Q2およびトランジスタQ1の導通に影響を及ぼさない。
ランジスタQ2を非導通に保持し、第２図ｆの期間t1−t4
の期間の間トランジスタQ1を非導通に保持する。従っ
て、正常動作の間、第１図の信号303aは、トランジスタ
Q2およびトランジスタQ1の導通に影響を及ぼさない。
本発明の別の特徴を実行するとき、例えば、過度のア
ルタ電圧の結果として、信号OHが不定期間の間“真”の
状態に留まるとき、フリップフロップ51の信号51aは
“偽”の状態のままである。信号51aの“偽”の状態
は、破線で示されるように、第２図ｄのパルス50の発生
を防止する。フリップフロップ303はリセットされな
い。従って、第２図ｅの信号303aは、故障状態の発生
後、第２図ｅに破線で示されるように不定の期間の間
“真”の状態のままである。
ルタ電圧の結果として、信号OHが不定期間の間“真”の
状態に留まるとき、フリップフロップ51の信号51aは
“偽”の状態のままである。信号51aの“偽”の状態
は、破線で示されるように、第２図ｄのパルス50の発生
を防止する。フリップフロップ303はリセットされな
い。従って、第２図ｅの信号303aは、故障状態の発生
後、第２図ｅに破線で示されるように不定の期間の間
“真”の状態のままである。
故障状態が発生するとき、不定の期間“真”の状態に
留まる信号303aはトランジスタQ2を非導通に保持する。
この結果、都合のよいことに、トランジスタQ1はカット
オフ状態に保持され、切り換え動作が実行されない。従
って、アルタ電圧Ｕは零になる。
留まる信号303aはトランジスタQ2を非導通に保持する。
この結果、都合のよいことに、トランジスタQ1はカット
オフ状態に保持され、切り換え動作が実行されない。従
って、アルタ電圧Ｕは零になる。
従って、本発明のもう１つの特徴を実行するとき、フ
リップフロップ303の信号303aは、故障状態の結果とし
て、高電圧保護回路301が信号OH中の遷移エッジの発生
を防止するとき、高電圧源35を非作動化する。
リップフロップ303の信号303aは、故障状態の結果とし
て、高電圧保護回路301が信号OH中の遷移エッジの発生
を防止するとき、高電圧源35を非作動化する。
第１図は、本発明を具体化する故障保護回路を含む偏向
装置を示す。 第２図は、第１図の故障保護回路を説明するのに役立つ
タイミング図を示す。 20……位相ロックループ（PLL）回路、25……位相制御
ループ（PCL）回路、30……位相検出回路、31……電圧
制御発振器、32……分周器、35……高電圧源、300……
ナンドゲート、301……高電圧保護回路。
装置を示す。 第２図は、第１図の故障保護回路を説明するのに役立つ
タイミング図を示す。 20……位相ロックループ（PLL）回路、25……位相制御
ループ（PCL）回路、30……位相検出回路、31……電圧
制御発振器、32……分周器、35……高電圧源、300……
ナンドゲート、301……高電圧保護回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームス ハリソン ドティ ザ セ カンド アメリカ合衆国インディアナ州インディ アナポリスウイロウメア・ドライブ 11055 (72)発明者 ジェフリイ バジル レンダーロ アメリカ合衆国インディアナ州ノーブル スビルイースト・ローガン・ストリート 1107 (56)参考文献 特開 昭58−3476（ＪＰ，Ａ) 特開 昭57−129070（ＪＰ，Ａ) 特開 昭59−5782（ＪＰ，Ａ)
Claims (1)
- 【請求項１】故障保護装置を備えた電源を有するテレビ
ジョン装置であって、 偏向周波数の入力信号の源と、 前記電源に故障状態が発生すると、故障を示す信号を発
生する故障表示信号発生手段と、 前記入力信号に結合される入力を有し、前記入力信号の
周波数の遷移エッジを有する第１の信号を第１の端子に
発生し、前記入力信号の周波数の倍数の周波数を有する
第２の信号を第２の端子に発生する位相ロックループ回
路と、 前記第１の信号と水平偏向回路からの帰還信号に応答し
て、偏向制御信号を発生する位相制御ループ回路と、 前記第２の信号に結合される入力を有する分周回路と、 前記分周回路の出力に結合される入力を有するランプ波
発生器と、 前記ランプ波発生器の出力に結合される第１の入力と前
記第１の信号に結合される第２の入力を有する位相比較
器と、 前記故障を示す信号に応答し、前記第１の信号の遷移エ
ッジの発生を防止する手段と、 前記第１の信号の遷移エッジの無いことに応答し、非作
動化信号を前記位相制御ループに供給する手段と、 入力供給電圧源と、 負荷と、 前記偏向制御信号の在ることに応答し、スイッチング動
作し、前記負荷と前記入力供給電圧源に結合され、正常
動作の間、前記負荷のための出力供給電圧を発生するス
イッチング手段と、 前記非作動化信号に応答し、前記スイッチング手段を動
作不能にする手段とから成る、前記テレビジョン装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US068084 | 1987-06-30 | ||
| US07/068,084 US4797771A (en) | 1987-06-30 | 1987-06-30 | Television fault detection and protection apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6424570A JPS6424570A (en) | 1989-01-26 |
| JP3170643B2 true JP3170643B2 (ja) | 2001-05-28 |
Family
ID=22080317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15370288A Expired - Fee Related JP3170643B2 (ja) | 1987-06-30 | 1988-06-23 | テレビジョン装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4797771A (ja) |
| EP (1) | EP0297846B1 (ja) |
| JP (1) | JP3170643B2 (ja) |
| KR (1) | KR970005221B1 (ja) |
| CA (1) | CA1259129A (ja) |
| DE (1) | DE3877069T2 (ja) |
| FI (1) | FI95424C (ja) |
| HK (1) | HK1000179A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9113924D0 (en) * | 1991-06-27 | 1991-08-14 | Thomson Consumer Electronics | Fault protection using microprocessor power up reset |
| US6282071B1 (en) | 1999-11-08 | 2001-08-28 | Thomson Licensing, S.A. | Frequency dependent X-ray protection for a multimedia monitor |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3518482A (en) * | 1969-03-14 | 1970-06-30 | Rca Corp | Television receiver horizontal deflection output stage protection circuit and direct voltage supply |
| US3810024A (en) * | 1972-11-20 | 1974-05-07 | Westinghouse Electric Corp | Method and circuit for monitoring and detecting sweep signal failure |
| JPS5512261Y2 (ja) * | 1974-11-14 | 1980-03-17 | ||
| US4149209A (en) * | 1975-07-31 | 1979-04-10 | Rca Corporation | Over-voltage amplitude prevention circuit for high voltage and deflection generating system |
| US4045742A (en) * | 1976-04-12 | 1977-08-30 | Zenith Radio Corporation | High voltage shutdown circuit responsive to excessive beam current and high voltage |
| US4126816A (en) * | 1977-05-13 | 1978-11-21 | Rca Corporation | High voltage protection circuit |
| US4327376A (en) * | 1978-10-05 | 1982-04-27 | Rca Corporation | Dual phase-control loop horizontal deflection synchronizing circuit |
| US4402029A (en) * | 1979-06-15 | 1983-08-30 | Matsushita Electric Industrial Co., Ltd. | Protective circuit for output transformer-less circuit |
| US4343028A (en) * | 1981-01-21 | 1982-08-03 | Rca Corporation | Television receiver high voltage generator protection circuit |
| US4317133A (en) * | 1980-09-29 | 1982-02-23 | Rca Corporation | Two-loop horizontal AFPC system |
| US4389676A (en) * | 1980-12-15 | 1983-06-21 | Rca Corporation | Television receiver high voltage protection circuit |
| US4412254A (en) * | 1981-06-24 | 1983-10-25 | Rca Corporation | Television receiver high voltage protection circuit |
| JPS595782A (ja) * | 1982-06-30 | 1984-01-12 | Mitsubishi Electric Corp | Ｘ線保護装置 |
| US4641064A (en) * | 1985-04-29 | 1987-02-03 | Rca Corporation | Television power supply shutdown circuit |
| US4737694A (en) * | 1986-11-04 | 1988-04-12 | Rca Corporation | Video apparatus deflection loss protection |
-
1987
- 1987-06-30 US US07/068,084 patent/US4797771A/en not_active Expired - Lifetime
-
1988
- 1988-06-23 FI FI883054A patent/FI95424C/fi not_active IP Right Cessation
- 1988-06-23 JP JP15370288A patent/JP3170643B2/ja not_active Expired - Fee Related
- 1988-06-29 DE DE8888305900T patent/DE3877069T2/de not_active Expired - Fee Related
- 1988-06-29 EP EP88305900A patent/EP0297846B1/en not_active Expired - Lifetime
- 1988-06-29 KR KR1019880007868A patent/KR970005221B1/ko not_active IP Right Cessation
- 1988-06-30 CA CA000570825A patent/CA1259129A/en not_active Expired
-
1997
- 1997-08-30 HK HK97101694A patent/HK1000179A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0297846B1 (en) | 1992-12-30 |
| DE3877069T2 (de) | 1993-05-27 |
| FI95424B (fi) | 1995-10-13 |
| FI95424C (fi) | 1996-01-25 |
| JPS6424570A (en) | 1989-01-26 |
| DE3877069D1 (de) | 1993-02-11 |
| CA1259129A (en) | 1989-09-05 |
| FI883054A0 (fi) | 1988-06-23 |
| KR970005221B1 (ko) | 1997-04-14 |
| HK1000179A1 (en) | 1998-01-16 |
| FI883054A (fi) | 1988-12-31 |
| KR890001378A (ko) | 1989-03-20 |
| EP0297846A1 (en) | 1989-01-04 |
| US4797771A (en) | 1989-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3120993B2 (ja) | 複合規格オン・スクリーン表示を有する映像制御装置 | |
| NZ195890A (en) | Deflection and voltage supply gating signals:common ramp generator | |
| JP2982810B2 (ja) | 信号発生回路 | |
| GB2141564A (en) | Synchronized switching regulator for a display system | |
| KR880000908B1 (ko) | 이중모드(mode) 수평 편향회로 | |
| US5889500A (en) | Single chip display system processor for CRT based display systems | |
| KR930001712A (ko) | 텔레비젼 수신기에 대한 동기 및 위상 검출기 디세이블 회로 | |
| US6795043B2 (en) | Clock generation circuit having PLL circuit | |
| JP3170643B2 (ja) | テレビジョン装置 | |
| JP3772318B2 (ja) | ソフトスタートパルス幅変調集積回路 | |
| US4389676A (en) | Television receiver high voltage protection circuit | |
| US4855828A (en) | Television synchronizing arrangement | |
| US4114072A (en) | High voltage protection circuit having predictable firing point | |
| JPH08237511A (ja) | マルチスキャン対応水平偏向ドライブ回路 | |
| US3906304A (en) | High voltage protection circuit | |
| JPH029505B2 (ja) | ||
| JP2794693B2 (ja) | 水平偏向回路 | |
| JPH04257168A (ja) | テレビジョン受像機 | |
| US6281889B1 (en) | Moire cancellation circuit | |
| KR100322756B1 (ko) | 텔레비젼의 엑스선 보호회로 | |
| JP2841392B2 (ja) | 映像信号回路 | |
| JP3257439B2 (ja) | 水平位置調整回路 | |
| JPH02301373A (ja) | 水平偏向幅検出回路 | |
| JPH06165032A (ja) | 映像信号切り替え装置 | |
| JPH0567108B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |