JP3166681B2 - Active filter and integrated circuit for active filter - Google Patents

Active filter and integrated circuit for active filter

Info

Publication number
JP3166681B2
JP3166681B2 JP30132997A JP30132997A JP3166681B2 JP 3166681 B2 JP3166681 B2 JP 3166681B2 JP 30132997 A JP30132997 A JP 30132997A JP 30132997 A JP30132997 A JP 30132997A JP 3166681 B2 JP3166681 B2 JP 3166681B2
Authority
JP
Japan
Prior art keywords
current
output
operational amplifier
terminal
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30132997A
Other languages
Japanese (ja)
Other versions
JPH11136090A (en
Inventor
正夫 野呂
国人 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP30132997A priority Critical patent/JP3166681B2/en
Publication of JPH11136090A publication Critical patent/JPH11136090A/en
Application granted granted Critical
Publication of JP3166681B2 publication Critical patent/JP3166681B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、アクティブフィ
ルタおよびアクティブフィルタ用集積回路に関する。
The present invention relates to an active filter and an integrated circuit for an active filter.

【0002】[0002]

【従来の技術】図4〜図6は従来のアクティブローパス
フィルタの構成例を示す回路図である。
2. Description of the Related Art FIGS. 4 to 6 are circuit diagrams showing a configuration example of a conventional active low-pass filter.

【0003】まず、図4に示すものは、サレンキー回路
と呼ばれるアクティブローパスフィルタであり、オペア
ンプ101と、抵抗102および103と、キャパシタ
104および105とにより構成されている。このアク
ティブローパスフィルタは、簡単な構成であるが、入力
信号の変化に応じてオペアンプ101の非反転入力端
(+)および反転入力端(−)の入力レベルが変化する
ようになっているため、適正な動作の得られる入力信号
の許容範囲がオペアンプ101の入力レベルの許容範囲
の制約を受けるという欠点がある。
First, FIG. 4 shows an active low-pass filter called a Sallen-key circuit, which comprises an operational amplifier 101, resistors 102 and 103, and capacitors 104 and 105. Although this active low-pass filter has a simple configuration, the input levels of the non-inverting input terminal (+) and the inverting input terminal (-) of the operational amplifier 101 change according to changes in the input signal. There is a drawback that the allowable range of the input signal for obtaining proper operation is restricted by the allowable range of the input level of the operational amplifier 101.

【0004】次に図5に示すものは、いわゆる多重帰還
型のアクティブローパスフィルタであり、オペアンプ2
01と、抵抗202〜204と、キャパシタ205およ
び206とにより構成されている。このアクティブロー
パスフィルタは、オペアンプ201の非反転入力端
(+)が接地されており、オペアンプ201の反転入力
端(−)は同オペアンプ201において行われる負帰還
動作により仮想接地されている。従って、適正な動作の
得られる入力信号の許容範囲がオペアンプ201の入力
レベルの許容範囲の制約を受けず、図4に示すものより
も広いという利点がある。
FIG. 5 shows a so-called multiple feedback type active low-pass filter.
01, resistors 202 to 204, and capacitors 205 and 206. In this active low-pass filter, the non-inverting input terminal (+) of the operational amplifier 201 is grounded, and the inverting input terminal (−) of the operational amplifier 201 is virtually grounded by the negative feedback operation performed in the operational amplifier 201. Accordingly, there is an advantage that the allowable range of the input signal for obtaining the proper operation is not restricted by the allowable range of the input level of the operational amplifier 201, and is wider than that shown in FIG.

【0005】次に図6に示すものは、バイクワッドアク
ティブローパスフィルタと呼ばれるものであり、オペア
ンプ301〜303と、抵抗311〜316と、キャパ
シタ321および322とにより構成されている。この
バイクワッドアクティブローパスフィルタも、オペアン
プ301〜303の反転入力端(−)が仮想接地されて
いるため、適正な動作の得られる入力信号の許容範囲が
広いという利点がある。また、このバイクワッドアクテ
ィブローパスフィルタは、オペアンプ301および30
2に接続された各抵抗およびキャパシタの調整により十
分に高いQ(選択度)を得ることができるという利点が
ある。
FIG. 6 shows a so-called biquad active low-pass filter, which is composed of operational amplifiers 301 to 303, resistors 311 to 316, and capacitors 321 and 322. This biquad active low-pass filter also has an advantage in that the inverting input terminals (−) of the operational amplifiers 301 to 303 are virtually grounded, so that the allowable range of an input signal for obtaining proper operation is wide. Further, this biquad active low-pass filter includes operational amplifiers 301 and 30.
There is an advantage that a sufficiently high Q (selectivity) can be obtained by adjusting each of the resistors and capacitors connected to the switch 2.

【0006】[0006]

【発明が解決しようとする課題】ところで、この種のア
クティブフィルタに使用する各キャパシタは一般に容量
値の比較的大きなものが必要とされる。従って、アクテ
ィブフィルタを集積回路によって構成する場合には、チ
ップ面積の制約からこれらのキャパシタを半導体チップ
上に形成するのは困難である。そこで、これらのキャパ
シタについては、集積回路に対して外付けとするのが一
般的である。しかし、従来のアクティブフィルタは、図
4〜図6に示すように、積分要素あるいは比例要素を構
成するためにオペアンプの入出力間にキャパシタを介挿
する構成を採っており、このようなキャパシタを集積回
路の外付けキャパシタとするためには、当該キャパシタ
の両端を接続するための2個のピンを集積回路に設ける
必要がある。従って、従来のアクティブフィルタは、集
積回路として構成する場合に、必要なピンの本数が多く
なってしまうという問題があった。
Incidentally, each capacitor used in this type of active filter generally needs to have a relatively large capacitance value. Therefore, when the active filter is formed by an integrated circuit, it is difficult to form these capacitors on a semiconductor chip due to the limitation of the chip area. Therefore, these capacitors are generally provided externally to the integrated circuit. However, as shown in FIGS. 4 to 6, the conventional active filter employs a configuration in which a capacitor is inserted between the input and output of an operational amplifier to form an integral element or a proportional element. In order to be used as an external capacitor of an integrated circuit, it is necessary to provide two pins for connecting both ends of the capacitor to the integrated circuit. Therefore, the conventional active filter has a problem that the number of necessary pins increases when it is configured as an integrated circuit.

【0007】この発明は以上説明した事情に鑑みてなさ
れたものであり、外付け素子の接続のためのピン数が少
なくて済むアクティブフィルタおよび同アクティブフィ
ルタを構成するためのアクティブフィルタ用集積回路を
提供することを目的をしている。
SUMMARY OF THE INVENTION The present invention has been made in view of the circumstances described above, and provides an active filter that requires a small number of pins for connecting external elements, and an active filter integrated circuit for forming the active filter. It is intended to provide.

【0008】[0008]

【課題を解決するための手段】本願発明者は、上記課題
を検討した結果、1つの考えに到達した。すなわち、そ
もそもアクティブフィルタにおいてキャパシタ等のイン
ピーダンスを集積回路に外付けするためのピンが多くな
ってしまうのは、かかるインピーダンスがオペアンプの
入出力間に介挿されているからであり、当該インピーダ
ンスの一端をオペアンプから切り離すことができれば集
積回路に設けるべきピン数を削減できる、との考えであ
る。そこで、本願発明者は、この考えに従い、従来のア
クティブフィルタの改良を鋭意検討した結果、以下の改
良を行えば、従来のアクティブフィルタと全く同じ伝達
関数を有し、しかも、外付けインピーダンスを集積回路
に接続するためのピン数の少ないアクティブフィルタが
得られるとの結論に達した。
Means for Solving the Problems As a result of studying the above problems, the present inventor has arrived at one idea. That is, the reason why the number of pins for externally attaching the impedance of the capacitor or the like to the integrated circuit in the active filter increases in the first place is that such impedance is interposed between the input and output of the operational amplifier, and one end of the impedance. Can be reduced from the operational amplifier, the number of pins to be provided on the integrated circuit can be reduced. In view of this, the inventor of the present application has intensively studied the improvement of the conventional active filter. As a result, if the following improvements are made, the present active filter has the same transfer function as the conventional active filter, and furthermore, integrates the external impedance. We concluded that an active filter with a small number of pins for connecting to the circuit could be obtained.

【0009】a.オペアンプの構成の変更 従来のアクティブフィルタでは、仮想接地された入力端
に供給される電流をオペアンプの入出力間に介挿された
外付けインピーダンスに流すことにより、入力信号に対
し積分や比例積分を施した出力電圧をオペアンプの出力
端から得ていた。これに対し、本発明では、このような
入力端が仮想接地された電圧出力型のオペアンプを入力
端が仮想接地された電流オペアンプ(電流出力型演算増
幅器)、すなわち、仮想接地された入力端に入力される
電流を増幅して出力する手段に置き換え、外付けインピ
ーダンスはこの電流オペアンプの出力端と接地線または
基準電源との間に介挿する。このような構成の変更を行
ったとしても、仮想接地された入力端に供給される電流
が外付けインピーダンスに流れるため、変更前のものの
オペアンプの出力電圧に対応した電圧が外付けインピー
ダンスの両端から得られる。しかも、変更後において
は、外付けインピーダンスの一端を接地線または基準電
源に接続すればよいので、外付けインピーダンスを集積
回路に接続する場合に必要なピン数を減らすことができ
る。
A. In the conventional active filter, the current supplied to the input terminal that is virtually grounded flows through an external impedance inserted between the input and output of the operational amplifier. The applied output voltage was obtained from the output terminal of the operational amplifier. On the other hand, in the present invention, such a voltage output type operational amplifier whose input terminal is virtually grounded is connected to a current operational amplifier (current output type operational amplifier) whose input terminal is virtually grounded, that is, an input terminal which is virtually grounded. The input current is replaced with a means for amplifying and outputting the current, and the external impedance is inserted between the output terminal of the current operational amplifier and a ground line or a reference power supply. Even if such a configuration change is made, the current supplied to the input terminal that is virtually grounded flows through the external impedance, so that a voltage corresponding to the output voltage of the operational amplifier before the change is applied from both ends of the external impedance. can get. In addition, after the change, one end of the external impedance may be connected to the ground line or the reference power supply, so that the number of pins required for connecting the external impedance to the integrated circuit can be reduced.

【0010】b.オペアンプ間の接続の変更 上記電流オペアンプへの置き換えを行った電圧出力型の
オペアンプの出力信号が、入力端が仮想接地されたオペ
アンプに供給されている場合には、何等策を施さないと
すると、電流出力型演算増幅器の出力電流の一部が後段
のオペアンプに流れ込んでしまう。これでは電流オペア
ンプの入出力間の伝達関数が従来のものの電圧出力型オ
ペアンプの入出力間の伝達関数と異なったものになって
しまう。そこで、このような事態を避けるべく、後段の
オペアンプを2つの出力端を持った電流出力型演算増幅
器に置き換え、その出力端の1つから得られる出力電流
を前段の電流出力型演算増幅器の出力端または入力端に
帰還する。すなわち、後段の電流出力型演算増幅器の入
力端に供給する電流を全て後段の電流出力型演算増幅器
の出力電流によって賄い、前段の電流出力型演算増幅器
の出力電流のすべてを外付けインピーダンスに供給する
のである。
B. Change in connection between operational amplifiers If the output signal of the voltage output type operational amplifier that has been replaced with the current operational amplifier is supplied to the operational amplifier whose input terminal is virtually grounded, if no measures are taken, A part of the output current of the current output type operational amplifier flows into the subsequent operational amplifier. In this case, the transfer function between the input and output of the current operational amplifier is different from the transfer function between the input and output of the conventional voltage output type operational amplifier. Therefore, in order to avoid such a situation, the operational amplifier in the subsequent stage is replaced with a current output type operational amplifier having two output terminals, and the output current obtained from one of the output terminals is output from the current output type operational amplifier in the preceding stage. Return to terminal or input terminal. That is, all the current supplied to the input terminal of the current output type operational amplifier of the subsequent stage is covered by the output current of the current output type operational amplifier of the subsequent stage, and all the output current of the current output type operational amplifier of the preceding stage is supplied to the external impedance. It is.

【0011】この発明は、以上の改良を従来のアクティ
ブフィルタに加えることにより得られたものである。
The present invention has been obtained by adding the above improvement to a conventional active filter.

【0012】[0012]

【発明の実施の形態】以下、本発明を更に理解しやすく
するため、実施の形態について説明する。かかる実施の
形態は、本発明の一態様を示すものであり、この発明を
限定するものではなく、本発明の範囲で任意に変更可能
である。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments will be described to make the present invention easier to understand. Such an embodiment shows one aspect of the present invention, and does not limit the present invention, and can be arbitrarily changed within the scope of the present invention.

【0013】図1はこの発明の一実施形態であるバイク
ワッドアクティブフィルタの構成を示す回路図である。
このバイクワッドアクティブフィルタの各構成要素のう
ち抵抗11、12および16並びに電流オペアンプ1お
よび2からなる回路は、あるアナログ集積回路100の
一部として半導体基板上に形成されている。そして、バ
イクワッドアクティブフィルタの残りの構成要素である
キャパシタ21および22並びに抵抗17は、アナログ
集積回路100の外部に設けられており、アナログ集積
回路100のピン31および32を介してバイクワッド
アクティブフィルタの他の構成要素と接続されている。
なお、10はこのバイクワッドアクティブフィルタの入
力端、20は出力端である。
FIG. 1 is a circuit diagram showing a configuration of a biquad active filter according to an embodiment of the present invention.
A circuit including the resistors 11, 12, and 16 and the current operational amplifiers 1 and 2 among the components of the biquad active filter is formed on a semiconductor substrate as a part of a certain analog integrated circuit 100. The capacitors 21 and 22 and the resistor 17, which are the remaining components of the biquad active filter, are provided outside the analog integrated circuit 100, and are connected via the pins 31 and 32 of the analog integrated circuit 100 to the biquad active filter. Is connected to other components.
Reference numeral 10 denotes an input terminal of the biquad active filter, and reference numeral 20 denotes an output terminal.

【0014】本実施形態に係るバイクワッドアクティブ
フィルタは、前掲図6に開示のバイクワッドアクティブ
フィルタに対し、上述した改良aおよびbを施すことに
より得られたものである。そこで、以下では前掲図6に
開示の構成を参照しつつ図1に示す本実施形態に係るバ
イクワッドアクティブフィルタについて説明する。
The biquad active filter according to this embodiment is obtained by applying the above-described improvements a and b to the biquad active filter disclosed in FIG. Therefore, the biquad active filter according to the present embodiment shown in FIG. 1 will be described below with reference to the configuration disclosed in FIG. 6 described above.

【0015】まず、図1に示すバイクワッドアクティブ
フィルタの入出力間に介挿された抵抗11および16
は、図6における抵抗311および316に対応してお
り、抵抗11の抵抗値は抵抗311の抵抗値と等しく、
抵抗16の抵抗値は抵抗316の抵抗値と等しい。
First, the resistors 11 and 16 inserted between the input and output of the biquad active filter shown in FIG.
Corresponds to the resistors 311 and 316 in FIG. 6, and the resistance of the resistor 11 is equal to the resistance of the resistor 311;
The resistance value of the resistor 16 is equal to the resistance value of the resistor 316.

【0016】次に、図6では、オペアンプ301の非反
転入力端(+)が接地されるとともに、このオペアンプ
301の出力端と反転入力端(−)との間にキャパシタ
321が接続されており、上記抵抗311の一端がオペ
アンプ301の反転入力端(−)に接続されている。
In FIG. 6, the non-inverting input terminal (+) of the operational amplifier 301 is grounded, and a capacitor 321 is connected between the output terminal and the inverting input terminal (-) of the operational amplifier 301. One end of the resistor 311 is connected to the inverting input terminal (-) of the operational amplifier 301.

【0017】かかる構成によれば、オペアンプ301の
反転入力端(−)は仮想接地され、この反転入力端
(−)に抵抗311を介して供給される入力電流がキャ
パシタ321に流れる。従って、この入力電流を積分
し、その積分値の極性を正負反転したものに相当する出
力電圧がオペアンプ301の出力端から得られる。
According to this configuration, the inverting input terminal (-) of the operational amplifier 301 is virtually grounded, and the input current supplied to the inverting input terminal (-) via the resistor 311 flows through the capacitor 321. Therefore, an output voltage corresponding to the result of integrating the input current and inverting the polarity of the integrated value is obtained from the output terminal of the operational amplifier 301.

【0018】これに対し、図1に示す構成では、図6に
おけるオペアンプ301が電流オペアンプ1に置き換え
られており、この電流オペアンプ1の非反転入力端
(+)は接地され、反転入力端(−)には抵抗11の一
端が接続されている。ここで、電流オペアンプ1の内部
では反転入力端(−)の入力レベルを非反転入力端
(+)の入力レベルに一致させる負帰還動作が行われる
(詳細は後述)。従って、電流オペアンプ1の反転入力
端(−)も図6におけるオペアンプ301と同様に仮想
接地されている。また、図1に示す構成では、電流オペ
アンプ1の出力端と接地線との間にキャパシタ21が介
挿されている。このキャパシタ21は、図6におけるキ
ャパシタ321に対応しており、その容量値はキャパシ
タ321の容量値と等しい。
On the other hand, in the configuration shown in FIG. 1, the operational amplifier 301 in FIG. 6 is replaced with the current operational amplifier 1, and the non-inverting input terminal (+) of the current operational amplifier 1 is grounded, and the inverting input terminal (- ) Is connected to one end of the resistor 11. Here, inside the current operational amplifier 1, a negative feedback operation is performed to match the input level of the inverting input terminal (-) with the input level of the non-inverting input terminal (+) (details will be described later). Therefore, the inverting input terminal (-) of the current operational amplifier 1 is also virtually grounded like the operational amplifier 301 in FIG. Further, in the configuration shown in FIG. 1, a capacitor 21 is interposed between the output terminal of the current operational amplifier 1 and the ground line. This capacitor 21 corresponds to capacitor 321 in FIG. 6, and its capacitance value is equal to the capacitance value of capacitor 321.

【0019】かかる構成によれば、仮想接地された反転
入力端(−)に抵抗11を介して入力電流が流れ込み、
この入力電流と同じ大きさの出力電流が電流オペアンプ
1から出力され、キャパシタ21に流れ込む。従って、
電流オペアンプ1の出力端から上記入力電流の積分値に
相当する出力電圧が得られる。
According to such a configuration, an input current flows into the virtual grounded inverting input terminal (-) via the resistor 11,
An output current having the same magnitude as the input current is output from the current operational amplifier 1 and flows into the capacitor 21. Therefore,
An output voltage corresponding to the integrated value of the input current is obtained from the output terminal of the current operational amplifier 1.

【0020】なお、図6に示す構成では、オペアンプ3
01に対する入力電流の積分が行われ、その積分値の極
性を反転した電圧がオペアンプ301から出力された
が、本実施形態では上記の通り電流オペアンプ1に対す
る入力電流の積分値に対応した電圧がそのままの極性で
出力される。従って、本実施形態においては、図6にお
けるオペアンプ303、抵抗314および315からな
る位相反転回路に相当するものを設ける必要がない。
In the configuration shown in FIG. 6, the operational amplifier 3
01 is integrated and the voltage obtained by inverting the polarity of the integrated value is output from the operational amplifier 301. In the present embodiment, as described above, the voltage corresponding to the integrated value of the input current to the current operational amplifier 1 remains unchanged. Is output with the polarity of. Therefore, in the present embodiment, it is not necessary to provide an equivalent to the phase inversion circuit including the operational amplifier 303 and the resistors 314 and 315 in FIG.

【0021】次に図6では、オペアンプ302の非反転
入力端(+)が接地されるとともに、このオペアンプ3
02の出力端と反転入力端(−)との間にキャパシタ3
22および抵抗313を並列接続したものが介挿されて
おり、オペアンプ301の出力端が抵抗312を介して
オペアンプ302の反転入力端(−)に接続されてい
る。
Next, in FIG. 6, the non-inverting input terminal (+) of the operational amplifier 302 is grounded, and the operational amplifier 3
02 between the output terminal and the inverting input terminal (−)
The output terminal of the operational amplifier 301 is connected to the inverting input terminal (−) of the operational amplifier 302 via the resistor 312.

【0022】かかる構成によれば、オペアンプ302の
反転入力端(−)は仮想接地されているため、オペアン
プ301の出力電圧を抵抗312の抵抗値によって除算
したものに相当する入力電流がオペアンプ302の反転
入力端(−)に供給され、この入力電流がキャパシタ3
22および抵抗313からなるインピーダンスに流れ
る。この結果、当該インピーダンスに上記入力電流の通
電による電圧降下が生じ、この電圧降下の極性を反転し
た出力電圧がオペアンプ302の出力端から得られる。
According to this configuration, since the inverting input terminal (−) of the operational amplifier 302 is virtually grounded, an input current corresponding to a value obtained by dividing the output voltage of the operational amplifier 301 by the resistance value of the resistor 312 is applied to the operational amplifier 302. The input current is supplied to the inverting input terminal (−),
22 and the resistance 313. As a result, a voltage drop occurs in the impedance due to the passage of the input current, and an output voltage having the polarity of the voltage drop inverted is obtained from the output terminal of the operational amplifier 302.

【0023】これに対し、図1に示す構成では、図6の
オペアンプ302が電流オペアンプ2に置き換えられて
いる。この電流オペアンプ2の非反転入力端(+)は接
地され、反転入力端(−)は抵抗12を介して電流オペ
アンプ1の非反転出力端(+)に接続されている。
On the other hand, in the configuration shown in FIG. 1, the operational amplifier 302 in FIG. The non-inverting input terminal (+) of the current operational amplifier 2 is grounded, and the inverting input terminal (−) is connected to the non-inverting output terminal (+) of the current operational amplifier 1 via the resistor 12.

【0024】ここで、電流オペアンプ2の内部では反転
入力端(−)の入力レベルを非反転入力端(+)の入力
レベルに一致させる負帰還動作が行われ、反転入力端
(−)は図6におけるオペアンプ302と同様に仮想接
地されている。従って、電流オペアンプ2の反転入力端
(−)には、電流オペアンプ1の出力電圧を抵抗12の
抵抗値によって除算した入力電流が流れ込む。
Here, inside the current operational amplifier 2, a negative feedback operation for matching the input level of the inverting input terminal (-) with the input level of the non-inverting input terminal (+) is performed. 6 as well as the operational amplifier 302 in FIG. Therefore, an input current obtained by dividing the output voltage of the current operational amplifier 1 by the resistance value of the resistor 12 flows into the inverting input terminal (−) of the current operational amplifier 2.

【0025】電流オペアンプ2は、非反転出力端(+)
および反転出力端(−)を有しており、上記入力電流と
等しい大きさの電流を非反転出力端(+)から出力する
とともに、上記入力電流を等しい大きさを有し、かつ、
極性が反転された電流を反転出力端(−)から出力す
る。
The current operational amplifier 2 has a non-inverting output terminal (+)
A current having the same magnitude as the input current is output from the non-inverting output terminal (+), and the input current has the same magnitude, and
The current whose polarity has been inverted is output from the inverted output terminal (-).

【0026】これらの各出力電流のうち電流オペアンプ
2の非反転出力端(+)から出力される電流は、電流オ
ペアンプ1の出力端であるA点に帰還される。従って、
抵抗12を介して電流オペアンプ2の反転入力端(−)
に流れ込む電流の全ては、電流オペアンプ2の非反転出
力端(+)から出力される電流によって賄われることと
なり、電流オペアンプ1から電流オペアンプ2の反転入
力端(−)へ向けての出力電流の供給は行われない。こ
のような構成を採ったのは、電流オペアンプ1の出力電
流の全てをキャパシタ21に流すためである。なお、図
1に示す構成では、電流オペアンプ2の非反転出力端
(+)の出力電流をA点に帰還させたが、この出力電流
は図1におけるB点、すなわち、電流オペアンプ1の反
転入力端(−)に帰還させるようにしてもよい。
Of these output currents, the current output from the non-inverting output terminal (+) of the current operational amplifier 2 is fed back to point A, which is the output terminal of the current operational amplifier 1. Therefore,
Inverting input terminal (-) of the current operational amplifier 2 via the resistor 12
All of the current flowing into the current operational amplifier 2 is covered by the current output from the non-inverting output terminal (+) of the current operational amplifier 2, and the output current from the current operational amplifier 1 to the inverting input terminal (-) of the current operational amplifier 2 is reduced. No supply is made. The reason why such a configuration is adopted is that all of the output current of the current operational amplifier 1 flows through the capacitor 21. In the configuration shown in FIG. 1, the output current of the non-inverting output terminal (+) of the current operational amplifier 2 is fed back to the point A, but this output current is supplied to the point B in FIG. You may make it return to an end (-).

【0027】電流オペアンプ2の反転出力端(−)と接
地線との間には、キャパシタ22および17が並列に介
挿されている。また、電流オペアンプ2の反転出力端
(−)には抵抗16の一端に接続され、この抵抗16の
他端は電流オペアンプ1の反転入力端(−)において仮
想接地されている。従って、電流オペアンプ2の反転出
力端(−)と接地線との間には、キャパシタ22、抵抗
17および16が並列に介挿されていることとなる。
Capacitors 22 and 17 are inserted in parallel between the inverted output terminal (-) of the current operational amplifier 2 and the ground line. The inverting output terminal (-) of the current operational amplifier 2 is connected to one end of a resistor 16, and the other end of the resistor 16 is virtually grounded at the inverting input terminal (-) of the current operational amplifier 1. Therefore, the capacitor 22 and the resistors 17 and 16 are inserted in parallel between the inverted output terminal (-) of the current operational amplifier 2 and the ground line.

【0028】ここで、キャパシタ22は、図6における
キャパシタ322に対応しており、その容量値はキャパ
シタ322の容量値と等しい。また、抵抗17の抵抗値
は、抵抗16および図6における抵抗313の各抵抗値
に基づいて定められている。すなわち、抵抗313の抵
抗値をR1、抵抗316の抵抗値をR2、抵抗17の抵抗
値をR3とした場合に、次の関係を満たすように抵抗値
R3が定められている。 R1=R2R3/(R2+R3) ……(1)
Here, the capacitor 22 corresponds to the capacitor 322 in FIG. 6, and its capacitance value is equal to the capacitance value of the capacitor 322. Further, the resistance value of the resistor 17 is determined based on the respective resistance values of the resistor 16 and the resistor 313 in FIG. That is, when the resistance of the resistor 313 is R1, the resistance of the resistor 316 is R2, and the resistance of the resistor 17 is R3, the resistance R3 is determined to satisfy the following relationship. R1 = R2R3 / (R2 + R3) (1)

【0029】従って、本実施形態においては、電流オペ
アンプ1の出力電圧を抵抗12の抵抗値によって除算し
たものに相当する入力電流が電流オペアンプ2の反転入
力端(−)に供給され、この入力電流と等しい大きさを
有し、かつ、極性が反転された電流が電流オペアンプ2
の反転出力端(−)から出力され、この出力電流がキャ
パシタ22、抵抗17および16を並列接続したものに
流れることとなる。ここで、抵抗17および16を並列
接続したものの抵抗値は、式(1)に示したように図6
における抵抗313の抵抗値R1と等しい。従って、電
流オペアンプ2の反転出力端(−)には、図6における
オペアンプ302の出力電圧に対応した電圧が生じる。
この電圧が図1に示すバイクワッドアクティブフィルタ
の最終的な出力信号として後続の他の回路(図示略)に
供給されるのである。
Therefore, in the present embodiment, an input current corresponding to the output voltage of the current operational amplifier 1 divided by the resistance value of the resistor 12 is supplied to the inverting input terminal (-) of the current operational amplifier 2, and this input current And the current whose polarity is inverted is equal to that of the current operational amplifier 2.
, And this output current flows through a parallel connection of the capacitor 22 and the resistors 17 and 16. Here, the resistance value of the parallel connection of the resistors 17 and 16 is, as shown in the equation (1), the resistance value of FIG.
Is equal to the resistance value R1 of the resistor 313 in FIG. Accordingly, a voltage corresponding to the output voltage of the operational amplifier 302 in FIG. 6 is generated at the inverted output terminal (-) of the current operational amplifier 2.
This voltage is supplied to another subsequent circuit (not shown) as a final output signal of the biquad active filter shown in FIG.

【0030】以上説明したように、本実施形態における
各部の動作は、前掲図6に示すものの各部の動作と全く
等価であり、従って、本実施形態に係るバイクワッドア
クティブフィルタは前掲図6におけるバイクワッドアク
ティブフィルタと全く同一の伝達関数を有している。そ
して、このように全く等価な機能でありながら、本実施
形態に係るバイクワッドアクティブフィルタは前掲図6
におけるバイクワッドアクティブフィルタに比べて優れ
た点を有しているのである。すなわち、前掲図6におい
ては、キャパシタ321および322が各々オペアンプ
の入出力間に介挿されているため、各キャパシタを外付
けとするためには各キャパシタ毎に2本ずつ接続用のピ
ンが必要であったが、本実施形態では、各外付けキャパ
シタは図1に示すように一端が接地されているため、各
キャパシタ毎に1本しか接続用のピンを使用しないで済
む。従って、本実施形態の場合、外付けインピーダンス
を接続するためにアナログ集積回路に設けるべきピンの
数を前掲図6のものよりも減らすことができるのであ
る。
As described above, the operation of each unit in this embodiment is completely equivalent to the operation of each unit shown in FIG. 6 described above. Therefore, the biquad active filter according to this embodiment is the same as that shown in FIG. It has exactly the same transfer function as a quad active filter. The biquad active filter according to the present embodiment has a function equivalent to that of FIG.
It is superior to the Biquad active filter in the above. That is, in FIG. 6 described above, since the capacitors 321 and 322 are interposed between the input and output of the operational amplifier, two connecting pins are required for each capacitor in order to make each capacitor external. However, in this embodiment, since one end of each external capacitor is grounded as shown in FIG. 1, only one connecting pin needs to be used for each capacitor. Therefore, in the case of the present embodiment, the number of pins to be provided on the analog integrated circuit for connecting the external impedance can be reduced as compared with that of FIG.

【0031】次に本実施形態において使用する電流オペ
アンプ1および2について詳述する。この種の電流オペ
アンプとしては、各種の構成のものが考えられるが、図
2は電流オペアンプ1の一例を示すものであり、図3は
電流オペアンプ2の一例を示すものである。まず、図2
を参照し、電流オペアンプ1の一構成例について説明す
る。
Next, the current operational amplifiers 1 and 2 used in this embodiment will be described in detail. Various types of current operational amplifiers can be considered as this type of current operational amplifier. FIG. 2 illustrates an example of the current operational amplifier 1 and FIG. 3 illustrates an example of the current operational amplifier 2. First, FIG.
, A configuration example of the current operational amplifier 1 will be described.

【0032】図2において、PチャネルMOS(金属酸
化膜半導体構造)トランジスタP1およびP2は、ソー
スが共通接続されている。この共通接続点と正電源VDD
との間には定電流2I10を供給可能な定電流源CC1が
介挿されている。ここで、PチャネルMOSトランジス
タP1のゲートは、抵抗11の一端に接続されており、
PチャネルMOSトランジスタP2のゲートは接地され
ている。そして、PチャネルMOSトランジスタP1の
ドレインは、NチャネルMOSトランジスタN1のドレ
インおよびゲート並びにNチャネルMOSトランジスタ
N2のゲートに接続されており、NチャネルMOSトラ
ンジスタN1のソースは負電源VSSに接続されている。
一方、PチャネルMOSトランジスタP2のドレイン
は、NチャネルMOSトランジスタN2のドレインに接
続されており、このNチャネルMOSトランジスタN2
のソースは負電源VSSに接続されている。
In FIG. 2, the sources of P-channel MOS (metal oxide semiconductor structure) transistors P1 and P2 are commonly connected. This common connection point and the positive power supply VDD
A constant current source CC1 capable of supplying a constant current 2I10 is interposed between the two. Here, the gate of the P-channel MOS transistor P1 is connected to one end of the resistor 11,
The gate of P channel MOS transistor P2 is grounded. The drain of P channel MOS transistor P1 is connected to the drain and gate of N channel MOS transistor N1 and the gate of N channel MOS transistor N2, and the source of N channel MOS transistor N1 is connected to negative power supply VSS. .
On the other hand, the drain of P-channel MOS transistor P2 is connected to the drain of N-channel MOS transistor N2.
Are connected to the negative power supply VSS.

【0033】以上説明した各要素からなる回路は、差動
増幅器を構成している。ここで、この差動増幅器の動作
について、理想的な場合を想定して説明する。まず、P
チャネルMOSトランジスタP1のゲートレベルが接地
レベルと一致している場合には、PチャネルMOSトラ
ンジスタP1およびP2には同じ大きさのゲートバイア
スが与えられる。また、このときNチャネルMOSトラ
ンジスタN1およびN2はカレントミラーとして動作す
る。このため、定電流源CC1の電流2I10は二分さ
れ、PチャネルMOSトランジスタP1側およびPチャ
ネルMOSトランジスタP2側に各々同じ大きさの電流
I10が流れることとなる。
The circuit composed of the components described above constitutes a differential amplifier. Here, the operation of the differential amplifier will be described assuming an ideal case. First, P
When the gate level of channel MOS transistor P1 matches the ground level, gate bias of the same magnitude is applied to P channel MOS transistors P1 and P2. At this time, N-channel MOS transistors N1 and N2 operate as a current mirror. Therefore, the current 2I10 of the constant current source CC1 is divided into two, and currents I10 of the same magnitude flow through the P-channel MOS transistor P1 and the P-channel MOS transistor P2, respectively.

【0034】しかし、PチャネルMOSトランジスタP
1のゲートレベルが接地レベルより高くなると、Pチャ
ネルMOSトランジスタP1のゲートバイアスが減少す
るため、PチャネルMOSトランジスタP1側に流れる
電流は例えばI10−ΔIとなり、PチャネルMOSトラ
ンジスタP2側に流れる電流はI10+ΔIとなる。この
結果、NチャネルMOSトランジスタN2のドレインの
レベルは正方向に変化し、逆にNチャネルMOSトラン
ジスタN1のドレインのレベルは負方向に変化すること
となる。
However, the P-channel MOS transistor P
When the gate level of 1 becomes higher than the ground level, the gate bias of the P-channel MOS transistor P1 decreases, so that the current flowing to the P-channel MOS transistor P1 becomes, for example, I10-.DELTA.I, and the current flowing to the P-channel MOS transistor P2 becomes I10 + ΔI. As a result, the level of the drain of the N-channel MOS transistor N2 changes in the positive direction, and conversely, the level of the drain of the N-channel MOS transistor N1 changes in the negative direction.

【0035】また、PチャネルMOSトランジスタP1
のゲートレベルが接地レベルより低くなった場合には以
上と全く逆の動作となり、NチャネルMOSトランジス
タN2のドレインのレベルは負方向に、NチャネルMO
SトランジスタN1のドレインのレベルは正方向に変化
することとなるのである。
The P-channel MOS transistor P1
When the gate level of the N-channel MOS transistor N2 becomes lower than the ground level, the operation is completely opposite to that described above.
The level of the drain of the S transistor N1 changes in the positive direction.

【0036】NチャネルMOSトランジスタN2のドレ
インは、以上説明した差動増幅器の出力端子をなしてお
り、NチャネルMOSトランジスタN3のゲートに接続
されている。このNチャネルMOSトランジスタN3の
ソースは負電源VSSに接続されており、ドレインは定電
流I20を供給可能な定電流源CC2を介して正電源VDD
に接続されている。そして、NチャネルMOSトランジ
スタN3のドレインは、上記差動増幅器におけるPチャ
ネルMOSトランジスタP1のゲートに接続されてい
る。すなわち、差動増幅器の出力信号がNチャネルMO
SトランジスタN3を介して当該差動増幅器に負帰還さ
れる構成となっているのである。
The drain of the N-channel MOS transistor N2 forms the output terminal of the differential amplifier described above, and is connected to the gate of the N-channel MOS transistor N3. The source of the N-channel MOS transistor N3 is connected to the negative power supply VSS, and the drain is connected to the positive power supply VDD via a constant current source CC2 capable of supplying a constant current I20.
It is connected to the. The drain of the N-channel MOS transistor N3 is connected to the gate of the P-channel MOS transistor P1 in the differential amplifier. That is, the output signal of the differential amplifier is N-channel MO
This is a configuration in which negative feedback is provided to the differential amplifier via the S transistor N3.

【0037】このような構成としたため、PチャネルM
OSトランジスタP1のゲートは常に仮想接地状態とさ
れる。すなわち、仮にPチャネルMOSトランジスタP
1のゲートレベルが接地レベルより高くなろうとする
と、NチャネルMOSトランジスタN2のドレインのレ
ベルが正方向に変化し、これによりNチャネルMOSト
ランジスタN3のゲートバイアスが増加するため、Nチ
ャネルMOSトランジスタN3のコンダクタンスが増大
し、PチャネルMOSトランジスタP1のゲートのレベ
ルの上昇が妨げられる。逆にPチャネルMOSトランジ
スタP1のゲートレベルが接地レベルより低くなろうと
すると、NチャネルMOSトランジスタN2のドレイン
のレベルが負方向に変化し、これによりNチャネルMO
SトランジスタN3のゲートバイアスが減少するため、
NチャネルMOSトランジスタN3のコンダクタンスが
減少し、PチャネルMOSトランジスタP1のゲートの
レベルの低下が妨げられる。このようにPチャネルMO
SトランジスタP1のゲートのレベルを接地レベルに一
致させる動作が常に行われるのである。
With such a configuration, the P channel M
The gate of the OS transistor P1 is always in a virtual ground state. That is, if the P-channel MOS transistor P
When the gate level of 1 is going to be higher than the ground level, the level of the drain of N-channel MOS transistor N2 changes in the positive direction, thereby increasing the gate bias of N-channel MOS transistor N3. The conductance increases, preventing an increase in the level of the gate of P-channel MOS transistor P1. Conversely, when the gate level of P-channel MOS transistor P1 is going to be lower than the ground level, the level of the drain of N-channel MOS transistor N2 changes in the negative direction.
Since the gate bias of the S transistor N3 decreases,
The conductance of N-channel MOS transistor N3 is reduced, and a decrease in the level of the gate of P-channel MOS transistor P1 is prevented. Thus, the P-channel MO
The operation of matching the level of the gate of the S transistor P1 to the ground level is always performed.

【0038】そして、PチャネルMOSトランジスタP
1のゲートがこのように仮想接地されていることから、
入力端10に対する入力電圧を抵抗11の抵抗値で除算
したものに相当する入力電流Iが抵抗11に流れ、この
入力電流Iと定電流源CC2からの定電流I20とを加え
た電流I20+IがNチャネルMOSトランジスタN3に
流れる。このときNチャネルMOSトランジスタN3の
動作点は飽和領域にあり、このNチャネルMOSトラン
ジスタN3にドレイン電流I20+Iを流すのに必要なゲ
ート電圧がNチャネルMOSトランジスタN2のドレイ
ンから出力される。すなわち、ドレイン電流I20+Iを
流すのに必要なゲート電圧がNチャネルMOSトランジ
スタN3に与えられていないときには、NチャネルMO
SトランジスタN3のドレインのレベルの上昇→Pチャ
ネルMOSトランジスタP1のゲートバイアスの減少→
NチャネルMOSトランジスタN3のゲート電圧の増加
→NチャネルMOSトランジスタN3のドレインのレベ
ルの上昇防止、という動作が行われ、結局、ドレイン電
流I20+Iを流すのに必要なゲート電圧がNチャネルM
OSトランジスタN3に与えられることとなるのであ
る。
Then, a P-channel MOS transistor P
Since gate 1 is thus virtually grounded,
An input current I corresponding to a value obtained by dividing an input voltage to the input terminal 10 by a resistance value of the resistor 11 flows through the resistor 11, and a current I20 + I obtained by adding the input current I and the constant current I20 from the constant current source CC2 is N. It flows to the channel MOS transistor N3. At this time, the operating point of N-channel MOS transistor N3 is in the saturation region, and a gate voltage required for flowing drain current I20 + I to N-channel MOS transistor N3 is output from the drain of N-channel MOS transistor N2. That is, when the gate voltage required to flow drain current I20 + I is not applied to N-channel MOS transistor N3, N-channel
Increase in drain level of S transistor N3 → decrease in gate bias of P channel MOS transistor P1 →
The operation of increasing the gate voltage of the N-channel MOS transistor N3 → preventing the rise in the level of the drain of the N-channel MOS transistor N3 is performed. As a result, the gate voltage required to allow the drain current I20 + I to flow is N-channel M
This is given to the OS transistor N3.

【0039】NチャネルMOSトランジスタN4は、ソ
ースが負電源VSSに接続されており、ゲートには、Nチ
ャネルMOSトランジスタN3と同じく、NチャネルM
OSトランジスタN2のドレインからの出力電圧が与え
られる。ここで、NチャネルMOSトランジスタN4
は、NチャネルMOSトランジスタN3と同じサイズを
有している。このため、NチャネルMOSトランジスタ
N3にドレイン電流I20+Iが流れる場合、このNチャ
ネルMOSトランジスタN4にもドレイン電流I20+I
が流れる。
The source of the N-channel MOS transistor N4 is connected to the negative power supply VSS, and the gate of the N-channel MOS transistor N4 is the same as that of the N-channel MOS transistor N3.
An output voltage is supplied from the drain of the OS transistor N2. Here, N-channel MOS transistor N4
Has the same size as N-channel MOS transistor N3. Therefore, when drain current I20 + I flows through N channel MOS transistor N3, drain current I20 + I also flows through N channel MOS transistor N4.
Flows.

【0040】PチャネルMOSトランジスタP5および
P6は、各々のソースが正電源VDDに接続されている。
そして、上記NチャネルMOSトランジスタN4のドレ
インが、PチャネルMOSトランジスタP5のドレイン
およびゲート並びにPチャネルMOSトランジスタP6
のゲートに接続されている。ここで、PチャネルMOS
トランジスタP5およびP6はカレントミラーを構成し
ている。従って、NチャネルMOSトランジスタN4に
ドレイン電流I20+Iが流れるときは、PチャネルMO
SトランジスタP6にもドレイン電流I20+Iが流れる
こととなる。
The sources of the P-channel MOS transistors P5 and P6 are connected to the positive power supply VDD.
The drain of the N-channel MOS transistor N4 is connected to the drain and gate of the P-channel MOS transistor P5 and the P-channel MOS transistor P6.
Connected to the gate. Here, P-channel MOS
Transistors P5 and P6 form a current mirror. Therefore, when the drain current I20 + I flows through the N-channel MOS transistor N4, the P-channel MO
The drain current I20 + I also flows through the S transistor P6.

【0041】次に、定電流源CC3は、定電流源CC2
と同様、定電流I20を供給可能な定電流源である。この
定電流源CC3は、一端が正電源VDDに接続され、他端
がNチャネルMOSトランジスタN5のドレインおよび
ゲート並びにNチャネルMOSトランジスタN6のゲー
トに接続されている。これらのNチャネルMOSトラン
ジスタN5およびN6は、各々のソースが負電源VSSに
接続されている。ここで、NチャネルMOSトランジス
タN5およびN6はカレントミラーを構成しており、N
チャネルMOSトランジスタN5には定電流源CC4か
らの定電流I20が流れる。従って、NチャネルMOSト
ランジスタN6にもこれと同じドレイン電流I20が流れ
ることとなる。
Next, the constant current source CC3 is connected to the constant current source CC2.
Similarly, the constant current source can supply the constant current I20. The constant current source CC3 has one end connected to the positive power supply VDD, and the other end connected to the drain and gate of the N-channel MOS transistor N5 and the gate of the N-channel MOS transistor N6. These N-channel MOS transistors N5 and N6 have their sources connected to the negative power supply VSS. Here, N channel MOS transistors N5 and N6 form a current mirror, and N
The constant current I20 from the constant current source CC4 flows through the channel MOS transistor N5. Therefore, the same drain current I20 flows through the N-channel MOS transistor N6.

【0042】このNチャネルMOSトランジスタN6の
ドレインは、上述したPチャネルMOSトランジスタP
6のドレインと接続されている。ここで、PチャネルM
OSトランジスタP6には上述した通りドレイン電流I
20+Iが流れる。一方、NチャネルMOSトランジスタ
N6には定電流I20が流れる。従って、NチャネルMO
SトランジスタN6およびPチャネルMOSトランジス
タP6の各ドレインの接続点から外部に対し、電流Iが
流れ出すこととなる。これが電流オペアンプ1の非反転
出力端(+)の出力電流である。以上が図2に例示した
電流オペアンプ1の詳細である。
The drain of the N-channel MOS transistor N6 is connected to the P-channel MOS transistor P
6 is connected to the drain. Where P channel M
As described above, the drain current I is supplied to the OS transistor P6.
20 + I flows. On the other hand, the constant current I20 flows through the N-channel MOS transistor N6. Therefore, the N-channel MO
The current I flows from the connection point between the drains of the S transistor N6 and the P-channel MOS transistor P6 to the outside. This is the output current of the non-inverting output terminal (+) of the current operational amplifier 1. The above is the details of the current operational amplifier 1 illustrated in FIG.

【0043】次に、図3を参照し、電流オペアンプ2の
一構成例について説明する。なお、この図3において図
2における各部と共通する部分については同一の符号を
付し、その説明を省略する。
Next, an example of the configuration of the current operational amplifier 2 will be described with reference to FIG. Note that in FIG. 3, the same reference numerals are given to portions common to the respective portions in FIG. 2, and description thereof will be omitted.

【0044】この電流オペアンプ2は、図3において破
線で囲った定電流源CC4およびNチャネルMOSトラ
ンジスタN7からなる回路を図2に示す電流オペアンプ
1に付加したものである。ここで、NチャネルMOSト
ランジスタN7は、NチャネルMOSトランジスタN3
と同じサイズを有しており、そのソースは負電源VSSに
接続されており、ゲートにはNチャネルMOSトランジ
スタN2のドレインからの出力電圧が与えられる。この
ため、NチャネルMOSトランジスタN3にドレイン電
流I20+Iが流れる場合、このNチャネルMOSトラン
ジスタN7にもドレイン電流I20+Iが流れる。
This current operational amplifier 2 is obtained by adding a circuit comprising a constant current source CC4 and an N-channel MOS transistor N7 surrounded by a broken line in FIG. 3 to the current operational amplifier 1 shown in FIG. Here, the N-channel MOS transistor N7 is changed to an N-channel MOS transistor N3.
The source is connected to the negative power supply VSS, and the gate is supplied with the output voltage from the drain of the N-channel MOS transistor N2. Therefore, when drain current I20 + I flows through N channel MOS transistor N3, drain current I20 + I also flows through N channel MOS transistor N7.

【0045】このNチャネルMOSトランジスタN7の
ドレインは、定電流源CC4に接続されている。この定
電流源CC4は定電流I20を供給可能な定電流源であ
る。一方、NチャネルMOSトランジスタN7には上述
した通りドレイン電流I20+Iが流れる。従って、外部
からNチャネルMOSトランジスタN7に電流−Iを引
き込むこととなる。これが電流オペアンプ2の反転出力
端(−)の出力電流である。以上が図3に例示した電流
オペアンプ2の詳細である。
The drain of the N-channel MOS transistor N7 is connected to a constant current source CC4. The constant current source CC4 is a constant current source capable of supplying a constant current I20. On the other hand, the drain current I20 + I flows through the N-channel MOS transistor N7 as described above. Therefore, the current -I is externally drawn into the N-channel MOS transistor N7. This is the output current of the inverting output terminal (-) of the current operational amplifier 2. The above is the details of the current operational amplifier 2 illustrated in FIG.

【0046】なお、上記実施形態では、本発明をバイク
ワッドアクティブフィルタに適用した場合を例に挙げた
が、本発明の適用範囲はこれに限定されるものではな
く、本発明はあらゆるアクティブフィルタに適用可能で
ある。
In the above embodiment, the case where the present invention is applied to a biquad active filter has been described as an example. However, the scope of the present invention is not limited to this, and the present invention is applicable to any active filter. Applicable.

【0047】[0047]

【発明の効果】以上説明したように、この発明によれ
ば、従来からあるアクティブフィルタと全く同じ伝達関
数を有し、しかも、外付けインピーダンスの接続のため
のピン数が従来品よりも少ないアクティブフィルタを実
現することができるという効果がある。
As described above, according to the present invention, an active filter having exactly the same transfer function as a conventional active filter and having a smaller number of pins for connecting an external impedance than the conventional active filter. There is an effect that a filter can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施形態であるバイクワッドア
クティブフィルタの構成を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a biquad active filter according to an embodiment of the present invention.

【図2】 同実施形態における電流オペアンプ1の構成
例を示す回路図である。
FIG. 2 is a circuit diagram illustrating a configuration example of a current operational amplifier 1 according to the first embodiment.

【図3】 同実施形態における電流オペアンプ2の構成
例を示す回路図である。
FIG. 3 is a circuit diagram illustrating a configuration example of a current operational amplifier 2 according to the first embodiment.

【図4】 従来のアクティブフィルタの構成例を示す回
路図である。
FIG. 4 is a circuit diagram showing a configuration example of a conventional active filter.

【図5】 従来のアクティブフィルタの構成例を示す回
路図である。
FIG. 5 is a circuit diagram showing a configuration example of a conventional active filter.

【図6】 従来のアクティブフィルタの構成例を示す回
路図である。
FIG. 6 is a circuit diagram showing a configuration example of a conventional active filter.

【符号の説明】[Explanation of symbols]

1,2……電流オペアンプ(電流出力型演算増幅器)、
21,22……外付けキャパシタ、17……外付け抵
抗、11,12,16……抵抗。
1, 2,..., Current operational amplifier (current output type operational amplifier),
21, 22... External capacitors, 17... External resistors, 11, 12, 16,.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03H 11/12 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 7 , DB name) H03H 11/12

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力端が仮想接地され、当該入力端に入
力される入力電流に対応した電流を1または2以上の出
力端から出力する電流出力型演算増幅器と、 一端が前記電流出力型演算増幅器の1つの出力端に接続
され、他端が接地レベル若しくは基準電源レベルに固定
されたインピーダンスとにより構成された複数の演算要
素を含み、 相互に縦続接続された演算要素については、後段の演算
要素を構成する電流出力型演算増幅器の出力端のうち前
記インピーダンスが接続されてない出力端から出力され
る電流を前記インピーダンスの一端または前段の演算要
素を構成する電流出力型演算増幅器の入力端に供給する
ように構成したことを特徴とするアクティブフィルタ。
An input terminal is virtual grounded, and a current output type operational amplifier for outputting a current corresponding to an input current inputted to the input terminal from one or more output terminals, and one end of the current output type operational amplifier. A plurality of operation elements connected to one output terminal of the amplifier and having the other end constituted by an impedance fixed to a ground level or a reference power supply level are included. The current output from the output end of the current output type operational amplifier constituting the element to which the impedance is not connected is connected to one end of the impedance or the input end of the current output type operational amplifier constituting the preceding operation element. An active filter, characterized in that it is configured to supply.
【請求項2】 入力端が仮想接地され、当該入力端に入
力される電流に対応した電流を出力端から出力する第1
の電流出力型演算増幅器と、 一端が前記第1の電流出力型演算増幅器の出力端に接続
され、他端が接地レベルまたは基準電源レベルに固定さ
れた第1のインピーダンスと、 一端が前記第1の電流出力型演算増幅器の出力端に接続
された抵抗と、 入力端が仮想接地されると共に当該入力端に前記抵抗の
他端が接続され、前記抵抗を介して当該入力端に供給さ
れる電流に対応した電流を2つの出力端から出力すると
ともに、この2つの出力端のうち一方の出力端が前記抵
抗の一端または前記第1の電流出力型増幅器の入力端に
接続されてなる第2の電流出力型演算増幅器と、 一端が前記第2の電流出力型演算増幅器の他方の出力端
に接続され、他端が接地レベルまたは基準電源レベルに
固定された第2のインピーダンスと、 前記第2の電流出力型演算増幅器の他方の出力端と前記
第1の電流出力型増幅器の入力端との間に介挿された帰
還抵抗とを具備することを特徴とするアクティブフィル
タ。
2. An input terminal that is grounded virtually and outputs a current corresponding to a current input to the input terminal from an output terminal.
A first impedance having one end connected to the output terminal of the first current output type operational amplifier, the other end fixed to a ground level or a reference power supply level, and one end connected to the first A resistor connected to the output terminal of the current output type operational amplifier, and a current supplied to the input terminal via the resistor, the input terminal being virtually grounded and the other end of the resistor being connected to the input terminal. Is output from two output terminals, and one output terminal of the two output terminals is connected to one end of the resistor or the input terminal of the first current output type amplifier. A current output type operational amplifier, a second impedance having one end connected to the other output end of the second current output type operational amplifier, and the other end fixed to a ground level or a reference power supply level; Output current Active filter, characterized by comprising interpolated and a feedback resistor through between the other output terminal of the type operational amplifier and the input terminal of said first current output type amplifier.
【請求項3】 入力端が仮想接地され、当該入力端に入
力される入力電流に対応した電流を1または2以上の出
力端から出力する複数の電流出力型演算増幅器を有し、
かつ、前記複数の電流出力型演算増幅器における少なく
とも2個の電流出力型演算増幅器が縦続接続されてな
り、前記縦続接続された2個の電流出力型演算増幅器の
相互接続点が外付けインピーダンス用端子に接続され、
当該2個の電流出力型演算増幅器における後段のものは
少なくとも2個の出力端を有し、これらの出力端の1つ
が前記外付けインピーダンス接続用端子若しくは2個の
電流出力型演算増幅器における前段のものの入力端に接
続されてなることを特徴とするアクティブフィルタ用集
積回路。
3. An operational amplifier comprising: a plurality of current output type operational amplifiers whose input terminals are virtually grounded and output a current corresponding to an input current input to the input terminal from one or more output terminals;
At least two current output type operational amplifiers in the plurality of current output type operational amplifiers are connected in cascade, and an interconnection point of the two cascaded current output type operational amplifiers is an external impedance terminal. Connected to
The latter one of the two current output type operational amplifiers has at least two output terminals, and one of these output terminals is connected to the external impedance connection terminal or the former stage of the two current output type operational amplifiers. An integrated circuit for an active filter, wherein the integrated circuit is connected to an input terminal of an object.
【請求項4】 入力端が仮想接地され、当該入力端に入
力される電流に比例した電流を出力端から出力する第1
の電流出力型演算増幅器と、 前記第1の電流出力型演算増幅器の出力端に接続された
第1の外付けインピーダンス用端子と、 一端が前記第1の電流出力型演算増幅器の出力端に接続
された抵抗と、 入力端が仮想接地されると共に当該入力端に前記抵抗の
他端が接続され、前記抵抗を介して当該入力端に入力さ
れる電流に対応した電流を2つの出力端から出力すると
ともに、この2つの出力端のうち一方の出力端が前記抵
抗の一端または前記第1の電流出力型増幅器の入力端に
接続されてなる第2の電流出力型演算増幅器と、 前記第2の電流出力型演算増幅器の他方の出力端に接続
された第2の外付けインピーダンス用端子と、 前記第2の電流出力型演算増幅器の他方の出力端と前記
第1の電流出力型増幅器の入力端との間に介挿された帰
還抵抗とを具備することを特徴とするアクティブフィル
タ用集積回路。
4. An input terminal that is virtually grounded and outputs a current proportional to a current input to the input terminal from an output terminal.
And a first external impedance terminal connected to the output terminal of the first current output type operational amplifier, and one end connected to the output terminal of the first current output type operational amplifier. And the other end of the resistor is connected to the input terminal, and a current corresponding to a current input to the input terminal via the resistor is output from the two output terminals. And a second current output type operational amplifier in which one of the two output terminals is connected to one end of the resistor or an input terminal of the first current output type amplifier; and A second external impedance terminal connected to the other output terminal of the current output type operational amplifier; the other output terminal of the second current output type operational amplifier; and an input terminal of the first current output type amplifier Return interposed between Active filter integrated circuit characterized by comprising a resistor.
JP30132997A 1997-10-31 1997-10-31 Active filter and integrated circuit for active filter Expired - Fee Related JP3166681B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30132997A JP3166681B2 (en) 1997-10-31 1997-10-31 Active filter and integrated circuit for active filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30132997A JP3166681B2 (en) 1997-10-31 1997-10-31 Active filter and integrated circuit for active filter

Publications (2)

Publication Number Publication Date
JPH11136090A JPH11136090A (en) 1999-05-21
JP3166681B2 true JP3166681B2 (en) 2001-05-14

Family

ID=17895557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30132997A Expired - Fee Related JP3166681B2 (en) 1997-10-31 1997-10-31 Active filter and integrated circuit for active filter

Country Status (1)

Country Link
JP (1) JP3166681B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5500993B2 (en) * 2010-01-05 2014-05-21 ルネサスエレクトロニクス株式会社 Semiconductor integrated circuit and wireless communication terminal equipped with the same
JP5665571B2 (en) * 2011-01-28 2015-02-04 ルネサスエレクトロニクス株式会社 Semiconductor integrated circuit and operation method thereof
JP6022262B2 (en) 2011-09-01 2016-11-09 株式会社エヌエフ回路設計ブロック Amplifier circuit and feedback circuit
KR20190028783A (en) * 2016-09-14 2019-03-19 후아웨이 테크놀러지 컴퍼니 리미티드 Filter circuit with programmable gain and frequency response

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
電気学会研究会資料(ECT97−65)、1997年6月19日

Also Published As

Publication number Publication date
JPH11136090A (en) 1999-05-21

Similar Documents

Publication Publication Date Title
US7436240B2 (en) Capacitance multiplier
KR100299740B1 (en) Filter circuit
JP2002314398A (en) Semiconductor integrated circuit
US5469092A (en) Electronic circuit including means for reflecting signal current and feed forward means for compensating operational speed thereof
JP2003298368A (en) Amplifier circuit
JPH0193207A (en) Operational amplifier
US8058909B2 (en) Transconductance amplifier
US4912427A (en) Power supply noise rejection technique for amplifiers
JP3166681B2 (en) Active filter and integrated circuit for active filter
JPH0758872B2 (en) Power amplifier circuit
JPH0429246B2 (en)
JPH08139579A (en) Current source and semiconductor integrated circuit device
JPH10126223A (en) Monolithic mos-sc circuit
US6496066B2 (en) Fully differential operational amplifier of the folded cascode type
EP1173923B1 (en) Differential pair provided with degeneration means for degenerating a transconductance of the differential pair
KR20000013815A (en) Input circuit of integrator
JP3166682B2 (en) Phase shift circuit
JPH08307224A (en) Operational amplifier circuit
JP2002118443A (en) Filter circuit
US11742812B2 (en) Output pole-compensated operational amplifier
JPH0239607A (en) Semiconductor integrated circuit device
KR940011025B1 (en) Push-pull trans conductance op amplifier
JP3311879B2 (en) Operational amplifier circuit
JP3396351B2 (en) Filter circuit
KR20020032170A (en) Output impedance-enhanced Cascode Stage and Cascode Amplifier

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees